TW202002728A - 封裝元件及其製作方法 - Google Patents

Abstract

本發明揭露了一種封裝元件及其製作方法，封裝元件包括基板單元、被動單元、導體單元、封裝單元與電媒介單元。被動單元設置在基板單元上。導體單元與被動元件設置在基板單元的同一側且電性連接於被動單元。封裝單元覆蓋被動單元與導體單元。電媒介單元電性接觸導體單元且被封裝單元所裸露。藉此，本發明所提供的封裝元件能夠被應用在電子設備上。

Description

封裝元件及其製作方法

本發明涉及一種封裝元件及其製作方法，特別是涉及一種可應用在電子設備上的封裝元件及其製作方法。

隨著科技技術的演進，在被動元件的領域中已開發出不同的被動元件封裝產品，以用於電子設備或電子產品上。

本發明所要解決的技術問題在於，針對現有技術的不足提供一種封裝元件及其製作方法。

為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種封裝元件，其包括基板單元、被動單元、導體單元、封裝單元與電媒介單元。被動單元設置在基板單元上。導體單元與被動元件設置在基板單元的同一側且電性連接於被動單元。封裝單元覆蓋被動單元與導體單元。電媒介單元電性接觸導體單元且被封裝單元所裸露。

為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種封裝元件的製作方法，其包括下列步驟：提供基板單元；形成被動單元在基板單元上；形成導體單元在基板單元上，導體單元與被動單元相鄰且電性連接；覆蓋封裝單元在被動單元與導體單元，而製成封裝主體。其中，切割封裝主體，並形成電媒介單元與導體單元電性連接，而製成多個封裝元件；或者，形成電媒介單元與導體單元電性連接，並切割封裝主體，而製成多個封裝元件。

本發明的有益效果在於，本發明所提供的封裝元件及其製作方法，其能通過“形成被動單元在基板單元上”、“形成導體單元在基板單元上，導體單元與被動單元相鄰且電性連接”、“覆蓋封裝單元在被動單元與導體單元，而製成封裝主體”、以及“切割封裝主體，並形成電媒介單元與導體單元電性連接，而製成多個封裝元件；或者，形成電媒介單元與導體單元電性連接，並切割封裝主體，而製成多個封裝元件”的技術方案，以提供使用者一種可應用在電子設備上的封裝元件及其製作方法。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

Z‧‧‧封裝主體

1‧‧‧封裝元件

10‧‧‧基板單元

100‧‧‧基底層

101‧‧‧平坦層

11‧‧‧被動單元

110‧‧‧線圈

111‧‧‧隔離層

12‧‧‧導體單元

120‧‧‧第一導電件

120A‧‧‧第一接觸部

121‧‧‧第二導電件

121A‧‧‧第二接觸部

13‧‧‧封裝單元

14‧‧‧電媒介單元

140‧‧‧第一電極層

141‧‧‧第二電極層

3‧‧‧電極層

C1、C2‧‧‧虛框

圖1為本發明的封裝元件的製作方法的流程圖。

圖2A至圖2F為本發明的封裝元件的第一實施例的第一結構側視示意圖至第六結構側視示意圖。

圖2G為本發明的封裝元件的第一實施例的立體示意圖。

圖3A至圖3J為本發明的封裝元件的第二實施例的第一結構側視示意圖至第十結構側視示意圖。

圖3K至圖3M為本發明的封裝元件的第二實施例的第一立體示意圖至第三立體示意圖。

圖4為本發明的封裝元件的第三實施例的結構側視示意圖。

圖5為本發明的封裝元件的第四實施例的結構側視示意圖。

以下是通過特定的具體實施例來說明本發明所揭露有關“封裝元件及其製作方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變 更。另外，本發明的圖式僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

首先，請參閱圖1，其為本發明的封裝元件的製作方法的流程圖。如圖所示，本發明提供一種封裝元件的製作方法，可包括下列步驟：步驟S20：提供基板單元；步驟S21：形成被動單元在基板單元上；步驟S22：形成導體單元在基板單元上，導體單元與被動單元相鄰且電性連接；以及步驟S23：覆蓋封裝單元在被動單元與導體單元，而製成封裝主體。

其中，本發明的封裝元件的製作方法在步驟S23後，可接續進行步驟S24或步驟S25，如下所示。

步驟S24：切割封裝主體，並形成電媒介單元與導體單元電性連接，而製成多個封裝元件；步驟S25：形成電媒介單元與導體單元電性連接，並切割封裝主體，而製成多個封裝元件。

通過上述本發明的的封裝元件的製作方法所製成的封裝元件，可應用在電子設備上。而本發明的的封裝元件通過上述封裝元件的製作方法，可具有多種實施態樣，進一步說明如後。

[第一實施例]

請參閱圖2A至圖2G，圖2A至圖2F為本發明的封裝元件的第一實施例的第一結構側視示意圖至第六結構側視示意圖，圖2G為本發明的封裝元件的第一實施例的立體示意圖，並請一併配合前述本發明的封裝元件的製作方法與圖1。由上述圖中可知，本發明的封裝元件1包括基板單元10、被動單元11、導體單元12、封裝單元13與電媒介單元14。被動單元11設置在基板單元10上。導體單元12與被動元件11設置在基板單元10的同一側且電性連接於被動單元11。封裝單元13覆蓋被動單元11與導體單元12。電媒介單元14電性接觸導體單元12且被封裝單元13所裸露。

具體而言，本發明的封裝元件1可通過前述封裝元件的製作方法中的步驟S20至步驟S24或步驟S20至步驟S25所製成，於本實施例中，係以步驟S20至步驟S24作為說明，但不此以為限。進一步而言，先通過步驟S20提供基板單元10，其可為氧化鐵材質，但不以此為限。接著，進行步驟S21，在基板單元上形成被動單元11，其可為電感器，但不以為限。並且，再進行步驟S22，在基板單元10上形成導體單元12，導體單元12可與被動單元11相鄰且電性連接，且導體單元12可為電極，但不以此為限。而後，進行步驟S23，覆蓋封裝單元13在被動單元11與導體單元12，而製成封裝主體Z，其中，封裝單元13可為聚合物材質，但不以此為限。

其中，在進行步驟S24之前，本發明可先在封裝主體Z的頂面(即覆蓋封裝單元13的一面)印刷氧化鐵膠，再對封裝主體Z的頂面與底面(即基板單元10的底部)進行研磨，以使基板單元10變薄，以及使導體單元12露出於封裝單元13。最後，再進行步驟S24，切割封裝主體Z，以形成多個封裝元件1的未完成品，並且，在每一個封裝元件1的導體單元12上形成電媒介單元14，以製成封裝元件1的完成品，如圖2G所示。其中，圖2G中的(a)與(b)為本發明的封裝元件1實施後可所製成的不同態樣。

在其中一較佳的實施態樣中，基板單元10可包括一基底層100以及位於基底層100上的一平坦層101，被動單元11與導體單元12都位於平坦層101上。也就是說，由於本發明的封裝元件的製作方法的步驟S20中，更進一步可包括：步驟S200：提供基底層；以及步驟S201：形成平坦層在基底層上。因此，本發明的封裝元件1可通過封裝元件的製作方法先提供基底層100，再於基底層100上利用黃光製程技術形成平坦層101，以製成基板單元10。接著，如同前述，將被動單元11與導體單元12都形成在平坦層101上。其中，基底層100可為氧化鐵材質或陶瓷材質，平坦層101可為聚合物材質，但不以此為限。

在另一較佳的實施態樣中，被動單元11可包括至少一線圈110與至少一隔離層111。至少一線圈110位於基板單元10上，並與導體單元12相鄰且電性連接。至少一隔離層111覆蓋至少一線圈110，並與導體單元12相鄰，至少一隔離層111被封裝單元13所覆蓋。其中，於本實施例中係以多個線圈110與多個隔離層111作為示例，但不以此為限。

舉例而言，本發明的封裝元件1可通過封裝元件的製作方法的步驟S21中進一步所包括的步驟，以形成包括線圈110與隔離層111的被動單元11。亦即，通過步驟S210在基板單元10上形成線圈110，再進行步驟S211，在線圈110上形成隔離層111，以於基板單元10上形成被動單元11。並且，通過依序且重複步驟S210與步驟S211，可堆疊多個線圈110與多個隔離層111。

值得注意的是，在依序形成線圈110與隔離層111而製成被動單元11的過程中，可同步形成導體單元12。也就是說，在進行步驟S210時，可一併形成部分的導體單元12，而接著在進行步驟S211時，可一併再形成部分的導體單元12。並且，形成被動單元11與導體單元12的步驟可一併配合黃光製程技術。

然而，本發明的封裝元件及其製作方法不以上述所舉的例子 為限。

[第二實施例]

請參閱圖3A至圖3M，圖3A至圖3J為本發明的封裝元件的第二實施例的第一結構側視示意圖至第十結構側視示意圖，圖3K至圖3M為本發明的封裝元件的第二實施例的第一立體示意圖至第三立體示意圖，並請一併配合前述本發明的封裝元件的製作方法與圖1，以及圖2A至圖2G。如圖所示，本實施例中的封裝元件與上述第一實施例中的封裝元件的相同組件的作動相似，在此不再贅述，值得注意的是，在本實施例中，基板單元10包括一基底層100以及位於基底層100上的一平坦層101，被動單元11位於平坦層101上，導體單元12位於基底層100上且連接於基底層100。

具體而言，本實施例相較於前述第一實施例，差異在於，本實施例的導體單元12位於基底層100上，且與基底層100連接。因此，本發明的封裝元件1可通過封裝元件的製作方法先提供基底層100，再於基底層100上利用黃光製程技術形成面積略小於基底層100的平坦層101，以製成基板單元10後，可將被動單元11形成在平坦層101上，而導體單元12則可形成在未覆蓋平坦層101的基底層100上，以與基底層100連接。

並且，在本實施例中，較佳可具有多種實施方式，其中一種實施方式如圖3A至圖3G所示，而另一種實施方式則為先由圖3A至圖3D中的(a)，再接續圖3H至圖3J。進一步而言，兩實施方式差異在於導電單元12所形成的導體柱可為三個或四個，如圖3D中的虛框C1與圖3H中的虛框C2所示。在封裝主體Z的導電單元12所形成的導體柱為四個時(如圖3D中的虛框C1所示)，所製成的封裝元件1可如圖3K中的(a)所示，第一電極層140與第二電極層141可位於長邊或角落。而在封裝主體Z的導電單元 12所形成的導體柱為三個時(如圖3H中的虛框C2所示)，所製成的封裝元件1則如圖3K中的(b)、圖3L與圖3M所示，第一電極層140與第二電極層141可位於長邊或角落。

再者，在本實施例中，本發明在進行步驟S23之後，除了可先在封裝主體Z的頂面印刷氧化鐵膠，並對封裝主體Z的頂面與底面(即基板單元10的底部)進行研磨之外，還可在研磨封裝主體Z的頂面之後，濺鍍一電極層3，如圖3F所示。而後，再進行步驟S24或步驟S25，以製成封裝元件1。

值得一提的是，本實施的封裝元件1可由封裝元件的製作方法中的步驟S20至步驟S24或步驟S20至步驟S25所製成，其中，步驟S20至步驟S24如前述第一實施例，故在此不再特別說明；而由於步驟S25與步驟S24的差異僅在於形成電媒介單元以及切割封裝主體的步驟先後順序，因此，在此亦不再特別說明。

然而，本發明的封裝元件及其製作方法不以上述所舉的例子為限。

[第三實施例]

請參閱圖4，圖4為本發明的封裝元件的第三實施例的結構側視示意圖，並請一併配合前述本發明的封裝元件的製作方法與圖1，以及圖2A至圖3I。如圖所示，本實施例中的封裝元件與前述各實施例中的封裝元件的相同組件的作動相似，在此不再贅述，值得注意的是，在本實施例中，導體單元12包括位於基板單元10上的至少一第一導電件120與至少一第二導電件121，至少一第一導電件120與至少一第二導電件121電性連接於被動單元11；其中，至少一第一導電件120與至少一第二導電件都被封裝單元13所部分覆蓋，至少一第一導電件120具有多個第一接觸部120A，至少一第二導電件121具有多個第二接觸部121A，電媒介單元14電性連接於多個第一接觸部120A與多個第二接觸部121A。

舉例而言，本發明的導體單元12進一步可包括至少一第一導電件120與至少一第二導電件121，至少一第一導電件120可具有多個第一接觸部120A，至少一第二導電件121亦可具有多個第二接觸部121A。亦即，本發明的封裝元件1可通過封裝元件的製作方法的步驟S22中進一步所包括的步驟S220(形成至少一第一導電件以及至少一第二導電件在基板單元上，至少一第一導電件與至少一第二導電件電性連接於被動單元)，在基板單元10上第一導電件120與第二導電件121。接著，再進行步驟S23，將封裝單元13覆蓋在第一導電件120與第二導電件121上。其中，如前述實施例所言，在形成線圈110與隔離層111的過程中，可一併形成部分的第一導電件120與第二導電件121，進而堆疊形成第一導電件120與第二導電件121。而且，本發明的第一導電件120與第二導電件121被封裝單元13覆蓋的部分進一步可形成柱狀結構。

而後，在進行步驟S23之後，可在封裝主體Z的頂面印刷氧化鐵膠，並對封裝主體Z的頂面與底面(即基板單元10的底部)進行研磨，以使第一導電件120的多個第一接觸部120A與第二導電件121的多個第二接觸部121A可露出封裝單元13。最後，進行步驟S24或步驟S25，切割封裝主體Z，以及形成電媒介單元14於多個第一接觸部120A與多個第二接觸部121A上。其中，電媒介單元14包括第一電極層140以及第二電極層141，第一電極層140與第二電極層141各自都覆蓋在封裝元件1的頂面與側邊。

然而，本發明的封裝元件及其製作方法不以上述所舉的例子為限。

[第四實施例]

請參閱圖5，圖5為本發明的封裝元件的第四實施例的結構側視示意圖，並請一併配合前述本發明的封裝元件的製作方法與圖1，以及圖2A至圖4。如圖所示，本實施例中的封裝元件與前述 各實施例中的封裝元件的相同組件的作動相似，在此不再贅述，值得注意的是，有別於第三實施例中的電媒介單元14，在本實施例中，電媒介單元14包括多個彼此分離的第一電極層140以及多個彼此分離的第二電極層141，每一個電極層140電性連接於相對應的第一接觸部120A，每一個第二電極層141電性連接於相對應第二接觸部121A。

具體而言，本發明的封裝元件1的電媒介單元14進一步可包括了多個彼此分離的第一電極層140以及多個彼此分離的第二電極層141。本發明的封裝元件1可通過封裝元件的製作方法的步驟S24中進一步所包括的步驟S240(切割封裝主體，再形成多個彼此分離的第一電極層，以及多個彼此分離的第二電極層，而製成多個封裝元件)，或者步驟S25中進一步所包括的步驟S250(形成多個彼此分離的第一電極層，以及多個彼此分離的第二電極層，再切割封裝主體，而製成多個封裝元件)，在覆蓋封裝單元13在第一導電件120與第二導電件121上，並研磨封裝主體Z後，以滾鍍或塗佈的方式分別在每一個第一接觸部120A上形成第一電極層140，以及分別在每一個第二接觸部121A上形成第二電極層141。其中，封裝元件1頂面的第一接觸部120A所覆蓋的第一電極層140，與封裝元件1側邊的第一接觸部120A所覆蓋的第一電極層140彼此分離；相對地，封裝元件1頂面的第二接觸部121A所覆蓋的第二電極層141，與封裝元件1側邊的第二接觸部121A所覆蓋的第二電極層141也是彼此分離。

值得一提的是，上述各實施例中的第一電極層140與第二電極層141可為鎳(Ni)或錫(Sn)，厚度可為1~15μm，且位於封裝元件1側邊的第一電極層140與第二電極層141的長度可為50~300μm。藉此，通過在封裝元件1上設置大面積的電極層，以提供足夠焊接到電子設備或電子產品的電路板上的强度。

然而，本發明的封裝元件及其製作方法不以上述所舉的例子 為限。

[實施例的有益效果]

本發明的有益效果在於，本發明所提供的封裝元件及其製作方法，其能通過“形成被動單元11在基板單元10上”、“形成導體單元12在基板單元10上，導體單元12與被動單元11相鄰且電性連接”、“覆蓋封裝單元13在被動單元11與導體單元12，而製成封裝主體Z”、以及“切割封裝主體Z，並形成電媒介單元14與導體單元12電性連接，而製成多個封裝元件1；或者，形成電媒介單元14與導體單元12電性連接，並切割封裝主體Z，而製成多個封裝元件1”的技術方案，以提供使用者一種可應用在電子設備上的封裝元件1，以及製作此封裝元件1的製作方法。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

指定代表圖為流程圖，故無符號簡單說明

Claims (12)

1. 一種封裝元件，其包括：一基板單元；一被動單元，其設置在所述基板單元上；一導體單元，所述導體單元與所述被動元件設置在所述基板單元的同一側且電性連接於所述被動單元；一封裝單元，其覆蓋所述被動單元與所述導體單元；以及一電媒介單元，其電性接觸所述導體單元且被所述封裝單元所裸露。
2. 如請求項1所述的封裝元件，其中，所述基板單元包括一基底層以及位於所述基底層上的一平坦層，所述被動單元位於所述平坦層上，所述導體單元位於所述基底層上且連接於所述基底層。
3. 如請求項1所述的封裝元件，其中，所述基板單元包括一基底層以及位於所述基底層上的一平坦層，所述被動單元與所述導體單元都位於所述平坦層上。
4. 如請求項1所述的封裝元件，其中，所述導體單元包括位於所述基板單元上的至少一第一導電件與至少一第二導電件，至少一所述第一導電件與至少一所述第二導電件電性連接於所述被動單元；其中，至少一所述第一導電件與至少一所述第二導電件都被所述封裝單元所部分覆蓋，至少一所述第一導電件具有多個第一接觸部，至少一所述第二導電件具有多個第二接觸部，所述電媒介單元電性連接於多個所述第一接觸部與多個所述第二接觸部。
5. 如請求項3所述的封裝元件，其中，所述電媒介單元包括多個彼此分離的第一電極層以及多個彼此分離的第二電極層，每一個所述電極層電性連接於相對應的所述第一接觸部，每一個所 述第二電極層電性連接於相對應所述第二接觸部。
6. 如請求項1所述的封裝元件，其中，所述被動單元包括：至少一線圈，其位於所述基板單元上，並與所述導體單元相鄰且電性連接；以及至少一隔離層，其覆蓋至少一所述線圈並與所述導體單元相鄰，至少一所述隔離層被所述封裝單元所覆蓋。
7. 一種封裝元件的製作方法，其包括下列步驟：提供一基板單元；形成一被動單元在所述基板單元上；形成一導體單元在所述基板單元上，所述導體單元與所述被動單元相鄰且電性連接；以及覆蓋一封裝單元在所述被動單元與所述導體單元，而製成一封裝主體；其中，切割所述封裝主體，並形成一電媒介單元與所述導體單元電性連接，而製成多個所述封裝元件；或者，形成一電媒介單元與所述導體單元電性連接，並切割所述封裝主體，而製成多個所述封裝元件。
8. 如請求項7所述的封裝元件的製作方法，其中，提供所述基板單元的步驟中，更進一步包括下列步驟：提供一基底層；以及形成一平坦層在所述基底層上；其中，所述被動單元位於所述平坦層上，所述導體單元位於所述基底層上且連接於所述基底層。
9. 如請求項7所述的封裝元件的製作方法，其中，提供所述基板單元的步驟中，更進一步包括下列步驟：提供一基底層；以及形成一平坦層在所述基底層上；其中，所述被動單元與所述導體單元都位於平坦層上。
10. 如請求項7所述的封裝元件的製作方法，其中，形成所述導體單元在所述基板單元上的步驟中，更進一步包括下列步驟：形成至少一第一導電件以及至少一第二導電件在所述基板單元上，至少一所述第一導電件與至少一所述第二導電件電性連接於所述被動單元；其中，至少一所述第一導電件與至少一所述第二導電件都被所述封裝單元所部分覆蓋，至少一所述第一導電件具有多個第一接觸部，至少一所述第二導電件具有多個第二接觸部，所述電媒介單元電性連接於多個所述第一接觸部與多個所述第二接觸部。
11. 如請求項10所述的封裝元件的製作方法，其中，形成所述電媒介單元與所述導體單元電性連接的步驟中，更進一步包括下列步驟：形成多個彼此分離的第一電極層以及多個彼此分離的第二電極層；其中，每一個所述電極層電性連接於相對應的所述第一接觸部，每一個所述第二電極層電性連接於相對應所述第二接觸部。
12. 如請求項7所述的封裝元件的製作方法，其中，形成所述被動單元在所述基板單元上的步驟中，更進一步包括下列步驟：形成至少一線圈在所述基板單元上；以及形成至少一隔離層在至少一所述線圈上，至少一所述隔離層與所述導體單元相鄰，並被所述封裝單元所覆蓋。

Images