TW201946097A - 三五族(iii-v)材料與氧化物材料之間之增強的鍵結 - Google Patents

三五族(iii-v)材料與氧化物材料之間之增強的鍵結 Download PDF

Info

Publication number
TW201946097A
TW201946097A TW108110843A TW108110843A TW201946097A TW 201946097 A TW201946097 A TW 201946097A TW 108110843 A TW108110843 A TW 108110843A TW 108110843 A TW108110843 A TW 108110843A TW 201946097 A TW201946097 A TW 201946097A
Authority
TW
Taiwan
Prior art keywords
iii
layer
oxide material
semiconductor layer
silicon
Prior art date
Application number
TW108110843A
Other languages
English (en)
Other versions
TWI794461B (zh
Inventor
阿維 費沙利
約翰 賀奇森
Original Assignee
美商瞻博網路公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瞻博網路公司 filed Critical 美商瞻博網路公司
Publication of TW201946097A publication Critical patent/TW201946097A/zh
Application granted granted Critical
Publication of TWI794461B publication Critical patent/TWI794461B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

當將III-V(三五族)半導體材料鍵結至氧化物材料時，水分子會在其被困於該III-V半導體材料與該氧化物材料之間的介面處時使該鍵結降級。因為水分子可易於透過氧化物材料擴散且較不易於透過III-V材料或矽擴散，所以強迫該III-V材料抵靠該氧化物材料可迫使介面處之水分子遠離介面而進入該氧化物材料。可在製造期間迫使存在於介面處之水分子通過一矽層中之垂直通道而進入一埋藏氧化物層以藉此增強該III-V材料與該氧化物材料之間的鍵結。亦可迫使水分子通過該氧化物材料中之橫向通道、經過該III-V材料之一周邊及透過擴散來離開該氧化物材料而進入大氣。

Description

三五族(III-V)材料與氧化物材料之間之增強的鍵結
本發明大體上係關於在積體電路(例如光子積體電路)之製造期間將III-V(三五族)半導體材料鍵結至氧化物材料。
在積體電路之製造期間，可將III-V半導體材料鍵結至氧化物材料。水分子會在其被困於III-V半導體材料與氧化物材料之間的介面處時使鍵結降級。
當將III-V半導體材料鍵結至氧化物材料時，水分子會在其被困於III-V半導體材料與氧化物材料之間的介面處時使鍵結降級。因為水分子可易於透過氧化物材料擴散且較不易於透過III-V半導體材料或矽擴散，所以強迫III-V半導體材料抵靠氧化物材料可迫使介面處之水分子遠離介面而進入氧化物材料。下文將討論之結構可提供用於輸送水分子遠離介面以藉此增強III-V半導體材料與氧化物材料之間的鍵結之兩個機制。
在一第一機制中，可迫使水分子通過一矽層之完全蝕刻部分、通過垂直通道而進入一埋藏氧化物層，該埋藏氧化物層可充當可視需要吸收水分子之吸收材料之一大儲器。此第一機制可沿一垂直方向(例如在垂直於矽層及埋藏氧化物層之一平面之一方向上)輸送水分子。
在一第二機制中，可迫使水分子進入形成於矽層之部分蝕刻部分中之橫向通道。橫向通道可輸送水分子經過III-V半導體材料之一周邊及透過擴散來離開氧化物層而進入包圍III-V半導體材料之周邊及鄰近於平坦化氧化物層之大氣。此第二機制可沿一橫向方向(例如在矽層及埋藏氧化物層之平面內)輸送水分子。
在一些實例中，可在無第二機制之情況下使用第一機制。在其他實例中，可在無第一機制之情況下使用第二機制。在其他實例中，可組合使用第一機制及第二機制。在一些此等實例中，一些垂直通道可與一些橫向通道連接。
在迫使水分子遠離介面之後，可進行後續晶圓級處理，其包含切割成個別組件。
圖1展示根據一些實施例之一積體電路100之一實例之一側視橫截面。圖中展示組裝之後但切割之前之積體電路100。積體電路100僅為一積體電路之一實例；亦可使用其他積體電路。
積體電路100之至少一部分可形成於一絕緣體上矽晶圓上，該絕緣體上矽晶圓可包含一基板102、安置於基板102上之一埋藏氧化物層104及安置於埋藏氧化物層104上之一矽層106。在一些實例中，絕緣體上矽晶圓可自一晶圓製造商訂購，且作為一積體單元提供為用於後續處理之起始材料。替代地，埋藏氧化物層104可生長或沈積於基板102上，且矽層106可生長或沈積於埋藏氧化物層104上。
基板102可在裝置中主要起結構作用，且可充當其他層或組件沈積、生長或附接於其上之一平台。一般而言，可限制在波導及絕緣體上矽晶圓上之其他光學元件中傳播之光遠離基板102，使得基板102通常不在一完成裝置中起光學作用。
在一些實例中，基板102可由矽(Si)形成。矽廣泛用作為基板材料，因為其具有相對較高強度、相對較便宜及易於使用典型晶圓級技術來處理。矽基板102之一典型厚度係750微米或725微米至775微米之間的一值，但亦可使用其他厚度。一矽基板102通常為具有200 mm、300 mm或200 mm至300 mm之間的一值之一直徑之圓形，但亦可使用其他直徑。亦可使用適當大小之方形矽基板102或其他適合形狀。
一埋藏氧化物層104可安置於基板102上。埋藏氧化物層104可充當定位於埋藏氧化物層104上方(例如定位於與基板102對置之埋藏氧化物層104之側上)之組件或層之一電絕緣體。
在一些實例中，埋藏氧化物層104可充當形成於埋藏氧化物層104上方之矽中之波導之包覆材料。當用作為一包層時，埋藏氧化物層104可限制一波導中之大多數光留在波導中，而波導光之一相對較少部分洩漏至包層中，且包層內之光強度通常遠離包層與波導之間的介面而指數衰減。
在一些實例中，埋藏氧化物層104可由二氧化矽(SiO2 )形成。在1.0微米至1.5微米之一波長範圍內，二氧化矽可具有約1.45之一折射率(其顯著小於此波長範圍內之矽之折射率(約3.5))，且適合用作為一包覆材料。在一些實例中，埋藏氧化物層104可具有0.75微米、5微米、0.75微米至5微米之間的一值或另一適合值之一厚度。亦可使用包含藍寶石之其他氧化物材料。亦可使用其他波長值及範圍。
一矽層106可安置於埋藏氧化物層104上。矽層106可經蝕刻以形成波導及其他光學組件。在一些實例中，矽層106可由結晶矽形成。在一些實例中，矽層106可依一指定晶體定向磊晶。
在1.0微米至1.5微米之一波長範圍內，矽可基本上為透明的(例如具有相對較低吸收)，具有約3.5之一折射率。當蝕刻成一適合形狀波導時，矽層106中之矽可適用於一核心材料。在一些實例中，矽層106可具有0.5微米、0.3微米至0.7微米之間或另一適合值之一厚度。
矽層106可包含矽層106中之一或多個波導108。經蝕刻矽層106可形成波導核心，其在1.0微米至1.5微米之波長區域內具有約3.5之一折射率。矽層106上方及矽層106下方(埋藏氧化物層104中)之氧化物材料114可形成波導包層，其在1.0微米至1.5微米之波長區域內具有約1.45之一折射率。
在一些實例中，波導108可塑形為脊形波導，其可在正交於波導中之一傳播方向之兩個維度上限制一光束。在圖1中，波導108中之傳播方向正交於頁面。在一些實例中，光學波導可為經設定大小以引導光之脊形波導，經引導之光具有對應於1.0微米至1.5微米之間的一第一空氣中波長之一頻率。
在一些實例中，波導108之蝕刻壁保持儘可能接近正交於基板102之平面。在一些實例中，蝕刻壁相對於基板102之平面成80度至90度之間的角度。在一些實例中，至少一些波導108可具有0.5微米、1微米、2微米、0.3微米至3微米之間的一值之一寬度。亦可使用其他寬度。
經蝕刻矽層106可包含延伸穿過矽層106而至埋藏氧化物層104之經蝕刻垂直通道110。此等垂直通道110可有助於水分擴撒，且對透過經蝕刻矽層106中之波導108傳播之光無任何顯著影響。在一些實例中，垂直通道110可具有1微米、10微米或1微米至10微米之間的一值之一寬度。亦可使用其他寬度。
除垂直通道110之外，經蝕刻矽層106亦可包含僅部分延伸至矽層中之經蝕刻橫向通道112，或經蝕刻矽層106可包含僅部分延伸至矽層中之經蝕刻橫向通道112來替代垂直通道110。此等橫向通道112亦可有助於水分擴撒，且對透過經蝕刻矽層106上之波導108傳播之光無任何顯著影響。在一些實例中，可蝕刻一半穿過經蝕刻矽層106之橫向通道112，但亦可使用其他深度。在一些實例中，可蝕刻橫向通道112至相同於波導108之深度。在其他實例中，可蝕刻橫向通道112至不同於波導108之一深度。
氧化物材料114可安置於矽層106上。氧化物材料114可延伸至矽層106中之垂直通道110及橫向通道112中。在一些實例中，氧化物材料114可為用於埋藏氧化物層104中之相同材料，諸如二氧化矽。亦可使用其他氧化物材料。氧化物材料114亦可填充波導108上方之容積，使得氧化物材料114可形成波導108之矽核心之一包層。在一些實例中，可在製造期間塗覆氧化物材料114，接著在製造期間拋光氧化物材料114以形成安置於矽層106上之一平坦化氧化物層。
在大多數光子積體電路中，歸因於矽之高透明度(例如低損耗)、其易於處理及其相對較高機械強度，可儘可能使用矽。可使用典型晶圓級微影程序來使矽相對容易地形成為波導。矽不具光學活性(例如不回應於一溫度變化及/或一施加電場而產生可控增益或損耗)。例如，當期望得到光學活性材料時，可使用III-V半導體材料。
一III-V半導體層116可安置於氧化物材料114上。在一些實例中，III-V半導體層116可獨立於基板102、埋藏氧化物層104、矽層106及氧化物材料114而形成，且放置成與氧化物材料114接觸。在一些實例中，III-V半導體層116可為與氧化物材料114接觸之一完全形成晶片之部分。在一些實例中，III-V半導體層116可由磷化銦(InP)形成。在其他實例中，III-V半導體層116可由InP、GaAs、GaP、GaN或InGaAs或其他適合III-V半導體材料之一或多者形成。
在製造期間，可迫使水分子118遠離III-V半導體層116與氧化物材料114之間的介面，其可增強III-V半導體層116與氧化物材料114之間的鍵結。
在一些實例中，可在製造期間迫使存在於III-V半導體層116與氧化物材料114之間的至少一些水分子118通過垂直通道110而進入埋藏氧化物層104以藉此增強III-V半導體層116與氧化物材料114之間的鍵結。在一些實例中，歸因於製造期間之此強迫作用，埋藏氧化物層104可具有比未使用此強迫作用時高之水分子118之一濃度。水分子118之此較高濃度不會使埋藏氧化物層104之效能降級，而是可有益地使水分子118保持遠離III-V半導體層116與氧化物材料114之間的介面。
在一些實例中，可在製造期間迫使存在於III-V半導體層116與氧化物材料114之間的至少一些水分子118進入橫向通道112、經過III-V半導體層116之周邊及透過擴散來離開氧化物材料114而進入包圍III-V半導體層116之周邊及鄰近氧化物材料114之大氣。
圖2展示根據一些實施例之圖1之積體電路100之選定元件之一俯視圖。
元件202係III-V半導體層116之一周邊。在圖2之實例中，周邊202呈矩形，儘管可使用其他適合形狀。在一些實例中，周邊202可相對不規則或呈鋸齒狀以對應於包含III-V半導體層116之晶片之一指定設計。
在一些實例中，垂直通道110可延伸穿過矽層106而至埋藏氧化物層104。在一些實例中，垂直通道110可定位成跨III-V半導體層116之一區域之一第一重複圖案。在一些實例中，各垂直通道110可與一相鄰垂直通道110隔開50微米、100微米、150微米或50微米至150微米之間的一值。亦可使用其他適合間距。垂直通道110亦可圍繞III-V半導體層116之區域不規則間隔以避免將一垂直通道110放置於一波導108上。
在一些實例中，橫向通道112可自III-V半導體層116之一周邊202之一內部橫向延伸至III-V半導體層116之周邊之一外部。在一些實例中，橫向通道112可定位成圍繞III-V半導體層116之周邊202之一第二重複圖案。在一些實例中，各橫向通道112可與一相鄰橫向通道112隔開100微米至150微米之間以避免橫向通道112與波導108之間的位置衝突。亦可使用其他間距。橫向通道112亦可圍繞III-V半導體層116之周邊202不規則間隔。
在一些實例中，當如圖2般自上方觀看時，一或多個垂直通道204可具有一圓形形狀。在一些實例中，當如圖2般自上方觀看時，一或多個垂直通道206可具有一方形形狀。亦可使用其他形狀。形狀可視需要變動於垂直通道110之間。
圖3至圖8展示圖1之積體電路100之各種製備階段之一實例之側視橫截面。
圖3展示根據一些實施例之一絕緣體上矽晶圓300之一實例。圖3之結構僅為一實例；亦可使用其他結構。
絕緣體上矽晶圓300可包含一基板302、安置於基板302上之一埋藏氧化物層304及安置於埋藏氧化物層304上之一矽層306。在此實例中，絕緣體上矽晶圓300可自一晶圓製造商訂購，且作為一積體單元提供為用於後續處理之起始材料。
圖4展示根據一些實施例之已蝕刻一絕緣體上矽晶圓400之後之絕緣體上矽晶圓400之一實例。圖4之結構僅為一實例；亦可使用其他結構。
在一些實例中，已蝕刻矽層306之部分以在一經蝕刻矽層406中形成溝渠408。對應於完全蝕刻部分(其完全延伸至埋藏氧化物層304)之溝渠408將在下游由氧化物材料填充時形成垂直通道。對應於部分蝕刻部分(其僅部分延伸至經蝕刻矽層406中)之溝渠408將在下游由氧化物材料填充時形成波導及橫向通道。
圖5展示根據一些實施例之已塗覆氧化物材料之後之一絕緣體上矽晶圓500之一實例。圖5之結構僅為一實例；亦可使用其他結構。
已將氧化物材料508至經蝕刻矽層406上。所塗覆之氧化物材料508可延伸至經蝕刻矽層406之經蝕刻部分(溝渠408)中且填充經蝕刻矽層406之經蝕刻部分(溝渠408)。在一些實例中，所塗覆之氧化物材料508可為用於埋藏氧化物層304中之相同材料。在一些實例中，所塗覆之氧化物材料508可為二氧化矽，但亦可使用諸如氮化矽(Si3 N4 )、氮氧化矽(SiOx Ny )或其他介電薄膜之其他材料。元件510係一波導，其具有由經蝕刻矽層406形成之一矽核心及由波導510下方之埋藏氧化物層304及波導510上方之塗覆氧化物材料508形成之二氧化矽包層。元件512係一垂直通道。元件514係一橫向通道。
圖6展示根據一些實施例之已拋光所塗覆之氧化物材料508以形成一平坦化氧化物層608之後之一晶圓600之一實例。圖6之結構僅為一實例；亦可使用其他結構。
在一些實例中，平坦化氧化物層608可具有小於由波導510引導之光之一波長之一厚度。在一些實例中，平坦化氧化物層608可具有50 nm、75 nm、100 nm或50 nm至100 nm之間的一值之一厚度。亦可使用其他適合厚度。因為平坦化氧化物層608之厚度可相對小於經引導光之波長，所以經引導光之一很大部分可存在於平坦化氧化物層608中，其可允許波導510與可放置成與平坦化氧化物層608之頂部接觸之其他元件之間相對高效率耦合。
圖7展示根據一些實施例之已將III-V半導體層710放置成與平坦化氧化物層608接觸之後之一裝置700之一實例。在一些實例中，III-V半導體層710可呈一晶粒之形式，諸如III-V半導體材料之一矩形件。在一些實例中，III-V半導體層710可包含不同III-V半導體材料之一多層堆疊以形成具有p摻雜及n摻雜半導體層之二極體或具有一特定電功能之另一適合結構。圖7之結構僅為一實例；亦可使用其他結構。
實際上，III-V半導體層710及平坦化氧化物層608可透過層表面上之冷凝來吸引水分子712。若無一嚴格控制(及藉此昂貴)環境，則此冷凝難以避免。因為層表面可含有一些冷凝物，所以將III-V半導體層710放置成與平坦化氧化物層608接觸會使一或多個水分子712困於III-V半導體層710與平坦化氧化物層608之間的介面處。此等被困水分子712可導致介面處之一失效，其可涉及平坦化氧化物層608與III-V半導體層710剝離或分離。
因為水分子可易於透過氧化物材料擴散，所以強迫III-V半導體層710抵靠平坦化氧化物層608可迫使介面處之水分子712遠離介面而進入平坦化氧化物層608。
圖8展示根據一些實施例之已迫使III-V半導體層710抵靠平坦化氧化物層608之後之一裝置800之一實例。已迫使存在於III-V半導體層710與平坦化氧化物層608之間的介面處之水分子712遠離介面而進入平坦化氧化物層608。圖8之結構僅為一實例；亦可使用其他結構。
圖8中展示經施加以壓縮基板302抵靠III-V半導體層710之力802。應瞭解，此僅為施加重新定位被困水分子712之力之一方式；亦可使用其他適合方式。例如，基板302可保持固定，且可將一力施加於III-V半導體層710。替代地，III-V半導體層710可保持固定，且可將一力施加於基板302。作為另一替代，可迫使III-V半導體層710及基板302兩者彼此抵靠。
在一些實例中，可在周圍壓力下及大於室溫之一溫度狀況下迫使III-V半導體層710抵靠平坦化氧化物層608。在其他實例中，可在一真空中及大於室溫之一溫度狀況下迫使III-V半導體層710抵靠平坦化氧化物層608。
在已迫使水分子遠離介面之後，可進行III-V半導體層710及/或絕緣體上矽晶圓之後續晶圓級處理，其包含切割成個別組件。
圖9展示根據一些實施例之用於製造一積體電路之一方法900之一實例之一流程圖。方法900適合用於製造圖1之積體電路100及其他裝置。方法900僅為用於製造一積體電路之一方法；亦可使用其他適合方法。
在操作902中，提供一絕緣體上矽晶圓。絕緣體上矽晶圓可包含一基板、安置於基板上之一埋藏氧化物層及安置於埋藏氧化物層上之一矽層。
在操作904中，可蝕刻矽層之部分以產生延伸穿過矽層而至埋藏氧化物層之垂直通道。
在操作906中，可將氧化物材料塗覆至矽層上。所塗覆之氧化物材料可延伸至矽層中之垂直通道中。
在選用操作908中，可拋光氧化物材料以使一平坦化氧化物層形成於矽層上。
在操作910中，可將一III-V半導體層放置成與氧化物材料接觸，視情況與平坦化氧化物層接觸。在一些實例中，可在室溫狀況下將III-V半導體層放置成與氧化物材料接觸。
在操作912中，可迫使III-V半導體層抵靠氧化物材料(視情況抵靠平坦化氧化物層)。
在操作914中，可迫使存在於III-V半導體層與氧化物材料之間的一介面處之水分子遠離介面而進入氧化物層。
在操作916中，可迫使水分子通過垂直通道而進入埋藏氧化物層以藉此增強III-V半導體層與氧化物材料之間的鍵結。
在操作918中，可迫使水分子通過橫向通道、經過III-V半導體層之一周邊及透過擴散來離開氧化物材料而進入包圍III-V半導體層之周邊及鄰近氧化物材料之大氣。
在一些實例中，可執行操作916及918之一者而非另一者。在其他實例中，可執行兩者。
在一些實例中，可在周圍壓力下及大於室溫之一溫度狀況下迫使III-V半導體層抵靠氧化物材料。在一些實例中，可在一真空中及大於室溫之一溫度狀況下迫使III-V半導體層抵靠氧化物材料。
在一些實例中，方法900可視情況進一步包含：在塗覆氧化物材料之前，部分蝕刻矽層之部分以在矽層中產生橫向通道，橫向通道經定位使得當III-V半導體層放置成與氧化物材料接觸時，橫向通道自III-V半導體層之一周邊之一內部橫向延伸至III-V半導體層之周邊之一外部。當迫使III-V半導體層抵靠氧化物材料時，迫使存在於III-V半導體層與氧化物材料之間的介面處之至少一些水分子進入橫向通道、經過III-V半導體層之周邊及透過擴散來離開氧化物材料而進入包圍III-V半導體層之周邊及鄰近氧化物材料之大氣。
在一些實例中，當將III-V半導體層放置成與氧化物材料接觸時，垂直通道可定位成跨III-V半導體層之一區域之一第一重複圖案，且橫向通道可定位成圍繞III-V半導體層之周邊之一第二重複圖案。
在一些實例中，至少一些垂直通道可與至少一些橫向通道相交。
在一些實例中，方法900可視情況進一步包含：在塗覆氧化物材料之前，部分蝕刻矽層之部分以在矽層中產生波導。
在一些實例中，可蝕刻矽層至一第一深度以形成橫向通道，且可蝕刻矽層至不同於第一深度之一第二深度以在矽層中形成波導。
在一些實例中，可蝕刻矽層至一第一深度以在矽層中形成橫向通道及波導。
在已迫使水分子遠離介面之後，可進行III-V半導體晶片及/或絕緣體上矽晶圓之後續晶圓級處理，其包含切割成個別組件。
上文所討論之裝置、系統及方法依靠用於製造及對準之晶圓級程序。透過已針對半導體製造開發之成熟程序(諸如光微影及蝕刻)來形成大多數或所有光學元件。例如，當前光微影技術通常可在一300 mm直徑矽晶圓上提供低至45 nm之特徵大小。
與其中組件被離散製造及彼此對準之更傳統光學系統相比，晶圓級方法提供可調整尺寸之一顯著益處。擁有一光微影機器或在一光微影機器上花時間會相對較昂貴，但花費易於藉由規模經濟來收回。一單一晶圓可產生數千個部件。另外，部件本身可包含透過微影程序來彼此對準之組件，其可避免組件彼此之昂貴及乏味手動對準。另外，光學系統可封裝為一專用積體電路(ASIC)且與其他純電ASIC一起整合成交換系統。除便於封裝為一ASIC之外，光學系統亦可達成一ASIC之可靠性，其具有比由離散組件形成之可比系統可靠之單晶片及固態裝置。
圖10展示根據一些實施例之一光學收發器1000之一實例。光學收發器1000可發送及接收光學信號(例如資料編碼於其上之光束)。光學收發器1000適合用於資料中心伺服器、光學乙太網路及其他應用中。例如，在一雲端資料中心網路中，光學收發器1000可用於脊脊伺服器、脊葉伺服器及葉ToR (架頂式)伺服器。光學收發器1000亦可用於其他適合應用中。
光學收發器1000可包含一光子積體電路(PIC) 1002，其可執行以下之任何組合：產生光、偵測光、調變光、解調變光、放大光、衰減光、將多波長光分離成個別波長光、將個別波長光組合成多波長光及其他適合光學功能。
波導可輸送光進出光子積體電路1002，且可在光子積體電路1002內之元件之間輸送光。波導可包含由具有一相對較低折射率之一包覆材料(諸如二氧化矽)包圍之具有一相對較高折射率之一核心材料(諸如矽)。矽及二氧化矽兩者透射紅外波長(諸如介於1微米至1.5微米之間)。在一些實例中，波導可形成於一基板上之層中，諸如提供具有一埋藏氧化物層上之一矽層之一基板，蝕刻矽層中之溝渠，使用額外氧化物材料來填充溝渠，且將經填充溝渠之額外氧化物材料拋光至波導之一頂部上之一所要包覆厚度。在一些實例中，波導可塑形為脊形波導，其可在正交於波導中之一傳播方向之兩個維度上限制一光束，且可維持沿傳播方向之一恆定橫截面。在一些實例中，脊形波導可具有一梯形橫截面，其具有平行頂面及底面(例如面向及背向其上形成波導之基板之表面)及成角度側表面。在一些實例中，角度可為90度，使得波導具有一矩形橫截面。在其他實例中，角度可歸因於一微影曝光或蝕刻程序之限制而接近90度，諸如介於80度至90度之間。
儘管一些波導意欲在一光子積體電路中之位置之間輸送光，但其他波導可有意將一增益或一損耗賦予通過波導之光。例如，一波導可包含一活性部分，其中非活性矽材料可替換為一光學活性材料(諸如磷化銦)。
一些波導可由不同於矽核心及二氧化矽包層之材料形成。例如，一或多個波導可將非光學活性之一些矽核心替換為一活性材料(諸如磷化銦)。可藉由電偏壓活性材料來選擇性放大或吸收通過活性材料之光。一般而言，磷化銦僅可用於需要光學活性材料時，因為其不如矽透明、比矽昂貴及比矽易碎。亦可使用來自半導體工業之共同技術來將活性材料放置於晶圓級波導中。
在一些實例中，可期望將光自一波導耦合至另一波導。例如，可期望將光自一非活性波導耦合至包含一活性部分之一單獨活性波導，接著耦合回至非活性波導。針對此等情況，可便於將活性波導定位於非活性波導之頂部上之一單獨層中。可藉由適當漸縮一或兩個波導之一寬度來達成波導之間的耦合。此一組態可便於將電極定位於活性部分之對置側上，使得電極可定位於相同於活性材料之層中。
在一些實例中，活性材料可用作為衰減材料以形成一電致吸收調變器，該電致吸收調變器可電偏壓活性材料以在指定時間衰減光。電致吸收調變器可將一緩慢變化衰減賦予一光束及/或可將一資料信號賦予一光束。替代地，當活性材料用於將增益賦予活性波導中之光時，非活性波導可包含活性波導之兩側上之反射器以形成一雷射腔。在一些實例中，無需主動冷卻此一雷射腔，其可減少電力需求且簡化光子積體電路之總體設計。在一些實例中，輸出光可透過一垂直耦合器來耦合出雷射腔(例如朝向或遠離其上形成雷射之基板)。此垂直耦合可為有益的，因為雷射無需具有雷射光自其射出之一活性面。因為活性面易於熱致失效，所以省略活性面可有助於提高雷射之可靠性及使用年限。
在一些實例中，波導可用於形成光譜濾波器，其可透射一或多個指定波長之光且衰減遠離該或該等指定波長之光。例如，一法比-培羅特(Fabry-Perot)濾波器可形成為一波導之一區段，該區段由波導中之兩個反射器界限。法比-培羅特濾波器透射使反射器之間的往返光學路徑長度等於波長之整數倍之波長且衰減遠離透射波長之波長。作為另一實例，一環形諧振器可形成為鄰近於一第一波導。當圍繞環形諧振器之一往返光學路徑長度等於波長之整數倍時，第一波導中之光可耦合至環形諧振器中，且可自環形諧振器向外耦合至鄰近於環形諧振器之一第二波導中。此一環形諧振器展現增強進出環形諧振器之耦合及最小化遠離峰值波長之耦合之該等峰值波長。
儘管此等光譜濾波器可依一被動方式運行，但其通常在其可被主動控制時更有用。例如，法比-培羅特反射器之間或環形諧振器內之波導之一部分可包含一光學活性材料，其折射率可依據溫度而變化。定位成鄰近光學活性材料之一加熱器可控制活性材料之一溫度，可因此控制光譜濾波器內之一光學路徑長度，及可因此控制光譜濾波器透射之波長(或若干波長)。在一些實例中，活性材料可定位於非活性波導之頂部上之一單獨層中。可藉由適當漸縮一或兩個波導之一寬度來達成波導之間的耦合。此一組態可便於將一加熱器定位成鄰近於活性材料，使得加熱器可定位於相同於活性材料之層中。
一馬赫-陳爾德(Mach-Zehnder)干涉儀可使用加熱器及可變折射率材料來形成一高效率光束衰減器或調變器。一馬赫-陳爾德干涉儀可將一入射光束分裂成兩個光束，變動光束之一者之一光學路徑長度，接著干涉兩個光束以產生一輸出光束。馬赫-陳爾德干涉儀透射使兩個分肢之間的光學路徑差等於波長之整數倍之波長且(不同程度)衰減透射波長之間的波長。馬赫-陳爾德干涉儀可充當高效率衰減器或調變器，因為自完全透射回轉至完全衰減所需之光學路徑差係一波長之一半。
一法比-培羅特腔、一環形諧振器及/或一馬赫-陳爾德干涉儀之一或多者可經組合以形成一多工器，該多工器可將不同波長之兩個或兩個以上輸入光束組合成具有多個波長之一單一輸出光束。類似地，此等元件亦可經組合以形成一解多工器，該解多工器可將具有多個波長之一單一輸入光束分離成不同波長之兩個或兩個以上輸出光束。多工器及解多工器可操作具有一資料信號之光(例如依一特定資料速率調變)或缺乏一資料信號之相對緩慢變化光。
一光子積體電路1002可視情況包含一或多個光偵測器，其等可回應於一波導中之感測光之一位準而產生一電信號。電信號可由位於光子積體電路1002上、遠離光子積體電路1002之光學收發器1000上或光學收發器1000遠離處之一處理器處理。
一光子積體電路1002可視情況包含一或多個光纖耦合器，其等可將光垂直(例如朝向或遠離其上形成光子積體電路1002之基板)耦合進出光子積體電路1002。在一些實例中，光纖耦合器可包含諸如一光學介面平台1004之一相對精確機械外殼，使得當光纖附接至外殼時，機械外殼可判定光纖之位置及方向。此一精確外殼可允許被動耦合至光纖(與其中主動調整光纖之一位置及/或方向以最佳化一耦合效率之主動耦合相反)。在一些實例中，光學介面平台1004可包含可同時附接或脫離高達8個光纖之一可重新配合光纖介面。
光子積體電路1002可配置上述光學組件以形成若干裝置。
例如，光子積體電路1002可組態為一區域網路分波長多工器(LAN-WDM)或一粗分波長多工器(CWDM)。光子積體電路1002可包含：一第一雷射，其發射一第一波長之第一光；一第一調變器，其將一第一資料信號賦予第一光；一第二雷射，其發射一第二波長之第二光；一第二調變器，其將一第二資料信號賦予第二光；一多工器，其將經調變之第一光及第二光組合成輸出光；及一第一耦合器，其將輸出光自光子積體電路1002向外耦合至一光纖中。光子積體電路1002可視需要包含額外波長之額外雷射及調變器。當標準化資料速率隨時間增大時，調變器可依較快速率運行，使得相同平台可與光子積體電路1002之連續世代一起使用。類似地，當通道計數隨時間增加(例如存在於輸出光中之波長之數目)時，可視需要增加額外波長之額外雷射及調變器之數目。
作為另一實例，光子積體電路1002可經組態以在並行單模中操作。光子積體電路1002可包含：一第一雷射，其發射一第一波長之第一光；一第一調變器，其將一第一資料信號賦予第一光；一第一耦合器，其將經調變第一光自光子積體電路1002向外耦合至一第一光纖中；一第二雷射，其發射一第二波長之第二光；一第二調變器，其將一第二資料信號賦予第二光；及一第二耦合器，其將經調變第二光自光子積體電路1002向外耦合至一第二光纖中。光子積體電路1002可視需要包含額外波長之額外雷射、調變器及耦合器。
光學收發器1000可包含一控制ASIC 1006，其可控制光子積體電路1002。控制ASIC 1006可視情況調節電信號及光學信號兩者。
光學收發器1000可包含一微控制器1008，其可控制哪些晶片彼此通信。在一些實例中，微控制器1008可包含一I2 C管理介面，其係一同步、多主控、多受控、封包交換、單端、串列電腦匯流排。亦可使用其他介面。
光學收發器1000可包含一晶片組1010，其可對應於若干資料通道及一資料速率。在一些實例中，晶片組1010可具有積體重計時器。
光學收發器1000可包含一基板1012，其機械地支撐光學收發器1000之所有元件。在一些實例中，基板1012可符合一標準化大小及組態，諸如一14 mm×14 mm球柵陣列組態。亦可使用其他組態。
在以上詳細描述中，已參考本發明之特定實施例來描述本發明之方法及設備。然而，應明白，可在不背離本發明之較廣精神及範疇之情況下對本發明進行各種修改及改變。因此，本說明書及圖式應被視為具繪示性而非限制性。
為進一步繪示本文所揭示之裝置及相關方法，下文將提供一非限制性實例列表。以下非限制性實例之各者可自我獨立或可依任何排列組合或與其他實例之任一或多者組合。
在實例1中，一種積體電路包含：一基板；一埋藏氧化物層，其安置於該基板上；一矽層，其安置於該埋藏氧化物層上，該矽層包含延伸穿過該矽層而至該埋藏氧化物層之經蝕刻垂直通道；氧化物材料，其安置於該矽層上，該氧化物材料延伸至該矽層中之該等垂直通道中；及一III-V半導體層，其安置於該氧化物材料上，其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結。
在實例2中，如實例1之積體電路可視情況經組態使得該矽層進一步包含僅部分延伸至該矽層中之經蝕刻橫向通道，該氧化物材料延伸至該矽層中之該等橫向通道中，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部。
在實例3中，如實例1至2中任一項之積體電路可視情況經組態使得：該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案；及該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案。
在實例4中，如實例1至3中任一項之積體電路可視情況經組態使得至少一些該等垂直通道與至少一些該等橫向通道相交。
在實例5中，如實例1至4中任一項之積體電路可視情況經組態使得在製造期間塗覆該氧化物材料，接著在製造期間拋光該氧化物材料以形成安置於該矽層上之一平坦化氧化物層。
在實例6中，如實例1至5中任一項之積體電路可視情況經組態使得該III-V半導體層包含於一III-V半導體晶片上；且在製造期間，迫使該III-V半導體晶片抵靠該平坦化氧化物層以迫使該等水分子通過該等垂直通道而進入該埋藏氧化物層。
在實例7中，如實例1至6中任一項之積體電路可視情況經組態使得在製造期間：蝕刻該矽層至一第一深度以形成該等橫向通道；及蝕刻該矽層至不同於該第一深度之一第二深度以在該矽層中形成波導。
在實例8中，如實例1至7中任一項之積體電路可視情況經組態使得在製造期間：蝕刻該矽層至一第一深度以在該矽層中形成該等橫向通道及該等波導。
在實例9中，如實例1至8中任一項之積體電路可視情況經組態使得：該基板由矽(Si)形成；該埋藏氧化物層由二氧化矽(SiO2 )形成；該氧化物材料係二氧化矽；及該III-V半導體層由磷化銦(InP)形成。
在實例10中，一種製造一積體電路之方法可包含：提供一絕緣體上矽晶圓，該絕緣體上矽晶圓包含一基板、安置於該基板上之一埋藏氧化物層及安置於該埋藏氧化物層上之一矽層；蝕刻該矽層之部分以產生延伸穿過該矽層而至該埋藏氧化物層之垂直通道；將氧化物材料塗覆至該矽層上，該所塗覆之氧化物材料延伸至該矽層中之該等垂直通道中；將一III-V半導體層放置成與該氧化物材料接觸；及迫使該III-V半導體層抵靠該氧化物材料以迫使存在於該III-V半導體層與該氧化物材料之間的一介面處之水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結。
在實例11中，如實例10之方法可視情況進一步包含：在塗覆該氧化物材料之前，部分蝕刻該矽層之部分以在該矽層中產生橫向通道，該等橫向通道經定位使得當將該III-V半導體層放置成與該氧化物材料接觸時，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部，其中當迫使該III-V半導體層抵靠該氧化物材料時，迫使存在於該III-V半導體層與該氧化物材料之間的該介面處之至少一些該等水分子進入該等橫向通道、經過該III-V半導體層之該周邊及透過擴散來離開該氧化物材料而進入包圍該III-V半導體層之該周邊及鄰近該氧化物材料之一大氣。
在實例12中，如實例10至11中任一項之方法可視情況經組態使得當將該III-V半導體層放置成與該氧化物材料接觸時，該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案，且該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案。
在實例13中，如實例10至12中任一項之方法可視情況經組態使得至少一些該等垂直通道與至少一些該等橫向通道相交。
在實例14中，如實例10至13中任一項之方法可視情況進一步包含：在塗覆該氧化物材料之前，部分蝕刻該矽層之部分以在該矽層中產生波導。
在實例15中，如實例10至14中任一項之方法可視情況經組態以蝕刻該矽層至一第一深度以形成該等橫向通道及蝕刻該矽層至不同於該第一深度之一第二深度以在該矽層中形成波導。
在實例16中，如實例10至15中任一項之方法可視情況經組態以蝕刻該矽層至一第一深度以在該矽層中形成該等橫向通道及該等波導。
在實例17中，如實例10至16中任一項之方法可視情況進一步包含：在塗覆該氧化物材料之後及將該III-V半導體層放置成與該氧化物材料接觸之前，拋光該氧化物材料以形成安置於該矽層上之一平坦化氧化物層，其中將該III-V半導體層放置成與該平坦化氧化物層接觸。
在實例18中，如實例10至17中任一項之方法可視情況經組態以在室溫狀況下將該III-V半導體層放置成與該氧化物材料層接觸及在周圍壓力下及大於室溫之一溫度狀況下迫使該III-V半導體層抵靠該氧化物材料。
在實例19中，如實例10至18中任一項之方法可視情況經組態以在室溫狀況下將該III-V半導體層放置成與該氧化物材料層接觸及在一真空中及大於室溫之一溫度狀況下迫使該III-V半導體層抵靠該氧化物材料。
在實例20中，一種積體電路可包含：一基板；一埋藏氧化物層，其安置於該基板上；一矽層，其安置於該埋藏氧化物層上，該矽層包含延伸穿過該矽層而至該埋藏氧化物層之經蝕刻垂直通道，該矽層包含僅部分延伸至該矽層中之經蝕刻橫向通道；一平坦化氧化物層，其安置於該矽層上，該平坦化氧化物層由延伸至該矽層中之該等垂直通道及該等橫向通道中之氧化物材料形成；及一III-V半導體層，其安置於該氧化物材料上，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部，該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案，該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案，其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的至少一些水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結，且其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的至少一些水分子進入該等橫向通道、經過該III-V半導體層之該周邊及透過擴散來離開該氧化物材料而進入包圍該III-V半導體層之該周邊及鄰近該氧化物材料之一大氣。
100‧‧‧積體電路
102‧‧‧基板
104‧‧‧埋藏氧化物層
106‧‧‧矽層
108‧‧‧波導
110‧‧‧經蝕刻垂直通道
112‧‧‧經蝕刻橫向通道
114‧‧‧氧化物材料
116‧‧‧III-V(三五族)半導體層
118‧‧‧水分子
202‧‧‧元件/周邊
204‧‧‧垂直通道
206‧‧‧垂直通道
300‧‧‧絕緣體上矽晶圓
302‧‧‧基板
304‧‧‧埋藏氧化物層
306‧‧‧矽層
400‧‧‧絕緣體上矽晶圓
406‧‧‧經蝕刻矽層
408‧‧‧溝渠
500‧‧‧絕緣體上矽晶圓
508‧‧‧氧化物材料
510‧‧‧元件/波導
512‧‧‧元件
514‧‧‧元件
600‧‧‧晶圓
608‧‧‧平坦化氧化物層
700‧‧‧裝置
710‧‧‧III-V半導體層
712‧‧‧水分子
802‧‧‧力
900‧‧‧方法
902‧‧‧操作
904‧‧‧操作
906‧‧‧操作
908‧‧‧操作
910‧‧‧操作
912‧‧‧操作
914‧‧‧操作
916‧‧‧操作
918‧‧‧操作
1000‧‧‧光學收發器
1002‧‧‧光子積體電路(PIC)
1004‧‧‧光學介面平台
1006‧‧‧控制專用積體電路(ASIC)
1008‧‧‧微控制器
1010‧‧‧晶片組
1012‧‧‧基板
圖1展示根據一些實施例之一積體電路之一實例之一側視橫截面。
圖2展示根據一些實施例之圖1之積體電路之選定元件之一俯視圖。
圖3展示根據一些實施例之一絕緣體上矽晶圓之一實例。
圖4展示根據一些實施例之已蝕刻一絕緣體上矽晶圓之後之該絕緣體上矽晶圓之一實例。
圖5展示根據一些實施例之已塗覆氧化物材料之後之一絕緣體上矽晶圓之一實例。
圖6展示根據一些實施例之已拋光所塗覆之氧化物材料以形成一平坦化氧化物層之後之一晶圓之一實例。
圖7展示根據一些實施例之已將一III-V半導體層放置成與平坦化氧化物層接觸之後之一裝置之一實例。
圖8展示根據一些實施例之已迫使III-V半導體層抵靠平坦化氧化物層之後之一裝置之一實例。
圖9展示根據一些實施例之用於製造一積體電路之一方法之一實例之一流程圖。
圖10展示根據一些實施例之一光學收發器之一實例。
對應元件符號指示所有若干視圖中之對應部件。圖式中之元件未必按比例繪製。圖式中所展示之組態僅為實例，且不應被解釋為依任何方式限制本發明標的之範疇。

Claims (20)

  1. 一種積體電路，其包括： 一基板； 一埋藏氧化物層，其安置於該基板上； 一矽層，其安置於該埋藏氧化物層上，該矽層包含延伸穿過該矽層而至該埋藏氧化物層之經蝕刻垂直通道； 一項氧化物材料，其安置於該矽層上，該氧化物材料延伸至該矽層中之該等垂直通道中；及 一III-V(三五族)半導體層，其安置於該氧化物材料上，其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結。
  2. 如請求項1之積體電路，其中該矽層進一步包含僅部分延伸至該矽層中之經蝕刻橫向通道，該氧化物材料延伸至該矽層中之該等橫向通道中，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部。
  3. 如請求項2之積體電路，其中： 該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案；且 該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案。
  4. 如請求項2之積體電路，其中至少一些該等垂直通道與至少一些該等橫向通道相交。
  5. 如請求項1之積體電路，其中在製造期間塗覆該氧化物材料，接著在製造期間拋光該等氧化物材料以形成安置於該矽層上之一平坦化氧化物層。
  6. 如請求項5之積體電路，其中： 該III-V半導體層包含於一III-V半導體晶片上；且 在製造期間，迫使該III-V半導體晶片抵靠該平坦化氧化物層以迫使該等水分子通過該等垂直通道而進入該埋藏氧化物層。
  7. 如請求項1之積體電路，其中在製造期間： 蝕刻該矽層至一第一深度以形成該等橫向通道；且 蝕刻該矽層至不同於該第一深度之一第二深度以在該矽層中形成波導。
  8. 如請求項1之積體電路，其中在製造期間： 蝕刻該矽層至一第一深度以在該矽層中形成該等橫向通道及該等波導。
  9. 如請求項1之積體電路，其中： 該基板由矽(Si)形成； 該埋藏氧化物層由二氧化矽(SiO2 )形成； 該氧化物材料係二氧化矽；且 該III-V半導體層由磷化銦(InP)形成。
  10. 一種製造一積體電路之方法，該方法包括： 提供一絕緣體上矽晶圓，該絕緣體上矽晶圓包含一基板、安置於該基板上之一埋藏氧化物層及安置於該埋藏氧化物層上之一矽層； 蝕刻該矽層之部分以產生延伸穿過該矽層而至該埋藏氧化物層之垂直通道； 將氧化物材料塗覆至該矽層上，該所塗覆之氧化物材料延伸至該矽層中之該等垂直通道中； 將一III-V半導體層放置成與該氧化物材料接觸；及 迫使該III-V半導體層抵靠該氧化物材料以迫使存在於該III-V半導體層與該氧化物材料之間的一介面處之水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結。
  11. 如請求項10之方法，其進一步包括在塗覆該氧化物材料之前： 部分蝕刻該矽層之部分以在該矽層中產生橫向通道，該等橫向通道經定位使得當將該III-V半導體層放置成與該氧化物材料接觸時，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部， 其中當迫使該III-V半導體層抵靠該氧化物材料時，迫使存在於該III-V半導體層與該氧化物材料之間的該介面處之至少一些該等水分子進入該等橫向通道、經過該III-V半導體層之該周邊及透過擴散來離開該氧化物材料而進入包圍該III-V半導體層之該周邊及鄰近該氧化物材料之一大氣。
  12. 如請求項11之方法，其中當將該III-V半導體層放置成與該氧化物材料接觸時： 該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案；且 該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案。
  13. 如請求項11之方法，其中至少一些該等垂直通道與至少一些該等橫向通道相交。
  14. 如請求項11之方法，其進一步包括在塗覆該氧化物材料之前： 部分蝕刻該矽層之部分以在該矽層中產生波導。
  15. 如請求項14之方法，其中： 蝕刻該矽層至一第一深度以形成該等橫向通道；且 蝕刻該矽層至不同於該第一深度之一第二深度以在該矽層中形成波導。
  16. 如請求項15之方法，其中蝕刻該矽層至一第一深度以在該矽層中形成該等橫向通道及該等波導。
  17. 如請求項10之方法，其進一步包括在塗覆該氧化物材料之後及將該III-V半導體層放置成與該氧化物材料接觸之前： 拋光該氧化物材料以形成安置於該矽層上之一平坦化氧化物層，其中將該III-V半導體層放置成與該平坦化氧化物層接觸。
  18. 如請求項10之方法，其中： 在室溫狀況下將該III-V半導體層放置成與該氧化物材料層接觸；且 在周圍壓力下及大於室溫之一溫度狀況下迫使該III-V半導體層抵靠該氧化物材料。
  19. 如請求項10之方法，其中： 在室溫狀況下將該III-V半導體層放置成與該氧化物材料層接觸；且 在一真空中及大於室溫之一溫度狀況下迫使該III-V半導體層抵靠該氧化物材料。
  20. 一種積體電路，其包括： 一基板； 一埋藏氧化物層，其安置於該基板上； 一矽層，其安置於該埋藏氧化物層上，該矽層包含延伸穿過該矽層而至該埋藏氧化物層之經蝕刻垂直通道，該矽層包含僅部分延伸至該矽層中之經蝕刻橫向通道； 一平坦化氧化物層，其安置於該矽層上，該平坦化氧化物層由延伸至該矽層中之該等垂直通道及該等橫向通道中之氧化物材料形成；及 一III-V半導體層，其安置於該氧化物材料上，該等橫向通道自該III-V半導體層之一周邊之一內部橫向延伸至該III-V半導體層之該周邊之一外部，該等垂直通道定位成跨該III-V半導體層之一區域之一第一重複圖案，該等橫向通道定位成圍繞該III-V半導體層之該周邊之一第二重複圖案， 其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的至少一些水分子通過該等垂直通道而進入該埋藏氧化物層以藉此增強該III-V半導體層與該氧化物材料之間的鍵結，且 其中在製造期間迫使存在於該III-V半導體層與該氧化物材料之間的至少一些水分子進入該等橫向通道、經過該III-V半導體層之該周邊及透過擴散來離開該氧化物材料而進入包圍該III-V半導體層之該周邊及鄰近該氧化物材料之一大氣。
TW108110843A 2018-04-27 2019-03-28 三五族(iii-v)材料與氧化物材料之間之增強的鍵結 TWI794461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/965,054 2018-04-27
US15/965,054 US10541214B2 (en) 2018-04-27 2018-04-27 Enhanced bonding between III-V material and oxide material

Publications (2)

Publication Number Publication Date
TW201946097A true TW201946097A (zh) 2019-12-01
TWI794461B TWI794461B (zh) 2023-03-01

Family

ID=66000967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110843A TWI794461B (zh) 2018-04-27 2019-03-28 三五族(iii-v)材料與氧化物材料之間之增強的鍵結

Country Status (6)

Country Link
US (3) US10541214B2 (zh)
EP (1) EP3561854A1 (zh)
KR (1) KR20190125166A (zh)
CN (2) CN110416224B (zh)
SG (1) SG10201902038XA (zh)
TW (1) TWI794461B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309261B2 (en) 2018-04-27 2022-04-19 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11531159B2 (en) * 2020-06-19 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Optical waveguide apparatus and method of fabrication thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597164A (en) * 1984-08-31 1986-07-01 Texas Instruments Incorporated Trench isolation process for integrated circuit devices
JP4075228B2 (ja) * 1998-09-09 2008-04-16 株式会社デンソー 半導体装置の製造方法
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法
US8129257B2 (en) * 2008-01-14 2012-03-06 The Regents Of The University Of California Vertical outgassing channels
KR101857025B1 (ko) * 2011-10-31 2018-05-14 삼성전자주식회사 반도체 소자의 제조방법
EP2795675A4 (en) * 2011-12-20 2015-11-25 Intel Corp HYBRID INTEGRATION OF GROUP III-V SEMICONDUCTOR COMPONENTS ON SILICON
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
US9412736B2 (en) * 2014-06-05 2016-08-09 Globalfoundries Inc. Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
WO2016018288A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
EP3286587A4 (en) * 2015-04-20 2018-12-26 Skorpios Technologies, Inc. Vertical output couplers for photonic devices
US11088244B2 (en) * 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10541214B2 (en) 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309261B2 (en) 2018-04-27 2022-04-19 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Also Published As

Publication number Publication date
CN110416224B (zh) 2023-11-03
CN117438380A (zh) 2024-01-23
EP3561854A1 (en) 2019-10-30
SG10201902038XA (en) 2019-11-28
US11309261B2 (en) 2022-04-19
US20190333873A1 (en) 2019-10-31
CN110416224A (zh) 2019-11-05
KR20190125166A (ko) 2019-11-06
TWI794461B (zh) 2023-03-01
US20220270986A1 (en) 2022-08-25
US10541214B2 (en) 2020-01-21
US20200118946A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
KR102355831B1 (ko) 자가-테스트 기능성을 가진 수직 입사 광검출기
KR101691854B1 (ko) 평면 포토닉스 회로를 위한 수직형 광 커플러
Heck et al. Hybrid silicon photonic integrated circuit technology
US20230341620A1 (en) Broadband back mirror for a photonic chip
US9482816B2 (en) Radiation coupler
US9244227B2 (en) Polarization splitter/combiner based on a one-dimensional grating coupler
CN107532967B (zh) 用于测试光学器件性能的系统和测试光学装置的方法
KR20150094635A (ko) 광섬유 결합기 어레이
US20220270986A1 (en) Enhanced bonding between iii-v material and oxide material
WO2015161488A1 (zh) 单模垂直腔面发射激光器收发模块及光信号传播方法
US10288813B2 (en) Construction of integrated mode transformers
US9256027B2 (en) Integrated optoelectronic device and system with waveguide and manufacturing process thereof
WO2017152401A1 (zh) 一种光放大器
KR100858217B1 (ko) 양방향 통신용 광모듈 패키지
JP2020091309A (ja) 半導体装置およびその製造方法
KR20160116403A (ko) 반사면을 구비한 평면 광도파로 소자 및 그 제조방법
JP2023007264A (ja) エタロン補償を備えた高帯域幅フォトニック集積回路
TW200809290A (en) A manufacture method and structure of integrated photoelectric component