TW201931951A - 電致發光顯示器 - Google Patents

電致發光顯示器 Download PDF

Info

Publication number
TW201931951A
TW201931951A TW107147814A TW107147814A TW201931951A TW 201931951 A TW201931951 A TW 201931951A TW 107147814 A TW107147814 A TW 107147814A TW 107147814 A TW107147814 A TW 107147814A TW 201931951 A TW201931951 A TW 201931951A
Authority
TW
Taiwan
Prior art keywords
layer
emission
electrode
area
thickness
Prior art date
Application number
TW107147814A
Other languages
English (en)
Other versions
TWI723313B (zh
Inventor
白承漢
金水筆
余宗勳
李智勳
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW201931951A publication Critical patent/TW201931951A/zh
Application granted granted Critical
Publication of TWI723313B publication Critical patent/TWI723313B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種電致發光顯示器，包含基板、堤部、第一發射層、第二發射層、第一電極及第二電極。堤部設置於基板上並用以定義第一發射區及第二發射區。第一發射層設置於第一發射區。第二發射層設置於第二發射區。第一電極設置於第一發射層下。第二電極設置於第二發射層下。第一電極之第一部份厚於第二電極之第一部份。根據本發明之實施例，可減少紅光發射層的厚度。因此當利用溶液製程形成紅光發射層時，可減少噴嘴噴射溶液的次數，進而減少製程時間。還可避免減少藍光發射層的厚度，因此得以在藍光發射層實現均勻輪廓，並避免藍光發射層中的暗點。

Description

電致發光顯示器
本發明係關於一種電致發光顯示器，特別是一種具有以溶液製程製造之發射層的電致發光顯示器。
電致發光顯示器的發射層是介於兩個電極之間並藉由通過兩電極之間的電場發射光線，進而在電致發光顯示器上形成影像。
發射層可由有機材料所形成。當電子與空穴結合而產生激子時，有機材料發光而激子從激發態回到基態。除此之外，發射層的材料亦可為無機材料，例如為量子點。
以下將參考附圖描述先前技術的電致發光顯示器。
圖1係為根據先前技術所繪示的之電致發光顯示器的剖面示意圖。
如圖1所示，先前技術的電致發光顯示器可包含基板10、電路裝置層20、第一電極30、堤部40以及發射層51, 52, 53。
電路裝置層20形成於基板10上，並且在電路裝置層20內形成有各種訊號線、一薄膜電晶體以及一電容器。
第一電極30形成於電路裝置層20上。第一電極30圖案化於每個像素上，其中第一電極30做為電致發光顯示器的陽極。
堤部40形成一矩陣配置，以定義出多個發射區。
發射層51, 52, 53個別形成於由堤部40定義出的多個發射區中，包含紅光(R)發光層51、綠光(G)發光層52以及藍光(B)發光層53。發射層51, 52, 53可形成於第一電極30上，其中第一電極30利用噴射設備，以溶液製程(solution process)暴露於多個發射區。
先前技術中的電致發光顯示器可能具有以下的缺點。
在先前技術中，為了改善外部取光效率(external extraction efficiency)，需考慮到每個像素的微腔(microcavity)特性來設置發射層51, 52, 53的厚度。詳細來說，紅光(R)發光層51最厚，藍光(B)發光層53最薄，而綠光(G)發光層52的厚度則介於中間值。
如此一來，為了以溶液製程實現紅光(R)發光層51的大厚度，必需透過噴射設備的噴嘴噴射溶液數次，如此會使得製程的時間增加。
此外，具有最小厚度的藍光(B)發光層53在溶液製程中較難實現均勻的輪廓，這可能會導致藍色像素中會產生暗點。
本發明闡述於權利要求獨立項中。
本發明在於提供一種電致發光顯示器，能夠減少噴射設備的噴嘴噴射形成發光層之溶液的次數來減少製程時間，並且能夠使噴射溶液所形成之發射層實現均勻的輪廓以克服在特定像素中生成暗點之問題。
本發明之一實施例所揭露之電致發光顯示器，包含一基板、一堤部、一第一發射層、一第二發射層、一電極以及另一電極。堤部設置於基板上並且用以定義出一第一發射區以及一第二發射區。第一發射層設置於第一發射區。第二發射層設置於第二發射區。電極設置於第一發射層下，而另一電極設置於第二發射層下。重疊於第一發射區之電極之部份的一厚度大於重疊於第二發射區之另一電極之部份的一厚度。
本發明之另一實施例所揭露之電致發光顯示器，包含一基板、一堤部、一第一發射層以及一第二發射層。堤部設置於基板上並且用以定義出一第一發射區以及一第二發射區。第一發射層設置於第一發射區。第二發射層設置於第二發射區。第二發射區包含相互分離的一第一子發射區以及一第二子發射區。堤部位於第一子發射區與第二子發射區之間。第二發射層包含一第一子發射層以及一第二子發射層。第一子發射層設置於第一子發射區，第二子發射層設置於第二子發射區。
本發明之又一實施例所揭露之電致發光顯示器，包含一基板、一電力線、多個電路裝置列(circuit device column)、一堤部、一第一發射層以及一第二發射層。電力線包含一高壓電力線以及一低壓電力線。高壓電力線與低壓電力線以一第一方向佈置在基板上。多個電路裝置列設有多個薄膜電晶體並且位於基板上之高壓電力線與低壓電力線之間。堤部設置於電力線與多個電路裝置列上並且用以定義出一第一發射區以及一第二發射區。第一發射層設置於第一發射區。第二發射層設置於第二發射區。第一發射區重疊於多個電路裝置列之其中一者。第二發射區重疊於電力線與多個電路裝置列之其中另一者。
以上關於本發明內容的說明及以下實施方式的說明係用以示範與解釋本發明的原理，並且提供本發明的專利申請範圍更進一步的解釋。
透過以下詳細描述並且配合參照本發明實施例之圖式，將可清楚地理解本發明之優點、特徵以及實施辦法。雖然本發明係以不同之實施例進行說明，但本發明的技術精神不受限於該些實施例。相反地，提供這些實施例是為了將本發明的範圍完整地傳達給本領域中具通常知識者。此外，本發明僅由申請專利範圍限定。
在圖式中之形狀、尺寸、比例、角度以及數量僅為示例說明本發明之實施例，而本發明之實施辦法不以圖式為限。相同的附圖標記始終表示相同的元件。此外，在以下說明中將會省略說明已知的相關功能或配置。
在本說明書中使用「包含」、「包括」與「具有」的情況 下，除非使用「僅」，否則應當被理解為表示指定的部份，但不排除存在另一部份。除非在說明書中有明確地說明，否則單數形式的用語可包含複數形式之含義。
除非在說明書中有明確地說明，否則在闡釋元件時，應包含誤差區域。
在描述位置關係時，例如在描述位置順序所使用之「上」、「上方」、「下方」與「旁邊」用語，除非使用「僅」或「直接」用語，否則可以包括其間無接觸之情況。此外，物體的上部與下部可根據物體的方向而對應地改變。若是提及第一元件位於第二元件之「上」，在圖式或是在實際配置中並非意味著第一元件位於第二元件的「上方」，第一元件亦有可能位於第二元件的「下方」。
在描述時間關係時，例如在描述時間順序所使用之「之後」、「後續」、「其次」與「之前」用語，除非使用「僅」或「直接」用語，否則可以包括不連續之情況。
在本說明書中，可理解「第一」與「第二」用語僅用於區分一元件與另一元件，並且本發明並不受限於該些元件。第一元件可命名為第二元件，第二元件亦可命名為第一元件，而不會脫離本發明之本意。
在本說明書中，不應將「第一水平軸方向」、「第二水平軸方向」與「垂直軸方向」用語侷限為各個方向彼此垂直的幾何關係，還意味著本發明之元件在維持功能的情況下可具有更寬的方向範圍。
在本說明書，可理解「至少一」與「其一」用語包括與任何一個組合之情形。例如，「第一元件、第二元件以及第三元件之其一」包括從第一元件、第二元件以及第三元件中任選可重複之兩個或以上的組合情形。
本發明之各實施例的特徵可以部份地或完整地彼此耦合或組合，並且使本領域中具通常知識者可相互操作或驅動這些耦合或組合後的特徵。本發明之實施例可以彼此獨立執行，亦可相互耦合或組合地執行。
以下將參照附圖詳細說明有關本發明之一實施例的電致發光顯示器。
請參閱圖2，係為根據本發明之一實施例所繪示之電致發光顯示器的剖面示意圖。
如圖2所示，本實施例之電致發光顯示器可包含基板100、電路裝置層200、第一電極310, 320, 330、堤部400、發射層510, 520, 530以及第二電極600。
基板100可由玻璃或塑膠材料所形成，但不以此材料為限。基板100可由透明材料或不透明材料所形成。當本實施例之電致發光顯示器為頂部發光型時，電致發光顯示器朝向上側發光，基板100可由不透明材料與透明材料所形成。
電路裝置層200形成於基板100上。
在電路裝置層200內，一電路裝置設置於每個像素，且電路裝置包含各種訊號線、薄膜電晶體以及電容器。訊號線可包含一閘極線(gate line)、一資料線(data line)、一電力線(power line)以及一參考線(reference line)。薄膜電晶體可包含一轉換薄膜電晶體(switching thin film transistor)、一驅動薄膜電晶體(driving thin film transistor)以及一感測薄膜電晶體(sensing thin film transistor)。
第一電極310, 320, 330形成於電路裝置層200上。
第一電極310, 320, 330重疊於設置在每個像素的發射區E1, E2, E3。詳細來說，第一電極310, 320, 330可包含第一電極310、第一電極320以及第一電極330。第一電極310重疊於具有紅光(R)發光層510的第一發射區E1，第一電極320重疊於具有綠光(G)發光層520的第二發射區E2，而第一電極330重疊於具有藍光(B)發光層530的第三發射區E3。
重疊於第一發射區E1之第一電極310可包含一第一下部層311、一第一中間層312、一第一上部層313以及一第一被覆層314。
第一下部層311形成於電路裝置層200上。第一下部層311避免第一中間層312的下表面被腐蝕。因此，第一下部層311較第一中間層312形成具有更低的氧化度（Oxidation degree）以及更高的抗腐蝕性。第一下部層311可例如包含透明導電材料，例如為氧化銦錫（Indium tin oxide，ITO），但不以此材料為限。
第一上部層313形成於第一中間層312上。第一上部層313避免第一中間層312的上表面被腐蝕。因此，第一上部層313較第一中間層312形成具有更低的氧化度以及更高的抗腐蝕性。第一上部層313可例如包含透明導電材料，例如為氧化銦錫，但不以此材料為限。
第一中間層312形成於第一下部層311與第一上部層313之間。第一中間層312可由反射材料所構成，因此第一電極310可做為一反射電極。如此一來，本發明之電致發光顯示器則可為頂部發光型。此外，第一中間層312可由金屬材料所構成。以金屬材料形成之第一中間層312的電阻較第一下部層311的電阻與第一上部層313的電阻低。第一中間層312可例如為銀(Ag)，但不以此材料為限。第一中間層312的厚度可相對於第一下部層311的厚度與第一上部層313的厚度更厚，以減少第一電極310的總電阻值。
第一被覆層314形成於第一上部層313的整個上表面上。第一被覆層314可沿著第一上部層313之側面、第一中間層312之側面以及第一下部層311之側面而延伸至電路裝置層200的上表面。
第一被覆層314避免第一中間層312的側面被腐蝕。因此，由金屬所形成之第一被覆層314較第一中間層312具有更低的氧化度以及更高的抗腐蝕性。第一被覆層314可例如包含透明導電材料，例如為氧化銦錫，但不以此材料為限。
設置於第一發射區E1之第一發射層510可藉由第一被覆層314而減少厚度，詳細將於後述說明。
在頂部發光型之電致發光顯示器的情況中，從發射層510, 520, 530發射的光線經過第二電極600透射而顯示影像；或者可以說是由第二電極600部份反射光線後，然後經由第一電極310, 320, 330再反射，最後再經過第二電極600透射，如此之連續過程而產生影像。在此情況下，若是第一電極310, 320, 330與第二電極600之間的距離成為自發射層510, 520, 530發射光線之半波長(λ/2)的整數倍時，則光線會由結構干涉(constructive interference)而增強，因此光的反射與再反射過程持續增強了光線而改善外部取光效率，此一特性可稱為微腔特性(microcavity property)。如此一來，考量到微腔特性，發射對應到最長波長之紅光(R)之第一發射層510的厚度大於發射對應到中間波長之綠光(G)之第二發射層520的厚度與發射對應到最短波長之藍光(B)之第三發射層530之厚度。
透過第一電極310與第二電極600之間光的反射與再反射過程可獲得微腔特性。詳細來說，為了獲得微腔特性，光的反射與再反射過程需在第一中間層312的上表面與第二電極600的下表面之間的區域進行，也就是在第一電極310中產生反射的預定區段。在此情況下，根據本發明之一實施例，第一被覆層314形成於第一中間層312與第一發射層510之間。如果第一發射層510的厚度減少且第一被覆層314的厚度增加，則有可能會增加第一中間層312之上表面到第二電極600之下表面的距離，其中這距離對應到光進行反射與再反射的區段。根據本發明之另一實施例，可不減少第一發射層510的厚度而增加第一被覆層314的厚度，而得以調整第一中間層312之上表面到第二電極600之下表面的距離，根據微腔特性。如此一來，第一被覆層314的厚度大於第一下部層311的厚度與第一上部層313的厚度。然而考慮到整體的電阻值，第一中間層312的厚度可相對大於第一被覆層314的厚度。
如此一來，根據本發明之一實施例，第一發射層510的厚度得以減少。因此，當以溶液製程來形成第一發射層510時，可以減少噴嘴噴射溶液的次數，進而減少製程的時間。
重疊於第二發射區E2之第一電極320可包含一第二下部層321、一第二中間層322、一第二上部層323以及一第二被覆層324。構成重疊於第二發射區E2之第一電極320的第二下部層321、第二中間層322、第二上部層323以及第二被覆層324在結構上相同於重疊於第一發射區E1之第一電極310的第一下部層311、第一中間層312、第一上部層313以及第一被覆層314。因此，當第二被覆層324的厚度在第二發射區E2中增加，則可減少第二發射層520的厚度。如此一來，當以溶液製程來形成第二發射層520時，可以減少噴嘴噴射溶液的次數，進而減少製程的時間。
重疊於第三發射區E3之第一電極330可包含一第三下部層331、一第三中間層332、一第三上部層333以及一第三被覆層334，其中構成重疊於第三發射區E3之第一電極330之第三下部層331、第三中間層332以及第三上部層333在結構上相同於重疊於第一發射區E1之第一電極310的第一下部層311、第一中間層312以及第一上部層313。然而，重疊於第三發射區E3之第一電極330之第三被覆層334的結構卻不同於重疊於第一發射區E1之第一電極310之第一被覆層314的結構。
第三發射區E3所發射的藍光(B)波長短，考慮到微腔特性，則必需相對地減少光的反射與再反射的距離，也就是第三中間層332的上表面至第二電極600的下表面之間的距離。因此，若是第三被覆層334形成於第三上部層333的整個上表面上，第三中間層332的上表面至第二電極600的下表面之間的距離會增加，便難以獲得微腔特性。同時，即使第三被覆層334形成於第三上部層333的整個上表面後仍可以透過減少第三發射層530的厚度來實現微腔特性。在此情況下，第三發射層530便會太薄而無法獲得所要輪廓，或是第三發射區E3在無形成第三發射層530的地方會產生暗點(dark spot)。有鑑於此，第三被覆層334不與第三發射區E3重疊，但第三被覆層334仍從第三上部層333的上緣沿著第三上部層333之側面、第三中間層332之側面以及第三下部層331之側面延伸至電路裝置層200之上表面，而得以避免第三中間層332之側面被腐蝕。
根據上述，第一被覆層314接觸於第一發射層510之下表面，第二被覆層324接觸於第二發射層520之下表面，而第三被覆層334不接觸於第三發射層530之下表面。如此一來，重疊於第一發射區E1之第一電極310之中間部的厚度相同於重疊於第二發射區E2第一電極320之中間部的厚度，意即對應到接觸於第一發射層510之下表面之區域的第一電極310之中間部的厚度相同於對應到接觸於第二發射層520之下表面之區域的第一電極320之中間部的厚度。然而，重疊於第一發射區E1之第一電極310之中間部的厚度大於重疊於第三發射區E3之第一電極330之中間部的厚度，意即對應到接觸於第一發射層510之下表面之區域的第一電極310之中間部的厚度大於重疊於第三發射區E3之第一電極330之中間部的厚度，意即對應到接觸於第三發射層530之下表面之區域的第一電極330之中間部的厚度。但，不重疊於第一發射區E1之第一電極310之側部的厚度相同於不重疊於第二發射區E2之第一電極320之側部的厚度，意即對應到不接觸於第一發射層510之下表面而接觸於堤部400之區域的第一電極310之側部的厚度相同於對應到不接觸於第二發射層520之下表面而接觸於堤部400之區域的第一電極320之側部的厚度。此外，不重疊於第一發射區E1之第一電極310之側部的厚度相同於不重疊於第三發射區E3之第一電極330之側部的厚度，意即對應到不接觸於第一發射層510之下表面而接觸於堤部400之區域的第一電極310之側部的厚度相同於不重疊於第三發射區E3之第一電極330之側部的厚度，意即對應到不接觸於第三發射層530之下表面而接觸於堤部400之區域的第一電極330之側部的厚度。
堤部400形成於電路裝置層200上並用以覆蓋第一電極310, 320, 330的側部，因而使得相鄰之第一電極310, 320, 330藉由堤部400而彼此絕緣。
堤部400形成一矩陣配置，以定義出多個發射區E1, E2, E3。也就是說，堤部400形成了第一發射區E1、第二發射區E2以及第三發射區E3之間的邊界，因此未形成堤部400的部份成為發射區E1, E2, E3。第一電極310, 320, 330之上表面未被堤部400覆蓋的預定部份則重疊於發射區E1, E2, E3且而後暴露於發射區E1, E2, E3。詳細來說，第一被覆層314之上表面的預定部份暴露於第一發射區E1，第二被覆層324之上表面的預定部份暴露於第二發射區E2，第三上部層333之上表面的預定部份暴露於第三發射區E3。
堤部400可由具有親水性的有機絕緣材料所形成。在此情況下，發射層510, 520, 530可平順地擴散到堤部400的側面，使得發射層510, 520, 530均勻地形成於每個發射區E1, E2, E3。同時，若是整個堤部400皆具有親水性，形成於任一發射區E1, E2, E3內的發射層510, 520, 530越過到堤部400的上表面並且滿溢到相鄰的發射區E1, E2, E3，因此形成於任一發射區E1, E2, E3之發射層510, 520, 530與形成於相鄰發射區E1, E2, E3之發射層510, 520, 530可彼此混合。堤部400的上表面較佳地具有疏水性以避免相鄰的發射層510, 520, 530互相混合。為此，可塗覆具有親水性的有機絕緣材料與如氟(fluorine)之疏水材料(hydrophobic)的混合溶液，並透過光刻製程(photolithography process)圖案化塗覆的混合溶液以獲得堤部400。藉由光刻製程所照射的光，如氟之疏水材料可移動到堤部400的上部，因此堤部400的上部可具有疏水性，而堤部400的其他部份則具有親水性。在此情況下，堤部400的上表面具有疏水性，使得可在一定程度上減少相鄰的發射層510, 520, 530擴散至堤部400的上表面，進而減少因相鄰發射層510, 520, 530相互混合而衍生的相關問題。
發射層510, 520, 530可包含第一發射層510、第二發射層520以及第三發射層530。第一發射層510於第一發射區E1用以發射紅光(R)，第二發射層520於第二發射區E2用以發射綠光(G)，以及第三發射層530於第三發射區E3用以發射藍光(B)。
第一發射層510形成接觸第一被覆層314之上表面，第二發射層520形成接觸第二被覆層324之上表面，而第三發射層530形成接觸第三上部層333之上表面。
第一發射層510具有一第一厚度t1，第二發射層520具有一第二厚度t2，而第三發射層530具有一第三厚度t3。在本發明中，第一發射層510之第一厚度t1、第二發射層520之第二厚度t2以及第三發射層530之第三厚度t3分別意指第一發射區E1之中間部的厚度、第二發射區E2之中間部的厚度以及第三發射區E3之中間部的厚度。
考慮到微腔特性，第一厚度t1可大於第二厚度t2，並且第二厚度t2可大於第三厚度t3。
同時，如上所述，厚度大的第一被覆層314與第二被覆層324分別形成於第一發射區E1與第二發射區E2，並分別重疊於第一發射區E1與第二發射區E2，因此第一發射層510的第一厚度t1與第二發射層520的第二厚度t2可較先前技術減少。但是在第三發射區E3，第三被覆層334不重疊於第三發射區E3，因此第三發射層530的第三厚度t3無法較先前技術減少。在此情況下，而使得第三發射層530的第三厚度t3可能會大於第二發射層520的第二厚度t2。即使在此情況下，第一被覆層314在增加厚度方面也存有限制，因此，第一發射層510之第一厚度t1則難以小於第三發射層530之第三厚度t3。綜上所述，第三發射層530之第三厚度t3則可能大於第二發射層520之第二厚度t2，並且可能小於第一發射層510之第一厚度t1。
發射層510, 520, 530可包含空穴注入層(hole injecting layer)HIL、空穴傳輸層(hole transporting layer)HTL、發光材料層(emitting material layer)EML、電子傳輸層(electron transporting layer)ETL以及電子注入層(electron injecting layer)EIL其中的至少一有機層。
在此情況下，第一發射層510之發光材料層EML的厚度大於第二發射層520之發光材料層EML的厚度，而第二發射層520之發光材料層EML的厚度大於第三發射層530之發光材料層EML的厚度。同時，發射層510, 520, 530中的每一空穴注入層HIL、空穴傳輸層HTL、電子傳輸層ETL以及電子注入層EIL的厚度可能會在各發射層510, 520, 530中有不同的變化。
舉例來說，如上所述，如果第一發射層510的第一厚度t1大於第二發射層520的第二厚度t2，並且第二發射層520的第二厚度t2大於第三發射層530的第三厚度t3，則組成第一發射層510之空穴注入層HIL的厚度與組成第一發射層510之空穴傳輸層HTL的厚度皆大於組成第二發射層520之空穴注入層HIL的厚度與組成第二發射層520之空穴傳輸層HTL的厚度，且組成第二發射層520之空穴注入層HIL的厚度與組成第二發射層520之空穴傳輸層HTL的厚度皆大於組成第三發射層530之空穴注入層HIL的厚度與組成第三發射層530之空穴傳輸層HTL的厚度。
此外，如上所述，如果第三發射層530的第三厚度t3大於第二發射層520的第二厚度t2，則第三發射層530之空穴注入層HIL的厚度可能會大於第二發射層520之空穴注入層HIL的厚度。然而，第三發射層530之空穴傳輸層HTL的厚度卻有可能會小於第二發射層520之空穴傳輸層HTL的厚度。
每一個發射層510, 520, 530的發光與空穴傳輸層HTL與發光材料層EML有強烈相關，但與空穴注入層HIL較不相關。因此，當第三發射層530之空穴注入層HIL的厚度與第二發射層520之空穴注入層HIL的厚度的差值大於空穴傳輸層HTL及發光材料層EML的第三發射層530之總厚度與空穴傳輸層HTL及發光材料層EML的第二發射層520之總厚度的差值時，第三發射層530的第三厚度t3大於第二發射層520的第二厚度t2。
同時，即使第三發射層530的第三厚度t3小於第一發射層510的第一厚度t1，第三發射層530之空穴注入層HIL的厚度仍可能會大於第一發射層510之空穴注入層HIL的厚度。此外，發射層510, 520, 530中的各個空穴傳輸層HTL亦有可能具有相同的厚度。
在所有的發射層510, 520, 530中，電子傳輸層ETL可能具有相同的厚度，並且在所有的發射層510, 520, 530中，電子注入層EIL可能具有相同的厚度。電子傳輸層ETL與電子注入層EIL可非透過溶液製程，而是藉由沉積製程(deposition process)而形成。在此情況下，在沉積電子傳輸層ETL與電子注入層EIL時可不需使用遮罩來覆蓋堤部400，因此電子傳輸層ETL與電子注入層EIL可形成於堤部400的上表面上。
各個發射層510, 520, 530以噴墨製程(inkjet process)形成於各個發射區E1, E2, E3而不必使用遮罩。在此情況下，在用於形成發射層510, 520, 530的溶液乾燥製程完畢之後，在發射區E1, E2, E3中心之發射層510, 520, 530之上端的高度會低於在發射區E1, E2, E3邊緣之發射層510, 520, 530之上端的高度，特別是相鄰堤部400的發射區E1, E2, E3之邊緣。第一厚度或高度t1可為第一電極310, 320, 330與第二電極600之間在發射區E1, E2, E3中心部的垂直距離。意即，第一厚度或高度t1可為第一電極310, 320, 330與第二電極600之間在發射區E1, E2, E3的最短垂直距離。厚度或高度t4可為第一電極310, 320, 330與第二電極600之間的在發射區E1, E2, E3一側之垂直距離。意即，厚度或高度t4可為第一電極310, 320, 330與第二電極600之間在發射區E1, E2, E3的最長垂直距離。縱觀本發明，厚度、高度以及距離等用語可相互切換。如圖所示，發射層510, 520, 530的高度逐漸從接觸堤部400的發射區E1, E2, E3之端部向發射區E1, E2, E3之中心下降，可實現一逐漸降低的輪廓。如此一來，在發射層510, 520, 530上形成的一第二電極600之一部份便可對應到發射層510, 520, 530的輪廓。
第二電極600形成於各個發射層510, 520, 530上。第二電極600可做為電致發光顯示器的一陰極。當第二電極600形成於堤部400與發射層510, 520, 530之上，並且第二電極600形成於多個像素亦形成於多個像素之間的邊界區域之上。因此，第二電極600可做為一共用電極(common electrode)，以提供一共用電壓(common voltage)給多個像素。若本實施例之電致發光顯示器形成為頂部發光型時，第二電極600可為透明的導電材料所製成並可將發射層510, 520, 530所發射的光線向上傳遞。第二電極600或可以具有薄的厚度之方式形成以便提升透光率。
雖然圖未詳細繪示，在第二電極600上還可形成一封裝層。封裝層可避免外部濕氣滲入發射層510, 520, 530。封裝層可由無機絕緣材料所構成，或可為無機絕緣材料與有機絕緣材料交互沉積形成的沉積結構，但不以此結構為限。
圖3係為根據本發明之另一實施例所繪示之電致發光顯示器的剖面示意圖。除了堤部400之結構不同之外，圖3之實施例中的電致發光顯示器在結構上類似於圖2之實施例的電致發光顯示器，因此圖3將採用與圖2相同的標號來標記相同的部件。以下僅詳細說明圖3之實施例的不同之處。
如圖3所示，堤部400包含一第一堤部410以及一第二堤部420。
第一堤部410覆蓋第一電極 310, 320, 330之一端，並且形成於電路裝置層200之上。第一堤部410相對於第二堤部420較薄，並且第一堤部410相對於第二堤部420較寬。利用前述實施例的方法，第一堤部410可如前述結構一樣具有親水性。具有親水性之第一堤部410可為無機絕緣材料所形成，例如為氧化矽。因此，當發射層510, 520, 530以溶液製程形成時，形成發射層510, 520, 530的溶液可容易地在第一堤部410上擴散。
第二堤部420形成於第一堤部410上。第二堤部420相對於第一堤部410較窄。為了獲得第二堤部420，可塗覆具有親水性的有機絕緣材料與如氟之疏水材料的混合溶液，並透過光刻製程圖案化該塗覆的混合溶液。呼應光刻製程所照射的光，如氟之疏水材料可移動到第二堤部420的上部，因此第二堤部420的上部具有疏水性，而第二堤部420的其他部份則具有親水性。意即，第二堤部420中與第一堤部410接觸的下部具有親水性，而第二堤部420的上部具有疏水性，但不以此結構為限。舉例來說，第二堤部420可全部皆具有疏水性。
於此，由於第一堤部410與第二堤部420的下部皆具有親水性，可改善形成發射層510, 520, 530之溶液的擴散性(spreadability)。當第一堤部410相對於第二堤部420較薄且較寬時，可透過結合第一堤部410與第二堤部420來形成一具有兩段差的親水性結構，因此形成發射層510, 520, 530的溶液可容易地擴散到發射區E1, E2, E3的左右兩端。
此外，具有疏水性的第二堤部420之上部可避免形成發射層510, 520, 530之溶液擴散或滿溢至其他相鄰的發射區E1, E2, E3，進而避免相鄰發射區E1, E2, E3內的發射層510, 520, 530彼此混合。
圖4係為根據本發明之另一實施例所繪示之電致發光顯示器的平面示意圖。
如圖4所示，根據本發明之另一實施例之電致發光顯示器包含一基板100、一第一電極310, 320, 330、一堤部400、一第一發射層510、一第二發射層520以及一第三發射層531, 532。
多個第一電極310, 320, 330可圖案化於每一像素上。多個第一電極310, 320, 330可包含重疊於第一發射區E1的第一電極310、重疊於第二發射區E2的第一電極320、以及重疊於第三發射區E31, E32的第一電極330。
重疊於第一發射區E1之第一電極310的面積相對於第一發射區E1的面積較大，並且重疊於第一發射區E1之第一電極310可對應第一發射區E1的形狀而形成。重疊於第二發射區E2之第一電極320的面積相對於第二發射區E2的面積較大，並且重疊於第二發射區E2之第一電極320可對應第二發射區E2的形狀而形成。
重疊於第三發射區E3之第一電極330的面積相對於第三發射區E31, E32的面積較大。重疊於第三發射區E31, E32之第一電極330亦可重疊於分隔第三發射區E31, E32內的第一子發射區E31與第二子發射區E32的區域。
堤部400形成基板100上之一矩陣配置，以定義出多個發射區E1, E2, E31, E32。堤部400形成於第一發射區E1、第二發射區E2以及第三發射區E31之間的邊界區域上。此外，堤部400亦形成於重疊於分隔第三發射區E31, E32內的第一子發射區E31以及第二子發射區E32的區域，以定義出多個子發射區E31, E32。
在一第一方向上，第一發射區E1的寬度W1小於第二發射區E2的寬度W2，並且第二發射區E2的寬度W2可小於第三發射區E31, E32之第一子發射區E31的寬度W31加上第二子發射區E32的寬度W32的總合；其中寬度W1, W2, W31, W32對應於各發射區E1, E2, E31, E32的短軸方向的寬度。
具有綠光(G)發光層之第二發射層520的效率會低於具有紅光(R)發光層之第一發射層510的效率。為了實現第二發射區E2的面積大於第一發射區E1的面積，在第一方向上第二發射區E2的寬度W2大於第一發射區E1的寬度W1。此外，具有藍光(B)發光層之第三發射層530的效率會低於具有綠光(G)發光層之第二發射層520的效率。因此，為了實現第三發射區E31, E32的面積大於第二發射區E2的面積，在第一方向上第一子發射區E31的寬度W31加上第二子發射區E32的寬度W32的總合大於第二發射區E2的寬度W2。
在此情況下，在第一方向上，第三發射區E31, E32之第一子發射區E31的寬度W31與第三發射區E31, E32之第二子發射區E32的寬度W32相同是有利於使第三發射層531, 532之第一子發射層531與第二子發射層532具有相同的輪廓。
第一發射層510形成於由堤部400定義的第一發射區E1內，且用以發射紅光(R)。第二發射層520形成於由堤部400定義的第二發射區E2內，且用以發射綠光(G)。
第三發射層531, 532形成於由堤部400定義的第三發射區E31, E32內。詳細來說，第三發射層531, 532的第一子發射層531形成於第三發射區E31, E32的第一子發射區E31內，而第三發射層531, 532的第二子發射層532形成於第三發射區E31, E32的第二子發射區E32內。由於第一子發射區E31與第二子發射區E32互相分離，第一子發射層531與第二子發射層532亦互相分離。第一子發射層531與第二子發射層532用以發射相同顏色的光，例如為藍光(B)。此外，第一電極330設置於第一子發射層531與第二子發射層532的下方，第二電極600設置於第一子發射層531與第二子發射層532的上方，第一電極330與第二電極600之間會形成一電場，第一子發射層531與第二子發射層532會根據此電場而用以同時發光。也就是說，藉由驅動相同的電路裝置，第三發射層531, 531的第一子發射層531與第二子發射層532可同時發射光線。
根據本發明之另一實施例，具有藍光(B)發射層的第三發射層531, 532由彼此分離的第一子發射層531與第二子發射層532所形成，可實現第三發射層531, 532之均勻輪廓，並因此克服第三發射區E31, E32中的暗點問題。如上所述，藍光發射層的厚度小於紅光發射層的厚度且藍光發射層的面積大於紅光發射層的面積。因此，如果提供具有相對大面積與相對小厚度之藍光發射層時，藍光發射層的輪廓便有可能會不均勻。為了克服此問題，根據本發明之另一實施例，具有藍光(B)發射層之第三發射層531, 532設置彼此分離的第一子發射層531與第二子發射層532，使得第一子發射層531與第二子發射層532的面積皆得以減少。因此，當以溶液製程形成第一子發射層531與第二子發射層532時，可實現第一子發射層531與第二子發射層532之均勻輪廓。
圖5係為圖4之電致發光顯示器沿I-I的局部放大剖面示意圖。
如圖5所示，一電路裝置層200形成於一基板100上，並且一第一電極330形成於電路裝置層200上。與上述實施例相同，第一電極330包含一第三下部層331、一第三中間層332、一第三上部層333以及一第三被覆層334。
一堤部400形成於電路裝置層200上，並且用以覆蓋第一電極330之邊緣。堤部400還形成於第一子發射區E31與第二子發射區之間，因此堤部400定義出彼此分隔的第一子發射區E31與第二子發射區E32。因此，未被堤部400覆蓋之第一電極330之第一部份330a暴露於第一子發射區E31，而未被堤部400覆蓋之第一電極330之第二部份330b暴露於第二子發射區E32。無堤部400覆蓋而暴露之第一電極330的第一部份330a與無堤部400覆蓋而暴露之第一電極330的第二部份330b因堤部400安插於其之間而相互分離。
覆蓋於第一電極330之邊緣之堤部400的一預定部份接觸於第三被覆層334，而設置於第一子發射區E31與第二子發射區E32之間之堤部400的一預定部份接觸於第三上部層333。
第一子發射層531形成於第一子發射區E31內，而第二子發射層532形成於第二子發射區E32內。第一子發射層531與第二子發射層532形成於單個第一電極330上，因此第一子發射層531與第二子發射層532用以同時發光。
第二電極600形成於第一子發射層531的上表面上、第二子發射層532的上表面上、以及堤部400的上表面上。
圖6係為根據本發明之另一實施例所繪示之電致發光顯示器的平面示意圖。除了第三發射區E31, E32與第三發射層531, 532的結構不同之外，圖6之另一實施例中的電致發光顯示器在結構上類似於圖4之另一實施例的電致發光顯示器。因此以下僅詳細說明圖6之另一實施例的不同之處。
在上述圖4之另一實施例中，第三發射區E31, E32與第三發射層531, 532在水平方向上被分隔成兩部份。也就是說，堤部400之部份沿第三發射區E31, E32與第三發射層531, 532的長軸方向形成於第一子發射區E31與第二子發射區E32之間以及第一子發射層531與第二子發射層532之間。
同時，在圖6之情況中，第三發射區E31, E32與第三發射層531, 532在垂直方向上被分隔成兩部份。也就是說，堤部400之部份沿第三發射區E31, E32與第三發射層531, 532的短軸方向形成於第一子發射區E31與第二子發射區E32之間以及第一子發射層531與第二子發射層532之間。因此在第一方向上，第一子發射層531的寬度W3相同於第二子發射層532的寬度W3，並且寬度W3大於第一發射層510的寬度W1與第二發射層520的寬度W2。
圖7係為根據本發明之一實施例所繪示之電致發光顯示器的電路圖。圖8係為圖7之電致發光顯示器的多個發射區佈置在電路結構中的平面示意圖。圖9係為根據本發明之另一實施例所繪示之電致發光顯示器的多個發射區佈置在如圖7的電路結構中的平面示意圖。
如圖7所示，根據本發明之一實施例之電致發光顯示器包含一閘極線GL、一感測控制線SCL、一高壓電力線VDD、一低壓電力線VSS、一資料線DL1, DL2, DL3, DL4, DL5, DL6、一參考線Ref1, Ref2、一轉換薄膜電晶體(switching thin film transistor)T1、一驅動薄膜電晶體T2、一感測薄膜電晶體(sensing thin film transistor)T3、一電容器C以及一有機發光二極體OLED。
閘極線GL以一水平方向佈置。閘極線GL將閘極訊號提供給設置於各電路裝置列C1, C2, C3, C4, C5, C6的轉換薄膜電晶體T1之閘極。
感測控制線SCL，以水平方向佈置並平行於閘極線GL，且與閘極線GL相隔一預定間距。感測控制線SCL將感測控制訊號提供給設置於各電路裝置列C1, C2, C3, C4, C5, C6的感測薄膜電晶體T3之閘極。
高壓電力線VDD以一垂直方向佈置並垂直於閘極線GL與感測控制線SCL。高壓電力線VDD將高壓電力提供給設置於各電路裝置列C1, C2, C3, C4, C5, C6的驅動薄膜電晶體T2之汲極。
根據本發明之一實施例，一條高壓電力線VDD用以在同時間內將高壓電力提供給設置於各電路裝置列C1, C2, C3, C4, C5, C6的驅動薄膜電晶體T2之汲極。因此，設置一第一連接線CL, CL1以將一高壓電力線VDD連接至每個驅動薄膜電晶體T2的汲極。第一連接線CL, CL1以一水平方向自一高壓電力線VDD延伸至第六電路裝置列C6，依序途經第一電路裝置列C1、第二電路裝置列C2、第三電路裝置列C3、低壓電力線VSS、第四電路裝置列C4以及第五電路裝置列C5。因此，第一連接線CL, CL1連接於高壓電力線VDD並亦連接於設置在各電路裝置列C1, C2, C3, C4, C5, C6的薄膜電晶體T2之汲極。
低壓電力線以一垂直方向佈置並平行於高壓電力線VDD。低壓電力線VSS將低壓電力提供給有機發光二極體OLED之陰極。由於陰極形成於基板的整個表面上，所以不需要如前述的第一連接線CL, CL1以便連接低壓電力線VSS與每個有機發光二極體OLED之陰極。詳細來說，形成於基板整個表面上的陰極透過預定的接觸孔(contact hole)來連接低壓電力線VSS。因此，如圖中所示，自個別的有機發光二極體OLED延伸至低壓電力線VSS的連接線僅用來方便表示有機發光二極體OLED之陰極與低壓電力線VSS之間的電路連接關係。實際上並不需要自個別的有機發光二極體OLED延伸至低壓電力線VSS的連接線。
高壓電力線VDD與低壓電力線VSS在左右寬度上皆較寬於資料線DL1, DL2, DL3, DL4, DL5, DL6。高壓電力線VDD與低壓電力線VSS可週期性地形成，且每個週期對應多個像素而不是對應單一像素。若高壓電力線VDD與低壓電力線VSS透過多個像素的每個週期而週期性地形成時，每個高壓電力線VDD的左右寬度與低壓電力線VSS的左右寬度皆大於以每個單獨像素形成之資料線DL1, DL2, DL3, DL4, DL5, DL6的左右寬度，以實現穩定電壓的供應。每個高壓電力線VDD的左右寬度、低壓電力線VSS的左右寬度以及資料線DL1, DL2, DL3, DL4, DL5, DL6的左右寬度意指一長度方向的寬度，且此長度方向平行於高壓電力線VDD、低壓電力線VSS以及資料線DL1, DL2, DL3, DL4, DL5, DL6。
資料線DL1, DL2, DL3, DL4, DL5, DL6以一垂直方向佈置。資料線DL1, DL2, DL3, DL4, DL5, DL6形成於高壓電力線VDD與低壓電力線VSS之間。
資料線DL1, DL2, DL3, DL4, DL5, DL6可包含一第一資料線DL1、一第二資料線DL2、一第三資料線DL3、一第四資料線DL4、一第五資料線DL5與/或一第六資料線DL6。
第一資料線DL1的左側有高壓電力線VDD，而在其右側有第二資料線DL2。在此情況下，第一資料線DL1與高壓電力線VDD設置得彼此相隔一預定間距，然而第一資料線DL1與第二資料線DL2位於彼此相鄰。詳細來說，具有例如為轉換薄膜電晶體T1、驅動薄膜電晶體T2、感測薄膜電晶體T3以及電容器C之電路裝置之第一電路裝置列C1形成於第一資料線DL1與高壓電力線VDD之間。然而於第一資料線DL1與第二資料線DL2之間不會形成任何具有上述電路裝置之電路裝置列C1, C2, C3。在本發明中，若是任一條線相鄰設置於另一條線，則意指此二條線之間不存在有任何電路裝置。
第二資料線DL2的左側相鄰於第一資料線DL1，而其右側與一第一參考線Ref1相距一預定間距，使得第二電路裝置列C2位於第二資料線DL2與第一參考線Ref1之間。第三資料線DL3的左側與第一參考線Ref1相距一預定間距，使得第三電路裝置列C3位於第三資料線DL3與第一參考線Ref1之間，而其右側相鄰於低壓電力線VSS。第四資料線DL4的左側與低壓電力線VSS相距一預定間距，使得第四電路裝置列C4位於第四資料線DL4與低壓電力線VSS之間，而其右側相鄰於第五資料線DL5。第五資料線DL5的左側相鄰於第四資料線DL4，而其右側與一第二參考線Ref2相距一預定間距，使得第五電路裝置列C5位於第五資料線DL5與第二參考線Ref2之間。第六資料線DL6的左側與第二參考線Ref2相距一預定間距，使得第六電路裝置列C6位於第六資料線DL6與第二參考線Ref2之間，而其右側為另一高壓電力線VDD相距一預定間距。
至少一資料線DL1, DL2, DL3, DL4, DL5, DL6可沿一第一方向延伸、設置於第一發射區E1與第二發射區E2之間、以及重疊於堤部400在第一發射區E1與第二發射區E2之間沿第一方向延伸的部份。
至少一資料線DL1, DL2, DL3, DL4, DL5, DL6可沿第一方向延伸、設置於第一發射區E1與第二發射區E2之間、以及重疊於第二堤部420在第一發射區E1與第二發射區E2之間沿第一方向延伸的部份。
資料線DL1, DL2, DL3, DL4, DL5, DL6將數據電壓(data voltage)提供給設置於各電路裝置列C1, C2, C3, C4, C5, C6的轉換薄膜電晶體T1之源極。
參考線Ref1, Ref2以一垂直方向佈置於高壓電力線VDD與低壓電力線VSS之間。參考線Ref1, Ref2可包含一第一參考線Ref1與／或一第二參考線Ref2。
第一參考線Ref1的左側與第二資料線DL2相距一預定間距，使得第二電路裝置列C2位於第一參考線Ref1與第二資料線DL2之間，而其右側為第三資料線DL3相距一預定間距，使得第三電路裝置列C3位於第一參考線Ref1與第三資料線DL3之間。
第二參考線Ref2的左側與第五資料線DL5相距一預定間距，使得第五電路裝置列C5位於第二參考線Ref2與第五資料線DL5之間，而其右側與第六資料線DL6相距一預定間距，使得第六電路裝置列C6位於第二參考線Ref2與第六資料線DL6之間。
參考線Ref1, Ref2連接於設置在各電路裝置列C1, C2, C3, C4, C5, C6的感測薄膜電晶體T3之汲極。
根據本發明之一實施例，第一參考線Ref1連接於設置在各電路裝置列C1, C2, C3的感測薄膜電晶體T3之汲極。因此，形成一第二連接線CL2以將第一參考線Ref1連接至每個感測薄膜電晶體T3的汲極。第二連接線CL2自第一參考線Ref1向左延伸，途經第二電路裝置列C2直至第一電路裝置列C1，並且亦向右延伸至第三電路裝置列C3。因此，第二連接線CL2連接於第一參考線Ref1並亦連接於設置在各電路裝置列C1, C2, C3的感測薄膜電晶體T3之汲極。
同樣地，第二參考線Ref2連接於設置在各電路裝置列C4, C5, C6的感測薄膜電晶體T3之汲極。因此，形成一第三連接線CL3以將第二參考線Ref2連接至每個感測薄膜電晶體T3的汲極。第三連接線CL3自第二參考線Ref2向左延伸，途經第五電路裝置列C5直至第四電路裝置列C4，並且亦向右延伸至第六電路裝置列C6。因此，第三連接線CL3連接於第二參考線 Ref2並亦連接於設置在各電路裝置列C4, C5, C6的感測薄膜電晶體T3之汲極。
轉換薄膜電晶體T1、驅動薄膜電晶體T2、感測薄膜電晶體T3以及電容器C設置於每個電路裝置列C1, C2, C3, C4, C5, C6之中。
根據提供給閘極線GL的一閘極訊號切換轉換薄膜電晶體T1，而利用轉換薄膜電晶體將資料線D1, D2, D3, D4, D5, D6所提供的一數據電壓提供給驅動薄膜電晶體T2。
根據由轉換薄膜電晶體T1所提供的數據電壓切換驅動薄膜電晶體T2，透過由高壓電力線VDD提供的電力產生一資料電流，並將此資料電流提供給有機發光二極體OLED。
感測薄膜電晶體T3可感測驅動薄膜電晶體T2的一閾值電壓偏差(threshold voltage deviation)。此閾值電壓偏差會導致圖像品質的劣化。此閾值電壓偏差可由一感測模式被感測到。感測薄膜電晶體T3提供驅動薄膜電晶體T2的一電壓給參考線Ref1, Ref2以響應由感測控制線SCL所提供的一感測控制訊號。
電容器C將提供給驅動薄膜電晶體T2的數據電壓維持在一框週期。電容器C連接於每一個驅動薄膜電晶體T2的閘極與源極。
有機發光二極體OLED根據驅動薄膜電晶體T2所提供的資料電流來發射一定量的光。有機發光二極體OLED包含一陽極、一陰極以及設置在陽極與陰極之間的一發光層。有機發光二極體OLED的陽極連接於驅動薄膜電晶體T2的源極，而有機發光二極體OLED的陰極連接於低壓電力線VSS。
第一電路裝置列C1的結構可與第四電路裝置列C4的結構相同。意即，第一電路裝置列C1中薄膜電晶體T1, T2, T3與電容器C的佈置結構可相同於第四電路裝置列C4中薄膜電晶體T1, T2, T3與電容器C的佈置結構。此外，第二電路裝置列C2的結構亦可與第五電路裝置列C5的結構相同，而且第三電路裝置列C3的結構亦可與第六電路裝置列C6的結構相同。
根據如圖7所示之一實施例，圖中所示的結構可為一個單元，並且重複地設置於基板上。意即，可以利用一高壓電力線VDD與一低壓電力線VSS來形成總共六個電路裝置列C1, C2, C3, C4, C5, C6。可利用一高壓電力線與一低壓電力線來形成大於六個或小於六個的電路裝置列。
如上所述，考量到第一電路裝置列C1的結構相同於第四電路裝置列C4的結構，相鄰於第一電路裝置列C1左側之高壓電力線VDD的左右寬度則相同於相鄰於第四電路裝置列C4左側之低壓電力線VSS的左右寬度。若是高壓電力線VDD的左右寬度不同於低壓電力線VSS的左右寬度，在高壓電力線VDD與第一電路裝置列C1中之電路裝置之間的電容則會不同於低壓電力線VSS與第四電路裝置列C4中之電路裝置之間的電容，因此第一電路裝置列C1中之電路裝置的特性可能不同於第四電路裝置列C4中之電路裝置。
如圖8所示，根據本發明之一實施例，用於發射紅光(R)之第一發射區E1、用於發射綠光(G)之第二發射區E2以及用於發射藍光(B)之第三發射區E31, E32設置於如圖7所示之電路結構上。
第一發射區E1與重疊於第一發射區E1之第一電極310可重疊於第三電路裝置列C3。並且，第一發射區E1與重疊於第一發射區E1之第一電極310可重疊於第六電路裝置列C6。特別地，第一發射區E1與第一電極310可重疊於設置在各第三電路裝置列C3與第六電路裝置列C6內的轉換薄膜電晶體T1、驅動薄膜電晶體T2、感測薄膜電晶體T3以及電容器C。
第二發射區E2與重疊於第二發射區E2之第一電極320可重疊於第二電路裝置列C2。並且，第二發射區E2與重疊於第二發射區E2之第一電極320可重疊於第五電路裝置列C5。特別地，第二發射區E2與第一電極320可重疊於設置在各第二電路裝置列C2與第五電路裝置列C5內的轉換薄膜電晶體T1、驅動薄膜電晶體T2、感測薄膜電晶體T3以及電容器C。
第三發射區E31, E32與重疊於第三發射區E31, E32之第一電極330可重疊於第一電路裝置列C1與高壓電力線VDD。並且，第三發射區E31, E32與重疊於第三發射區E31, E32之第一電極330可重疊於第四電路裝置列C4與低壓電力線VSS。特別地，第三發射區E31, E32與第一電極330可重疊於設置在各第一電路裝置列C1與設置在第四電路裝置列C4內的轉換薄膜電晶體T1、驅動薄膜電晶體T2、感測薄膜電晶體T3以及電容器C。
除了第三發射區E31, E32的結構不同之外，圖9之另一實施例中的電致發光顯示器在結構上相同於圖8之實施例的電致發光顯示器。因此以下僅詳細說明圖8之實施例與圖9之另一實施例的不同之處。
如上述在圖8之實施例中，第三發射區E31, E32在一垂直方向上被分隔成第一子發射區E31與第二子發射區E32，因此第一子發射區E31與第二子發射區E32分別重疊於第一電路裝置列C1與高壓電力線VDD，並且亦重疊於第四電路裝置列C4與低壓電力線VSS。
同時，如圖9所示，第三發射區E31, E32在一水平方向上被分隔成第一子發射區E31與第二子發射區E32，因此第一子發射區E31重疊於高壓電力線VDD與低壓電力線VSS，但不重疊於第一電路裝置列C1與第四電路裝置列C4，而第二子發射區E32重疊於第一電路裝置列C1與第四電路裝置列但不重疊於高壓電力線VDD與低壓電力線VSS。第一子發射區E31的左右寬度小於等於高壓電力線VDD的寬度與低壓電力線VSS的寬度。
在圖9之情況中，由於第一子發射區E31重疊於高壓電力線VDD與低壓電力線VSS，得以減少在第一子發射區E31的下部層中的段差，因此在形成於第一子發射區E31內的第一子發射層531中可實現均勻的輪廓。
同時，雖然未繪示於圖示中，但如圖7所繪示之電路結構中可佈置如圖2或圖3中所繪示之發射層510, 520, 530、第一電極310, 320, 330、堤部400以及發射區E1, E2, E3。
圖10係為根據本發明之一實施例所繪示之具有如圖7的電路結構之電致發光顯示器的平面示意圖。在圖10中，如圖7所示之第四電路裝置列C4、第五電路裝置列C5以及第六電路裝置列C6將被省略。
如圖10所示，閘極線GL與感測控制線SCL以一水平方向佈置，而高壓電力線VDD、低壓電力線VSS、資料線DL1, DL2, DL3以及第一參考線Ref1以一垂直方向佈置。
閘極線GL與感測控制線SCL位於同一層中，並全部皆由相同材料所形成。高壓電力線VDD、低壓電力線VSS、資料線DL1, DL2, DL3以及第一參考線Ref1位於同一層中，並全部皆由相同材料所形成。各線路的詳細結構相同於圖7，因此相同的部份將不再贅述。
第一電路裝置列C1設置於高壓電力線VDD與第一資料線DL1之間。在第一電路裝置列C1中有轉換薄膜電晶體T1、驅動薄膜電晶體T2以及感測薄膜電晶體T3。
設置於第一電路裝置列C1之轉換薄膜電晶體T1可包含一第一閘極G1、一第一源極S1、一第一汲極D1以及一第一活化層(first active layer)A1。
第一閘極G1可形成為閘極線GL之一部份，但不以此結構為限。舉例來說，第一閘極G1可形成與閘極線GL分離之結構。
第一源極S1可形成與第一資料線DL1分離之結構。
彼此相對的第一汲極D1與第一源極S1位於同一層中。第一汲極D1透過連接電極(connection electrode) CE1, CE2連接於驅動薄膜電晶體T2之第二閘極G2。
連接電極CE1, CE2可包含第一連接電極CE1與第二連接電極CE2。第一連接電極CE1透過一接觸孔×連接於第一汲極D1，並且透過另一接觸孔×連接於第二連接電極CE2。第一連接電極CE1具有較大的尺寸，可以改善電容器C之電容。第二連接電極CE2透過個別的接觸孔×連接於驅動薄膜電晶體T2的第一連接電極CE1與第二閘極G2之每一個。第一連接電極CE1形成於與第一活化層A1相同之層，而第二連接電極CE2形成於與第一源極S1以及第一汲極D1相同之層。
第一活化層A1透過個別的接觸孔×連接於第一源極S1與第一汲極D1之每一個，因此第一活化層A1做為一電子移位通道(electron shift channel)。
設置於第一電路裝置列C1之驅動薄膜電晶體T2可包含一第二閘極G2、一第二源極S2、一第二汲極D2以及一第二活化層A2。
如上所述，第二閘極G2可透過連接電極CE1, CE2連接於轉換薄膜電晶體T1之第一汲極D1。第二閘極G2與第一閘極G1可位於同一層。
第二源極S2相對第二汲極D2，並且第二源極S2沿一上下方向（即垂直方向）延伸。第二源極S2具有較大的尺寸，可以改善電容器C之電容。第二源極S2之上部經由一第一接觸孔CH1連接於一第一像素中的一有機發光二極體之一陽極。第二源極S2之下部連接於感測薄膜電晶體T3之一第三源極S3。第二源極S2與第三源極S3可為一體成形。
第二汲極D2透過第一連接線CL1連接於高壓電力線VDD。第一連接線CL1透過個別的接觸孔×連接於高壓電力線VDD與第二汲極D2。第一連接線CL1可形成於電路裝置層200之最下層，意即可形成於基板之上表面上。第二源極S2以及第二汲極D2可與第一源極S1以及第一汲極D1位於同一層，並與第一源極S1以及第一汲極D1皆由相同材料所形成。
第二活化層A2透過個別的接觸孔×連接於第二源極S2與第二汲極D2之每一個，因此第二活化層A2做為一電子移位通道。第二活化層A2與第一活化層A1位於同一層，並全部皆由相同材料所形成。
設置於第一電路裝置列C1之感測薄膜電晶體T3可包含一第三閘極G3、一第三源極S3、一第三汲極D3以及一第三活化層A3。
第三閘極G3可形成為感測控制線SCL之一部份，但不以此結構為限。舉例來說，第三閘極G3可形成與感測控制線SCL分離之結構。
如上所述，第三源極S3可與驅動薄膜電晶體T2之第二源極S2為一體成形。
彼此相對的第三汲極D3與第三源極S3形成於同一層中。第三汲極D3透過第二連接線CL2連接於第一參考線Ref1。第二連接線CL2透過個別的接觸孔×連接於第三汲極D3與第一參考線Ref1。第二連接線CL2可與第一連接線CL, CL1位於同一層，並與第一連接線CL, CL1皆由相同材料所形成。
第三活化層A3透過個別的接觸孔×連接於第三源極S3與第三汲極D3，因此第三活化層A3做為一電子移位通道。第三活化層A3可與第一活化層A1位於同一層，並與第一活化層A1皆由相同材料所形成。
此外，在第一電路裝置列C1中形成有一光屏蔽層LS。光屏蔽層LS避免光射入驅動薄膜電晶體T2之第二活化層A2中。如此一來，光屏蔽層LS的面積較大於第二活化層A2的面積，並且光屏蔽層LS重疊於第二活化層A2。光屏蔽層LS延伸至第二源極S2之下方區域，並且光屏蔽層LS重疊於連接電極CE1, CE2，進而改善電容器C之電容。在此情況下，光屏蔽層LS由導電材料所形成，並且可透過接觸孔×連接於第二源極S2。光屏蔽層LS與第一連接線CL, CL1以及第二連接線CL2可位於同一層，並與第一連接線CL, CL1以及第二連接線CL2皆由相同材料所形成。
第二電路裝置列C2設置於第二資料線DL2與第一參考線Ref1之間。在第二電路裝置列C2中有轉換薄膜電晶體T1、驅動薄膜電晶體T2以及感測薄膜電晶體T3。
除了第一源極S1自第二資料線DL2分支之外，設置於第二電路裝置列C2中的轉換薄膜電晶體T1在電連接結構中與設置在第一電路裝置列C1中的轉換薄膜電晶體T1相同。
除了第二源極S2透過一第二接觸孔CH2連接於一第二像素中的一有機發光二極體之一陽極之外，設置於第二電路裝置列C2中的驅動薄膜電晶體T2在電連接結構中與設置在第一電路裝置列C1中的驅動薄膜電晶體T2相同。
設置在第二電路裝置列C2中的感測薄膜電晶體T3之電連接結構相同於設置在第一電路裝置列C1中的感測薄膜電晶體T3。
此外，在第二電路裝置列C2中形成有一光屏蔽層LS，第二電路裝置列C2之光屏蔽層LS相同於第一電路裝置列C1之光屏蔽層LS。
第三電路裝置列C3設置於第一參考線Ref1與第三資料線DL3之間。在第三電路裝置列C3中有轉換薄膜電晶體T1、驅動薄膜電晶體T2以及感測薄膜電晶體T3。
除了第一源極S1自第三資料線DL3分支之外，設置於第三電路裝置列C3中的轉換薄膜電晶體T1在電連接結構中與設置在第一電路裝置列C1中的轉換薄膜電晶體T1相同。
除了第二源極S2透過一第三接觸孔CH3連接於一第三像素中的一有機發光二極體之一陽極之外，設置於第三電路裝置列C3中的驅動薄膜電晶體T2在電連接結構中與設置在第一電路裝置列C1中的驅動薄膜電晶體T2相同。
設置在第三電路裝置列C3中的感測薄膜電晶體T3在電連接結構中與設置在第一電路裝置列C1中的感測薄膜電晶體T3相同。
此外，在第三電路裝置列C3中形成有一光屏蔽層LS，第三電路裝置列C3之光屏蔽層LS相同於第一電路裝置列C1之光屏蔽層LS。
同時，高壓電力線VDD與低壓電力線VSS可分別重疊於一第一輔助電極AE1與一第二輔助電極AE2。第一輔助電極AE1透過接觸孔×連接於高壓電力線VDD，而第二輔助電極AE2透過接觸孔×連接於低壓電力線VSS。第一輔助電極AE1在高壓電力線VDD下方沿高壓電力線VDD之一縱方向（即垂直方向）延伸，並且第一輔助電極AE1可重疊於高壓電力線VDD。第二輔助電極AE2在低壓電力線VSS下方沿低壓電力線VSS之一縱方向（即垂直方向）延伸，並且第二輔助電極AE2可重疊於低壓電力線VSS。第一輔助電極AE1與第二輔助電極AE2可與第一連接線CL, CL1、第二連接線CL2以及光屏蔽層LS位於同一層，並與第一連接線CL, CL1、第二連接線CL2以及光屏蔽層LS皆由相同材料所形成。第一輔助電極AE1與第二輔助電極AE2皆與第一連接線CL, CL1以相隔一定距離設置，以避免短路。
此外，低壓電力線VSS可另外重疊於一第三輔助電極AE3。第三輔助電極AE3形成於低壓電力線VSS與一有機發光二極體之一陰極之間，使得低壓電力線VSS與有機發光二極體之陰極透過第三輔助電極AE3彼此連接。第三輔助電極AE3透過一第四接觸孔CH4連接於低壓電力線VSS，並且透過一第五接觸孔CH5亦連接於有機發光二極體之陰極。第三輔助電極AE3可與有機發光二極體之陽極位於同一層，並與有機發光二極體之陽極皆由相同材料所形成。
圖11係為圖10之電致發光顯示器佈置多個發射區的平面示意圖。
如圖11所示，第一發射區E1重疊於第三電路裝置列C3。詳細來說，第一發射區E1可重疊於第三電路裝置列C3中的轉換薄膜電晶體T1、驅動薄膜電晶體T2以及感測薄膜電晶體T3。
第一發射區E1重疊於做為一有機發光體之一陽極的第一電極310。重疊於第一發射區E1之第一電極310的面積大於第一發射區E1的面積。重疊於第一發射區E1之第一電極310重疊於第三電路裝置列C3，並可重疊於第三資料線DL3。如果需要，重疊於第一發射區E1之第一電極310還可重疊於第一參考線Ref1。重疊於第一發射區E1之第一電極310透過第三接觸孔CH3連接於設置在第三電路裝置列C3之驅動薄膜電晶體T2之第二源極S2。
第二發射區E2重疊於第二電路裝置列C2。詳細來說，第二發射區E2重疊於第二電路裝置列C2中的轉換薄膜電晶體T1、驅動薄膜電晶體T2以及感測薄膜電晶體T3。
第二發射區E2重疊於做為一有機發光體之一陽極的第一電極320。重疊於第二發射區E2之第一電極320的面積大於第二發射區E2的面積。重疊於第二發射區E2之第一電極320重疊於第二電路裝置列C2，並可重疊於第二資料線DL2以及第一參考線Ref1。重疊於第二發射區E2之第一電極320透過第二接觸孔CH2連接於設置在第二電路裝置列C2之驅動薄膜電晶體T2之第二源極S2。
第三發射區E31, E32重疊於高壓電力線VDD與第一電路裝置列C1。詳細來說，第三發射區E31, E32的第一子發射區E31重疊於一部份的高壓電力線VDD與第一電路裝置列C1中的驅動薄膜電晶體T2，而第二子發射區E32重疊另一部份的於高壓電力線VDD與第一電路裝置列C1中的轉換薄膜電晶體T1與感測薄膜電晶體T2。
第三發射區E31, E32重疊於做為一有機發光體之一陽極的第一電極330。重疊於第三發射區E32, E32之第一電極330的面積大於第三發射區E31, E32的面積。
重疊於第三發射區E31, E32之第一電極330可重疊於高壓電力線VDD以及第一電路裝置列C1。如果需要，重疊於第三發射區E31, E32之第一電極330可重疊於第一資料線DL1。重疊於第三發射區E31, E32之第一電極330透過第一接觸孔CH1連接於設置在第一電路裝置列之驅動薄膜電晶體T2之第二源極S2。
此外，第三發射區E31, E32與重疊於第三發射區E31, E32之第一電極330可重疊於彼此相鄰的低壓電力線VSS與第四電路裝置列C4。
如此一來，第三電路裝置列C3設置有用以控制第一發射區E1之發光的一電路裝置，第二電路裝置列C2設置有用以控制第二發射區E2之發光的一電路裝置，並且第一電路裝置列C1設置有用以控制第三發射區E31, E32之發光的一電路裝置。
圖12係為根據本發明之另一實施例所繪示之電致發光顯示器佈置多個發射區的平面示意圖。
除了第三發射區E31, E32在結構上有所不同之外，在圖12之實施例中，在結構上相同於如圖11所示之實施例，因此以下僅對不同之結構詳細說明。
一第三發射區E31, E32重疊於一高壓電力線VDD與一第一電路裝置列C1。詳細來說，第三發射區E31, E32的一第一子發射區E31重疊於高壓電力線VDD，而第三發射區E31, E32的一第二子發射區E32重疊於第一電路裝置列C1中的一轉換薄膜電晶體T1、一驅動薄膜電晶體T2以及一感測薄膜電晶體T3。
此外，第三發射區E31, E32的第一子發射區E31重疊於低壓電力線VSS，而第三發射區E31, E32的第二子發射區E32重疊於第四電路裝置列C4中的一轉換薄膜電晶體T1、一驅動薄膜電晶體T2以及一感測薄膜電晶體T3，其中第四電路裝置列C4相鄰於低壓電力線VSS。
同時，雖然未繪示於圖示中，但如圖10所繪示之電致發光顯示器中可佈置如圖2或圖3中所繪示之發射層510, 520, 530、第一電極310, 320, 330、堤部400以及發射區E1, E2, E3。
圖13係為圖11之電致發光顯示器沿A-B的剖面示意圖。意即，圖13的剖面示意圖對應於各電路裝置列C1, C2, C3之驅動薄膜電晶體T2的剖面結構。
如圖13所示，基板100上形成有一電路裝置層200、多個第一電極310, 320, 330、一堤部400、一發射層510, 520, 531以及一第二電極600。
電路裝置層200包含多個輔助電極AE1, AE2、一光屏蔽層LS、一高壓電力線VDD、一低壓電力線VSS、一驅動薄膜電晶體T2、一資料線DL1, DL2, DL3、一第一參考線Ref1、一緩衝層210、一絕緣夾層220、一鈍化層230以及一平坦化層240。
輔助電極AE1, AE2可包含一第一輔助電極AE1以及一第二輔助電極AE2，其中第一輔助電極AE1與第二輔助電極AE2形成於基板100上。第一輔助電極AE1設置於高壓電力線VDD下方，而第二輔助電極AE2設置於低壓電力線VSS下方。
光屏蔽層LS形成於基板100上的各個電路裝置列C1, C2, C3中。光屏蔽層LS可與輔助電極AE1, AE2位於同一層，並與輔助電極AE1, AE2皆由相同材料所形成。
高壓電力線VDD設置於第一輔助電極AE1上。詳細來說，緩衝層210與絕緣夾層220依序地形成於第一輔助電極AE1上，並且高壓電力線VDD形成於絕緣夾層220上。高壓電力線VDD透過設置在緩衝層210與絕緣夾層220的一接觸孔連接於第一輔助電極AE1。
低壓電力線VSS設置於第二輔助電極AE2上。詳細來說，緩衝層210與絕緣夾層220依序地形成於第二輔助電極AE2上，並且低壓電力線VSS形成於絕緣夾層220上。低壓電力線VSS透過設置在緩衝層210與絕緣夾層220的一接觸孔連接於第二輔助電極AE2。
驅動薄膜電晶體T2設置於各電路裝置列C1, C2, C3中。驅動薄膜電晶體T2可包含一第二活化層A2、一閘極絕緣層GI、一第二閘極G2、一第二源極S2以及一第二汲極D2。第二活化層A2設置於緩衝層210上，閘極絕緣層GI設置於第二活化層A2上，第二閘極G2設置於閘極絕緣層GI上，而第二源極S2與第二汲極D2設置於絕緣夾層220上並且分別透過設置在絕緣夾層220的接觸孔連接於第二活化層A2。第二活化層A2的寬度可小於光屏蔽層LS的寬度。
資料線DL1, DL2, DL3設置於絕緣夾層220上。資料線DL1, DL2, DL3可包含一第一資料線DL1、一第二資料線DL2以及一第三資料線DL3。第一資料線DL1與第二資料線DL2設置於第一電路裝置列C1與第二電路裝置列C2之間，第三資料線DL3設置於第三電路裝置列C3與低壓電力線VSS之間。
第一參考線Ref1形成於絕緣夾層220上。第一參考線Ref1設置於第二電路裝置列C2與第三電路裝置列C3之間。
高壓電力線VDD、低壓電力線VSS、第二源極S2、第二汲極D2、資料線DL1, DL2, DL3以及第一參考線Ref1皆設置於絕緣夾層220上，並全部皆由相同材料所形成。
鈍化層230形成於高壓電力線VDD、低壓電力線VSS、第二源極S2、第二汲極D2、資料線DL1, DL2, DL3以及第一參考線Ref1上。
平坦化層240形成於鈍化層230上。
第一電極310, 320, 330形成於平坦化層240上。第一電極310, 320, 330可對應每個發射區E1, E2, E3而圖案化。
重疊於第一發射區E1之第一電極310重疊於第三電路裝置列C3。並且，重疊於第二發射區E2之第一電極320重疊於第二電路裝置列C2。再者，重疊於第一子發射區E31之第一電極330重疊於高壓電力線VDD與第一電路裝置列C1。此外，重疊於第一子發射區E31之第一電極330重疊於彼此相鄰的低壓電力線VSS與第四電路裝置列。
堤部400設置在平坦化層240上而用以覆蓋第一電極310, 320, 330的兩端。發射區E1, E2, E3由堤部400所定義。
第一發射區E1重疊於第三電路裝置列C3。第二發射區E2重疊於第二電路裝置列C2。第三發射區E31, E32的第一子發射區E31重疊於高壓電力線VDD與第一電路裝置列C1。此外，第三發射區E31, E32的第一子發射區E31重疊於彼此相鄰的低壓電力線VSS與第四電路裝置列。
發射層510, 520, 531個別形成於發射區E1, E2, E3。發射層510, 520, 531可包含一第一發射層510、一第二發射層520以及一第一子發射層531，其中第一發射層510於第一電極310形成紅色(R)發光層，第二發射層520於第一電極320形成綠色(G)發光層，以及第一子發射層531於第一電極330形成藍色(B)發光層。
第二電極600形成於發射層510, 520, 531上。第二電極600形成於堤部400上，因此第二電極600可形成於多個像素中，並且還形成於每個像素之間的邊界區域中。
圖14係為圖11之電致發光顯示器沿C-D的剖面示意圖。意即，圖14的剖面示意圖對應於各個接觸孔CH1, CH2, CH3, CH4, CH5的剖面結構。
如圖14所示，基板100上形成有一電路裝置層200、多個第一電極310, 320, 330、一第三輔助電極AE3、一堤部400以及一第二電極600。
電路裝置層200可包含一第一連接線CL, CL1、一高壓電力線VDD、一低壓電力線VSS、一第二源極S2、一資料線DL1, DL2, DL3、一第一參考線Ref1、一緩衝層210、一絕緣夾層220、一鈍化層230以及一平坦化層240。
第一連接線CL, CL1形成於基板100上。第一連接線CL, CL1設置於高壓電力線VDD下方。第一連接線CL, CL1與前述之第一輔助電極AE1、前述之第二輔助電極AE2以及光屏蔽層LS位於同一層，並與第一輔助電極AE1、第二輔助電極AE2以及光屏蔽層LS皆由相同材料所形成。
高壓電力線VDD設置於第一連接線CL, CL1上方。詳細來說，緩衝層210與絕緣夾層220依序地形成於第一連接線CL, CL1上，並且高壓電力線VDD形成於絕緣夾層220上。高壓電力線VDD透過設置在緩衝層210與絕緣夾層220的一接觸孔連接於第一連接線CL, CL1。
低壓電力線VSS形成於絕緣夾層220上。
第二源極S2形成於各電路裝置列C1, C2, C3中。特別地，第二源極S2形成於絕緣夾層220上。
資料線DL1, DL2, DL3、第一參考線Ref1、緩衝層210、絕緣夾層220、鈍化層230以及平坦化層240皆與圖13之實施例相同。
第一電極310, 320, 330形成於平坦化層240上。延伸至對應於第一發射區E1之區域的第一電極310透過設置於鈍化層230與平坦化層240的第三接觸孔CH3連接於設置在第三電路裝置列C3的第二源極S2。延伸至對應於第二發射區E2之區域的第一電極320透過設置於鈍化層230與平坦化層240的第二接觸孔CH2連接於設置在第二電路裝置列C2的第二源極S2。延伸至對應於第三發射區E3之區域的第一電極330透過設置於鈍化層230與平坦化層240的第一接觸孔CH1連接於設置在第一電路裝置列C1的第二源極S2。
第三輔助電極AE3形成於平坦化層240上。第三輔助電極AE3透過設置在鈍化層230與平坦化層240的第四接觸孔CH4連接於低壓電力線VSS。第三輔助電極AE3與第一電極310, 320, 330由相同材料所形成。
堤部400形成於第一電極310, 320, 330以及第三輔助電極AE3上。圖14對應於每個像素之間的邊界區域，其中堤部400形成於基板100的整個區域之上。
第二電極600形成於堤部400上。第二電極600透過形成於堤部400內的一第五接觸孔CH5連接於第三輔助電極AE3。因此，第二電極600透過第三輔助電極AE3連接於低壓電力線VSS。
圖15係為根據本發明之一實施例所繪示之電致發光顯示器的顯示區與非顯示區的平面示意圖。
如圖15所示，基板100具有一顯示區DA以及一非顯示區NDA，其中非顯示區NDA環繞顯示區DA。顯示區DA對應到利用發光而用以顯示影像的區域，而非顯示區NDA對應到無發光生成的區域，且因此無顯示影像。上述各實施例中的像素結構形成於顯示區DA。
多個虛設像素(dummy pixel)可形成於非顯示區NDA。多個虛設像素可環繞設置於形成在顯示區DA的多個像素之週邊。多個虛設像素可包含一虛設層(dummy layer)，虛設層形成於由堤部層所定義出的每個虛設區。於此，由於虛設像素上不顯示影像，虛設層則無發光生成。虛設層設置於顯示區DA中間的發射層與顯示區DA邊緣的發射層之間，以實現輪廓之均勻性。
如果利用溶液製程將發射層形成於顯示區DA中時，顯示區DA中之發射層的乾燥速度可不同於顯示區DA邊緣之發射層的乾燥速度，因此顯示區DA中心之發射層的輪廓與顯示區DA邊緣之發射層的輪廓可能會不均勻，因而難以實現顯示區DA中的發光均勻性。有鑑於此，虛設像素形成於非顯示區NDA，而當發射層形成於顯示區DA時虛設發射層亦形成於非顯示區NDA。意即，即使虛設層與發射層的輪廓不均勻，仍可在整個顯示區DA中使發射層達到均勻的輪廓。
多個高壓電力線VDD與多個低壓電力線VSS以一第一方向交互佈置於顯示區DA中並且延至非顯示區NDA，例如為一垂直方向。
多個低壓電力線VSS的下端可分別透過第一短路棒SB1而彼此連接，而多個低壓電力線VSS的上端可分別透過第二短路棒SB2而彼此連接，因此低壓電力線VSS彼此之間可電性連接。第一短路棒SB1與第二短路棒SB2之每一個皆形成於非顯示區NDA中。第一短路棒SB1與第二短路棒SB2與前述之第一電極310, 320, 330位於同一層，並與前述之第一電極310, 320, 330皆由相同材料所形成。第二短路棒SB2可透過接觸導線CW連接於設置在非顯示區NDA的一驅動電路DC。因此，施加於驅動電路DC的低電壓可經由接觸導線CW與第二短路棒SB2傳輸至多個低壓電力線。
多個高壓電力線VDD的下端可分別透過第三短路棒SB3而彼此連接。因此，高壓電力線VDD彼此之間可電性連接。此外，多個高壓電力線VDD的上端可分別連接於驅動電路DC。因此，高電壓可經由驅動電路DC施加於高壓電力線VDD。
根據上述之一實施例，第一電極可透過增加厚度的方式來獲得微腔特性，因此位於第一電極上方之紅光發射層的厚度得以減少。因此，當利用溶液製程來形成紅光發射層時，便可以減少噴嘴噴射溶液的次數，進而減少製程的時間。此外，藍光發射層下方之第一電極可透過減少厚度的方式來實現微腔特性並且藍光發射層的厚度亦得以避免減少，因此得以在藍光發射層實現均勻的輪廓，並避免藍光發射層中的暗點。
對於本領域技術人員而言，本發明顯然不限於上述實施例與附圖，並且在不脫離本發明的精神或範圍的情況下，可以對本發明進行各種替換、修改及變化。因此，本發明旨於涵蓋包含在所附申請專利範圍及其等同概念範圍內之本發明之修改及變化。
上述之各實施例可以修改或互相結合以進一步提供其他實施例。
有鑑於此，在以下申請專利範圍中，所提及之用語不應限制為僅於闡釋本說明書與申請專利範圍，而應可闡釋所有可能之實施例。因此，申請專利範圍不受本說明書的限制。[Note: essential matter cannot be incorporated by reference from foreign patents, foreign patent application or non-patent publications; however the U.S. PTO should allow the improperly incorporated subject matter to be expressly added to the specification by way of amendment without affecting the filing date. The ability to incorporate by reference to the ADS is untested. We strongly encourage you to explicitly list those references you wish to incorporate by reference at the appropriate location within the sentence.]
雖然本發明以前述之諸項實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10‧‧‧基板
20‧‧‧電路裝置層
30‧‧‧第一電極
40‧‧‧堤部
51‧‧‧紅光發光層
52‧‧‧綠光發光層
53‧‧‧藍光發光層
×‧‧‧接觸孔
100‧‧‧基板
200‧‧‧電路裝置層
210‧‧‧緩衝層
220‧‧‧絕緣夾層
230‧‧‧鈍化層
240‧‧‧平坦化層
310‧‧‧第一電極
311‧‧‧第一下部層
312‧‧‧第一中間層
313‧‧‧第一上部層
314‧‧‧第一被覆層
320‧‧‧第一電極
321‧‧‧第二下部層
322‧‧‧第二中間層
323‧‧‧第二上部層
324‧‧‧第二被覆層
330‧‧‧第一電極
330a‧‧‧第一部份
330b‧‧‧第二部份
331‧‧‧第三下部層
332‧‧‧第三中間層
333‧‧‧第三上部層
334‧‧‧第三被覆層
400‧‧‧堤部
410‧‧‧第一堤部
420‧‧‧第二堤部
510‧‧‧第一發射層
520‧‧‧第二發射層
530‧‧‧第三發射層
531‧‧‧第一子發射層
532‧‧‧第二子發射層
600‧‧‧第二電極
A1‧‧‧第一活化層
A2‧‧‧第二活化層
A3‧‧‧第三活化層
AE1‧‧‧第一輔助電極
AE2‧‧‧第二輔助電極
AE3‧‧‧第三輔助電極
B‧‧‧藍光
C‧‧‧電容器
C1‧‧‧第一電路裝置列
C2‧‧‧第二電路裝置列
C3‧‧‧第三電路裝置列
C4‧‧‧第四電路裝置列
C5‧‧‧第五電路裝置列
C6‧‧‧第六電路裝置列
CE1‧‧‧第一連接電極
CE2‧‧‧第二連接電極
CH1‧‧‧第一接觸孔
CH2‧‧‧第二接觸孔
CH3‧‧‧第三接觸孔
CH4‧‧‧第四接觸孔
CH5‧‧‧第五接觸孔
CL‧‧‧第一連接線
CL1‧‧‧第一連接線
CL2‧‧‧第二連接線
CL3‧‧‧第三連接線
CW‧‧‧接觸導線
D1‧‧‧第一汲極
D2‧‧‧第二汲極
D3‧‧‧第三汲極
DA‧‧‧顯示區
DC‧‧‧驅動電路
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
DL3‧‧‧第三資料線
DL4‧‧‧第四資料線
DL5‧‧‧第五資料線
DL6‧‧‧第六資料線
E1‧‧‧第一發射區
E2‧‧‧第二發射區
E3‧‧‧第三發射區
E31‧‧‧第一子發射區
E32‧‧‧第二子發射區
EIL‧‧‧電子注入層
EML‧‧‧發光材料層
ETL‧‧‧電子傳輸層
G‧‧‧綠光
G1‧‧‧第一閘極
G2‧‧‧第二閘極
G3‧‧‧第三閘極
GI‧‧‧閘極絕緣層
GL‧‧‧閘極線
HIL‧‧‧空穴注入層
HTL‧‧‧空穴傳輸層
LS‧‧‧光屏蔽層
NDA‧‧‧非顯示區
OLED‧‧‧有機發光二極體
R‧‧‧紅光
Ref1‧‧‧第一參考線
Ref2‧‧‧第二參考線
S1‧‧‧第一源極
S2‧‧‧第二源極
S3‧‧‧第三源極
SB1‧‧‧第一短路棒
SB2‧‧‧第二短路棒
SB3‧‧‧第三短路棒
SCL‧‧‧感測控制線
t1‧‧‧第一厚度
T1‧‧‧轉換薄膜電晶體
t2‧‧‧第二厚度
T2‧‧‧驅動薄膜電晶體
t3‧‧‧第三厚度
T3‧‧‧感測薄膜電晶體
VDD‧‧‧高壓電力線
VSS‧‧‧低壓電力線
W1‧‧‧寬度
W2‧‧‧寬度
W3‧‧‧寬度
W31‧‧‧寬度
W32‧‧‧寬度
透過以下詳細描述並配合參照附圖，將更清清地理解本發明之上述與其他目的、特徵以及其他優點，其中： 圖1係為根據先前技術所繪示的之電致發光顯示器的剖面示意圖。 圖2係為根據本發明之一實施例所繪示之電致發光顯示器的剖面示意圖。 圖3係為根據本發明之另一實施例所繪示之電致發光顯示器的剖面示意圖。 圖4係為根據本發明之另一實施例所繪示之電致發光顯示器的平面示意圖。 圖5係為圖4之電致發光顯示器沿I-I的局部放大剖面示意圖。 圖6係為根據本發明之另一實施例所繪示之電致發光顯示器的平面示意圖。 圖7係為根據本發明之一實施例所繪示之電致發光顯示器的電路圖。 圖8係為圖7之電致發光顯示器的多個發射區佈置在電路結構中的平面示意圖。 圖9係為根據本發明之另一實施例所繪示之電致發光顯示器的多個發射區佈置在如圖7的電路結構中的平面示意圖。 圖10係為根據本發明之一實施例所繪示之具有如圖7的電路結構之電致發光顯示器的平面示意圖。 圖11係為圖10之電致發光顯示器佈置多個發射區的平面示意圖。 圖12係為根據本發明之另一實施例所繪示之電致發光顯示器佈置多個發射區的平面示意圖。 圖13係為圖11之電致發光顯示器沿A-B的剖面示意圖。 圖14係為圖11之電致發光顯示器沿C-D的剖面示意圖。 圖15係為根據本發明之一實施例所繪示之電致發光顯示器的顯示區與非顯示區的平面示意圖。

Claims (22)

  1. 一種電致發光顯示器，包含： 一基板；一堤部，設置於該基板上並且定義出一第一發射區以及一第二發射區；一第一發射層，設置於該第一發射區；一第二發射層，設置於該第二發射區；一電極，設置於該第一發射層下；以及另一電極，設置於該第二發射層下；其中該電極之一第一部份的一厚度大於該另一電極之一第一部份的一厚度。
  2. 如申請專利範圍第1項所述之電致發光顯示器，其中該電極之該第一部份對應於該第一發射區，而該另一電極之該第一部份對應於該第二發射區。
  3. 如申請專利範圍第1項或第2項所述之電致發光顯示器，其中該電極之該第一部份重疊於該第一發射區，而該另一電極之該第一部份重疊於該第二發射區。
  4. 如申請專利範圍第1項所述之電致發光顯示器，其中不重疊於該第一發射區之該電極之一第二部份的一厚度等於不重疊於該第二發射區之該另一電極之一第二部份的一厚度。
  5. 如申請專利範圍第1項所述之電致發光顯示器，其中該堤部包含一第一堤部以及一第二堤部。
  6. 如申請專利範圍第5項所述之電致發光顯示器，其中該第一堤部具有親水性，而該第二堤部具有疏水性。
  7. 如申請專利範圍第1項所述之電致發光顯示器，更包含至少一資料線，該至少一資料線以一第一方向延伸，該至少一資料線設置於該第一發射區與該第二發射區之間，其中該堤部的一部份在該第一發射區與該第二發射區之間以該第一方向延伸，該堤部的該部份重疊於該至少一資料線。
  8. 如申請專利範圍第5項或第6項所述之電致發光顯示器，更包含至少一資料線，該至少一資料線以一第一方向延伸，該至少一資料線設置於該第一發射區與該第二發射區之間，其中該第二堤部的一部份在該第一發射區與該第二發射區之間以該第一方向延伸，該第二堤部的該部份重疊於該至少一資料線。
  9. 如申請專利範圍第1項所述之電致發光顯示器，其中該電極包含一第一下部層、一第一中間層、一第一上部層以及一第一被覆層，該第一中間層設置於該第一下部層上，該第一上部層設置於該第一中間層上，該第一被覆層設置於該第一上部層上並延伸至該第一上部層之一側面、該第一中間層之一側面以及該第一下部層之一側面；該另一電極包含一第二下部層、一第二中間層、一第二上部層以及一第二被覆層，該第二中間層設置於該第二下部層上，該第二上部層設置於該第二中間層上，該第二被覆層設置於該第二上部層上並延伸至該第二上部層之一側面、該第二中間層之一側面以及該第二下部層之一側面。
  10. 如申請專利範圍第9項所述之電致發光顯示器，其中該第一發射層接觸於該第一被覆層，而該第二發射層接觸於該第二上部層。
  11. 如申請專利範圍第9項或第10項所述之電致發光顯示器，其中該第一被覆層重疊於該第一發射區，而該第二被覆層不重疊於該第二發射區。
  12. 如申請專利範圍第9項或第10項所述之電致發光顯示器，其中該第一被覆層之一厚度大於該第一下部層之一厚度與該第一上部層之一厚度，而該第一被覆層之該厚度小於該第一中間層之一厚度。
  13. 如申請專利範圍第1項所述之電致發光顯示器，其中該第一發射層之一厚度小於該第二發射層之一厚度。
  14. 如申請專利範圍第1項所述之電致發光顯示器，其中該第一發射層與該第二發射層各包含一空穴注入層(hole injecting layer)、空穴傳輸層(hole transporting layer)以及一發光材料層(emitting material layer)，該第一發射層之該空穴注入層的一厚度小於該第二發射層之該空穴注入層的一厚度，該第一發射層之該發光材料層的一厚度大於該第二發射層之該發光材料層的一厚度。
  15. 如申請專利範圍第1項所述之電致發光顯示器，其中該第二發射區包含相互分離的一第一子發射區以及一第二子發射區，該堤部位於該第一子發射區與該第二子發射區之間，該第二發射層包含一第一子發射層以及一第二子發射層，該第一子發射層設置於該第一子發射區，該第二子發射層設置於該第二子發射區。
  16. 如申請專利範圍第15項所述之電致發光顯示器，其中該另一電極之一第一部份暴露於該第一子發射區內，而該另一電極之一第二部份暴露於該第二子發射區內。
  17. 如申請專利範圍第1項所述之電致發光顯示器，更包含一虛設區(dummy area)，該虛設區為環繞於一顯示區之邊緣的一非顯示區，該顯示區具有該第一發射區與該第二發射區。
  18. 如申請專利範圍第1項所述之電致發光顯示器，更包含一電力線以及多個電路裝置列，該電力線包含一高壓電力線以及一低壓電力線，該高壓電力線與該低壓電力線以一第一方向佈置在該基板上，該些電路裝置列設有多個薄膜電晶體並且位於該基板上之該高壓電力線與該低壓電力線之間，該堤部設置於該電力線與該些電路裝置列上，該第一發射區重疊於該些電路裝置列之任一者，該第二發射區重疊於該高壓電力線或該低壓電力線且亦重疊於該些電路裝置列之另一者。
  19. 如申請專利範圍第18項所述之電致發光顯示器，其中該些薄膜電晶體為氧化物薄膜電晶體(oxide thin film transistor)。
  20. 如申請專利範圍第18項或第19項所述之電致發光顯示器，其中該第一子發射區重疊於該高壓電力線或該低壓電力線，而該第二子發射區重疊於該些電路裝置列之該另一者。
  21. 如申請專利範圍第18項或第19項所述之電致發光顯示器，其中該第一子發射區與該第二子發射區皆重疊於該高壓電力線或該低壓電力線，且亦皆重疊於該些電路裝置列之該另一者。
  22. 如申請專利範圍第1項所述之電致發光顯示器，更包含一第二電極，該電極與該第二電極於第一發射區之中心部相隔一第一距離，該電極與該第二電極於第一發射區之側部相隔一第二距離，該第一距離小於該第二距離。
TW107147814A 2017-12-29 2018-12-28 電致發光顯示器 TWI723313B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170184316A KR102461138B1 (ko) 2017-12-29 2017-12-29 전계 발광 표시장치
??10-2017-0184316 2017-12-29
KR10-2017-0184316 2017-12-29

Publications (2)

Publication Number Publication Date
TW201931951A true TW201931951A (zh) 2019-08-01
TWI723313B TWI723313B (zh) 2021-04-01

Family

ID=64665558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147814A TWI723313B (zh) 2017-12-29 2018-12-28 電致發光顯示器

Country Status (5)

Country Link
US (1) US10756302B2 (zh)
EP (1) EP3506382B1 (zh)
KR (1) KR102461138B1 (zh)
CN (1) CN110010790B (zh)
TW (1) TWI723313B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723902B (zh) * 2020-06-16 2021-04-01 友達光電股份有限公司 顯示裝置
CN112768617A (zh) * 2021-01-06 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치
KR102575551B1 (ko) * 2018-04-12 2023-09-08 삼성디스플레이 주식회사 표시 장치
KR102248402B1 (ko) * 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
US11957015B2 (en) * 2018-09-25 2024-04-09 Sharp Kabushiki Kaisha Display device
KR102588594B1 (ko) * 2018-10-16 2023-10-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109461842A (zh) * 2018-11-06 2019-03-12 京东方科技集团股份有限公司 Oled阳极、oled基板及其制作方法、显示装置
CN110299472B (zh) * 2019-06-28 2022-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP7421284B2 (ja) * 2019-08-09 2024-01-24 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示パネル、および、表示パネルの製造方法
CN110459691B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN110731014B (zh) * 2019-09-10 2023-04-18 京东方科技集团股份有限公司 显示面板及显示装置
US11805678B2 (en) 2019-11-21 2023-10-31 Samsung Display Co., Ltd. Display device, mask assembly, method of manufacturing the mask assembly, apparatus for manufacturing the display device, and method of manufacturing the display device
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
CN112750845B (zh) * 2020-12-29 2024-05-17 武汉天马微电子有限公司 一种显示面板及显示装置
WO2023126748A1 (ja) * 2021-12-29 2023-07-06 株式会社半導体エネルギー研究所 表示装置
US20230196991A1 (en) * 2023-01-31 2023-06-22 Xiamen Tianma Display Technology Co., Ltd. Display panel and display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP4475942B2 (ja) * 2003-12-26 2010-06-09 三洋電機株式会社 表示装置及びその製造方法
KR100663028B1 (ko) 2003-12-30 2006-12-28 엘지.필립스 엘시디 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100704258B1 (ko) * 2004-06-02 2007-04-06 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치 및 전자 기기
JP4419691B2 (ja) * 2004-06-02 2010-02-24 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
KR100994120B1 (ko) * 2009-01-30 2010-11-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5574456B2 (ja) * 2010-08-06 2014-08-20 パナソニック株式会社 発光素子とその製造方法、および発光装置
KR102037850B1 (ko) * 2013-02-27 2019-10-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102271226B1 (ko) * 2013-11-13 2021-06-29 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
US9627649B2 (en) * 2013-11-26 2017-04-18 Lg Display Co., Ltd. Organic light emitting display device
KR102527217B1 (ko) * 2016-01-15 2023-04-28 삼성디스플레이 주식회사 유기 발광 소자, 이의 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN105720081B (zh) * 2016-02-24 2021-04-16 京东方科技集团股份有限公司 一种有机发光二极管阵列基板、显示装置和制作方法
KR101764743B1 (ko) 2017-03-21 2017-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2018186046A (ja) * 2017-04-27 2018-11-22 株式会社Ｊｏｌｅｄ 表示装置
KR102546293B1 (ko) * 2017-12-28 2023-06-20 엘지디스플레이 주식회사 전계 발광 표시장치
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723902B (zh) * 2020-06-16 2021-04-01 友達光電股份有限公司 顯示裝置
CN112768617A (zh) * 2021-01-06 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
TWI723313B (zh) 2021-04-01
KR102461138B1 (ko) 2022-10-28
KR20190081635A (ko) 2019-07-09
EP3506382B1 (en) 2024-03-27
US20190207163A1 (en) 2019-07-04
CN110010790B (zh) 2022-01-21
EP3506382A1 (en) 2019-07-03
CN110010790A (zh) 2019-07-12
US10756302B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
TWI723313B (zh) 電致發光顯示器
KR102662898B1 (ko) 유기 발광 표시 장치
US10096662B2 (en) Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
CN110010780B (zh) 电致发光显示装置
JP6546387B2 (ja) 表示装置
TWI685965B (zh) 電致發光顯示器
US8410683B2 (en) Organic light emitting diode display and method for manufacturing the same
US8436376B2 (en) Organic light emitting diode display
US20150014658A1 (en) Organic light emitting diode display and method for manufacturing the same
US10622414B2 (en) Electroluminescent display device
JP2006278128A (ja) 有機エレクトロルミネッセンス表示装置
JP2017152328A (ja) 表示装置
WO2021029184A1 (ja) 有機ｅｌ表示装置
KR102543973B1 (ko) 유기발광소자 표시장치
KR20200050827A (ko) 유기 발광 표시 장치
KR100590259B1 (ko) 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법
KR102450192B1 (ko) 유기전계 발광소자의 제조방법
KR20120018575A (ko) 유기 발광 표시 장치
US9653707B2 (en) Organic light emitting diode display
JP2008218330A (ja) 有機ｅｌ表示装置
KR101878326B1 (ko) 유기전계 발광소자
WO2022219732A1 (ja) 発光デバイス
WO2022244160A1 (ja) 表示装置
KR20080042008A (ko) 유기 ｅｌ 소자 및 유기 ｅｌ 디스플레이
KR20220091376A (ko) 표시 장치