CN110010790B - 电致发光显示装置 - Google Patents

电致发光显示装置 Download PDF

Info

Publication number
CN110010790B
CN110010790B CN201811600786.5A CN201811600786A CN110010790B CN 110010790 B CN110010790 B CN 110010790B CN 201811600786 A CN201811600786 A CN 201811600786A CN 110010790 B CN110010790 B CN 110010790B
Authority
CN
China
Prior art keywords
light emitting
layer
electrode
light
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811600786.5A
Other languages
English (en)
Other versions
CN110010790A (zh
Inventor
白承汉
金水笔
余宗勋
李智勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN110010790A publication Critical patent/CN110010790A/zh
Application granted granted Critical
Publication of CN110010790B publication Critical patent/CN110010790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种电致发光显示装置，其包括基板，设置在基板上并配置成限定第一发光区域和第二发光区域的堤部，设置在第一发光区域中的第一发光层，设置在第二发光区域中的第二发光层，设置在第一发光层下方的第一电极，以及设置在第二发光层下方的第二电极，其中第一电极的第一部分的厚度大于第二电极的第一部分的厚度。根据本公开的一个实施方案，可以减小红色发光层的厚度。因此，当通过溶液工艺形成红色发光层时，可以减少通过喷墨喷嘴喷射溶液的次数，从而缩短处理时间。另外，可以防止蓝色发光层的厚度减小，从而可以在蓝色发光层中实现均匀的外形，以及可以防止蓝色发光层的区域中的暗点。

Description

电致发光显示装置
相关申请的交叉引用
本申请要求于2017年12月29日提交的韩国专利申请第10-2017-0184316号的权益。
技术领域
本公开涉及一种电致发光显示装置，并且更具体地，涉及一种具有通过溶液工艺制造的发光层的电致发光显示装置。
背景技术
以发光层形成在两个电极之间的方式提供了一种电致发光显示装置。随着发光层由于两个电极之间的电场而发光，在电致发光显示装置上显示图像。
发光层可以由有机材料形成或者可以由诸如量子点的无机材料形成，该有机材料在通过电子和空穴的结合而产生激子且激子从激发态落至基态时发光。
在下文中，将参照附图描述相关技术的电致发光显示装置。
图1是示出相关技术的电致发光显示装置的截面图。
如图1所示，相关技术的电致发光显示装置可以包括基板10、电路器件层20、第一电极30、堤部40以及发光层51、52和53。
电路器件层20形成在基板10上。在电路器件层20中形成有各种信号线、薄膜晶体管及电容器。
第一电极30形成在电路器件层20上。第一电极30在每个像素上图案化，其中第一电极30用作电致发光显示装置的阳极。
堤部40以矩阵配置形成，从而限定多个发光区域。
发光层51、52和53可以包括分别形成在由堤部40限定的多个发光区域中的红色(R)发光层51、绿色(G)发光层52和蓝色(B)发光层53。发光层51、52和53可以通过使用喷墨设备的溶液工艺形成在露出于发光区域中的第一电极30上。
相关技术的电致发光显示装置可能具有以下缺点。
在相关技术的情况下，发光层51、52和53的厚度在考虑每个像素的微腔特性的情况下设定，以提高光的外部提取效率。详细地，红色(R)发光层51具有最大厚度，蓝色(B)发光层53具有最小厚度，并且绿色(G)发光层52具有中间厚度。
因此，为了通过溶液工艺实现红色(R)发光层51的大厚度，必须通过喷墨装置的喷嘴喷射溶液数次，从而导致工艺时间的增加。
另外，如果蓝色(B)发光层53具有由溶液工艺产生的小厚度，则难以实现蓝色(B)发光层53的外形的均匀性，这可能导致蓝色像素中可能产生暗点。
发明内容
本公开是鉴于上述问题而作出的，本公开的一个目的在于提供一种电致发光显示装置，其能够通过减少用于通过喷墨设备的喷嘴形成发光层的喷射溶液次数来缩短处理时间，并且能够通过实现发光层的均匀外形来克服与特定像素中的暗点相关的问题。
根据本公开的一个方面，可以通过提供一种电致发光显示装置来实现以上及其他目的，该电致发光显示装置包括：基板，设置在基板上并配置成限定第一发光区域和第二发光区域的堤部，设置在第一发光区域中的第一发光层，设置在第二发光区域中的第二发光层，设置在第一发光层下方的一个电极，以及设置在第二发光层下方的另一电极，其中，一个电极的与第一发光区域交叠的部分的厚度大于另一电极的与第二发光区域交叠的部分的厚度。
根据本公开的另一方面，提供了一种电致发光显示装置，其包括：基板，设置在基板上并配置成限定第一发光区域和第二发光区域的堤部，设置在第一发光区域中的第一发光层，以及设置在第二发光区域中的第二发光层，其中，第二发光区域包括第一子发光区域和第二子发光区域，第一子发光区域和第二子发光区域在堤部位于其间的情况下彼此分离，并且第二发光层包括设置在第一子发光区域中的第一子发光层和设置在第二子发光区域中的第二子发光层。
根据本公开的又一方面，提供了一种电致发光显示装置，其包括：基板，沿第一或第二方向布置在基板上的包括高电位(电力)线和低电位(电力)线的电位线，设置有多个薄膜晶体管并且位于基板上的高电位线和低电位线之间的多个电路器件列，设置在电位线和多个电路器件列上的堤部并且被配置为限定第一发光区域和第二发光区域的堤部，设置在第一发光区域中的第一发光层以及设置在第二发光区域中的第二发光层，其中，第一发光区域与多个电路器件列中的任意一个电路器件列交叠，并且第二发光区域与电位线以及多个电路器件列中的另一电路器件列交叠。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本公开的上述和其他目的、特征和其他优点，在附图中：
图1是示出相关技术的电致发光显示装置的截面图；
图2是示出根据本发明的一个实施方案的电致发光显示装置的截面图；
图3是示出根据本公开的另一实施方案的电致发光显示装置的截面图；
图4是示出根据本公开的另一实施方案的电致发光显示装置的平面图；
图5是沿图4的I-I的截面图；
图6是示出根据本公开的另一实施方案的电致发光显示装置的平面图；
图7是示出根据本公开的一个实施方案的电致发光显示装置的电路图；
图8和图9是示出根据本公开的各实施方案的电致发光显示装置的平面图，其示出了布置在图7的电路结构中的多个发光区域；
图10是示出根据本公开的一个实施方案的电致发光显示装置的平面图，其具有图7的电路结构；
图11是示出根据本公开的一个实施方案的布置在如图10所示的电致发光显示装置中的多个发光区域的平面图；
图12是示出根据本公开的另一实施方案的布置在如图10所示的电致发光显示装置中的多个发光区域的平面图；
图13是沿图11的A-B的截面图；
图14是沿图11的C-D的截面图；以及
图15是示出根据本公开的一个实施方案的具有显示区域和非显示区域的电致发光显示装置的平面图。
具体实施方式
本公开的优点和特征及其实现方法将通过以下的实施方案并参照附图来阐明。然而，可以以不同的形式实施本公开并且本公开不应当被理解为限于本文所阐述的实施方案。而是，这些实施方案被提供为使得本公开将是全面和完整的，并且将向本领域技术人员完全传递本公开的范围。此外，本公开仅由所要求的方案的范围限定。
在附图中公开的用于描述本公开的实施方案的形状、大小、比例、角度和数目仅仅是示例，并且因此，本公开不限于所示出的细节。相似的附图标记始终指代相似的元件。在下面的描述中，当确定相关已知的功能或配置的详细描述会不必要地模糊本公开的重点时，将省略该详细描述。
在本说明书中使用的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则可以存在另外的部分。单数形式的术语可以包括复数形式，除非有相反地说明。
在解释元件时，尽管没有明确的描述，元件被解释为包括误差区域。
在描述位置关系时，例如，当位置次序被描述为“在……上”、“在……上方”、“在……下方”和“在……旁边”时，可以包括非接触的情况，除非使用“刚好”或“直接”。如果提到第一元件位于第二元件“上”，并不意味着，第一元件在图中实质上位于第二元件的上方。相关对象的上部和下部可以根据该对象的取向而改变。因此，第一元件位于第二元件“上”的情况包括：在图中或者在实际配置中，第一元件位于第二元件“下方”的情况、以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“然后”以及“在……之前”时，可以包括不连续的情况，除非使用了“刚好”或“直接”。
应当理解，尽管在本文中术语“第一”、“第二”等可以用于描述各种要素，但这些要素不应受这些术语的限制。这些术语仅用于将一个要素与另一个要素区分。例如，在没有脱离本公开的范围的情况下，第一要素可以被称为第二要素，并且类似地，第二要素可以被称为第一要素。
术语“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应仅基于其中这些方向彼此垂直的几何关系而解释，并且可以意味着在本公开的组件可以被功能上操作的范围内这些方向具有更宽的方向性。
应该理解，术语“至少之一”包括与任意一项相关的所有组合。例如，“第一要素、第二要素和第三要素中的至少之一”可以包括选自第一要素、第二要素和第三要素的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素中的每个要素。
如本领域技术人员可以充分理解的，本公开的各个实施方案的特征可以部分地或全部地彼此耦合或组合，并且可以以各种方式彼此协作并在技术上被驱动。本公开的实施方案可以彼此独立地执行，或者可以以互相依赖的关系一起执行。
在下文中，将参照附图详细描述根据本公开的一个实施方案的电致发光显示装置。
图2是示出根据本公开的一个实施方案的电致发光显示装置的截面图。
如图2所示，根据本公开的一个实施方案的电致发光显示装置可包括基板100，电路器件层200，第一电极310、320和330，堤部400，发光层510、520和530，以及第二电极600。
第一基板100可以由玻璃或塑料材料形成，但不限于这些材料。第一基板100可以由透明材料或不透明材料形成。如果根据本公开的一个实施方案的电致发光显示装置是其中发射的光朝向上侧行进的顶部发光型，则第一基板100可以由不透明材料以及透明材料形成。
在基板100上形成有电路器件层200。
在电路器件层200中，针对每个像素设置包括各种信号线、薄膜晶体管和电容器的电路器件。信号线可以包括栅极线、数据线、电位线和参考线，并且薄膜晶体管可以包括开关薄膜晶体管、驱动薄膜晶体管和感测薄膜晶体管。
在电路器件层200上形成有第一电极310、320和330。
第一电极310、320和330分别与由每个像素提供的发光区域(E1、E2、E3)交叠。详细地，第一电极310、320和330可以包括：与具有红色(R)发光层510的第一发光区域(E1)交叠的第一电极310；与具有绿色(G)发光层520的第二发光区域(E2)交叠第一电极320；以及与具有蓝色(B)发光层530的第三发光区域(E3)交叠的第一电极330。
与第一发光区域(E1)交叠的第一电极310可以包括第一下层311、第一中间层312、第一上层313和第一覆盖层314。
第一下层311形成在电路器件层200上。第一下层311防止第一中间层312的下表面被腐蚀。因此，与第一中间层312相比，第一下层311由具有相对低的氧化度和相对高的耐腐蚀性的材料形成，并且可以包括例如透明导电材料例如铟锡氧化物(ITO)，但不限于此材料。
第一上层313形成在第一中间层312上。第一上层313防止第一中间层312的上表面被腐蚀。因此，与第一中间层312相比，第一上层313由具有相对低的氧化度和相对高的耐腐蚀性的材料形成，并且可以包括例如透明导电材料，例如，铟锡氧化物(ITO)，但不限于这种材料。
第一中间层312形成在第一下层311与第一上层313之间。第一中间层312由反射材料形成，由此第一电极310用作反射电极。因此，根据本公开的电致发光显示装置可以实施为顶部发光型。此外，第一中间层312可以由与第一下层311和第一上层313的电阻相比具有较低电阻的金属材料形成。第一中间层312可以由银(Ag)形成，但是不限于此材料。为了减小第一电极310的总电阻，第一中间层312的厚度与第一下层311的厚度和第一上层313的厚度相比较大。
第一覆盖层314形成在第一上层313的整个上表面上。第一覆盖层314可以沿第一上层313的侧表面、第一中间层312的侧表面和第一下层311的侧表面延伸到电路器件层200的上表面。
第一覆盖层314防止第一中间层的侧表面被腐蚀。因此，与第一中间层312相比，第一覆盖层314由具有相对低的氧化度和相对高的耐腐蚀性的材料形成，并且可以包括例如透明导电材料，例如，铟锡氧化物(ITO)，但不限于此材料。
设置在第一发光区域(E1)中的第一发光层510的厚度可以通过第一覆盖层314减小，这将在下面详细描述。
在顶部发光型的情况下，可以通过从发光层510、520和530发射的光透射通过第二电极600来显示图像，或者通过从第二电极600发射的光的部分反射、光从第一电极310、320和330的再反射、以及光透射通过第二电极600的顺序过程来显示图像。在这种情况下，如果第一电极310、320和330与第二电极600之间的距离变为从第一发光层510、第二发光层520和第三发光层530发射的光的半波长(λ/2)的整数倍，光被相长干涉放大，因此，通过光的反射和再反射过程连续增加放大光，可以提高光的外部提取效率。该特性可以称为微腔特性。因此，考虑到微腔特性，用于发射对应于长波长的红(R)光的第一发光层510的厚度相对大于用于发射对应于中间波长的绿(G)光的第二发光层520的厚度和用于发射对应于短波长的蓝(B)光的第三发光层530厚度。
可以通过第一电极310和第二电极600之间的光的反射和再反射来获得微腔特性。更详细地，可以通过光在如下区域中的反射和再反射来获得微腔特性：在第一中间层312的上表面与第二电极600的下表面之间的区域中，即，在第一电极310的其中产生了光的反射的预定部分中。在这种情况下，根据本公开的一个实施方案，第一覆盖层314形成在第一中间层312与第一发光层510之间。如果第一发光层510的厚度减小，第一覆盖层314的厚度增加，则可以增加第一中间层312的上表面与第二电极600的下表面之间的对应于产生反射和再反射的部分的距离。根据本公开的一个实施方案，代替增加第一发光层510的厚度，增加第一覆盖层314的厚度使得根据微腔特性可以调整第一中间层312的上表面与第二电极600的下表面之间的距离。因此，第一覆盖层314的厚度大于第一下层311的厚度和第一上层313的厚度。然而，考虑到电阻特性，第一中间层312的厚度可以相对大于第一覆盖层314的厚度。
因此，根据本公开的一个实施方案，可以减小第一发光层510的厚度。因此，当通过溶液工艺形成第一发光层510时，可以减少通过使用喷墨喷嘴喷射溶液的次数，从而减少加工/制造时间。
与第二发光区域(E2)交叠的第一电极320可以包括第二下层321、第二中间层322、第二上层323和第二覆盖层324。构成与第二发光区域(E2)交叠的第一电极320的第二下层321、第二中间层322、第二上层323和第二覆盖层324可以在结构上等同于构成与上述第一发光区域(E1)交叠的第一电极310的第一下层311、第一中间层312、第一上层313和第一覆盖层314。因此，随着在第二发光区域(E2)中第二覆盖层324的厚度的增加，可以减小第二发光层520的厚度。因此，当通过溶液工艺形成第二发光层520时，可以减少通过使用喷墨喷嘴喷射溶液的次数，从而减少加工/制造时间。
与第三发光区域(E3)交叠的第一电极330可以包括第三下层331、第三中间层332、第三上层333和第三覆盖层334。构成与第三发光区域(E3)交叠的第一电极330的第三下层331、第三中间层332和第三上层333可以在结构上等同于构成与上述第一发光区域(E1)交叠的第一电极310的第一下层311、第一中间层312和第一上层313。然而，包括在与第三发光区域(E3)交叠的第一电极330中的第三覆盖层334的结构不同于包括在与第一发光区域(E1)交叠的第一电极310中的第一覆盖层314的结构。
当第三发光区域(E3)发射具有短波长的蓝(B)光时，考虑到微腔特性，第三中间层332的上表面与第二电极600的下表面之间对应于用于反射和再反射的部分的距离必须相对减少。因此，如果在第三上层333的整个上表面上形成有第三覆盖层334时，则在第三中间层332的上表面与第二电极600的下表面之间的距离增加，从而难以获得微腔特性。同时，即使在第三上层333的整个上表面上形成有第三覆盖层334，也可以通过减小第三发光层530的厚度来实现微腔特性。在这种情况下，第三发光层530太薄而不能获得期望外形，或者可能在第三发光区域(E3)的未形成第三发光层530的预定部分中产生暗点。为了克服该问题，第三覆盖层334不与第三发光区域(E3)交叠。然而，第三覆盖层334从第三上层333的上边缘沿第三上层333的侧表面、第三中间层332的侧表面和第三下层331的侧表面延伸到电路器件层200的上表面，使得可以防止第三中间层332的侧表面被腐蚀。
因此，第一覆盖层314与第一发光层510的下表面接触，第二覆盖层324与第二发光层520的下表面接触，并且第三覆盖层334不与第三发光层530的下表面接触。因此，第一电极310的与第一发光区域(E1)交叠的中心部分的厚度，即，第一电极310的对应于与第一发光层510的下表面接触的区域的中心部分的厚度等于第一电极320的与第二发光区域(E2)交叠的中心部分的厚度，即，第一电极320的对应于与第二发光层520的下表面接触的区域的中心部分的厚度。然而，第一电极310的与第一发光区域(E1)交叠的中心部分的厚度，即，第一电极310的对应于与第一发光层510的下表面接触的区域的中心部分的厚度大于第一电极330的与第三发光区域(E3)交叠的中心部分的厚度，即，第一电极330的对应于与第三发光区域530的下表面接触的区域的中心部分的厚度。然而，第一电极310的与第一发光区域(E1)不交叠的边缘部分的厚度，即，第一电极310的对应于与堤部400接触而与第一发光层510的下表面不接触的区域的边缘部分的厚度等于第一电极320的与第二发光区域(E2)不交叠的边缘部分的厚度，即，第一电极320的对应于与堤部400接触而与第二发光层520的下表面不接触的区域的边缘部分的厚度。此外，第一电极310的与第一发光区域(E1)不交叠的边缘部分的厚度，即，第一电极310的对应于与堤部400接触而与第一发光层510的下表面不接触的区域的边缘部分的厚度等于第一电极330的与第三发光区域(E3)不交叠的边缘部分的厚度，即，第一电极330的对应于与堤部400接触而与第三发光层530的下表面不接触的区域的边缘部分的厚度。
在电路器件层200上形成有堤部400，并且堤部400被配置成覆盖第一电极310、320和330的边缘。因此，相邻的第一电极310、320和330可以通过堤部400彼此绝缘。
堤部400以矩阵配置形成，从而限定了多个发光区域(E1、E2、E3)。也就是说，堤部400形成在第一发光区域(E1)、第二发光区域(E2)和第三发光区域(E3)中的每一个之间的边界区域中。因此，未形成堤部400的区域成为发光区域(E1、E2、E3)，并且第一电极310、320和330的上表面的未被堤部400覆盖的预定部分与发光区域(E1、E2、E3)交叠，然后露出于发光区域(E1、E2、E3)。详细地，第一覆盖层314的上表面的预定部分暴露在第一发光区域(E1)中，第二覆盖层324的上表面的预定部分暴露在第二发光区域(E2)中，并且第三上层333的上表面的预定部分暴露在第三发光区域(E3)中。
堤部400可以由亲水的有机绝缘材料形成。在这种情况下，发光层510、520和530平滑地扩散到堤部400的侧表面，使得发光层510、520和530均匀地形成在每个发光区域(E1、E2、E3)中。同时，如果堤部400的整个区域具有亲水性，则在任何一个发光区域(E1、E2、E3)中形成的发光层510、520和530在堤部400的上表面上方溢出到相邻的发光区域(E1、E2、E3)，由此形成在任何一个发光区域(E1、E2、E3)中的发光层510、520和530可以与形成在相邻发光区域(E1、E2、E3)中的发光层510、520和530混合在一起。因此，堤部400的上表面具有疏水性，以便优选地防止相邻发光层510、520和530的混合。为此，可以通过涂覆具有亲水性的有机绝缘材料和诸如氟的疏水材料的混合溶液并且通过使用光刻工艺对涂覆的混合物溶液进行图案化来获得堤部400。响应于在光刻工艺中照射的光，诸如氟的疏水材料可以移动到堤部400的上部，由此堤部400的上部可以具有疏水性，并且堤部400的其余部分可具有亲水性。在这种情况下，堤部400的上表面具有疏水性，使得可以在一定程度上减少相邻发光层510、520和530在堤部400的上表面中的扩散，从而减少了与相邻发光层510、520和530的混合有关的问题。
发光层510、520和530可以包括：用于在第一发光区域(E1)中发射红(R)光的第一发光层510；用于在第二发光区域(E2)中发射绿(G)光的第二发光层520；以及用于在第三发光区域(E3)中发射蓝(B)光的第三发光层530。
第一发光层510形成为与第一覆盖层314的上表面接触，第二发光层520形成为与第二覆盖层324的上表面接触，第三发光层530形成为与第三上层333的上表面接触。
第一发光层510具有第一厚度(t1)，第二发光层520具有第二厚度(t2)，第三发光层530具有第三厚度(t3)。在本公开中，发光层510、520和530的厚度(t1、t2、t3)表示每个发光区域(E1、E2、E3)的中心的厚度。
考虑到微腔特性，第一厚度(t1)可以大于第二厚度(t2)，第二厚度(t2)可以大于第三厚度(t3)。
同时，如上所述，具有大厚度的第一覆盖层314和具有大厚度的第二覆盖层324分别形成在第一发光区域(E1)和第二发光区域(E2)中，并且分别与发光区域(E1、E2)交叠，由此与现有技术相比，第一发光层510的第一厚度(t1)和第二发光层520的第二厚度(t2)可以相对减小。然而，在第三发光区域(E3)的情况下，第三覆盖层334不与第三发光区域(E3)交叠，由此第三发光层530的第三厚度(t3)与相关技术相比不会减小。在这种情况下，第三发光层530的第三厚度(t3)可以大于第二发光层520的第二厚度(t2)。即使在这种情况下，第一覆盖层314的厚度的增加也存在限制。因此，可能难以提供具有小于第三发光层530的第三厚度(t3)的第一厚度(t1)的第一发光层510。因此，第三发光层530的第三厚度(t3)可以大于第二发光层520的第二厚度(t2)，并且可以小于第一发光层510的第一厚度(t1)。
每个发光层510、520和530可以包括空穴注入层(HIL)、空穴传输层(HTL)、发光材料层(EML)、电子传输层(ETL)和电子注入层(EIL)中的至少一个有机层。
在这种情况下，第一发光层510的发光材料层(EML)的厚度大于第二发光层520的发光材料层(EML)的厚度，以及第二发光层520的发光材料层(EML)的厚度大于第三发光层530的发光材料层(EML)的厚度。同时，空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的每一者的厚度在每个发光层510、520和530中可以发生各种改变。
例如，如上所述，如果第一发光层510的第一厚度(t1)大于第二发光层520的第二厚度(t2)，而第二发光层520的第二厚度(t2)大于第三发光层530的第三厚度(t3)，则构成第一发光层510的空穴注入层(HIL)和空穴传输层(HTL)中的每一者的厚度均大于构成第二发光层520的空穴注入层(HIL)和空穴传输层(HTL)中的每一者的厚度，以及构成第二发光层520的空穴注入层(HIL)和空穴传输层(HTL)中的每一者的厚度可以大于构成第三发光层530的空穴注入层(HIL)和空穴传输层(HTL)中的每一者的厚度。
此外，如上所述，如果第三发光层530的第三厚度(t3)大于第二发光层520的第二厚度(t2)，则第三发光层530的空穴注入层(HIL)的厚度可以大于第二发光层520的空穴注入层(HIL)的厚度。然而，第三发光层530的空穴传输层(HTL)的厚度可以小于第二发光层520的空穴传输层(HTL)的厚度。
每个发光层510、520和530中的发光强烈地依赖于空穴传输层(HTL)和发光材料层(EML)，但不强烈依赖于空穴注入层(HIL)。因此，在第三发光层530的空穴注入层(HIL)的厚度与第二发光层520的空穴注入层(HIL)的厚度之间的差大于通过将第三发光层530的空穴传输层(HTL)的厚度和第三发光层530的发光材料层(EML)的厚度相加而获得的总值与通过将第二发光层520的空穴传输层(HTL)的厚度和第二发光层520的发光材料层(EML)的厚度相加而获得的总值之间的差的情况下，第三发光层530的第三厚度(t3)大于第二发光层520的第二厚度(t2)。
同时，即使第三发光层530的第三厚度(t3)小于第一发光层510的第一厚度(t1)，第三发光层的空穴注入层(HIL)的厚度也可以大于第一发光层510的空穴注入层(HIL)的厚度。此外，空穴传输层(HTL)在所有发光层510、520和530中可以具有相同的厚度。
电子传输层(ETL)在所有发光层510、520和530中可以具有相同的厚度，并且电子注入层(EIL)在所有发光层510、520和530中可以具有相同的厚度。电子传输层(ETL)和电子注入层(EIL)可以通过沉积工艺而不是溶液工艺形成。在这种情况下，可以在不使用用于覆盖堤部400的掩模的情况下沉积电子传输层(ETL)和电子注入层(EIL)，由此电子传输层(ETL)和电子注入层(EIL)可以形成在堤部400的上表面上。
各个发光层510、520和530可以在没有掩模的情况下通过喷墨工艺形成在相应的发光区域(E1、E2、E3)上。在这种情况下，在干燥用于形成发光层510、520和530的溶液的干燥过程之后，发光层510、520和530的在发光区域(E1、E2、E3)的中心的上端的高度低于发光层510、520和530的在发光区域(E1、E2、E3)边缘处的(更具体地在发光区域(E1、E2、E3)的与堤部400相邻的边缘处的)上端的高度。厚度或高度(t1、t2、t3)可以是在发光区域(E1、E2、E3)中心的在第一电极(310、320、330)与第二电极(600)之间的垂直距离。换句话说，厚度或高度(t1、t2、t3)可以是在发光区域(E1、E2、E3)中第一电极(310、320、330)与第二电极(600)之间的最短垂直距离。厚度或高度(t4)可以是在发光区域(E1、E2、E3)一侧的在第一电极(310、320、330)与第二电极(600)之间的垂直距离。换句话说，厚度或高度(t4)可以是在发光区域(E1、E2、E3)中第一电极(310、320、330)与第二电极(600)之间的最长垂直距离。贯穿本公开，术语厚度、高度和距离可以互换使用。如图所示，随着发光层510、520和530的高度从发光区域(E1、E2、E3)的与堤部400接触的端部到发光区域(E1、E2、E3)的中心逐渐降低，可以实现逐渐降低的外形形状。因此，形成在发光层510、520和530上的第二电极600的一部分可以具有对应于发光层510、520和530的外形的外形。
第二电极600形成在每个发光层510、520和530上。第二电极600可以用作电致发光显示装置的阴极。由于第二电极600形成在堤部400以及发光层510、520和530上，所以第二电极600形成在多个像素中，并且还形成在多个像素中的每个像素之间的边界区域中。因此，第二电极600可以用作用于向多个像素施加公共电压的公共电极。如果根据本公开的一个实施方案的电致发光显示装置形成为顶部发光型，则第二电极600可以由透明导电材料形成以使从发光层510、520和530发射的光向上行进，或者可以形成为具有小的厚度以便提高透射率。
尽管未详细示出，但是可以在第二电极600上另外形成封装层。封装层防止外部水分渗透到发光层510、520和530中。封装层可以由无机绝缘材料形成，或者可以形成在通过交替沉积无机绝缘材料和有机绝缘材料而获得的沉积结构中，但不限于这些结构。
图3是示出根据本公开的另一实施方案的电致发光显示装置的截面图。除了堤部400的不同结构之外，图3的电致发光显示装置的结构与图2的电致发光显示装置相同，因此，在整个附图中相同的附图标记将用于指示相同的部件。在下文中，如下将仅详细描述不同的结构。
参见图3，堤部400包括第一堤部410和第二堤部420。
第一堤部410覆盖第一电极310、320、330的一端，并且第一堤部410形成在电路器件层200上。第一堤部410的厚度相对小于第二堤部420的厚度，并且第一堤部410的宽度相对大于第二堤部420的宽度。以如上所述的相同的方式，具有上述结构的第一堤部410具有亲水性。具有亲水性的第一堤部410可以由诸如氧化硅的无机绝缘材料形成。因此，当通过溶液工艺形成发光层510、520和530时，用于形成发光层510、520和530的溶液可以容易地在第一堤部410上铺展。
第二堤部420形成在第一堤部410上。第二堤部420的宽度小于第一堤部410的宽度。可以通过涂覆具有亲水性的有机绝缘材料和诸如含氟物质的疏水材料的混合溶液并且通过使用光刻工艺对涂覆的混合物溶液进行图案化来获得第二堤部420。响应于在光刻工艺中照射的光，诸如含氟物质的疏水材料可以移动到第二堤部420的上部，由此第二堤部420的上部可以具有疏水性，并且第二堤部420的其余部分可具有亲水性。也就是说，第二堤部420的与第一堤部410接触的下部具有亲水性，第二堤部420的上部具有疏水性，但是第二堤部420不限于该结构。例如，第二堤部420的整个部分可以具有疏水性。
这里，由于第一堤部410具有亲水性并且第二堤部420的下部具有亲水性，因此可以改善用于形成发光层510、520和530的溶液的铺展性。由于第一堤部410与第二堤部420相比具有相对较小的厚度和相对较大的宽度，因此可以通过第一堤部410和第二堤部420的组合来制备亲水性的2步结构，由此，用于形成发光层510、520和530的溶液可以容易地铺展到发光区域(E1、E2、E3)的左端和右端。
此外，具有疏水性的第二堤部420的上部防止用于形成相应的发光层510、520和530的溶液铺展到另一相邻的发光区域(E1、E2、E3)，从而可以防止相应的发光层510、520和530与另一相邻发光区域(E1、E2、E3)的发光层混合。
图4是示出根据本公开的另一实施方案的电致发光显示装置的平面图。
如图4所示，根据本发明另一实施方案的电致发光显示装置可包括基板100，第一电极310、320和330，堤部400，第一发光层510，第二发光层520和第三发光层531和532。
可以在每个像素上对多个第一电极310、320和330进行图案化。多个第一电极310、320和330可以包括：与第一发光区域(E1)交叠的第一电极310；与第二发光区域(E2)交叠的第一电极320；以及与第三发光层(E31、E32)交叠的第一电极330。
与第一发光区域(E1)交叠的第一电极310与第一发光区域(E1)相比具有相对大的面积，并且与第一发光区域(E1)交叠的第一电极310可以形成为对应于第一发光区域(E1)的形状。与第二发光区域(E2)交叠的第一电极320与第二发光区域(E2)相比具有相对大的面积，并且与第二发光区域(E2)交叠的第一电极320可以形成为对应于第二发光区域(E2)的形状。
与第三发光区域(E3)交叠的第一电极330与第三发光区域(E31、E32)相比具有相对大的面积。与第三发光区域(E31、E32)交叠的第一电极330也可以与使包括在第三发光区域(E31、E32)中的第一子发光区域(E31)和第二子发光区域(E32)分隔开的区域交叠。
堤部400在基板100上以矩阵配置形成，从而限定多个发光区域(E1、E2、E31、E32)。堤部400形成在第一发光区域(E1)、第二发光区域(E2)和第三发光区域(E31、E32)中的每一个之间的边界区域中。另外，堤部400形成在使包括在第三发光区域(E31、E32)中的第一子发光区域(E31)和第二子发光区域(E32)的分隔开的区域中，从而通过使用堤部400来限定多个子发光区域(E31、E32)。
第一发光区域(E1)沿第一方向的宽度(W1)小于第二发光区域(E2)沿第一方向的宽度(W2)，以及第二发光区域(E2)沿第一方向的宽度(W2)可以小于通过将第三发光区域(E31、E32)中的第一子发光区域(E31)沿第一方向的宽度(W31)和第三发光区域(E31、E32)中的第二子发光区域(E32)沿第一方向上的宽度(W32)相加而获得的总值。宽度(W1、W2、W31、W32)对应于每个发光区域(E1、E2、E31、E32)的短轴方向上的宽度。
具有绿色(G)发光层的第二发光层520的效率低于具有红色(R)发光层的第一发光层510的效率。为了与第一发光区域(E1)相比实现第二发光区域(E2)的相对大的尺寸，第二发光区域(E2)沿第一方向的宽度(W2)大于第一发光区域(E1)沿第一方向的宽度(W1)。此外，具有蓝色(B)发光层的第三发光层530的效率低于具有绿色(G)发光层的第二发光层520的效率。因此，为了与第二发光区域(E2)相比实现第三发光区域(E31、E32)的相对大的尺寸，通过将第三发光区域(E31、E32)中的第一子发光区域(E31)沿第一方向上的宽度(W31)和第三发光区域(E31、E32)中的第二子发光区域(E32)沿第一方向的宽度(W32)相加而获得的总值大于第二发光区域(E2)沿第一方向的宽度(W2)。
在这种情况下，第三发光区域(E31、E32)中的第一子发光区域(E31)沿第一方向的宽度(W31)和第三发光区域(E31、E32)中的第二子发光区域(E32)沿第一方向的宽度(W32)的值相同有利于在第三发光层531和532中的第一子发光层531和第二子发光层532两者中提供相同的外形。
第一发光层510形成在由堤部400限定的第一发光区域(E1)中，并且被配置为发射红(R)光。第二发光层520形成在由堤部400限定的第二发光区域(E2)中，并且被配置为发射绿(G)光。
第三发光层531和532形成在由堤部400限定的第三发光区域(E31、E32)中。详细地，第三发光层531和532中的第一子发光层531形成在第三发光区域(E31、E32)中的第一子发光区域(E31)中，并且第三发光层531和532中的第二子发光层532形成在第三发光区域(E31、E32)中的第二子发光区域(E32)中。因为第一子发光区域(E31)和第二子发光区域(E32)彼此分隔开，所以第一子发光层531和第二子发光层532可以彼此分隔开。第一子发光层531和第二子发光层532被配置为发出相同颜色的光，例如蓝(B)光。此外，第一子发光层531和第二子发光层532被配置为根据由设置在第一子发光层531和第二子发光层532下方的第一电极330以及设置在第一子发光层531和第二子发光层532上方的第二电极600形成的电场而同时发射光。即，包括在第三发光层531和532中的第一子发光层531和第二子发光层532被配置为通过驱动相同的电路器件而同时发射光。
根据本公开的另一实施方案，具有蓝色(B)发光层的第三发光层531和532由彼此分隔开的第一子发光层531和第二子发光层532形成，因此可以实现第三发光层531和532的均匀外形，从而克服与第三发光区域(E31、E32)中的暗点相关的问题。如上所述，蓝色发光层的厚度小于红色发光层的厚度，并且蓝色发光层的面积大于红色发光层的面积。因此，如果提供具有相对大的面积和相对小的厚度的蓝色发光层，则蓝色发光层的外形可能不均匀。为了克服该问题，根据本公开的另一实施方案，具有蓝色(B)发光层的第三发光层531和532设置有彼此分隔开的第一子发光层531和第二子发光层532，使得可以减小第一子发光层531和第二子发光层532中的每一个的面积。因此，当通过溶液工艺形成第一子发光层531和第二子发光层532时，可以在第一子发光层531和第二子发光层532中的每一个中实现均匀的外形。
图5是沿图4中的I-I的截面图。
如图5所示，在基板100上形成有电路器件层200，并且在电路器件层200上形成有第一电极330。第一电极330包括第三下层331、第三中间层332、第三上层333和第三覆盖层334，如上所述。
在电路器件层200上形成有堤部400，并且堤部400被配置为覆盖第一电极330的边缘。堤部400附加地形成在第一子发光区域(E31)与第二子发光区域(E32)之间，由此，第一子发光区域(E31)和第二子发光区域(E32)通过堤部400彼此分隔开。因此，第一电极330的未被堤部400覆盖的第一部分330a露出于第一子发光区域(E31)，第一电极330的未被堤部400覆盖的第二部分330b露出于第二子发光区域(E32)。第一电极330的未被堤部400覆盖而暴露的第一部分330a和第一电极330的未被堤部400覆盖而暴露的第二部分330b在堤部400置于第一部分330a与第二部分330b之间的情况下彼此分隔开。
堤部400的用于覆盖第一电极330的边缘的预定部分与第三覆盖层334接触，并且堤部400的附加地设置在第一子发光区域(E31)与第二子发光区域(E32)之间的预定部分与第三上层333接触。
第一子发光层531形成在第一子发光区域(E31)中，第二子发光层532形成在第二子发光区域(E32)中。第一子发光层531和第二子发光层532形成在一个第一电极330上，由此第一子发光层531和第二子发光层532被配置为同时发光。
第二电极600形成在第一子发光层531和第二子发光层532的上表面以及堤部400的上表面上。
图6是示出根据本公开的另一实施方案的电致发光显示装置的平面图。除了第三发光区域(E31、E32)和第三发光层531和532的不同结构之外，图6的电致发光显示装置的结构与图4的电致发光显示装置相同。因此，下面仅详细描述不同的结构。
在以上对图4的描述中，第三发光区域(E31、E32)和第三发光层531和532沿水平方向(对应于第一方向)彼此分隔开。也就是说，沿第三发光区域(E31、E32)和第三发光层531和532的长轴方向形成在堤部400的在第一子发光区域(E31)与第二子发光区域(E32)之间以及在第一子发光层531与第二子发光层532之间形成的一部分。
同时，在图6的情况下，第三发光区域(E31、E32)和第三发光层531和532中的每一者在垂直方向上彼此分隔开。也就是说，沿第三发光区域(E31、E32)和第三发光层531和532的短轴方向形成在堤部400的在第一子发光区域(E31)与第二子发光区域(E32)之间以及在第一子发光层531与第二子发光层532之间形成的一部分。因此，第一子发光层531沿第一方向的宽度(W3)与第二子发光层532沿第一方向的宽度(W3)相同，并且宽度(W3)大于第一发光层510沿第一方向的宽度(W1)和第二发光层520沿第一方向的宽度(W2)。
图7是示出了根据本公开的一个实施方案的电致发光显示装置的电路图。图8和图9是示出了根据本公开的各实施方案的电致发光显示装置的平面图，其示出了以图7的电路结构中布置的多个发光区域。
如图7所示，根据本公开的一个实施方案的电致发光显示装置包括栅极线(GL)、感测控制线(SCL)、高电位线(VDD)、低电位线(VSS)，数据线(DL1、DL2、DL3、DL4、DL5、DL6)、参考线(Ref1、Ref2)、开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)、电容器(C)和有机发光器件(OLED)。
栅极线(GL)沿水平方向布置。栅极线(GL)将栅极信号提供给每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的开关薄膜晶体管(T1)的栅极端子。
感测控制线(SCL)与栅极线(GL)以预定间隔设置，并且沿水平方向布置同时与栅极线(GL)平行。感测控制线(SCL)将感测控制信号提供给每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的感测薄膜晶体管(T3)的栅极端子。
高电位线(VDD)沿垂直方向布置同时垂直于栅极线(GL)和感测控制线(SCL)。高电位线(VDD)向每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的驱动薄膜晶体管(T2)的漏极端子提供高电位。
根据本公开的一个实施方案，一个高电位线(VDD)同时向六个电路器件列(C1、C2、C3、C4、C5、C6)中的每一者中设置的驱动薄膜晶体管(T2)的漏极端子提供高电位。因此，设置有第一连接线(CL、CL1)以将一个高电位线(VDD)与每个驱动薄膜晶体管(T2)的漏极端子连接。第一连接线(CL、CL1)依次经由第一至第三电路器件列(C1、C2、C3)、低电位线(VSS)以及第四和第五电路器件列(C4、C5)沿水平方向从一个高电位线(VDD)延伸至第六电路器件列(C6)。因此，第一连接(CL、CL1)与高电位线(VDD)连接，并且还与每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的驱动薄膜晶体管(T2)的漏极端子连接。
低电位线(VSS)沿垂直方向布置同时与高电位线(VDD)平行。低电位线(VSS)向有机发光器件(OLED)的阴极提供低电位。由于阴极形成在基板的整个表面上，因此不需要将低电位线(VSS)与各个有机发光器件(OLED)的阴极连接的连接线例如前述第一连接线(CL、CL1)。详细地，形成在基板的整个表面上的阴极经由预定接触孔与低电位线(VSS)连接。因此，提供从各个有机发光器件(OLED)延伸至低电位线(VSS)的线(其示出在附图中)仅示出有机发光器件(OLED)的阴极与低电位线(VSS)之间的电连接。实际上，不需要从各个有机发光器件(OLED)延伸至低电位线(VSS)的线。
高电位线(VSS)的左右宽度和低电位线(VSS)的左右宽度大于数据线(DL1、DL2、DL3、DL4、DL5、DL6)的左右宽度。高电位线(VDD)和低电位线(VSS)可以通过以下周期性地形成：每个周期与多个像素对应而不是由每个单独的像素形成。如果通过多个像素的每个周期周期性地形成高电位线(VDD)和低电位线(VSS)，则高电位线(VDD)的左右宽度和低电位线(VSS)的左右宽度中的每一个大于由每个单独的像素形成的数据线(DL1、DL2、DL3、DL4、DL5、DL6)的左右宽度，以实现稳定的电力供应。高电位线(VDD)、低电位线(VSS)和数据线(DL1、DL2、DL3、DL4、DL5、DL6)中的每一个的左右宽度表示与高电位线(VDD)、低电位线(VSS)和数据线(DL1、DL2、DL3、DL4、DL5、DL6)中的每一个的长度方向垂直的方向上的宽度。
数据线(DL1、DL2、DL3、DL4、DL5、DL6)沿垂直方向布置。数据线(DL1、DL2、DL3、DL4、DL5、DL6)形成在高电位线(VDD)和低电位线(VSS)之间。
数据线(DL1、DL2、DL3、DL4、DL5、DL6)可以包括第一数据线(DL1)、第二数据线(DL2)、第三数据线(DL3)、第四数据线(DL4)、第五数据线(DL5)和/或第六数据线(DL6)。
第一数据线(DL1)在其左侧具有高电位线(VDD)，并且在其右侧还具有第二数据线(DL2)。在这种情况下，第一数据线(DL1)和高电位线(VDD)彼此以预定间隔设置。然而，第一数据线(DL1)和第二数据线(DL2)彼此相邻地布置。详细地，在第一数据线(DL1)和高电位线(VDD)之间形成有具有诸如开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)和电容器(C)的电路器件的第一电路器件列(C1)。然而，在第一数据线(DL1)和第二数据线(DL2)之间不形成具有上述电路器件的电路器件列(C1、C2、C3)。在本公开中，如果与另一条线相邻地设置任何一条线，则表示在它们之间没有电路器件形成。
第二数据线(DL2)与位于其左侧的第一数据线(DL1)相邻地设置，并且第二数据线(DL2)与位于其右侧的第一参考线(Ref1)在第二电路器件列(C2)位于其间的情况下以预定间隔设置。第三数据线(DL3)与位于其左侧的第一参考线(Ref1)在第三电路器件列(C3)位于其间的情况下以预定间隔设置，并且第三数据线(DL3)与位于其右侧的低电位线(VSS)相邻地设置。第四数据线(DL4)与位于其左侧的低电位线(VSS)在第四电路器件列(C4)位于其间的情况下以预定间隔设置，并且第四数据线(DL4)与位于其右侧的第五数据线(DL5)相邻地设置。第五数据线(DL5)与位于其左侧的第四数据线(DL4)相邻地设置，并且与第二参考线(Ref2)在第五电路器件列(C5)位于其间的情况下以预定间隔设置。第六数据线(DL6)与从位于其左侧的第二参考线(Ref2)在第六电路器件列(C6)位于其间的情况下以预定间隔设置，并且第六数据线(DL6)与位于其右侧的另一高电位线(VDD)以预定间隔设置。
至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)可以沿第一或第二方向延伸，所述至少一条数据线布置在第一发光区域(E1)和第二发光区域(E2)之间，其中堤部(400)的一部分沿第一或第二方向在第一发光区域和第二发光区域之间延伸，堤部(400)的该部分与至少一条数据线交叠。
至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)可以沿第一或第二方向延伸，所述至少一条数据线布置在第一发光区域(E1)和第二发光区域之间(E2)，其中第二堤部(420)的一部分沿第一或第二方向在第一发光区域和第二发光区域之间延伸，第二堤部(420)的该部分与至少一条数据线交叠。
数据线(DL1、DL2、DL3、DL4、DL5、DL6)将数据电压提供给每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的开关薄膜晶体管(T1)的源极端子。
参考线(Ref1、Ref2)沿垂直方向布置在高电位线(VDD)和低电位线(VSS)之间。参考线(Ref1、Ref2)可以包括第一参考线(Ref1)和/或第二参考线(Ref2)。
第一参考线(Ref1)与位于其左侧的第二数据线(DL2)在第二电路器件列(C2)位于其间的情况下以预定间隔设置，并且第一参考线(Ref1)与位于其右侧的第三数据线(DL3)在第三电路器件列(C3)位于其间的情况下以预定间隔设置。
第二参考线(Ref2)与位于其左侧的第五数据线(DL5)在第五电路器件列(C5)位于其间的情况下以预定间隔设置，并且第二参考线(Ref2)与位于其右侧的第六数据线(DL6)在第六电路器件列(C6)位于其间的情况下以预定间隔设置。
参考线(Ref1、Ref2)与每个电路器件列(C1、C2、C3、C4、C5、C6)中设置的感测薄膜晶体管(T3)的漏极端子连接。
根据本公开的一个实施方案，第一参考线(Ref1)与三个电路器件列(C1、C2、C3)中的每一者中设置的感测薄膜晶体管(T3)的漏极端子连接。因此，形成有第二连接线(CL2)以将第一参考线(Ref1)与每个感测薄膜晶体管(T3)的漏极端子连接。第二连接线(CL2)经由第二电路器件列(C2)相对于第一参考线(Ref1)沿向左方向延伸至第一电路器件列(C1)，并且还沿向右方向延伸至第三电路器件列(C3)。因此，第二连接线(CL2)与第一参考线(Ref1)连接，并且还与每个电路器件列(C1、C2、C3)中设置的感测薄膜晶体管(T3)的漏极端子连接。
类似地，第二参考线(Ref2)与三个电路器件列(C4、C5、C6)中的每一列中设置的感测薄膜晶体管(T3)的漏极端子连接。因此，形成有第三连接线(CL3)以将第二参考线(Ref2)与每个感测薄膜晶体管(T3)的漏极端子连接。第三连接线(CL3)经由第五电路器件列(C5)相对于第二参考线(Ref2)沿向左方向延伸至第四电路器件列(C4)，并且还沿向右方向延伸至第六电路器件列(C6)。因此，第三连接线(CL3)与第二参考线(Ref2)连接，并且还与每个电路器件列(C4、C5、C6)中设置的感测薄膜晶体管(T3)的漏极端子连接。
在每个电路器件列(C1、C2、C3、C4、C5、C6)中设置有开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)和电容器(C)。
当根据提供给栅极线(GL)的栅极信号切换开关薄膜晶体管(T1)时，通过使用开关薄膜晶体管将从数据线(D1、D2、D3、D4、D5、D6)提供的数据电压提供给驱动薄膜晶体管(T2)。
当根据从开关薄膜晶体管(T1)提供的数据电压切换驱动薄膜晶体管(T2)时，通过从高电位线(VDD)提供的电力生成数据电流，并且所生成的数据电流被提供给有机发光器件(OLED)。
感测薄膜晶体管(T3)感测驱动薄膜晶体管(T2)的阈值电压偏差，阈值电压偏差导致图像质量的劣化。可以针对感测模式感测阈值电压偏差。感测薄膜晶体管(T3)响应于从感测控制线(SCL)提供的感测控制信号将驱动薄膜晶体管(T2)的电压提供给参考线(Ref1、Ref2)。
电容器(C)将提供给驱动薄膜晶体管(T2)的数据电压维持一个帧周期。电容器(C)与驱动薄膜晶体管(T2)的栅极端子和源极端子中的每一个连接。
有机发光器件(OLED)根据从驱动薄膜晶体管(T2)提供的数据电流发射预定量的光。有机发光器件(OLED)包括阳极、阴极以及设置在阳极与阴极之间的发光层。有机发光器件(OLED)的阳极与驱动薄膜晶体管(T2)的源极端子连接，并且有机发光器件(OLED)的阴极与低电位线(VSS)连接。
第一电路器件列(C1)的结构可以与第四电路器件列(C4)的结构相同。也就是说，第一电路器件列(C1)中包括的薄膜晶体管(T1、T2、T3)和电容器(C)的布置结构可以与第四电路器件列(C4)中包括的薄膜晶体管(T1、T2、T3)和电容器(C)的布置结构相同。此外，第二电路器件列(C2)的结构可以与第五电路器件列(C5)的结构相同。此外，第三电路器件列(C3)的结构可以与第六电路器件列(C6)的结构相同。
根据本公开的一个实施方案，图7中所示的结构可以是一个单元，并且图7中所示的结构可以重复地设置在基板上。也就是说，总共六个电路器件列(C1、C2、C3、C4、C5、C6)可以形成为使用一条高电位线(VDD)和一条低电位线(VSS)。通过使用一条高电位线(VDD)和一条低电位线(VSS)，可以形成具有多于六个或少于六个电路器件列(C1、C2、C3、C4、C5、C6)的电路器件列。
如上所述，考虑到第一电路器件列(C1)的结构与第四电路器件列(C4)的结构相同，与第一电路器件列(C1)的左侧相邻的高电位线(VDD)的左右宽度和与第四电路器件列(C4)的左侧相邻的低电位线(VSS)的左右宽度相同。如果高电位线(VDD)的左右宽度与低电位线(VSS)的左右宽度不同，则高电位线(VDD)与第一电路器件列(C1)内部的电路器件之间的电容不同于低电位线(VSS)与第四电路器件列(C4)内部的电路器件之间的电容，由此第一电路器件列(C1)内部的电路器件的特性以及第四电路器件列(C4)内部的电路器件的特性可能不一致。
如图8所示，根据本公开的一个实施方案，在图7的电路结构上制备有用于发射红(R)光的第一发光区域(E1)、用于发射绿(G)光的第二发光区域(E2)和用于发射蓝(B)光的第三发光区域(E31、E32)。
第一发光区域(E1)和与第一发光区域(E1)交叠的第一电极310可以与第三电路器件列(C3)交叠。此外，第一发光区域(E1)和与第一发光区域(E1)交叠的第一电极310可以与第六电路器件列(C6)交叠。具体地，第一发光区域(E1)和第一电极310可以与第三电路器件列(C3)和第六电路器件列(C6)中的每一者中设置的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)和电容器(C)交叠。
第二发光区域(E2)和与第二发光区域(E2)交叠的第一电极320可以与第二电路器件列(C2)交叠。此外，第二发光区域(E2)和与第二发光区域(E2)交叠的第一电极320可以与第五电路器件列(C5)交叠。具体地，第二发光区域(E2)和第一电极320可以与第二电路器件列(C2)和第五电路器件列(C5)中的每一者中设置的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)和电容器(C)交叠。
第三发光区域(E31、E32)和与第三发光区域(E31、E32)交叠的第一电极330可以与第一电路器件列(C1)和高电位线(VDD)交叠。此外，第三发光区域(E31、E32)和与第三发光区域(E31、E32)交叠的第一电极330可以与第四电路器件列(C4)和低电位线(VSS)交叠。具体地，第三发光区域(E31、E32)和第一电极330可以与第一电路器件列(C1)和第四电路器件列(C4)中的每一者中设置的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)、感测薄膜晶体管(T3)和电容器(C)交叠。
除了第三发光区域(E31、E32)的不同结构之外，图9的电致发光显示装置在结构上与图8的电致发光显示装置相同，由此如下将仅详细描述不同的结构。
如上面图8所描述的，第三发光区域(E31、E32)中包括的第一子发光区域(E31)和第二子发光区域(E32)沿垂直方向彼此分离，由此第一子发光区域(E31)和第二子发光区域(E32)分别与第一电路器件列(C1)和高电位线(VDD)交叠，并且还与第四电路器件列(C4)和低电位线(VSS)交叠。
同时，如图9所示，第三发光区域(E31、E32)中包括的第一和第二子发光区域(E31、E32)沿水平方向彼此分离，由此第一子发光区域(E31)与高电位线(VDD)和低电位线(VSS)交叠，但不与第一电路器件列(C1)和第四电路器件列(C4)交叠，以及第二子发光区域(E32)与第一电路器件列(C1)和第四电路器件列(C4)交叠，但不与高电位线(VDD)和低电位线(VSS)交叠。第一子发光区域(E31)的左右宽度等于或小于高电位线(VDD)的宽度和低电位线(VSS)的宽度。
在图9的情况下，由于第一子发光区域(E31)与高电位线(VDD)和低电位线(VSS)交叠，因此可以减小第一子发光区域(E31)的下层的台阶差，由此可以实现形成在第一子发光区域(E31)中的第一子发光层531中的均匀外形。
同时，虽然没有示出，但是如图2或图3所示的发光层510、520和530、第一电极310、320和330，堤部400以及发光区域(E1、E2、E3)的结构可以以图7所示的电路结构来布置。
图10是示出了根据本公开的一个实施方案的电致发光显示装置的平面图，该电致发光显示装置具有与图7的电路结构相对应的电路结构。在图10中，将省略图7所示的第四至第六电路器件列(C4、C5、C6)的结构。
如图10所示，栅极线(GL)和感测控制线(SCL)沿水平方向布置，并且高电位线(VDD)、低电位线(VSS)、数据线(DL1、DL2、DL3)和第一参考线(Ref1)沿垂直方向布置。
栅极线(GL)和感测控制线(SCL)位于同一层中，并且由相同的材料形成。高电位线(VDD)、低电位线(VSS)、数据线(DL1、DL2、DL3)和第一参考线(Ref1)位于同一层中，并且由相同的材料形成。每条线的详细结构与图7的详细结构相同，由此将省略对相同部分的详细描述。
在高电位线(VDD)和第一数据线(DL1)之间制备有第一电路器件列(C1)。在第一电路器件列(C1)中，存在开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)。
第一电路器件列(C1)中设置的开关薄膜晶体管(T1)可以包括第一栅电极(G1)、第一源电极(S1)、第一漏电极(D1)和第一有源层(Al)。
第一栅电极(G1)可以由栅极线(GL)的一部分形成，但不限于该结构。例如，第一栅电极(G1)可以以与栅极线(GL)叉开(diverge)的结构来形成。
第一源电极(S1)可以以与第一数据线(DL1)叉开的结构来形成。
彼此面对的第一漏电极(D1)和第一源电极(S1)形成在同一层中。第一漏电极(D1)经由连接电极(CE1、CE2)与驱动薄膜晶体管(T2)的第二栅电极(G2)连接。
连接电极(CE1、CE2)可以包括第一连接电极(CE1)和第二连接电极(CE2)。第一连接电极(CE1)经由一个接触孔(x)与第一漏电极(D1)连接，并经由另一个接触孔(x)与第二连接电极(CE2)连接。第一连接电极(CE1)具有相对大的尺寸，从而可以增加电容器(C)的电容。第二连接电极(CE2)经由各个接触孔(x)与第一连接电极(CE1)和驱动薄膜晶体管(T2)的第二栅电极(G2)中的每一个连接。第一连接电极(CE1)形成在与第一有源层(A1)相同的层中，而第二连接电极(CE2)形成在与第一源电极(S1)和第一漏电极(D1)相同的层中。
第一有源层(A1)经由各个接触孔(x)与第一源电极(S1)和第一漏电极(D1)中的每一个连接，由此第一有源层(A1)用作电子移位通道。
第一电路器件列(C1)中设置的驱动薄膜晶体管(T2)可以包括第二栅电极(G2)、第二源电极(S2)、第二漏电极(D2)和第二有源层(A2)。
如上所述，第二栅电极(G2)可以经由连接电极(CE1、CE2)与开关薄膜晶体管(T1)的第一漏电极(D1)连接。第二栅电极(G2)和第一栅电极(G1)可以形成在同一层中。
第二源电极(S2)面对第二漏电极(D2)，并且第二源电极(S2)沿上下(即垂直)方向延伸。第二源电极(S2)具有相对大的尺寸，从而可以增加电容器(C)的电容。第二源电极(S2)的上部经由第一接触孔(CH1)与第一像素中的有机发光器件的阳极连接。第二源电极(S2)的下部与感测薄膜晶体管(T3)的第三源电极(S3)连接。第二源电极(S2)和第三源电极(S3)可以形成为一体。
第二漏电极(D2)经由第一连接线(CL1)与高电位线(VDD)连接。第一连接线(CL1)经由各个接触孔(x)与高电位线(VDD)和第二漏电极(D2)中的每一个连接。第一连接线(CL1)可以形成在基板的最下层中，即，可以直接形成在基板的上表面上。第二源电极(S2)和第二漏电极(D2)可以位于与第一源电极(S1)和第一漏电极(D1)相同的层中，并且可以由与第一源电极(S1)和第一漏电极(D1)的材料相同的材料形成。
第二有源层(A2)经由各个接触孔(x)与第二源电极(S2)和第二漏电极(D2)中的每一个连接，由此第二有源层(A2)用作电子移位通道。第二有源层(A2)和第一有源层(A1)位于同一层中，并且由相同的材料形成。
第一电路器件列(C1)中设置的感测薄膜晶体管(T3)可以包括第三栅电极(G3)、第三源电极(S3)、第三漏电极(D3)和第三有源层(A3)。
第三栅电极(G3)可以由感测控制线(SCL)的一部分形成，但不限于该结构。例如，第三栅电极(G3)可以以与感测控制线(SCL)叉开的结构来形成。
如上所述，第三源电极(S3)可以与驱动薄膜晶体管(T2)的第二源电极(S2)形成为一体。
彼此面对的第三漏电极(D3)和第三源电极(S3)可以形成在同一层中。第三漏电极(D3)经由第二连接线(CL2)与第一参考线(Ref1)连接。第二连接线(CL2)经由各个接触孔(x)与第三漏电极(D3)和第一参考线(Ref1)中的每一个连接。第二连接线(CL2)可以位于与第一连接线(CL、CL1)相同的层中，并且可以由与第一连接线(CL、CL1)相同的材料形成。
第三有源层(A3)经由各个接触孔(x)与第三源电极(S3)和第三漏电极(D3)中的每一个连接，由此第三有源层(A3)用作电子移位通道。第三有源层(A3)可以位于与第一有源层(A1)相同的层中，并且可以由与第一有源层(A1)相同的材料形成。
此外，在第一电路器件列(C1)中形成有遮光层(LS)。遮光层(LS)防止光入射到驱动薄膜晶体管(T2)的第二有源层(A2)上。因此，与第二有源层(A2)相比，遮光层(LS)具有相对大的面积，并且遮光层(LS)与第二有源层(A2)交叠。遮光层(LS)延伸至第二源电极(S2)下方的区域，并且遮光层(LS)与连接电极(CE1、CE2)交叠，从而增加电容器的电容(C)。在这种情况下，遮光层(LS)由导电材料形成，并且可以经由接触孔(x)与第二源电极(S2)连接。遮光层(LS)可以位于与第一连接线(CL、CL1)和第二连接层(CL2)相同的层中，并且可以由与第一连接线(CL、CL1)和第二连接线(CL2)的材料相同的材料形成。
在第二数据线(DL2)和第一参考线(Ref1)之间制备有第二电路器件列(C2)。在第二电路器件列(C2)中，存在开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)。
除了第一源电极(S1)与第二数据线(DL2)叉开之外，第二电路器件列(C2)中设置的开关薄膜晶体管(T1)在电连接结构上与第一电路器件列(C1)中设置的开关薄膜晶体管(T1)相同。
除了第二源电极(S2)经由第二接触孔(CH2)与第二像素中的有机发光器件的阳极连接之外，第二电路器件列(C2)中设置的驱动薄膜晶体管(T2)在电连接结构上与第一电路器件列(C1)中设置的驱动薄膜晶体管(T2)相同。
第二电路器件列(C2)中设置的感测薄膜晶体管(T3)在电连接结构上与第一电路器件列(C1)中设置的感测薄膜晶体管(T3)相同。
此外，在第二电路器件列(C2)中形成有与第一电路器件列(C1)的遮光层(LS)相同的遮光层(LS)。
在第一参考线(Ref1)和第三数据线(DL3)之间制备有第三电路器件列(C3)。在第三电路器件列(C3)中，存在开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)。
除了第一源电极(S1)与第三数据线(DL3)叉开之外，第三电路器件列(C3)中设置的开关薄膜晶体管(T1)在电连接结构上与第一电路器件列(C1)中设置的开关薄膜晶体管(T1)相同。
除了第二源电极(S2)经由第三接触孔(CH3)与第三像素中的有机发光器件的阳极连接之外，第三电路器件列(C3)中设置的驱动薄膜晶体管(T2)在电连接结构上与第一电路器件列(C1)中设置的驱动薄膜晶体管(T2)相同。
第三电路器件列(C3)中设置的感测薄膜晶体管(T3)在电连接结构上与第一电路器件列(C1)中设置的感测薄膜晶体管(T3)相同。
此外，在第三电路器件列(C3)中形成有与第一电路器件列(C1)的遮光层(LS)相同的遮光层(LS)。
同时，高电位线(VDD)和低电位线(VSS)可以分别与辅助电极(AE1、AE2)交叠。第一辅助电极(AE1)通过接触孔(x)与高压线(VDD)连接，以及第二辅助电极(AE2)通过接触孔(x)与低压线(VSS)连接。第一辅助电极(AE1)在高电位线(VDD)下方沿高电位线(VDD)的纵向(即垂直)方向延伸，并且第一辅助电极(AE1)可以与高电位线交叠(VDD)。第二辅助电极(AE2)在低电位线(VSS)下方沿低电位线(VSS)的纵向(即垂直)方向上延伸，并且第二辅助电极(AE2)可以与低电位线交叠(VSS)。第一辅助电极(AE1)和第二辅助电极(AE2)可以位于与第一连接线(CL、CL1)、第二连接线(CL2)和遮光层(LS)相同的层中，并且可以由与第一连接线(CL、CL1)、第二连接线(CL2)和遮光层(LS)相同的材料形成。为了防止短路，第一辅助电极(AE1)和第二辅助电极(AE2)中的每一者与第一连接线(CL、CL1)以预定间隔设置。
此外，低电位线(VSS)可以另外与第三辅助电极(AE3)交叠。第三辅助电极(AE3)形成在低电位线(VSS)和有机发光器件的阴极之间，使得低电位线(VSS)和有机发光器件的阴极通过使用第三辅助电极(AE3)彼此连接。第三辅助电极(AE3)经由第四接触孔(CH4)与低电位线(VSS)连接，并且还经由第五接触孔(CH5)与有机发光器件的阴极连接。第三辅助电极(AE3)位于与有机发光器件的阳极相同的层中，并且由与有机发光器件的阳极的材料相同的材料形成。
图11是示出了图10所示的电致发光显示装置中布置的多个发光区域的一个实施方案的平面图。
如图11所示，第一发光区域(E1)与第三电路器件列(C3)交叠。详细地，第一发光区域(E1)可以与第三电路器件列(C3)中包括的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)交叠。
第一发光区域(E1)与用作有机发光器件的阳极的第一电极310交叠。与第一发光区域(E1)相比，与第一发光区域(E1)交叠的第一电极310具有相对大的尺寸。与第一发光区域(E1)交叠的第一电极310与第三电路器件列(C3)交叠，并且可以与第三数据线(DL3)交叠。如果需要，与第一发光区域(E1)交叠的第一电极310可以与第一参考线(Ref1)交叠。与第一发光区域(E1)交叠的第一电极310经由第三接触孔(CH3)连接在第三电路器件列(C3)中设置的驱动薄膜晶体管(T2)的第二源电极(S2)。
第二发光区域(E2)与第二电路器件列(C2)交叠。详细地，第二发光区域(E2)与第二电路器件列(C2)中包括的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)交叠。
第二发光区域(E2)与用作有机发光器件的阳极的第一电极320交叠。与第二发光区域(E2)相比，与第二发光区域(E2)交叠的第一电极320具有相对大的尺寸。与第二发光区域(E2)交叠的第一电极320与第二电路器件列(C2)交叠，并且可以与第二数据线(DL2)和第一参考线(Ref1)交叠。与第二发光区域(E2)交叠的第一电极320经由第二接触孔(CH2)连接第二电路器件列(C2)中设置的驱动薄膜晶体管(T2)的第二源电极(S2)。
第三发光区域(E31、E32)与高电位线(VDD)和第一电路器件列(C1)交叠。详细地，第三发光区域(E31、E32)的第一子发光区域(E31)与第一电路器件列(C1)的驱动薄膜晶体管(T3)和高电位线(VDD)的一部分交叠，并且第三发光区域(E31、E32)的第二子发光区域(E32)与第一电路器件列(C1)的开关薄膜晶体管(T1)和感测薄膜晶体管(T2)和高电位线(VDD)的另一部分交叠。
第三发光区域(E31、E32)与用作有机发光器件的阳极的第一电极330交叠。与第三发光区域(E31、E32)相比，与第三发光区域(E31、E32)交叠的第一电极330具有相对大的尺寸。
与第三发光区域(E31、E32)交叠的第一电极330可以与高电位线(VDD)和第一电路器件列(C1)交叠。如果需要，与第三发光区域(E31、E32)交叠的第一电极330可以与第一数据线(DL1)交叠。与第三发光区域(E31、E32)交叠的第一电极330经由第一接触孔(CH1)连接第一电路器件列(C1)中设置的驱动薄膜晶体管(T1)的第二源电极(S2)。
此外，第三发光区域(E31、E32)和与第三发光区域(E31、E32)交叠的第一电极330可以与低电位线(VSS)和与低电位线(VSS)相邻的第四电路器件列(C4)交叠。
因此，第一发光区域(E1)的发光由第三电路器件列(C3)中设置的电路器件控制，第二发光区域(E2)的发光由第二电路器件列(C2)中设置的电路器件控制，以及第三发光区域(E31、E32)的发光由第一电路器件列(C1)中设置的电路器件控制。
图12是示出了图10所示的电致发光显示装置中布置的多个发光区域的另一个实施方案的平面图。
除了第三发光区域(E31、E32)的不同结构之外，图12的结构与图11的上述结构相同，由此如下将仅详细描述不同的结构。
第三发光区域(E31、E32)与高电位线(VDD)和第一电路器件列(C1)交叠。详细地，第三发光区域(E31、E32)的第一子发光区域(E31)与高电位线(VDD)交叠，并且第三发光区域(E31、E32)的第二子发光区域(E32)与第一电路器件列(C1)中包括的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)交叠。
此外，第三发光区域(E31、E32)的第一子发光区域(E31)与低电位线(VSS)交叠，并且第三发光区域(E31)的第二子发光区域(E32)与第四电路器件列(C4)中包括的相邻于低电位线(VSS)的开关薄膜晶体管(T1)、驱动薄膜晶体管(T2)和感测薄膜晶体管(T3)交叠。
同时，虽然没有示出，但是在图10所示的电致发光显示装置中可以布置如图2或图3所示的发光层510、520和530，第一电极310、320和330，堤部400和发光区域(E1、E2、E3)的结构。
图13是沿图11的A-B的截面图。也就是说，图13对应于形成用于每个单独电路器件列(C1、C2、C3)的驱动薄膜晶体管(T2)的区域的截面。
如图13所示，在基板100上形成电路器件层200，第一电极310、320和330，堤部400，发光层510、520和531以及第二电极600。
电路器件层200包括辅助电极(AE1、AE2)、遮光层(LS)、高电位线(VDD)、低电位线(VSS)、驱动薄膜晶体管(T2)、数据线(DL1、DL2、DL3)、第一参考线(Ref1)、缓冲层210、层间绝缘层220、钝化层230和平坦化层240。
辅助电极(AE1、AE2)可以包括形成在基板100上的第一和第二辅助电极(AE1、AE2)。第一辅助电极(AE1)设置在高电位线(VDD)下方，并且第二辅助电极(AE2)设置在低电位线(VSS)下方。
遮光层(LS)在基板100上形成在第一至第三电路器件列(C1、C2、C3)中。遮光层(LS)可以与辅助电极(AE1、AE2)位于同一层中，并且可以由与辅助电极(AE1、AE2)的材料相同的材料形成。
高电位线(VDD)设置在第一辅助电极(AE1)上。更详细地，缓冲层210和层间绝缘层220依次形成在第一辅助电极(AE1)上，并且高电位线(VDD)形成在层间绝缘层220上。高电位线(VDD)经由设置在缓冲层210和层间绝缘层220中的接触孔连接第一辅助电极(AE1)。
低电位线(VSS)设置在第二辅助电极(AE2)上。更详细地，缓冲层210和层间绝缘层220依次形成在第二辅助电极(AE2)上，并且低电位线(VSS)形成在层间绝缘层220上。低电位线(VSS)经由设置在缓冲层210和层间绝缘层220中的接触孔连接第二辅助电极(AE2)。
驱动薄膜晶体管(T2)设置在第一至第三电路器件列(C1、C2、C3)中的每一者中。驱动薄膜晶体管(T2)可以包括设置在缓冲层210上的第二有源层(A2)，设置在第二有源层(A2)上的栅极绝缘膜(GI)，设置在栅极绝缘膜(GI)上的第二栅电极(G2)，以及第二源电极和第二漏电极(S2、D2)，第二源电极和第二漏电极(S2、D2)设置在层间绝缘层220上并且经由设置在层间绝缘层220中的接触孔分别与第二有源层(A2)连接。第二有源层(A2)的宽度可以小于遮光层(LS)的宽度。
数据线(DL1、DL2、DL3)设置在层间绝缘层220上。数据线(DL1、DL2、DL3)可以包括设置在第一电路器件列(C1)与第二电路器件列(C2)之间的第一数据线和第二数据线(DL1、DL2)以及设置在第三电路器件列(C3)与低电位线(VSS)之间的第三数据线(DL3)。
第一参考线(Ref1)形成在层间绝缘层220上。第一参考线(Ref1)设置在第二电路器件列(C2)与第三电路器件列(C3)之间。
设置在层间绝缘层220上的高电位线(VDD)、低电位线(VSS)、第二源电极(S2)、第二漏电极(D2)、数据线(DL1、DL2、DL3)和第一参考线(Ref1)可以由相同的材料形成。
钝化层230形成在高电位线(VDD)、低电位线(VSS)、第二源电极(S2)、第二漏电极(D2)、数据线(DL1、DL2、DL3)和第一参考线(Ref1)上
平坦化层240形成在钝化层230上。
第一电极320、320和330可以形成在平坦化层240上。第一电极310、320和330被图案化成在区域上对应于发光区域(E1、E2、E3)。
与第一发光区域(E1)交叠的第一电极310与第三电路器件列(C3)交叠。另外，与第二发光区域(E2)交叠的第一电极320与第二电路器件列(C2)交叠。另外，与第三发光区域(E31、E32)的第一子发光区域(E31)交叠的第一电极330与高电位线(VDD)和第一电路器件列(C1)交叠。此外，与第三发光区域(E31、E32)的第一子发光区域(E31)交叠的第一电极330与低电位线(VSS)和相邻于低电位线(VSS)的第四电路器件列交叠。
堤部400被配置成覆盖第一电极310、320和330的两端，并且被设置在平坦化层240上。发光区域(E1、E2、E3)由堤部400限定。
第一发光区域(E1)与第三电路器件列(C3)交叠，第二发光区域(E2)与第二电路器件列(C2)交叠，以及第三发光区域(E31、E32)的第一子发光区域(E31)与高电位线(VDD)和第一电路器件列(C1)交叠。此外，第三发光区域(E31、E32)的第一子发光区域(E31)与低电位线(VSS)和相邻于低电位线(VSS)的第四电路器件列交叠。
发光层510、520和531被独立地形成在发光区域(E1、E2、E31)中。发光层510、520和531可以包括在第一电极310上由红色(R)发光层形成的第一发光层510，在第一电极320上由绿色(G)发光层形成的第二发光层520，以及在第一电极330上由蓝色(B)发光层形成的第一子发光层531。
第二电极600形成在发光层510，520和531上。第二电极600形成在堤部400上，由此第二电极600可以形成在多个像素中，并且还形成在所述多个像素中的每个之间的边界区域中。
图14是沿图11的C-D的截面图。也就是说，图14对应于接触孔(CH1、CH2、CH3、CH4、CH5)区域的截面。
如图14所示，在基板100上形成电路器件层200，第一电极310、320和330，第三辅助电极(AE3)，堤部400以及第二电极600。
电路器件层200包括第一连接线(CL、CL1)、高电位线(VDD)、低电位线(VSS)、第二源电极(S2)、数据线(DL1、DL2、DL3)、第一参考线(Ref1)、缓冲层210、层间绝缘层220、钝化层230和平坦化层240。
第一连接线(CL、CL1)形成在基板100上。第一连接线(CL、CL1)设置在高电位线(VDD)下方。第一连接线(CL、CL1)与前述第一和第二辅助电极(AE1，AE2)及遮光层(LS)位于同一层中，并且第一连接线(CL，CL1)由与第一和第二辅助电极(AE1，AE2)及遮光层(LS)的材料相同的材料形成。
高电位线(VDD)设置在第一连接线(CL、CL1)上方。更详细地，缓冲层210和层间绝缘层220依次形成在第一连接线(CL、CL1)上，并且高电位线(VDD)形成在层间绝缘层220上。高电位线(VDD)经由设置在缓冲层210和层间绝缘层220中的接触孔连接第一连接线(CL、CL1)。
低电位线(VSS)形成在层间绝缘层220上。
第二源电极(S2)形成在第一至第三电路器件列(C1、C2、C3)中的每一者中。特别地，第二源电极(S2)形成在层间绝缘层220上。
数据线(DL1、DL2、DL3)，第一参考线(Ref1)，缓冲层210，层间绝缘层220，钝化层230和平坦化层240与图13中的相同。
第一电极310、320和330可以形成在平坦化层240上。延伸到与第一发光区域(E1)对应的区域的第一电极310经由设置在钝化层230和平坦化层240中的第三接触孔(CH3)与设置在第三电路器件列(C3)中的第二源电极(S2)连接。延伸到与第二发光区域(E2)对应的区域的第一电极320经由设置在钝化层230和平坦化层240中的第二接触孔(CH2)连接设置在第二电路器件列(C2)中的第二源电极(S2)。延伸到与第三发光区域(E3)对应的区域的第一电极330经由设置在钝化层230和平坦化层240中的第一接触孔(CH1)连接设置在第一电路器件列(C1)中的第二源电极(S2)。
第三辅助电极(AE3)形成在平坦化层240上。第三辅助电极(AE3)经由设置在钝化层230和层间绝缘层240中的接触孔(CH4)连接低电位线(VSS)。第三辅助电极(AE3)由与第一电极310、320和330的材料相同的材料形成。
堤部400形成在第一电极310、320和330以及第三辅助电极(AE3)上。图14对应于各个像素之间的边界区域，其中堤部400形成在基板100的整个区域上。
第二电极600形成在堤部400上。第二电极600经由形成在堤部400中的第五接触孔(CH5)连接第三辅助电极(AE3)。因而，第二电极600经由第三辅助电极(AE3)连接低电位线(VSS)。
图15是示出根据本公开的一个实施方案的具有显示区域和非显示区域的电致发光显示装置的平面图。
如图15所示，显示区域(DA)制备在基板100的中央，并且非显示区域(NDA)制备在显示区域(DA)的周边。显示区域(DA)对应于利用光发射显示图像的区域，并且非显示区域(NDA)对应于不产生光发射因而不显示图像的区域。在显示区域(DA)中形成根据本公开的前述各种实施方案的像素结构。
可以在非显示区域(NDA)中形成多个虚拟像素。多个虚拟像素可以被设置成围绕在显示区域(DA)中形成的多个像素。多个虚拟像素可以包括在由堤层限定的多个虚置区域中的每个中形成的虚置层。在本文中，由于在虚拟像素上不显示图像，因此在虚置层中不产生光发射。提供虚置层以实现显示区域(DA)的中央的发光层与显示区域(DA)的边缘的发光层之间的均匀性。
如果显示区域(DA)中的发光层由溶液工艺形成，显示区域(DA)的中央的发光层的干燥速度可能不同于在显示区域(DA)的边缘处的发光层的干燥速度，由此在显示区域(DA)的中央的发光层的外形和在显示区域(DA)的边缘处的发光层的外形可能不均一。因而，难以实现显示区域(DA)中的光发射的均匀性。为此，在非显示区域(NDA)中形成虚拟像素，并且当在显示区域(DA)中形成发光层时也在非显示区域(NDA)中形成虚置发光层。也就是说，即使外形在虚置层和发光层中不均一，也可以实现整个显示区域(DA)的发光层的均匀外形。
在显示区域(DA)中沿第一或第二方向例如垂直方向交替地布置多条高电位线(VDD)和多条低电位线(VSS)。多条高电位线(VDD)和多条低电位线(VSS)延伸至非显示区域(NDA)。
多条低电位线(VSS)的相应下端可以利用第一短路条(SB1)彼此连接，并且多条低电位线(VSS)的相应上端可以利用第二短路条(SB2)彼此连接，由此多条低电位线(VSS)可以彼此电连接。第一短路条(SB1)和第二短路条(SB2)中的每一个形成在非显示区域(NDA)中。第一短路条(SB1)和第二短路条(SB2)可以与上述第一电极310、320和330位于同一层中，并且可以由与上述第一电极310、320和330材料相同的材料形成。第二短路条(SB2)可以经由接触线(CW)与设置在非显示区域(NDA)中的驱动电路部分(DC)连接。因此，通过驱动电路部分(DC)施加的低电位可以经由接触线(CW)和第二短路条(SB2)传输到多条低电位线(VSS)。
多条高电位线(VDD)的相应下端可以通过使用第三短路条(SB3)彼此连接。因此，多条高电位线(VDD)可以彼此电连接。另外，多条高电位线(VDD)的相应上端可以与驱动电路部分(DC)连接。因而，高电位可以经由驱动电路部分(DC)被施加至多条高电位线(VDD)。
根据本公开的一个实施方案，增加第一电极的厚度以获得微腔特性，由此位于第一电极上方的红色发光层的厚度减小。因此，当通过溶液工艺形成红色发光层时，可以减少通过喷墨喷嘴的溶液喷射次数，从而缩短处理时间。另外，随着蓝色发光层下方的第一电极的厚度减小，可以实现微腔特性并且还可以防止蓝色发光层的厚度减小，从而可以在蓝色发光层中实现均匀的外形，以及可以防止蓝色发光层的区域中的暗点。
对于本领域技术人员来说明显的是，上述本公开不受上述实施方案和附图的限制，并且在不脱离本公开的范围的情况下，可以在本公开中进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念获得的所有变型或修改落入本公开的范围内。
可以组合以上描述的各种实施方案以提供另外的实施方案。必要时可以修改实施方案的方面以提供又另外的实施方案。
可以根据以上详细描述对本实施方案进行这些或者其他改变。通常，在所附的权利要求中，所使用的术语不应该被理解为将权利要求限制于说明书和权利要求中公开的特定实施方案，而是应该被理解为包括所有可能的实施方案。因此，权利要求不受公开内容限制。
还公开了如下款项：
1.一种电致发光显示装置，包括：
基板；
堤部，该堤部设置在基板上并且被配置成限定第一发光区域和第二发光区域；
设置在第一发光区域中的第一发光层；
设置在第二发光区域中的第二发光层；
设置在第一发光层下方的一个电极；以及
设置在第二发光层下方的另一电极，
其中，所述一个电极中的与第一发光区域交叠的部分的厚度大于所述另一电极中的与第二发光区域交叠的部分的厚度。
2.根据款项1所述的电致发光显示装置，其中，一个电极中的不与第一发光区域交叠的其他部分的厚度等于另一电极中的不与第二发光区域交叠的其他部分的厚度。
3.根据款项1或2所述的电致发光显示装置，
其中，一个电极包括第一下层、设置在第一下层上的第一中间层、设置在第一中间层上的第一上层、以及设置在第一上层上的第一覆盖层，第一覆盖层延伸至第一上层的侧表面、第一中间层的侧表面以及第一下层的侧表面，并且另一电极包括第二下层、设置在第二下层上的第二中间层、设置在第二中间层上的第二上层、以及设置在第二上层上的第二覆盖层，第二覆盖层延伸至第二上层的侧表面、第二中间层的侧表面以及第二下层的侧表面。
4.根据款项3所述的电致发光显示装置，其中，第一发光层与第一覆盖层接触，并且第二发光层与第二上层接触。
5.根据款项3或4所述的电致发光显示装置，其中，第一覆盖层与第一发光区域交叠，并且第二发光层不与第二发光区域交叠。
6.根据款项3至5中任一项所述的电致发光显示装置，其中，第一覆盖层的厚度大于第一下层的厚度和第一上层的厚度中的任一者，并且小于第一中间层的厚度。
7.根据任一前述款项所述的电致发光显示装置，其中，第一发光层的厚度小于第二发光层的厚度。
8.根据任一前述款项所述的电致发光显示装置，
其中，第一发光层和第二发光层中的每一者包括空穴注入层、空穴传输层和发光材料层，
其中，第一发光层的空穴注入层的厚度小于第二发光层的空穴注入层的厚度，并且
第一发光层的发光材料层的厚度大于第二发光层的发光材料层的厚度。
9.一种电致发光显示装置，包括：
基板；
堤部，所述堤部设置在所述基板上并且被配置成限定第一发光区域和第二发光区域；
设置在第一发光区域中的第一发光层；以及
设置在第二发光区域中的第二发光层，
其中，第二发光区域包括第一子发光区域和第二子发光区域，第一子发光区域和第二子发光区域在其间设置有堤部的情况下彼此分离，并且
第二发光层包括设置在第一子发光区域中的第一子发光层和设置在第二子发光区域中的第二子发光层。
10.根据款项9所述的电致发光显示装置，还包括：
设置在第一发光层下方的一个电极；以及
设置在第二发光层下方的另一电极，
其中，另一电极的第一部分在第一子发光区域中露出，并且另一电极的第二部分在第二子发光区域中露出。
11.根据款项10所述的电致发光显示装置，其中，一个电极中的与第一发光区域交叠的部分的厚度大于另一电极中的与第二发光区域交叠的部分的厚度。
12.根据款项10或11所述的电致发光显示装置，其中，一个电极中的不与第一发光区域交叠的其他部分的厚度等于另一电极中的不与第二发光区域交叠的其他部分的厚度。
13.根据款项10至12中任一项所述的电致发光显示装置，
其中，一个电极包括第一下层、设置在第一下层上的第一中间层、设置在第一中间层上的第一上层、以及设置在第一上层上的第一覆盖层，第一覆盖层延伸至第一上层的侧表面、第一中间层的侧表面以及第一下层的侧表面，
另一电极包括第二下层、设置在第二下层上的第二中间层、设置在第二中间层上的第二上层、以及设置在第二上层上的第二覆盖层，第二覆盖层延伸至第二上层的侧表面、第二中间层的侧表面以及第二下层的侧表面，以及
第一发光层与第一覆盖层接触，并且第二发光层与第二上层接触。
14.根据款项10至13中任一项所述的电致发光显示装置，其中，第一发光层和第二发光层中的每一者包括空穴注入层、空穴传输层和发光材料层，
其中，第一发光层的空穴注入层的厚度小于第二发光层的空穴注入层的厚度，并且
第一发光层的发光材料层的厚度大于第二发光层的发光材料层的厚度。
15.一种电致发光显示装置，包括：
基板；
沿第一方向布置在基板上的包括高电位线和低电位线的电位线；
设置有多个薄膜晶体管且在基板上位于高电位线和低电位线之间的多个电路器件列；
堤部，该堤部设置在电位线和多个电路器件列上，并且被配置成限定第一发光区域和第二发光区域；
设置在第一发光区域中的第一发光层；以及
设置在第二发光区域中的第二发光层，
其中，第一发光区域与多个电路器件列中的任意一个电路器件列交叠，并且
第二发光区域与高电位线和低电位线中的至少之一和多个电路器件列中的另一电路器件列交叠。
16.根据款项15所述的电致发光显示装置，还包括：
设置在所述第一发光层下方的一个电极；以及
设置在所述第二发光层下方的另一电极，
其中，一个电极中的与第一发光区域交叠的部分的厚度大于另一电极中的与第二发光区域交叠的部分的厚度。
17.根据款项16所述的电致发光显示装置，
其中，一个电极中的不与第一发光区域交叠的其他部分的厚度等于另一电极中的不与第二发光区域交叠的其他部分的厚度。
18.根据款项15至17中任一项所述的电致发光显示装置，
其中，第二发光区域包括第一子发光区域和第二子发光区域，第一子发光区域和第二子发光区域在其间设置有堤部的情况下彼此分离，并且
第二发光层包括设置在第一子发光区域中的第一子发光层和设置在第二子发光区域中的第二子发光层。
19.根据款项18所述的电致发光显示装置，其中，第一子发光区域与高电位线和低电位线中的至少之一交叠，并且第二子发光区域与另一电路器件列交叠。
20.根据款项18所述的电致发光显示装置，其中，第一子发光区域和第二子发光区域中的每一者与高电位线和低电位线中的至少之一和另一电路器件列交叠。
A1.一种电致发光显示装置，包括：
基板；
堤部，该堤部设置在基板上并且限定第一发光区域和第二发光区域；
设置在第一发光区域中的第一发光层；以及
设置在第二发光区域中的第二发光层，
其中，第二发光区域包括彼此分离的第一子发光区域和第二子发光区域，其中，堤部还位于第一子发光区域与第二子发光区域之间，并且
其中，第二发光层包括设置在第一子发光区域中的第一子发光层和设置在第二子发光区域中的第二子发光层。
A2.根据款项A1所述的电致发光显示装置，还包括：
设置在第一发光层下方的第一电极；以及
设置在第二发光层下方的第二电极，
其中，第二电极的第一部分在第一子发光区域中露出，并且第二电极的第二部分在第二子发光区域中露出。
A3.根据款项A2所述的电致发光显示装置，其中，第一电极中的与第一发光区域交叠的第一部分的厚度大于第二电极中的与第二发光区域交叠的第一部分的厚度。
A4.根据款项A2或A3所述的电致发光显示装置，其中，第一电极中的不与第一发光区域交叠的第二部分的厚度等于第二电极中的不与第二发光区域交叠的第三部分的厚度。
A5.根据款项A2至A4中任一项所述的电致发光显示装置，
其中，第一电极包括第一下层、设置在第一下层上的第一中间层、设置在第一中间层上的第一上层、以及设置在第一上层上的第一覆盖层，第一覆盖层延伸至第一上层的侧表面、第一中间层的侧表面以及第一下层的侧表面，
其中，第二电极包括第二下层、设置在第二下层上的第二中间层、设置在第二中间层上的第二上层、以及设置在第二上层上的第二覆盖层，第二覆盖层延伸至第二上层的侧表面、第二中间层的侧表面以及第二下层的侧表面，以及
其中，第一发光层与第一覆盖层接触，并且第二发光层与第二上层接触。
A6.根据款项A1至A5中任一项所述的电致发光显示装置，其中，第一发光层和第二发光层中的每个包括空穴注入层、空穴传输层和发光材料层，
其中，第一发光层的空穴注入层的厚度小于第二发光层的空穴注入层的厚度，并且
其中，第一发光层的发光材料层的厚度大于第二发光层的发光材料层的厚度。
B1.一种电致发光显示装置，包括：
基板；
沿第一方向布置在基板上的包括高电位线和低电位线的电位线；
设置有多个薄膜晶体管且在基板上位于高电位线和低电位线之间的多个电路器件列；
堤部，该堤部设置在电位线和多个电路器件列上并且限定第一发光区域和第二发光区域；
设置在第一发光区域中的第一发光层；以及
设置在第二发光区域中的第二发光层，
其中，第一发光区域与多个电路器件列中的任意一个电路器件列交叠，并且
第二发光区域与电位线和多个电路器件列中的另一个电路器件列交叠。
B2.根据款项B1所述的电致发光显示装置，还包括：
设置在第一发光层下方的第一电极；以及
设置在第二发光层下方的第二电极，
其中，第一电极中的与第一发光区域交叠的第一部分的厚度大于第二电极中的与第二发光区域交叠的第一部分的厚度。
B3.根据款项B1或B2所述的电致发光显示装置，
其中，第一电极中的不与第一发光区域交叠的第二部分的厚度等于第二电极中的不与第二发光区域交叠的第二部分的厚度。
B4.根据款项B1至B3中任一项所述的电致发光显示装置，
其中，第二发光区域包括彼此分离的第一子发光区域和第二子发光区域，其中，堤部位于第一子发光区域与第二子发光区域之间，并且
其中，第二发光层包括设置在第一子发光区域中的第一子发光层和设置在第二子发光区域中的第二子发光层。
B5.根据款项B4所述的电致发光显示装置，其中，第一子发光区域与电位线交叠，并且第二子发光区域与多个电路器件列中的另一电路器件列交叠。
B6.根据款项B4所述的电致发光显示装置，其中，第一子发光区域和第二子发光区域中的每一者与电位线和多个电路器件列中的另一电路器件列交叠。
本公开还涉及以下方面。
1.一种电致发光显示装置，包括：
基板(100)；
堤部(400)，所述堤部(400)设置在所述基板上并且限定第一发光区域(E1)和第二发光区域(E3)；
设置在所述第一发光区域中的第一发光层(510)；
设置在所述第二发光区域中的第二发光层(530)；
设置在所述第一发光层下方的一个电极(310)；以及
设置在所述第二发光层下方的另一电极(330)，
其中，所述一个电极的第一部分的厚度大于所述另一电极的第一部分的厚度。
2.根据项1所述的电致发光显示装置，其中，所述一个电极(310)的第一部分对应于所述第一发光区域(E1)，所述另一电极(330)的第一部分对应于所述第二发光区域(E3)。
3.根据项1或2所述的电致发光显示装置，其中，所述一个电极(310)的第一部分与所述第一发光区域(E1)交叠，所述另一电极(330)的第一部分与所述第二发光区域(E3)交叠。
4.根据任一前述项所述的电致发光显示装置，其中，所述一个电极(310)的不与所述第一发光区域(E1)交叠的第二部分的厚度等于所述另一电极(330)的不与所述第二发光区域(E3)交叠的第二部分的厚度。
5.根据任一前述项所述的电致发光显示装置，其中，所述堤部(400)包括第一堤部(410)和在所述第一堤部(410)上的第二堤部(420)。
6.根据项5所述的电致发光显示装置，其中，所述第一堤部(410)是亲水的，以及其中，所述第二堤部(420)是疏水的。
7.根据任一前述项所述的电致发光显示装置，还包括沿第一方向延伸的至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)，所述至少一条数据线布置在所述第一发光区域(E1)与所述第二发光区域(E3)之间，其中，所述堤部(400)的一部分沿所述第一方向在所述第一发光区域与所述第二发光区域之间延伸，所述堤部(400)的所述一部分与所述至少一条数据线交叠。
8.根据项5或项6所述的电致发光显示装置，还包括沿第一方向延伸的至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)，所述至少一条数据线布置在所述第一发光区域(E1)与所述第二发光区域(E3)之间，其中，所述第二堤部(420)的一部分沿所述第一方向在所述第一发光区域与所述第二发光区域之间延伸，所述第二堤部(420)的所述一部分与所述至少一条数据线交叠。
9.根据任一前述项所述的电致发光显示装置，
其中，所述一个电极(310)包括第一下层(311)、设置在所述第一下层上的第一中间层(312)、设置在所述第一中间层上的第一上层(313)以及设置在所述第一上层上的第一覆盖层(314)，所述第一覆盖层(314)延伸至所述第一上层的侧表面、所述第一中间层的侧表面以及所述第一下层的侧表面，以及
其中，所述另一电极(330)包括第二下层(331)、设置在所述第二下层上的第二中间层(332)、设置在所述第二中间层上的第二上层(333)以及设置在所述第二上层上的第二覆盖层(334)，所述第二覆盖层(334)延伸至所述第二上层的侧表面、所述第二中间层的侧表面以及所述第二下层的侧表面。
10.根据项9所述的电致发光显示装置，其中，所述第一发光层(510)与所述第一覆盖层(314)接触，所述第二发光层(530)与所述第二上层(333)接触。
11.根据项9或项10所述的电致发光显示装置，其中，所述第一覆盖层(314)与所述第一发光区域(E1)交叠，所述第二覆盖层(334)不与所述第二发光区域(E3)交叠。
12.根据项9至11中任一项所述的电致发光显示装置，其中，所述第一覆盖层(314)的厚度大于所述第一下层(311)的厚度和所述第一上层(313)的厚度中的任意一者，并且小于所述第一中间层(312)的厚度。
13.根据任一前述项所述的电致发光显示装置，其中，所述第一发光层(510)的厚度小于所述第二发光层(530)的厚度。
14.根据任一前述项所述的电致发光显示装置，
其中，所述第一发光层(510)和所述第二发光层(530)中的每一者包括空穴注入层、空穴传输层和发光材料层，
其中，所述第一发光层的所述空穴注入层的厚度小于所述第二发光层的所述空穴注入层的厚度，以及
其中，所述第一发光层的所述发光材料层的厚度大于所述第二发光层的所述发光材料层的厚度。
15.根据任一前述项所述的电致发光显示装置，
其中，所述第二发光区域(E3)包括彼此分离的第一子发光区域(E31)和第二子发光区域(E32)，其中，所述堤部(400)位于所述第一子发光区域与所述第二子发光区域之间，以及
其中，所述第二发光层(530)包括设置在所述第一子发光区域中的第一子发光层(531)和设置在所述第二子发光区域中的第二子发光层(532)。
16.根据项15所述的电致发光显示装置，
其中，所述另一电极(330)的第一部分露出于所述第一子发光区域(E31)中，所述另一电极的第二部分露出于所述第二子发光区域(E32)中。
17.根据任一前述项所述的电致发光显示装置，还包括虚置区域，所述虚置区域是与显示区域的边缘相邻的非显示区域，所述显示区域具有所述第一发光区域和所述第二发光区域。
18.根据任一前述项所述的电致发光显示装置，包括：
沿第一方向布置在所述基板(100)上的包括高电位线(VDD)和低电位线(VSS)的电位线；
设置有多个薄膜晶体管(T1、T2、T3)并且位于所述基板(100)上的所述高电位线与所述低电位线之间的多个电路器件列(C1、C2、C3、C4、C5、C6)，
其中，所述堤部(400)设置在所述电位线和所述多个电路器件列上，其中，所述第一发光区域(E1)与所述多个电路器件列中的任意一个电路器件列交叠，以及
其中，所述第二发光区域(E3)与所述高电位线或所述低电位线交叠，并且还与所述多个电路器件列中的另一电路器件列交叠。
19.根据项18所述的电致发光显示装置，其中，所述多个薄膜晶体管是氧化物薄膜晶体管。
20.根据项18或项19所述的电致发光显示装置，其中，所述第一子发光区域(E31)与所述高电位线或所述低电位线交叠，并且所述第二子发光区域(E32)与所述多个电路器件列(C1、C2、C3、C4、C5、C6)中的另一电路器件列交叠。
21.根据项18或项19所述的电致发光显示装置，其中，所述第一子发光区域(E31)和所述第二子发光区域(E32)中的每一者与所述高电位线或所述低电位线交叠，并且还与所述多个电路器件列(C1、C2、C3、C4、C5、C6)中的所述另一电路器件列交叠。
22.根据任一前述项所述的电致发光显示装置，其中，在所述第一发光区域(E1)的中央处在所述一个电极(310)与第二电极(600)之间的第一距离(t1)小于在所述第一发光区域的边缘处在所述一个电极与所述第二电极之间的第二距离(t4)。

Claims (22)

1.一种电致发光显示装置，包括：
基板(100)；
堤部(400)，所述堤部(400)设置在所述基板上并且限定第一发光区域(E1)和第二发光区域(E3)；
设置在所述第一发光区域中的发射红光的第一发光层(510)；
设置在所述第二发光区域中的发射蓝光的第二发光层(530)；
第一电极包括设置在所述第一发光层下方的一个电极(310)以及设置在所述第二发光层下方的另一电极(330)，
其中所述一个电极包括第一反射层和在所述第一反射层上方的第一覆盖层，并且所述另一电极包括第二反射层和在所述第二反射层上方的第二覆盖层；以及
在所述第一发光层和所述第二发光层上方的第二电极，
其中所述第一反射层和所述第二电极之间的距离大于所述第二反射层和所述第二电极之间的距离，
其中，与所述第二发光区域(E3)交叠的所述另一电极中的所述第二覆盖层的结构不同于与所述第一发光区域交叠(E1)的所述一个电极(310)中的所述第一覆盖层的结构，使得所述一个电极的第一部分的厚度大于所述另一电极的第一部分的厚度；以及
所述第一覆盖层的上表面与所述第一发光层的下表面接触，并且所述第二覆盖层不与所述第二发光层接触。
2.根据权利要求1所述的电致发光显示装置，其中，所述一个电极(310)的第一部分对应于所述第一发光区域(E1)，所述另一电极(330)的第一部分对应于所述第二发光区域(E3)。
3.根据权利要求1或2所述的电致发光显示装置，其中，所述一个电极(310)的第一部分与所述第一发光区域(E1)交叠，所述另一电极(330)的第一部分与所述第二发光区域(E3)交叠。
4.根据权利要求1或2所述的电致发光显示装置，其中，所述一个电极(310)的不与所述第一发光区域(E1)交叠的第二部分的厚度等于所述另一电极(330)的不与所述第二发光区域(E3)交叠的第二部分的厚度。
5.根据权利要求1或2所述的电致发光显示装置，其中，所述堤部(400)包括第一堤部(410)和在所述第一堤部(410)上的第二堤部(420)。
6.根据权利要求5所述的电致发光显示装置，其中，所述第一堤部(410)是亲水的，以及其中，所述第二堤部(420)是疏水的。
7.根据权利要求1或2所述的电致发光显示装置，还包括沿第一方向延伸的至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)，所述至少一条数据线布置在所述第一发光区域(E1)与所述第二发光区域(E3)之间，其中，所述堤部(400)的一部分沿所述第一方向在所述第一发光区域与所述第二发光区域之间延伸，所述堤部(400)的所述一部分与所述至少一条数据线交叠。
8.根据权利要求5所述的电致发光显示装置，还包括沿第一方向延伸的至少一条数据线(DL1、DL2、DL3、DL4、DL5、DL6)，所述至少一条数据线布置在所述第一发光区域(E1)与所述第二发光区域(E3)之间，其中，所述第二堤部(420)的一部分沿所述第一方向在所述第一发光区域与所述第二发光区域之间延伸，所述第二堤部(420)的所述一部分与所述至少一条数据线交叠。
9.根据权利要求1或2所述的电致发光显示装置，
其中，所述一个电极(310)包括第一下层(311)、设置在所述第一下层上的第一中间层(312)、设置在所述第一中间层上的第一上层(313)以及设置在所述第一上层上的所述第一覆盖层(314)，所述第一覆盖层(314)延伸至所述第一上层的侧表面、所述第一中间层的侧表面以及所述第一下层的侧表面，所述第一中间层(312)用作所述第一反射层，以及
其中，所述另一电极(330)包括第二下层(331)、设置在所述第二下层上的第二中间层(332)、设置在所述第二中间层上的第二上层(333)以及设置在所述第二上层上的所述第二覆盖层(334)，所述第二覆盖层(334)延伸至所述第二上层的侧表面、所述第二中间层的侧表面以及所述第二下层的侧表面，所述第二中间层(332)用作所述第二反射层。
10.根据权利要求9所述的电致发光显示装置，其中所述第二发光层(530)与所述第二上层(333)接触。
11.根据权利要求9所述的电致发光显示装置，其中，所述第一覆盖层(314)与所述第一发光区域(E1)交叠，所述第二覆盖层(334)不与所述第二发光区域(E3)交叠。
12.根据权利要求9所述的电致发光显示装置，其中，所述第一覆盖层(314)的厚度大于所述第一下层(311)的厚度和所述第一上层(313)的厚度中的任意一者，并且小于所述第一中间层(312)的厚度。
13.根据权利要求1或2所述的电致发光显示装置，其中，所述第一发光层(510)的厚度小于所述第二发光层(530)的厚度。
14.根据权利要求1或2所述的电致发光显示装置，
其中，所述第一发光层(510)和所述第二发光层(530)中的每一者包括空穴注入层、空穴传输层和发光材料层，
其中，所述第一发光层的所述空穴注入层的厚度小于所述第二发光层的所述空穴注入层的厚度，以及
其中，所述第一发光层的所述发光材料层的厚度大于所述第二发光层的所述发光材料层的厚度。
15.根据权利要求1所述的电致发光显示装置，
其中，所述第二发光区域(E3)包括彼此分离的第一子发光区域(E31)和第二子发光区域(E32)，其中，所述堤部(400)位于所述第一子发光区域与所述第二子发光区域之间，以及
其中，所述第二发光层(530)包括设置在所述第一子发光区域中的第一子发光层(531)和设置在所述第二子发光区域中的第二子发光层(532)。
16.根据权利要求15所述的电致发光显示装置，
其中，所述另一电极(330)的第一部分露出于所述第一子发光区域(E31)中，所述另一电极的第二部分露出于所述第二子发光区域(E32)中。
17.根据权利要求1或2所述的电致发光显示装置，还包括虚置区域，所述虚置区域是与显示区域的边缘相邻的非显示区域，所述显示区域具有所述第一发光区域和所述第二发光区域。
18.根据权利要求15所述的电致发光显示装置，包括：
沿第一方向布置在所述基板(100)上的包括高电位线(VDD)和低电位线(VSS)的电位线；
设置有多个薄膜晶体管(T1、T2、T3)并且位于所述基板(100)上的所述高电位线与所述低电位线之间的多个电路器件列(C1、C2、C3、C4、C5、C6)，
其中，所述堤部(400)设置在所述电位线和所述多个电路器件列上，
其中，所述第一发光区域(E1)与所述多个电路器件列中的任意一个电路器件列交叠，以及
其中，所述第二发光区域(E3)与所述高电位线或所述低电位线交叠，并且还与所述多个电路器件列中的另一电路器件列交叠。
19.根据权利要求18所述的电致发光显示装置，其中，所述多个薄膜晶体管是氧化物薄膜晶体管。
20.根据权利要求18或权利要求19所述的电致发光显示装置，其中，所述第一子发光区域(E31)与所述高电位线或所述低电位线交叠，并且所述第二子发光区域(E32)与所述多个电路器件列(C1、C2、C3、C4、C5、C6)中的另一电路器件列交叠。
21.根据权利要求18或权利要求19所述的电致发光显示装置，其中，所述第一子发光区域(E31)和所述第二子发光区域(E32)中的每一者与所述高电位线或所述低电位线交叠，并且还与所述多个电路器件列(C1、C2、C3、C4、C5、C6)中的所述另一电路器件列交叠。
22.根据权利要求1或2所述的电致发光显示装置，其中，在所述第一发光区域(E1)的中央处在所述一个电极(310)与第二电极(600)之间的第一距离(t1)小于在所述第一发光区域的边缘处在所述一个电极与所述第二电极之间的第二距离(t4)。
CN201811600786.5A 2017-12-29 2018-12-26 电致发光显示装置 Active CN110010790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0184316 2017-12-29
KR1020170184316A KR102461138B1 (ko) 2017-12-29 2017-12-29 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
CN110010790A CN110010790A (zh) 2019-07-12
CN110010790B true CN110010790B (zh) 2022-01-21

Family

ID=64665558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600786.5A Active CN110010790B (zh) 2017-12-29 2018-12-26 电致发光显示装置

Country Status (5)

Country Link
US (1) US10756302B2 (zh)
EP (1) EP3506382B1 (zh)
KR (1) KR102461138B1 (zh)
CN (1) CN110010790B (zh)
TW (1) TWI723313B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치
KR102575551B1 (ko) * 2018-04-12 2023-09-08 삼성디스플레이 주식회사 표시 장치
KR102248402B1 (ko) * 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
WO2020065710A1 (ja) * 2018-09-25 2020-04-02 シャープ株式会社 表示装置
KR102588594B1 (ko) * 2018-10-16 2023-10-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN115132934A (zh) * 2018-11-06 2022-09-30 京东方科技集团股份有限公司 Oled阳极、oled基板及其制作方法、显示装置
CN110299472B (zh) * 2019-06-28 2022-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
WO2021016947A1 (zh) * 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板和显示装置
CN113056828A (zh) 2019-07-31 2021-06-29 京东方科技集团股份有限公司 显示基板以及显示装置
JP7421284B2 (ja) * 2019-08-09 2024-01-24 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示パネル、および、表示パネルの製造方法
CN110459691B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
WO2021046717A1 (zh) * 2019-09-10 2021-03-18 京东方科技集团股份有限公司 显示面板及显示装置
US11805678B2 (en) 2019-11-21 2023-10-31 Samsung Display Co., Ltd. Display device, mask assembly, method of manufacturing the mask assembly, apparatus for manufacturing the display device, and method of manufacturing the display device
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
TWI723902B (zh) * 2020-06-16 2021-04-01 友達光電股份有限公司 顯示裝置
CN112750845B (zh) * 2020-12-29 2024-05-17 武汉天马微电子有限公司 一种显示面板及显示装置
CN112768617A (zh) * 2021-01-06 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN118382884A (zh) * 2021-12-29 2024-07-23 株式会社半导体能源研究所 显示装置
US20230284488A1 (en) * 2022-03-04 2023-09-07 Wuhan China Star Optoelectrics Semiconductor Display Technology Co., Ltd. Display panel
US20230196991A1 (en) * 2023-01-31 2023-06-22 Xiamen Tianma Display Technology Co., Ltd. Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705417A (zh) * 2004-06-02 2005-12-07 精工爱普生株式会社 有机el装置、电子机器
CN104680972A (zh) * 2013-11-26 2015-06-03 乐金显示有限公司 有机发光显示装置
CN105720081A (zh) * 2016-02-24 2016-06-29 京东方科技集团股份有限公司 一种有机发光二极管阵列基板、显示装置和制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP4475942B2 (ja) * 2003-12-26 2010-06-09 三洋電機株式会社 表示装置及びその製造方法
KR100663028B1 (ko) 2003-12-30 2006-12-28 엘지.필립스 엘시디 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100704258B1 (ko) * 2004-06-02 2007-04-06 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치 및 전자 기기
KR100994120B1 (ko) * 2009-01-30 2010-11-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2012017488A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子とその製造方法、および発光装置
KR102037850B1 (ko) * 2013-02-27 2019-10-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102271226B1 (ko) * 2013-11-13 2021-06-29 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102527217B1 (ko) * 2016-01-15 2023-04-28 삼성디스플레이 주식회사 유기 발광 소자, 이의 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR101764743B1 (ko) 2017-03-21 2017-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2018186046A (ja) * 2017-04-27 2018-11-22 株式会社Ｊｏｌｅｄ 表示装置
KR102546293B1 (ko) * 2017-12-28 2023-06-20 엘지디스플레이 주식회사 전계 발광 표시장치
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705417A (zh) * 2004-06-02 2005-12-07 精工爱普生株式会社 有机el装置、电子机器
CN104680972A (zh) * 2013-11-26 2015-06-03 乐金显示有限公司 有机发光显示装置
CN105720081A (zh) * 2016-02-24 2016-06-29 京东方科技集团股份有限公司 一种有机发光二极管阵列基板、显示装置和制作方法

Also Published As

Publication number Publication date
KR20190081635A (ko) 2019-07-09
TWI723313B (zh) 2021-04-01
CN110010790A (zh) 2019-07-12
EP3506382A1 (en) 2019-07-03
TW201931951A (zh) 2019-08-01
EP3506382B1 (en) 2024-03-27
US20190207163A1 (en) 2019-07-04
KR102461138B1 (ko) 2022-10-28
US10756302B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN110010790B (zh) 电致发光显示装置
US10096662B2 (en) Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
JP7229752B2 (ja) 有機発光表示装置
CN110010780B (zh) 电致发光显示装置
EP3154089B1 (en) Organic light emitting display device and method of manufacturing the same
CN110021636B (zh) 电致发光显示装置
KR102413938B1 (ko) 발광 표시 장치 및 그 제조 방법
CN109962171B (zh) 电致发光显示装置
CN106206641B (zh) 发光显示设备和制造发光显示设备的方法
US11031570B2 (en) Organic EL element, method of manufacturing organic EL element, organic EL panel, organic EL display device and electronic apparatus
US9105877B2 (en) Organic light-emitting diode display and method of manufacturing the same
JP2019054219A (ja) 表示装置及び表示装置の製造方法
JP2018133242A (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US20230309340A1 (en) Display device and manufacturing method of display device
US20240074231A1 (en) Display device and manufacturing method of display device
KR20220091376A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant