TW201931376A - 用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法 - Google Patents

用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法 Download PDF

Info

Publication number
TW201931376A
TW201931376A TW108100073A TW108100073A TW201931376A TW 201931376 A TW201931376 A TW 201931376A TW 108100073 A TW108100073 A TW 108100073A TW 108100073 A TW108100073 A TW 108100073A TW 201931376 A TW201931376 A TW 201931376A
Authority
TW
Taiwan
Prior art keywords
generate
read
memory
memory cells
value
Prior art date
Application number
TW108100073A
Other languages
English (en)
Other versions
TWI686808B (zh
Inventor
維平 蒂瓦里
曉萬 陳
恩漢 杜
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW201931376A publication Critical patent/TW201931376A/zh
Application granted granted Critical
Publication of TWI686808B publication Critical patent/TWI686808B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種記憶體裝置包括各自經組態以在一讀取操作期間生成一輸出電流的記憶體單元。電路系統經組態以針對該等記憶體單元的各者基於該記憶體單元的該輸出電流產生一讀取值。電路系統經組態以針對該等記憶體單元的各者將用於該記憶體單元的該讀取值乘以一乘數以產生一相乘讀取值，其中用於該等記憶體單元之各者的該乘數與用於該等記憶體單元之任何其他者的該等乘數不同。電路系統經組態以加總該等相乘讀取值。該等讀取值可以是電流、電壓、或數值。替代地，可使用經加入的常數值取代乘數。該等乘數或常數可施加至來自個別單元的讀取電流，或全部位元線上的讀取電流。

Description

用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統 及方法 相關申請案之交互參照
本申請案主張於2018年1月4日提出申請之美國臨時專利申請案第62/613,676號及於2018年12月7日提出申請之美國專利申請案第16/213,860號之優先權。
本發明關於非揮發性記憶體裝置，且更具體係關於增加可儲存於其中的位元數。
非揮發性記憶體裝置為所屬技術領域中所熟知。例如，美國專利第5,029,130號中揭示一分離閘記憶體單元。此記憶體單元具有一浮閘及一控制閘，其等係設置在該基材於源極與汲極區之間延伸之一通道區上方，並控制該通道區的導電率。電壓的各種組合係施加至該控制閘、源極、與汲極，以程式化該記憶體單元(藉由注入電子至該浮閘上)、抹除該記憶體單元(藉由自該浮閘移除電子)、以及讀取該記憶體單元(藉由測量或偵測該通道區的導電率以判定該浮閘的程式化狀態)。
非揮發性記憶體單元中之閘的組態及數量可改變。例如，美國專利第7,315,056號揭示一記憶體單元，其額外包括在該源極區上方之一程式化/抹除閘。美國專利第7,868,375號揭示一記憶體單元，該記憶體單元額外包括在該源極區上方之一抹除閘及在該浮閘上方之一耦合閘。
圖1繪示一分離閘記憶體單元10，其具有形成在一矽半導體基材12中之間隔開的源極與汲極區14/16。該基材之一通道區18係界定在該源極/汲極區14/16之間。一浮閘20設置在通道區18之一第一部分上方並與該通道區之第一部分絕緣(且部分在源極區14上方並與該源極區絕緣)。一控制閘(亦稱為一字線閘或選擇閘)22具有一較低部分，其設置在通道區18之一第二部分上方並與該通道區之第二部分絕緣；以及一上部部分，其向上並在浮閘20上方延伸(亦即，控制閘22圍繞浮閘20之一上部邊緣)。
可藉由在控制閘22上放置一高正電壓以及在源極與汲極區14/16上放置一參考電位來抹除記憶體單元10。浮閘20與控制閘22之間的高電壓降將導致浮閘20上的電子藉由公知的Fowler-Nordheim穿隧機制從浮閘20通過中介絕緣穿隧至控制閘22(讓浮閘20處於帶正電荷的狀態-經抹除狀態)。可藉由施加一接地電位至汲極區16、施加一正電壓在源極區14上、及施加一正電壓在控制閘22上來程式化記憶體單元10。然後電子將從汲極區16朝源極區14流動，其中一些電子變成經加速且經加熱的，因此藉由熱電子注入將該等電子注入至浮閘20上(讓該浮閘處於帶負電荷的狀態-經程式化狀 態)。可藉由在汲極區16上放置接地電位、在源極區14上放置一正電壓、及在控制閘22上放置一正電壓來讀取記憶體單元10(接通控制閘22下方的通道區部分)。若浮閘係帶正電荷(經抹除)的，記憶體單元將導通，且電流將從源極區14流至汲極區16(亦即，基於感測到的電流流動而感測到記憶體單元10處於其經抹除的「1」狀態)。若浮閘20係帶負電荷(經程式化)的，浮閘下方的通道區充其量係弱接通或關斷的，從而減少或防止任何電流流動(亦即，基於感測到的低電流流動或無電流流動而感測到記憶體單元10處於其經程式化的「0」狀態)。
圖2繪示一替代的分離閘記憶體單元30，其具有與記憶體單元10相同的元件，但額外具有一程式化/抹除(program/erase,PE)閘32，該程式化/抹除(PE)閘設置在源極區14上方並與源極區絕緣(亦即，此係一三閘設計)。可藉由在PE閘32上放置一高正電壓以誘導電子從浮閘20穿隧至PE閘32來抹除記憶體單元30。可藉由在控制閘22、PE閘32、及源極區14上放置正電壓以及在汲極區16上放置一電流以將電子從流動通過通道區18的電流注入至浮閘20上來程式化記憶體單元30。可藉由在控制閘22及汲極區16上放置正電壓以及感測電流流動來讀取記憶體單元30。
圖3繪示一替代的分離閘記憶體單元40，其具有與記憶體單元10相同的元件，但額外具有一抹除閘42及一耦合閘44，該抹除閘設置在源極區14上方並與源極區絕緣，該耦合閘在浮閘20上方並與浮閘絕緣。可藉由在抹除閘42上放置一高正電壓及可選地在耦 合閘44上放置一負電壓以誘導電子從浮閘20穿隧至抹除閘42來抹除記憶體單元40。可藉由在控制閘22、抹除閘42、耦合閘44、及源極區14上放置正電壓以及在汲極區16上放置一電流以將電子從流動通過通道區18的電流注入至浮閘20上來程式化記憶體單元40。可藉由在控制閘22及汲極區16上(以及可選地在抹除閘42及/或耦合閘44上)放置正電壓以及感測電流流動來讀取記憶體單元30。
對於所有上述所參考的記憶體單元，將電壓施加在程式化、抹除、及讀取操作之各者中，以將記憶體單元程式化成「0」狀態、將記憶體單元抹除成「1」狀態，及讀取記憶體單元來判定其等處於經程式化或抹除的狀態中。此種記憶體裝置的一個缺點係各記憶體單元僅能儲存一位元的資料(亦即，兩個位元值)，因為該記憶體單元僅具有兩個可能狀態。上述記憶體裝置與需要將額外位元值(諸如，類比位元值)而非僅將兩個二進位位元值儲存在連續值範圍中的應用一起使用不相容。
上述問題及需求係藉由一種記憶體裝置解決，該記憶體裝置包括：記憶體單元，其等各自經組態以在一讀取操作期間生成一輸出電流；電路系統，其經組態以針對該等記憶體單元的各者基於該記憶體單元的該輸出電流產生一讀取值；電路系統，其經組態以針對該等記憶體單元的各者將用於該記憶體單元的該讀取值乘以一乘數以產生一相乘讀取值，其中用於該等記憶體單元之各者的該乘數與用於該等記憶體單元之任何其他者的該等乘數不同；及電路系統，其經組 態以加總該等相乘讀取值。
該記憶體裝置可包括：記憶體單元，其等各自經組態以在一讀取操作期間生成一輸出電流；電路系統，其經組態以針對該等記憶體單元的各者基於該記憶體單元的該輸出電流產生一讀取值；電路系統，其經組態以針對該等記憶體單元的各者將一常數值加至該讀取值以產生一增加讀取值，其中用於該等記憶體單元之各者的該常數與用於該等記憶體單元之任何其他者的該等常數不同；電路系統，其經組態以加總該等增加讀取值。
該記憶體裝置亦可包括：複數個記憶體單元，其等以列及行配置，其中該等記憶體單元的各者經組態以在一讀取操作期間生成一輸出電流；複數條位元線，其等各自連接至該等記憶體單元之該等行的一行，以用於接收來自該等記憶體單元之該一行的該等輸出電流；電路系統，其經組態以針對該等位元線的各者基於藉由該位元線接收之該等輸出電流產生一讀取值；電路系統，其經組態以針對該等位元線的各者將用於該位元線的該讀取值乘以一乘數以產生一相乘讀取值，其中用於該等位元線之各者的該乘數與用於該等位元線之任何其他者的該等乘數不同；及電路系統，其經組態以加總該等相乘讀取值。
該記憶體裝置亦可包括：複數個記憶體單元，其等以列及行配置，其中該等記憶體單元的各者經組態以在一讀取操作期間生成一輸出電流；複數條位元線，其等各自連接至該等記憶體單元之該等行的一行，以用於接收來自該等記憶體單元之該一行的該等輸出電 流；電路系統，其經組態以針對該等位元線的各者基於藉由該位元線接收之該等輸出電流產生一讀取值；電路系統，其經組態以針對該等位元線的各者將一常數值加至用於該位元線的該讀取值以產生一增加讀取值，其中用於該等位元線之各者的該常數與用於該等位元線之任何其他者的該等常數不同；及電路系統，其經組態以加總該等增加讀取值。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍、及隨附圖式而變得顯而易見。
10‧‧‧分離閘記憶體單元
12‧‧‧矽半導體基材
14‧‧‧源極區
16‧‧‧汲極區
18‧‧‧通道區
20‧‧‧浮閘
22‧‧‧控制閘
30‧‧‧分離閘記憶體單元；記憶體單元
32‧‧‧程式化/抹除(PE)閘
40‧‧‧分離閘記憶體單元；記憶體單元
42‧‧‧抹除閘
44‧‧‧耦合閘
46‧‧‧記憶體單元
47‧‧‧位元線
48‧‧‧感測放大器
50‧‧‧陣列
52a‧‧‧平面A
52b‧‧‧平面B
54‧‧‧XDEC(列解碼器)
56‧‧‧SLDRV
58‧‧‧YMUX(行解碼器)
60‧‧‧HVDEC
62‧‧‧BLINHCTL(位元線控制器)
64‧‧‧CHRGPMP(電荷泵)
66‧‧‧控制器
圖1係一第一習知分離閘非揮發性記憶體單元的側視截面圖。
圖2係一第二習知分離閘非揮發性記憶體單元的側視截面圖。
圖3係一第三習知分離閘非揮發性記憶體單元的側視截面圖。
圖4係繪示用於乘以用來儲存位元值的四個記憶體單元之讀取電流的獨特乘數值的圖式。
圖5係一記憶體裝置架構的平面圖。
本發明係關於能夠在記憶體單元中儲存類比位元值的非揮發性記憶體裝置。此係藉由使用用於各位元值的多個記憶體單元儲存類比位元值而完成。該技術繪示於圖4中，將四個記憶體單元46的 分組使用為實例。然而，用於儲存各位元值的記憶體單元的數目及位置可變化。記憶體單元46可以是關於圖1至圖3於上文描述之記憶體單元的任何者。記憶體單元46較佳地係以列及行的陣列配置，其中具有連接至汲極區16及連接至感測放大器48的位元線47。較佳地，記憶體單元的各行包括連接至該行中的所有記憶體單元46的汲極區16及連接至感測放大器48的位元線47。在讀取操作期間，感測放大器48除了別的之外還在位元線47上放大、偵測、並測量(感測)來自記憶體單元的讀取電流(亦即，輸出電流)。各記憶體單元46能夠藉由在讀取操作期間停用在相同位元線47上的所有其他記憶體單元、並在讀取操作期間偵測來自該一個記憶體單元的輸出電流而被個別地讀取。
在本實例中，使用在相同列但不同行中的四個記憶體單元46說明本發明。然而，可使用記憶體單元46在數目及相對位置方面的任何組合。各類比位元值係藉由數位二進位位元的獨特組合表示，且因此藉由該四個記憶體單元46的「數位程式狀態」表示。此技術的獨特之處係資訊如何從記憶體單元46讀出。在讀取操作期間，各記憶體單元46的讀取電流係藉由感測放大器48感測。以電子程式化的記憶體單元46將具有非常低的或不具有讀取電流。在抹除狀態中的記憶體單元46將具有較高的讀取電流。將各單元的讀取電流乘以一獨特乘數值(unique multiplier value)(亦即，在記憶體單元的實際陣列之外實施，例如，在記憶體區塊的周邊中，諸如，藉由感測放大器48及/或控制器66)，使得針對程式狀態的任何給定組合的記憶體單元 46之群組的電流總合將針對施加至記憶體單元之群組的各組字線輸入生成獨特加總值。
圖4繪示用於四單元實例之獨特乘數值的例示性非限制實例。在圖4中，最高有效位元儲存在第一記憶體單元46(單元1)中，次一有效位元儲存在第二記憶體單元46(單元2)中，並以最低有效位元儲存在第四記憶體單元46(單元4)中的方式依此類推。在讀取操作期間，使用感測放大器48在位元線47上感測單元電流。將該等單元電流各自乘以一獨特乘數值(亦即，針對該四個單元的任何者的乘數值無一係相同的)。在本實例中，以單元4開始並以單元1結束之乘數值的序列係藉由方程式2X陳述，其中X係分別用於單元4、3、2、1的非負整數(例如，0、1、2、3)。此意謂著將單元4的讀取電流乘以1，將單元3的讀取電流乘以2，將單元2的讀取電流乘以4、且將單元1的讀取電流乘以8。在相乘之後，然後將四個讀取電流加總以為4個記憶體單元提供一最終加總讀取電流。該最終加總讀取電流將針對用於所有記憶體單元的程式狀態的可能組合(亦即，程式狀態的該等可能組合係0000、0001、0010、0100、1000、0011、…、1111)的各者具有一獨特值。以此方式，周邊電路系統(例如，控制器66)能讀出該加總讀取電流並判定獨特類比位元，儘管其係使用其中各者能夠具有與其他單元相同的讀取電流的多個數位二進位單元來儲存的。
雖然圖4的實例使用式2X以判定獨特乘數值的級數，可使用為儲存類比位元的所有記憶體單元生成獨特乘數值的任何其他 式或技術。例如，級數1K、2K、3K、4K可用於將讀取電流乘以K的任何常數值(亦即，乘數遵循X．K的方程式，其中X係正整數且K係一常數值)。替代地，取代將乘數乘以讀取電流，可將獨特加常數(unique addition constant)加至單元電流(亦即，其中將獨特常數值加至各單元電流)。例如，可使用以下加式：R1+A,R2+B,R3+C,R4+D，其中R係來自記憶體單元46之一者的讀取電流，且A至D係加至讀取電流的獨特常數值(彼此不同)。乘數及加常數可係整數、非負整數、分數、或甚至負數或負值。
乘數或加常數可在額外信號處理之前、期間、或之後直接地或間接地施加至單元讀取電流。例如，可在感測讀取單元電流之前或作為其一部分，將乘數或加常數施加至感測到的單元讀取電流(例如，藉由感測放大器48)。替代地，可在單元讀取電流最初藉由感測放大器48感測之後，將乘數或加常數藉由感測放大器48或控制器66施加至感測到的單元讀取電流值。針對任何給定的單元電流，該電流的振幅可在感測放大器的最初感測之前、期間、或之後如藉由對應乘數或加常數所決定地增加。替代地，可將單元電流轉換成電壓，且該電壓的振幅可如藉由對應乘數或加常數所決定地增加。或者，數值能直接地或間接地從單元電流判定，因此該數值係由對應乘數或加常數維持或改變。因此，一般而言，其係受乘數或加常數影響的一讀取值，其中該讀取值係電壓、電流、或基於讀取操作期間的單元電流產生的數值。
針對一些應用，可同時讀取相同位元線上的一個以上的 記憶體單元(亦即，相同位元線上的多個記憶體單元對在位元線上感測到的讀取電流作出貢獻)。例如，在類比類神經網路應用中，其中記憶體單元用於儲存與置於其字線上之輸入信號相乘的權重，同時讀取多列記憶體單元。在此種情形下，任何給定位元線上的讀取電流將係來自在該位元線上讀取之記憶體單元的所有讀取電流的總和。因此，當同時讀取多列記憶體單元時，將獨特乘數或加常數(直接或間接地)施加至位元線讀取電流(彼等的各者包括來自該位元線上的多個記憶體單元的讀取電流貢獻)。
一例示性記憶體裝置之架構繪示在圖5中。該記憶體裝置包括非揮發性記憶體單元46的陣列50，其可隔離為兩個分開的平面(平面A 52a及平面B 52b)。記憶體單元46可係圖1至圖3所示的類型，形成在一單一晶片上，以複數個列與行配置在半導體基材12中。與非揮發性記憶體單元陣列相鄰者係位址解碼器(例如，XDEC 54(列解碼器)、SLDRV 56、YMUX 58(行解碼器)、HVDEC 60)以及一位元線控制器(BLINHCTL 62)，其等係在針對所選擇之記憶體單元的讀取、程式化、及抹除操作期間，用於解碼位址以及供應各種電壓給各種記憶體單元閘與區。行解碼器58包括含有用於在讀取操作期間測量位元線47上之電流的電路系統的感測放大器48。控制器66(含有控制電路)控制各種裝置元件以在目標記憶體單元上實施各操作(程式化、抹除、讀取)。在控制器66的控制下，電荷泵CHRGPMP 64提供用於讀取、程式化、及抹除記憶體單元的各種電壓。如上文討論者，讀取電流乘數或加常數可例如以控制器66中的電 路系統實作。替代地或額外地，讀取電流乘數或加常數可以行解碼器YMUX 58之感測放大器48部分中的電路系統實作。
雖然上述實施例係相關於記憶體單元46的二進位程式化及抹除狀態描述，因此讀取操作之實施使用超過用於將已抹除之記憶體單元46完全導通的臨限電壓的讀取電壓，記憶體單元46的讀取操作亦可使用次臨限電壓實施，意謂著記憶體單元46在讀取操作期間從未完全導通，即便是在完全抹除狀態中。而是，記憶體單元係以次臨限方式操作，其中基於記憶體單元的程式狀態，在通過記憶體單元的讀取電流上有可偵測的差異，但記憶體單元並未完全導通。此對諸如類比類神經網路的應用係有利的，其中記憶體單元用於儲存與置於其字線上的輸入信號相乘的權重。各單元以次臨限模式操作，使得輸入信號能有效地與儲存在該組單元中的權重值相乘。在該情形下，最終加總讀取電流(在將乘數或加常數施加至用於儲存該權重值的該組記憶體單元之後)將具有用於程式狀態及所施加輸入(例如，來自音訊、視訊、或影像輸入，並在到達記憶體陣列的字線輸入上之前經預處理)的可能組合之各者的獨特值。
雖然上述實施例係在用於儲存類比位元值的四個記憶體單元的內容脈絡中說明，可使用更少或更多數目的記憶體單元。此外，用於儲存各類比位元值的單元的組合不需要在相同列中或甚至彼此相鄰，而是可係陣列中任何處的記憶體單元的任何組合。
應理解，本發明不限於上文描述及本文闡釋之實施例。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或 申請專利範圍用語之範疇，而僅是用以對可由一或多項請求項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。進一步，不需要依所闡釋或最終請求的精確順序來執行所有方法步驟。最後，單一材料層可形成為多個具有同樣或類似材料之層，且反之亦然。
應注意的是，如本文中所使用，「在…上方(over)」及「在…之上(on)」之用語皆含括性地包括「直接在…之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在…之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)。同樣地，「相鄰的(adjacent)」一詞包括了「直接相鄰的」(無居中的材料、元件或間隔設置於其間)及「間接相鄰的」(有居中的材料、元件或間隔設置於其間)的含意，「安裝於(mounted to)」一詞則包括了「直接安裝於(directly mounted to)」(無居中的材料、元件或間隔設置於其間)及「間接安裝於(indirectly mounted to)」(有居中的材料、元件或間隔設置於其間)的含意，以及「電耦接(electrically coupled)」一詞則包括了「直接電耦接(directly electrically coupled to)」(無居中的材料或元件於其間將各元件電性相連接)及「間接電耦接(indirectly electrically coupled to)」(有居中的材料或元件於其間將各元件電性相連接)的含意。舉例而言，「在基材上方(over a substrate)」形成元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。

Claims (20)

  1. 一種記憶體裝置，其包含：記憶體單元，其等各自經組態以在一讀取操作期間生成一輸出電流；電路系統，其經組態以針對該等記憶體單元的各者基於該記憶體單元的該輸出電流產生一讀取值；電路系統，其經組態以針對該等記憶體單元的各者將用於該記憶體單元的該讀取值乘以一乘數以產生一相乘讀取值，其中用於該等記憶體單元之各者的該乘數與用於該等記憶體單元之任何其他者的該等乘數不同；及電路系統，其經組態以加總該等相乘讀取值。
  2. 如請求項1之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由放大該等記憶體單元的該等輸出電流而產生該等讀取值，且其中該等讀取值係電流。
  3. 如請求項1之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等記憶體單元的該等輸出電流產生電壓而產生該等讀取值，且其中該等讀取值係電壓。
  4. 如請求項1之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等記憶體單元的該等輸出電流產生數值而產生該等讀取值。
  5. 如請求項1之記憶體裝置，其中該等乘數遵循根據2 X的一級數，其中X係非負整數。
  6. 如請求項1之記憶體裝置，其中該等乘數遵循根據X．K的一級數，其中X係正整數且K係一常數值。
  7. 一種記憶體裝置，其包含：記憶體單元，其等各自經組態以在一讀取操作期間生成一輸出電流；電路系統，其經組態以針對該等記憶體單元的各者基於該記憶體單元的該輸出電流產生一讀取值；電路系統，其經組態以針對該等記憶體單元的各者將一常數值加至該讀取值以產生一增加讀取值，其中用於該等記憶體單元之各者的該常數值與用於該等記憶體單元之任何其他者的該等常數值不同；及電路系統，其經組態以加總該等增加讀取值。
  8. 如請求項7之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由放大該等記憶體單元的該等輸出電流而產生該等讀取值，且其中該等讀取值係電流。
  9. 如請求項7之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等記憶體單元的該等輸出電流產生電壓而產生該等讀取值，且其中該等讀取值係電壓。
  10. 如請求項7之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等記憶體單元的該等輸出電流產生數值而產生該等讀取值。
  11. 一種記憶體裝置，其包含：複數個記憶體單元，其等以列及行配置，其中該等記憶體單元的各者經組態以在一讀取操作期間生成一輸出電流；複數條位元線，其等各自連接至該等記憶體單元之該等行的一行，以用於接收來自該等記憶體單元之該一行的該等輸出電流； 電路系統，其經組態以針對該等位元線的各者基於藉由該位元線接收之該等輸出電流產生一讀取值；電路系統，其經組態以針對該等位元線的各者將用於該位元線的該讀取值乘以一乘數以產生一相乘讀取值，其中用於該等位元線之各者的該乘數與用於該等位元線之任何其他者的該等乘數不同；及電路系統，其經組態以加總該等相乘讀取值。
  12. 如請求項11之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由放大該等位元線的該等輸出電流而產生該等讀取值，且其中該等讀取值係電流。
  13. 如請求項11之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等位元線的該等輸出電流產生電壓而產生該等讀取值，且其中該等讀取值係電壓。
  14. 如請求項11之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等位元線的該等輸出電流產生數值而產生該等讀取值。
  15. 如請求項11之記憶體裝置，其中該等乘數遵循根據2 X的一級數，其中X係非負整數。
  16. 如請求項11之記憶體裝置，其中該等乘數遵循根據X．K的一級數，其中X係正整數且K係一常數值。
  17. 一種記憶體裝置，其包含：複數個記憶體單元，其等以列及行配置，其中該等記憶體單元的各者經組態以在一讀取操作期間生成一輸出電流；複數條位元線，其等各自連接至該等記憶體單元之該等行的一 行，以用於接收來自該等記憶體單元之該一行的該等輸出電流；電路系統，其經組態以針對該等位元線的各者基於藉由該位元線接收之該等輸出電流產生一讀取值；電路系統，其經組態以針對該等位元線的各者將一常數值加至用於該位元線的該讀取值以產生一增加讀取值，其中用於該等位元線之各者的該常數值與用於該等位元線之任何其他者的該等常數值不同；及電路系統，其經組態以加總該等增加讀取值。
  18. 如請求項17之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由放大該等位元線的該等輸出電流而產生該等讀取值，且其中該等讀取值係電流。
  19. 如請求項17之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等位元線的該等輸出電流產生電壓而產生該等讀取值，且其中該等讀取值係電壓。
  20. 如請求項17之記憶體裝置，其中經組態以產生該等讀取值的該電路系統係經組態以藉由基於該等位元線的該等輸出電流產生數值而產生該等讀取值。
TW108100073A 2018-01-04 2019-01-02 用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法 TWI686808B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862613676P 2018-01-04 2018-01-04
US62/613,676 2018-01-04
US16/213,860 2018-12-07
US16/213,860 US10878897B2 (en) 2018-01-04 2018-12-07 System and method for storing and retrieving multibit data in non-volatile memory using current multipliers
??PCT/US18/65028 2018-12-11
WOPCT/US18/65028 2018-12-11
PCT/US2018/065028 WO2019135866A1 (en) 2018-01-04 2018-12-11 System and method for storing and retrieving multibit data in non-volatile memory using current multipliers

Publications (2)

Publication Number Publication Date
TW201931376A true TW201931376A (zh) 2019-08-01
TWI686808B TWI686808B (zh) 2020-03-01

Family

ID=67059825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100073A TWI686808B (zh) 2018-01-04 2019-01-02 用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法

Country Status (7)

Country Link
US (1) US10878897B2 (zh)
EP (1) EP3735691B1 (zh)
JP (1) JP7275147B2 (zh)
KR (1) KR102344013B1 (zh)
CN (1) CN111527547B (zh)
TW (1) TWI686808B (zh)
WO (1) WO2019135866A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335186A (zh) * 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616330A (en) * 1983-08-25 1986-10-07 Honeywell Inc. Pipelined multiply-accumulate unit
FR2644264B1 (fr) * 1989-03-10 1991-05-10 Thomson Csf Reseau neuronal analogique programmable
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP3260357B2 (ja) * 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
US6032220A (en) 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
US5973958A (en) 1998-06-23 1999-10-26 Advanced Micro Devices, Inc. Interlaced storage and sense technique for flash multi-level devices
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP5065940B2 (ja) * 2008-02-28 2012-11-07 株式会社東芝 磁気記憶装置
US7835173B2 (en) * 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
KR101205100B1 (ko) 2010-08-30 2012-11-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods
US9189201B2 (en) 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
KR20130129638A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 그의 리드 방법
US9135106B2 (en) 2012-05-22 2015-09-15 Hgst Technologies Santa Ana, Inc. Read level adjustment using soft information
GB2524534A (en) 2014-03-26 2015-09-30 Ibm Determining a cell state of a resistive memory cell
WO2016167778A1 (en) * 2015-04-16 2016-10-20 Hewlett Packard Enterprise Development Lp Resistive memory arrays for performing multiply-accumulate operations
US9602314B1 (en) * 2016-02-10 2017-03-21 Nxp Usa, Inc. Communications receiver equalizer
US10079067B1 (en) 2017-09-07 2018-09-18 Winbond Electronics Corp. Data read method and a non-volatile memory apparatus using the same

Also Published As

Publication number Publication date
EP3735691B1 (en) 2022-11-30
CN111527547B (zh) 2023-09-29
KR20200091410A (ko) 2020-07-30
US10878897B2 (en) 2020-12-29
CN111527547A (zh) 2020-08-11
EP3735691A4 (en) 2021-10-27
KR102344013B1 (ko) 2021-12-28
JP2021509753A (ja) 2021-04-01
JP7275147B2 (ja) 2023-05-17
TWI686808B (zh) 2020-03-01
WO2019135866A1 (en) 2019-07-11
US20190206486A1 (en) 2019-07-04
EP3735691A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
KR102199607B1 (ko) 비휘발성 메모리에 멀티비트 데이터를 저장하기 위한 시스템 및 방법
US10699787B2 (en) System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
TWI683110B (zh) 用於基於非揮發性記憶體單元陣列熵產生隨機數之系統及方法
TWI686808B (zh) 用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法
KR102282580B1 (ko) 비휘발성 메모리 어레이에서 피크 전력 요구 및 잡음을 관리하기 위한 시스템 및 방법