CN111527547A - 用于使用电流倍增器在非易失性存储器中存储和检索多位数据的系统和方法 - Google Patents

用于使用电流倍增器在非易失性存储器中存储和检索多位数据的系统和方法 Download PDF

Info

Publication number
CN111527547A
CN111527547A CN201880084428.5A CN201880084428A CN111527547A CN 111527547 A CN111527547 A CN 111527547A CN 201880084428 A CN201880084428 A CN 201880084428A CN 111527547 A CN111527547 A CN 111527547A
Authority
CN
China
Prior art keywords
generate
read value
read
memory cells
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880084428.5A
Other languages
English (en)
Other versions
CN111527547B (zh
Inventor
V·蒂瓦里
H·V·特兰
N·多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN111527547A publication Critical patent/CN111527547A/zh
Application granted granted Critical
Publication of CN111527547B publication Critical patent/CN111527547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

存储器设备包括存储器单元，每个存储器单元被配置为在读取操作期间产生输出电流。电路被配置为针对存储器单元中的每一个基于存储器单元的输出电流来生成读取值。电路被配置为针对存储器单元中的每一个，将存储器单元的读取值乘以倍增器以生成倍增的读取值，其中用于存储器单元中的每一个的倍增器不同于用于存储器单元中的任何其他存储器单元的倍增器。电路被配置为对倍增的读取值求和。读取值可以是电流、电压或数值。另选地，可使用相加的常数值来代替倍增器。可将倍增器或者常数施加于来自各个单元的读取电流，或者整个位线上的读取电流。

Description

用于使用电流倍增器在非易失性存储器中存储和检索多位数 据的系统和方法
相关专利申请
本申请要求2018年1月4日提交的美国临时申请号62/613,676和2018年12月7日提交的美国专利申请号16/213,860的权益。
技术领域
本发明涉及非易失性存储器设备，并且更具体地涉及增大可存储在该非易失性存储器设备中的位的数量。
背景技术
非易失性存储器设备在本领域中是公知的。例如，分裂栅存储器单元公开于美国专利5,029,130中。该存储器单元具有浮栅和控制栅，该控制栅设置在衬底的沟道区上方并且控制该沟道区的导电性，该沟道区在源极区和漏极区之间延伸。将各种组合的电压施加到控制栅极、源极和漏极，以编程存储器单元(通过将电子注入到浮栅中)、擦除存储器单元(通过从浮栅移除电子)以及读取存储器单元(通过测量或检测沟道区的电导率以确定浮栅的编程状态)。
非易失性存储器单元中的栅极的配置和数量可以变化。例如，美国专利7,315,056公开了附加包括在源极区上方的编程/擦除栅极的存储器单元。美国专利7,868,375公开了一种存储器单元，该存储器单元附加包括在源极区上方的擦除栅极和在浮栅上方的耦合栅极。
图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20设置在沟道区18的第一部分上方并与其绝缘(并且部分地在源极区14上方并与其绝缘)。控制栅极(也称为字线栅极或选择栅极)22具有下部和上部，该下部设置在沟道区18的第二部分上方并与其绝缘，该上部在浮栅20上方延伸(即，控制栅极22围绕浮栅20的上边缘缠绕)。
可通过将高正电压置于控制栅极22上以及将参考电位置于源极区14和漏极区16上来擦除存储器单元10。浮栅20和控制栅极22之间的高电压降将导致浮栅20上的电子通过熟知的福勒-诺得海姆遂穿机构从浮栅20穿过介入绝缘遂穿到控制栅极22(使浮栅20带正电—擦除状态)。可以通过将地电位施加到漏极区16、在源极区14上施加正电压以及在控制栅极22上施加正电压来编程存储器单元10。然后，电子将从漏极区16流向源极区14，其中一些电子变得加速并且变热，由此它们通过热电子注入被注入到浮栅20上(使浮栅带负电—编程状态)。可以通过将地电位置于漏极区16上、将正电压置于源极区14上以及将正电压置于控制栅极22上(接通控制栅极22下方的沟道区部分)来读取存储器单元10。如果浮栅带正电(擦除)，则存储器单元将导通，并且电流将从源极区14流动到漏极区16(即，基于所感测的电流感测到存储器单元10处于其擦除“1”状态)。如果浮栅20带负电(编程)，则浮栅下方的沟道区充其量弱导通或截止，从而减少或阻止任何电流流动(即，基于感测到的低电流或无电流而将存储器单元10感测为处于其编程“0”状态)。
图2示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的编程/擦除(PE)栅极32的替代分裂栅存储器单元30(即，这是三栅极设计)。可以通过将高的正电压置于PE栅极32上以引起电子从浮栅20隧穿到PE栅极32来擦除存储器单元30。可以通过将正电压置于控制栅极22、PE栅极32和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元30。可以通过将正电压置于控制栅极22和漏极区16上以及感测电流来读取存储器单元30。
图3示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的擦除栅极42以及位于浮栅20上方并与其绝缘的耦合栅极44的替代分裂栅存储器单元40。可以通过将高的正电压置于擦除栅极42上并且任选地将负电压置于耦合栅极44上以引起电子从浮栅20隧穿到擦除栅极42来擦除存储器单元40。可以通过将正电压置于控制栅极22、擦除栅极42、耦合栅极44和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元40。可以通过将正电压置于控制栅极22和漏极区16上(并且任选地将正电压置于擦除栅极42和/或耦合栅极44上)以及感测电流来读取存储器单元30。
对于所有上面引用的存储器单元，在编程操作、擦除操作和读取操作中的每一者中施加电压，以将存储器单元编程到“0”状态，将存储器单元擦除到“1”状态，并读取存储器单元以确定它们是处于编程状态还是处于擦除状态。此类存储器设备的一个缺点是，每个存储器单元仅能存储一个数据位(即，两个位值)，因为存储器单元仅具有两个可能状态。上述存储器设备与需要在连续值范围内存储附加位值(诸如模拟位值)而不是仅存储两个二进制位值的应用不兼容。
发明内容
上述问题和需求通过存储器设备来解决，该存储器设备包括：存储器单元，每个存储器单元被配置为在读取操作期间产生输出电流；被配置为针对存储器单元中的每一个，基于存储器单元的输出电流生成读取值的电路；被配置为针对存储器单元中的每一个，将存储器单元的读取值乘以倍增器以生成倍增的读取值的电路，其中用于存储器单元中的每一个的倍增器不同于用于存储器单元中的任何其他存储器单元的倍增器；以及被配置为对倍增的读取值求和的电路。
存储器设备可包括：存储器单元，每个存储器单元被配置为在读取操作期间产生输出电流；被配置为针对存储器单元中的每一个，基于存储器单元的输出电流生成读取值的电路；被配置为针对存储器单元中的每一个，将常数值相加到读取值以生成相加的读取值的电路，其中用于存储器单元中的每一个的常数不同于用于存储器单元中的任何其他存储器单元的常数；以及被配置为对相加的读取值求和的电路。
存储器设备还可以包括布置成行和列的多个存储器单元，其中存储器单元中的每一个被配置为在读取操作期间产生输出电流；多个位线，每个多个位线连接到存储器单元的列中的一个列以用于从存储器单元的一个列接收输出电流；被配置为针对位线中的每一个，基于位线接收的输出电流生成读取值的电路；被配置为针对位线中的每一个，将针对位线的读取值乘以倍增器以生成倍增的读取值的电路，其中用于位线中的每一个的倍增器不同于用于位线中的任何其他位线的倍增器；以及被配置为对倍增的读取值求和的电路。
存储器设备还可以包括布置成行和列的多个存储器单元，其中存储器单元中的每一个被配置为在读取操作期间产生输出电流；多个位线，每个多个位线连接到存储器单元的列中的一个列以用于从存储器单元的一个列接收输出电流；被配置为针对位线中的每一个，基于位线接收的输出电流生成读取值的电路；被配置为针对位线中的每一个，将常数值相加到针对位线的读取值以生成相加的读取值的电路，其中用于位线中的每一个的常数不同于用于位线中的任何其他位线的常数；以及被配置为对相加的读取值求和的电路。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1为第一常规分裂栅非易失性存储器单元的侧面剖视图。
图2为第二常规分裂栅非易失性存储器单元的侧面剖视图。
图3为第三常规分裂栅非易失性存储器单元的侧面剖视图。
图4是示出用于乘以用于存储位值的四个存储器单元的读取电流的唯一的倍增器值的示意图。
图5为存储器设备架构的平面图。
具体实施方式
本发明涉及能够在存储器单元中存储模拟位值的非易失性存储设备。这通过针对每个位值使用多个存储器单元存储模拟位值来实现。该技术在图4中示出，使用一组四个存储器单元46作为示例。然而，用于存储每个位值的存储器单元的数量和位置可以变化。存储器单元46可以是上文相对于图1至图3所述的任何存储器单元。存储器单元46优选地布置成行和列的阵列，其中位线47连接到漏极区16和读出放大器48。优选地，存储器单元的每个列包括位线47，该位线连接到列中的所有存储器单元46的漏极区16，并且连接到读出放大器48。除了其他方面，读出放大器48在读取操作期间放大、检测和测量(感测)来自位线47上的存储器单元的读取电流(即，输出电流)。通过在读取操作期间禁用相同位线47上的所有其他存储器单元，并且在读取操作期间检测来自一个存储器单元的输出电流，可以单独地读取每个存储器单元46。
在本示例中，在相同行中但不同列中的四个存储器单元46用于示出本发明。然而，可以使用在数量和相对位置方面的存储器单元46的任何组合。每个模拟位值由数字二进制位的唯一的组合表示，从而由四个存储器单元46的“数字编程状态”表示。该技术独有的是如何从存储器单元46读出信息。在读取操作期间，每个存储器单元46的读取电流由读出放大器48感测。用电子编程的存储器单元46将具有非常低的读取电流或不具有读取电流。擦除状态下的存储器单元46将具有较高的读取电流。每个单元的读取电流乘以唯一的倍增器值(即，在存储器单元的实际阵列之外执行，例如在存储块的外围中，诸如通过读出放大器48和/或控制器66执行)，使得针对编程状态的任何给定组合的该组存储器单元46的电流的总和将为施加于该组存储器单元的每组字线输入产生唯一的总和值。
图4示出了用于四单元示例的唯一的倍增器值的示例性非限制性示例。在图4中，最高有效位存储在第一存储器单元46(单元1)中，下一个有效位存储在第二存储器单元46(单元2)中，依此类推，其中最低有效位存储在第四存储器单元46(单元4)中。在读取操作期间，使用读出放大器48在位线47上感测单元电流。这些单元电流各自乘以唯一的倍增器值(即，对于四个单元中的任一个，没有倍增器值相同)。在本示例中，以单元4开始且以单元1结束的倍增器值的序列由公式2X示出，其中对于单元4、3、2、1，X分别为非负整数(例如，0、1、2、3)。这意味着单元4的读取电流乘以1，单元3的读取电流乘以2，单元3的读取电流乘以4，并且单元4的读取电流乘以8。然后对倍增之后的四个读取电流求和以提供针对4个存储器单元的最终求和的读取电流。最终求和的读取电流将具有用于针对所有存储器单元的编程状态的可能组合中的每一个的唯一值(即，编程状态的那些可能组合为0000、0001、0010、0100、1000、0011、…1111)。这样，即使唯一的模拟位是使用多个数字二进制单元存储，其中每个数字二进制单元能够具有与其他单元相同的读取电流，外围电路(例如，控制器66)也可读出求和的读取电流并确定唯一的模拟位。
虽然图4的示例使用公式2X来确定唯一的倍增器值的累进，但是可使用针对存储模拟位的所有存储器单元产生唯一的倍增器值的任何其他公式或技术。例如，累进1K、2K、3K、4K可用于针对K的任何常数值乘以读取电流(即，倍增器遵循X·K的公式，其中X是正整数，并且K是常数值)。另选地，代替将倍增器与读取电流相乘，可以将唯一的加法常数相加到单元电流(即，其中将唯一的常数值相加到每个单元电流)。例如，可以使用以下加法公式：R1+A，R2+B，R3+C，R4+D，其中R是来自存储器单元46中的一个的读取电流并且A至D是相加到读取电流的唯一的常数值(彼此不同)。倍增器和加法常数可以是整数(integer)、整数(whole number)、分数或甚至负数或值。
可在附加信号处理之前、期间或之后将倍增器或加法常数直接或间接施加于单元读取电流。例如，可以在感测读取电流之前或作为其一部分(例如，通过读出放大器48)将倍增器或加法常数施加到感测的单元读取电流。另选地，在读出放大器48初始感测单元读取电流之后，可通过读出放大器48或控制器66将倍增器或加法常数施加于感测的单元读取电流值。对于任何给定的单元电流，在由读出放大器进行初始感测之前、期间或之后，该电流的振幅可增加，如由对应的倍增器或加法常数所决定的。另选地，单元电流可被转换成电压，并且该电压的振幅可根据对应的倍增器或加法常数的指示而增加。或者，数值可由单元电流直接或间接确定，由此数值由对应的倍增器或加法常数保持或改变。因此，一般而言，它是经受倍增器或加法常数的读取值，其中读取值是在读取操作期间基于单元电流生成的电压、电流或数值。
对于一些应用，可以同时读取同一位线上的多于一个的存储器单元(即，同一位线上的多个存储器单元对位线上感测的读取电流有贡献)。例如，在模拟神经网络应用中，其中存储器单元用于存储与放置在其字线上的传入信号相乘的权重，同时读取多行存储器单元。在这种情况下，任何给定位线上的读取电流将是来自在该位线上读取的存储器单元的所有读取电流的总和。因此，当多行存储器单元被同时读取时，唯一的倍增器或加法常数被(直接或间接地)施加于位线读取电流(其中的每一个包括来自位线上的多个存储器单元的读取电流贡献)。
在图5中示出示例性存储器设备的架构。存储器设备包括非易失性存储器单元46的阵列50，该阵列可被分隔成两个单独的平面(平面A 52a和平面B 52b)。存储器单元46可以是图1至图3中所示的类型的存储器单元，可以形成在单个芯片上，可以在半导体衬底12中按多行和多列布置。与非易失性存储器单元阵列相邻的是地址解码器(例如，XDEC 54(行解码器)、SLDRV 56、YMUX 58(列解码器)、HVDEC 60)和位线控制器(BLINHCTL 62)，它们用于在所选择的存储器单元的读取、编程和擦除操作期间解码地址并且向各种存储器单元栅和区供应各种电压。列解码器58包括读出放大器48，其包含用于在读取操作期间测量位线47上的电流的电路。控制器66(包含控制电路)控制各种设备元件以实现目标存储器单元上的每个操作(编程、擦除、读取)。电荷泵CHRGPMP 64提供用于在控制器66的控制下读取、编程和擦除存储器单元的各种电压。如上所述，读取电流倍增器或加法常数可以例如通过控制器66中的电路来实现。另选地或除此之外，读取电流倍增器或加法常数可以用列解码器YMUX 58的读出放大器48部分中的电路实现。
虽然相对于存储器单元46的二进制编程状态和擦除状态描述了上述实施方案，由此使用超过用于完全导通擦除的存储器单元46的阈值电压的读取电压来执行读取操作，存储器单元46的读取操作可使用亚阈值电压来执行，这意味着即使在完全擦除状态下，存储器单元46也不会在读取操作期间完全导通。相反，存储器单元以亚阈值方式操作，其中基于存储器单元的编程状态，但不完全导通存储器单元，在通过存储器单元的读取电流中存在可检测的差异。这对于诸如模拟神经网络的应用是有利的，其中存储器单元用于存储与放置在其字线上的传入信号相乘的权重。每个单元在亚阈值模式下操作，使得输入信号可有效地乘以存储在该组单元中的权重值。在这种情况下，最终求和的读取电流(在将倍增器或加法常数施加于用于存储权重值的一组存储器单元之后)将具有针对所施加的编程状态和输入(例如，来自音频、视频或图像输入并且在到达存储器阵列的字线输入之前预处理)的可能组合中的每一个的唯一值。
虽然在用于存储模拟位值的四个存储器单元的上下文中示出了上述实施方案，但可使用更少或更多数量的存储器单元。此外，用于存储每个模拟位值的单元的组合不需要在同一行中或甚至彼此相邻，而是可以是阵列中任何地方的存储器单元的任何组合。
应当理解，本发明不限于上述和本文所示的一个或多个实施方案。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，并非所有方法步骤都必须按照所示或最终要求的确切顺序执行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出的是，如本文所用，术语“在…上方”和“在…上”均包括性地包括“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电连接到”包括“被直接电连接到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电连接到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (20)

1.一种存储器设备，包括：
存储器单元，每个所述存储器单元被配置为在读取操作期间产生输出电流；
被配置为针对所述存储器单元中的每一个基于所述存储器单元的所述输出电流来生成读取值的电路；
被配置为针对所述存储器单元中的每一个将所述存储器单元的所述读取值乘以倍增器以生成倍增的读取值的电路，其中用于所述存储器单元中的每一个的所述倍增器不同于用于所述存储器单元中的任何其他存储器单元的所述倍增器；和
被配置为对所述倍增的读取值求和的电路。
2.根据权利要求1所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过放大所述存储器单元的所述输出电流来生成所述读取值，并且其中所述读取值是电流。
3.根据权利要求1所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述存储器单元的所述输出电流生成电压来生成所述读取值，并且其中所述读取值是电压。
4.根据权利要求1所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述存储器单元的所述输出电流生成数值来生成所述读取值。
5.根据权利要求1所述的存储器设备，其中所述倍增器遵循根据2X的累进，其中X是非负整数。
6.根据权利要求1所述的存储器设备，其中所述倍增器遵循根据X·K的累进，其中X是正整数，并且K是常数值。
7.一种存储器设备，包括：
存储器单元，每个所述存储器单元被配置为在读取操作期间产生输出电流；
被配置为针对所述存储器单元中的每一个基于所述存储器单元的所述输出电流来生成读取值的电路；
被配置为针对所述存储器单元中的每一个，将常数值相加到所述读取值以生成相加的读取值的电路，其中用于所述存储器单元中的每一个的所述常数不同于用于所述存储器单元中的任何其他存储器单元的所述常数；和
被配置为对所述相加的读取值求和的电路。
8.根据权利要求7所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过放大所述存储器单元的所述输出电流来生成所述读取值，并且其中所述读取值是电流。
9.根据权利要求7所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述存储器单元的所述输出电流生成电压来生成所述读取值，并且其中所述读取值是电压。
10.根据权利要求7所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述存储器单元的所述输出电流生成数值来生成所述读取值。
11.一种存储器设备，包括：
被布置成行和列的多个存储器单元，其中所述存储器单元中的每一个被配置为在读取操作期间产生输出电流；
多个位线，每个所述多个位线连接到所述存储器单元的所述列中的一个列以用于从所述存储器单元的所述一个列接收所述输出电流；
被配置为针对所述位线中的每一个基于所述位线所接收的输出电流生成读取值的电路；
被配置为针对所述位线中的每一个将针对所述位线的所述读取值乘以倍增器以生成倍增的读取值的电路，其中用于所述位线中的每一个的所述倍增器不同于用于所述位线中的任何其他位线的所述倍增器；和
被配置为对所述倍增的读取值求和的电路。
12.根据权利要求11所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过放大所述位线的所述输出电流来生成所述读取值，并且其中所述读取值是电流。
13.根据权利要求11所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述位线的所述输出电流生成电压来生成所述读取值，并且其中所述读取值是电压。
14.根据权利要求11所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述位线的所述输出电流生成数值来生成所述读取值。
15.根据权利要求11所述的存储器设备，其中所述倍增器遵循根据2X的累进，其中X是非负整数。
16.根据权利要求11所述的存储器设备，其中所述倍增器遵循根据X·K的累进，其中X是正整数，并且K是常数值。
17.一种存储器设备，包括：
被布置成行和列的多个存储器单元，其中所述存储器单元中的每一个被配置为在读取操作期间产生输出电流；
多个位线，每个所述多个位线连接到所述存储器单元的所述列中的一个列以用于从所述存储器单元的所述一个列接收所述输出电流；
被配置为针对所述位线中的每一个基于所述位线所接收的输出电流生成读取值的电路；
被配置为针对所述位线中的每一个将常数值相加到针对所述位线的所述读取值以生成相加的读取值的电路，其中用于所述位线中的每一个的所述常数不同于用于所述位线中的任何其他位线的所述常数；和
被配置为对所述相加的读取值求和的电路。
18.根据权利要求17所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过放大所述位线的所述输出电流来生成所述读取值，并且其中所述读取值是电流。
19.根据权利要求17所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述位线的所述输出电流生成电压来生成所述读取值，并且其中所述读取值是电压。
20.根据权利要求17所述的存储器设备，其中被配置为生成所述读取值的所述电路被配置为通过基于所述位线的所述输出电流生成数值来生成所述读取值。
CN201880084428.5A 2018-01-04 2018-12-11 在非易失性存储器中存储和检索多位数据的系统和方法 Active CN111527547B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862613676P 2018-01-04 2018-01-04
US62/613,676 2018-01-04
US16/213,860 US10878897B2 (en) 2018-01-04 2018-12-07 System and method for storing and retrieving multibit data in non-volatile memory using current multipliers
US16/213,860 2018-12-07
PCT/US2018/065028 WO2019135866A1 (en) 2018-01-04 2018-12-11 System and method for storing and retrieving multibit data in non-volatile memory using current multipliers

Publications (2)

Publication Number Publication Date
CN111527547A true CN111527547A (zh) 2020-08-11
CN111527547B CN111527547B (zh) 2023-09-29

Family

ID=67059825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880084428.5A Active CN111527547B (zh) 2018-01-04 2018-12-11 在非易失性存储器中存储和检索多位数据的系统和方法

Country Status (7)

Country Link
US (1) US10878897B2 (zh)
EP (1) EP3735691B1 (zh)
JP (1) JP7275147B2 (zh)
KR (1) KR102344013B1 (zh)
CN (1) CN111527547B (zh)
TW (1) TWI686808B (zh)
WO (1) WO2019135866A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335186A (zh) * 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110757A1 (en) * 2008-10-31 2010-05-06 Micron Technology, Inc. Resistive memory
US20130308380A1 (en) * 2012-05-21 2013-11-21 Hyung-Seok Kim Non-volatile semiconductor memory device and reading method thereof
US20170220526A1 (en) * 2015-04-16 2017-08-03 Hewlett Packard Enterprise Development Lp Resistive memory arrays for performing multiply-accumulate operations
CN107070824A (zh) * 2016-02-10 2017-08-18 恩智浦美国有限公司 通信接收器均衡器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616330A (en) * 1983-08-25 1986-10-07 Honeywell Inc. Pipelined multiply-accumulate unit
FR2644264B1 (fr) * 1989-03-10 1991-05-10 Thomson Csf Reseau neuronal analogique programmable
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP3260357B2 (ja) * 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
US6032220A (en) 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
US5973958A (en) 1998-06-23 1999-10-26 Advanced Micro Devices, Inc. Interlaced storage and sense technique for flash multi-level devices
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP5065940B2 (ja) * 2008-02-28 2012-11-07 株式会社東芝 磁気記憶装置
KR101205100B1 (ko) 2010-08-30 2012-11-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods
US9189201B2 (en) 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
US9135106B2 (en) 2012-05-22 2015-09-15 Hgst Technologies Santa Ana, Inc. Read level adjustment using soft information
GB2524534A (en) 2014-03-26 2015-09-30 Ibm Determining a cell state of a resistive memory cell
US10079067B1 (en) 2017-09-07 2018-09-18 Winbond Electronics Corp. Data read method and a non-volatile memory apparatus using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110757A1 (en) * 2008-10-31 2010-05-06 Micron Technology, Inc. Resistive memory
US20130308380A1 (en) * 2012-05-21 2013-11-21 Hyung-Seok Kim Non-volatile semiconductor memory device and reading method thereof
US20170220526A1 (en) * 2015-04-16 2017-08-03 Hewlett Packard Enterprise Development Lp Resistive memory arrays for performing multiply-accumulate operations
CN107070824A (zh) * 2016-02-10 2017-08-18 恩智浦美国有限公司 通信接收器均衡器

Also Published As

Publication number Publication date
EP3735691A4 (en) 2021-10-27
US10878897B2 (en) 2020-12-29
JP2021509753A (ja) 2021-04-01
WO2019135866A1 (en) 2019-07-11
KR20200091410A (ko) 2020-07-30
US20190206486A1 (en) 2019-07-04
CN111527547B (zh) 2023-09-29
JP7275147B2 (ja) 2023-05-17
KR102344013B1 (ko) 2021-12-28
EP3735691B1 (en) 2022-11-30
TW201931376A (zh) 2019-08-01
TWI686808B (zh) 2020-03-01
EP3735691A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
US6570787B1 (en) Programming with floating source for low power, low leakage and high density flash memory devices
KR102199607B1 (ko) 비휘발성 메모리에 멀티비트 데이터를 저장하기 위한 시스템 및 방법
US10699787B2 (en) System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
CN110462582B (zh) 基于非易失性存储器单元阵列生成随机数的系统和方法
US7613042B2 (en) Decoding system capable of reducing sector select area overhead for flash memory
CN111527547B (zh) 在非易失性存储器中存储和检索多位数据的系统和方法
KR20110008829A (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7933150B2 (en) Nonvolatile semiconductor memory device and programming method thereof
US10580491B2 (en) System and method for managing peak power demand and noise in non-volatile memory array
CN111095410B (zh) 通过优化编程操作来执行推理引擎的系统和方法
US6654285B1 (en) Method of matching core cell and reference cell source resistances
US20090052258A1 (en) Systems, methods and devices for a memory having a buried select line
US20240168844A1 (en) Grouping and error correction for non-volatile memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant