TW201929262A - 光電元件 - Google Patents

光電元件 Download PDF

Info

Publication number
TW201929262A
TW201929262A TW108112311A TW108112311A TW201929262A TW 201929262 A TW201929262 A TW 201929262A TW 108112311 A TW108112311 A TW 108112311A TW 108112311 A TW108112311 A TW 108112311A TW 201929262 A TW201929262 A TW 201929262A
Authority
TW
Taiwan
Prior art keywords
opening
pad portion
electrode
photovoltaic element
pad
Prior art date
Application number
TW108112311A
Other languages
English (en)
Other versions
TWI744622B (zh
Inventor
葉宗勲
張利銘
沈建賦
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201929262A publication Critical patent/TW201929262A/zh
Application granted granted Critical
Publication of TWI744622B publication Critical patent/TWI744622B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光電元件,包括:一半導體疊層,包括一第一半導體層、一活性層位於第一半導體層上以及一第二半導體層位於活性層上;一電流阻擋區,形成於第二半導體層上且包括一第一襯墊部;一第一開口,形成於第一襯墊部中並將第一襯墊部分割成複數個部分;以及一第一電極,形成於電流阻擋區上且透過第一開口與第二半導體層電連接。

Description

光電元件
本申請案係關於一種光電元件,更詳言之,係關於一種具有均勻電流擴散與改善亮度之發光元件。
固態發光元件中的發光二極體(LEDs)具有具低耗電量、低產熱、壽命長、耐摔、體積小、反應速度快以及穩定發光波長之良好光電特性等特點,故已被廣泛地應用於家居裝置、指示燈及光電產品等。隨著光電技術的發展,固態發光元件在發光效率、操作壽命以及亮度方面有相當大的進步,發光二極體可預期成為未來照明裝置的主流。
習知的發光二極體包含一基板、形成於基板上的一n型半導體層、一活性層及一p型半導體層、以及分別形成於p型/n型半導體層上的p、n-電極。當經由電極對發光二極體輸入一特定值的操作電壓時,來自p型半導體層的電洞及來自n型半導體層的電子在活性層內結合以放出光。對於亮度及操作電壓的改善乃發光二極體的重要課題。
一種光電元件,包括一半導體疊層,包括一第一半導體層、一活性層位於第一半導體層上以及一第二半導體層位於活性層上;一電流阻擋區,形成於第二半導體層上且包括一第一襯墊部;一第一開口,形成於第一襯墊部中並將第一襯墊部分割成複數個部分;以及一第一電極,形成於電流阻擋區上且透過第一開口與第二半導體層電連接。
為了更好及簡潔地解釋本申請案,一旦名稱或元件符號在本申請案之任何地方已被定義,在說明書中的不同段落或圖式中給定或出現之相同的名稱或相同的元件符號,應具有相同或相等的意義。
在通篇描述中,本申請案的基板被視為水平放置。 薄膜疊層形成於基板上。「上」和「下」、「之上」和「之下」或「較下」和「較上」的表述含義應被認為就此放置方向而言。若無特別規定,則「上」和「下」、「之上」和「之下」的表述不必然意味著上下兩層係彼此直接接觸。此外,「層」的表述含義為具有一厚度的材料區域且其組成係用以提供預期的性質。若無特別規定,「層」的表述可意味著單層或包括多個子層。
儘管本申請案所揭露的光電元件包括發光二極體。諸如雷射二極體、太陽能電池、光感器等光電元件亦於本申請案的範疇內。下文的實施例,或單獨或組合,皆於本申請案的範疇內。下文將參照附圖而描述本申請案的實施例。
圖1A顯示依據本申請案之第一實施例的一光電元件1的俯視圖。圖1B顯示圖1A之光電元件1沿A-A’線的剖視圖。
參照圖1A及1B,光電元件1包括一基板10、基板10上的一半導體疊層12、半導體疊層12上的一電流阻擋區21、半導體疊層12上的一透明導電層22、一第一電極16、一第二電極14及一保護層20。第二電極14包括一第二焊墊電極141與自第二焊墊電極141延伸出的一第二指狀電極142。第一電極16包括一第一焊墊電極161與自第一焊墊電極161延伸出的兩第一指狀電極162。保護層20包括開口201與202,以曝露出第二焊墊電極141與第一焊墊電極161。第一電極16與第二電極14之指狀電極數目不限於上述,可依光電元件的特性,例如光電元件尺寸、半導體疊層的品質、及其光電特性,例如亮度或電流擴散而設計。
在圖1A所示的俯視圖中,第二指狀電極142自第二焊墊電極141向第一焊墊電極161延伸。在一實施例中,第二指狀電極142沿著朝向第二焊墊電極141之對側的光電元件1之一短邊的方向延伸。在一實施例中,第二指狀電極142係平行於光電元件1之一長邊。第一指狀電極162自第一焊墊電極161向第二焊墊電極141延伸。在一實施例中,第一指狀電極162沿著朝向第一焊墊電極161之對側的光電元件1之另一短邊的方向延伸。在一實施例中,第一指狀電極162係平行於光電元件1之長邊。在本實施例中,第二電極14與第一電極16形成於基板10的同一側。在另一實施例中,第二電極14與第一電極16可形成於基板10的相對側,且電流阻擋區21可相應地形成於第二電極14與第一電極16之下。
參照圖1B,基板10可為一成長基板,其包括用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、藍寶石(Al2 O3 )基板,氮化鎵(GaN)基板,碳化矽(SiC)基板、或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的氮化鋁(AlN)基板。基板10可為一圖案化基板,意即,基板10之用以磊晶成長半導體疊層12的一上表面可包括圖案化結構。自半導體疊層12發射的光可藉基板10的圖案化結構而折射,從而提高光電元件的亮度。此外,圖案化結構減緩或抑制了因基板10與半導體疊層12之間晶格不匹配而導致的錯位,從而改善半導體疊層12的磊晶品質。
在本申請案的一實施例中,可藉由有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍著,如濺鍍或蒸鍍,於基板10上形成半導體疊層12。
半導體疊層12包括依序形成在基板10上的一第一半導體層121、一活性層123和一第二半導體層122。在本申請案的一實施例中,第一半導體層121與第二半導體層122,例如包覆層(cladding layer)或侷限層(confinement layer),具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素。例如,第一半導體層121係一n型半導體,而第二半導體層122係一p型半導體。活性層123形成於第一半導體層121與第二半導體層122之間。在電流驅動下,電子與電洞於活性層123中結合,將電能轉換成光能以發光。可藉由改變半導體疊層12中一或多層的物理特性和化學組成,而調整光電元件1或半導體疊層12所發出光的波長。
半導體疊層12的材料包括Alx Iny Ga(1-x-y) N或Alx Iny Ga(1-x-y) P的III-V族半導體材料,其中0≤x,y≤1;(x+y)≤1。根據活性層123的材料,當半導體疊層12的材料為AlInGaP系列時,可發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層12的材料為InGaN系列時,可發出波長介於400nm和490nm之間的藍光或深藍光,或波長介於490nm和550nm之間的綠光。當半導體疊層12的材料為AlGaN系列時,可發出波長介於400nm和250nm之間的UV光。活性層123可為單異質結構(single heterostructure; SH)、雙異質結構(double heterostructure; DH)、雙面雙異質結構(double-side double heterostructure; DDH)或多重量子井(multi-quantum well; MQW)。活性層123的材料可為i型,p型或n型半導體。
此外,在形成半導體疊層12之前,可在基板10的上表面上形成一緩衝層(圖未示)。緩衝層亦可減小上述的晶格不匹配並抑制錯位,從而改善磊晶品質。緩衝層的材料包括GaN、AlGaN或AlN。在一實施例中,緩衝層包括複數子層(圖未示)。此等子層包括相同材料或不同材料。在一實施例中,緩衝層包括兩子層。這兩子層包括相同的材料AlN。其中第一子層的成長方式為濺鍍,而第二子層的成長方式為MOCVD。在一實施例中,緩衝層另包含一第三子層。第三子層的成長方式為MOCVD,而第二子層的成長溫度高於或低於第三子層的成長溫度。
如圖1B所示,藉由向下蝕刻並移除部份的第二半導體層122和活性層123,直至露出第一半導體層121的一上表面,而形成一曝露區。於曝露區處,曝露出第二半導體層122和活性層123的側壁及第一半導體層121的上表面。第二電極14設置在第一半導體層121露出的上表面並與第一半導體層121形成電連接。第一電極16設置在第二半導體層122上並與第二半導體層122形成電連接。
第二焊墊電極141、第二指狀電極142、第一焊墊電極161與第一指狀電極162的材料選自如金(Au)、銀(Ag)、銅(Cu)、鉻(Cr)、鋁(Al)、鉑(Pt)、鎳(Ni)、鈦(Ti)、錫(Sn)、銠(Rh)等金屬、上述材料的合金或疊層。
電流阻擋區21相應地形成於第二電極14與第一電極16之下且於第一半導體層121與第二半導體層122之上。在本實施例中,電流阻擋區21包括一第一襯墊部211、一第一指狀部212、一第二襯墊部213及一第二指狀部214。第二襯墊部213與第二指狀部214相應地且分別地形成於第二焊墊電極141與第二指狀電極142之下且於第一半導體層121之上。第一襯墊部211與第一指狀部212相應地且分別地形成於第一焊墊電極161與第一指狀電極162之下且於第二半導體層122之上。當電流(電子或電洞)經第二焊墊電極141與第一焊墊電極161注入至光電元件1中時,電流經第二指狀電極142和第一指狀電極162而擴散開,接著流入第一半導體層121與第二半導體層122中。電流阻擋區21防止大部分電流直接從電極下方流入活性層123中,從而避免電流壅塞問題。
在本實施例中,如圖1A與1B所示,電流阻擋區21的第一襯墊部211形成於第一焊墊電極161之下,而電流阻擋區21的第一指狀部212自第一襯墊部211延伸出並形成於第一指狀電極162之下。於第一焊墊電極161處,藉由第一襯墊部211阻擋部分或所有的電流向下流入,接著電流藉由一透明導電層22及第一指狀電極162向外擴散。於第一指狀電極162處,藉由第一指狀部212阻擋電流向下流入。電流於透明導電層22中橫向擴散開,接著均勻地流入第二導體層122中。此外,電流阻擋區21的第二襯墊部213形成於第二焊墊電極141之下,且於第二指狀電極142之下,電流阻擋區21的第二指狀部214包括複數個分離的島狀物2141。複數個分離的島狀物2141所在之處阻擋第二指狀電極142所擴散的電流向下流入。電流經兩毗鄰島狀物2141之間的第二指狀電極142處向下流入第一半導體層121中。於任兩毗鄰且分離的島狀物2141之間的區域,第二指狀電極142接觸第一半導體層121,且於第二指狀電極142與第一半導體層121之間形成複數個低接觸阻抗的接觸區,電流可經此等接觸區自第二指狀電極142流入第一半導體層121中。
電流阻擋區21的材料包含氧化矽、氮化矽、氮氧化矽、氧化鈦或氧化鋁等透明絕緣材料。電流阻擋區21的結構可為單層或交替的多層結構,例如布拉格反射鏡(distributed Bragg reflector, DBR)。電流阻擋區21的厚度範圍為700至5000 Å。在一實施例中,電流阻擋區21的厚度範圍為700至1000Å。在另一實施例中,電流阻擋區21的厚度範圍為1000至5000Å。
透明導電層22形成在電流阻擋區21與/或第二半導體層122的表面上,使得注入到第一電極16的電流可藉透明導電層22而均勻地擴散開,接著流入第二半導體層122中。由於透明導電層22設置於光電元件1的出光側,所以選擇具有透明性質的導電材料更為合適。更具體地說,透明導電層22可包括薄金屬膜或金屬氧化物結構。薄金屬膜的材料包括金或鎳。金屬氧化物結構的材料包括至少選自鋅、銦或錫等金屬的元素,例如ZnO、InO、SnO、ITO(indium tin oxide,氧化銦錫)、IZO(indium zinc oxide,氧化銦鋅)或GZO(gallium-doped zinc oxide,氧化鎵鋅)。透明導電層22對活化層123所發光的光具有高光學穿透率,例如60%、70%、75%、80%或更高,且具有高導電性。
參照圖1B至圖1C,圖1C顯示依據本申請案之實施例的光電元件1,其電流阻擋區21之第一襯墊部211、開口2120、透明導電層22與開口220的部分俯視圖。開口2120形成於第一襯墊部211中,以曝露出第二半導體層122的一上表面。透明導電層22覆蓋電流阻擋區21之第一襯墊部211的一部分,且包括開口220。開口220對應第一焊墊電極161的位置,以曝露出第一襯墊部211中所形成的開口2120及第二半導體層122的上表面。在一實施例中,開口220可進一步曝露出第一襯墊部211的一頂表面。如圖1C所示,第一襯墊部211、開口2120與開口220中任兩個的形狀實質相同。在一實施例中,第一襯墊部211、開口2120與開口220的形狀實質相同。在一實施例中,第一襯墊部211、開口2120與開口220的形狀為圓形,且每一個圓形具有共同的圓心,但不限於此。在一實施例中,第一襯墊部211、開口2120與開口220中任兩個的形狀不同。在一實施例中,第一襯墊部211的形狀為矩形,而開口2120與開口220的形狀為圓形。
在一實施例中,第一焊墊電極161透過開口2121與第二半導體層122的上表面電連接,譬如直接接觸,並在其之間存有一接觸區域。第一焊墊電極161與第二半導體層122之間的接觸區域的接觸阻抗高於第一焊墊電極161與透明導電層22之間的接觸阻抗。第一焊墊電極161與第二半導體層122之間的接觸區域為第一焊墊電極161與第二半導體層122之間的一種阻擋區,用以防止或降低電流流入開口2120處第一焊墊電極161下的第二半導體層122中。
如圖1B所示的剖視圖,透明導電層22覆蓋第一襯墊部211的側表面與部分頂表面。透明導電層22之開口220的一寬度W1比形成於第一襯墊部211中的開口2120的一寬度W2大,但比第一襯墊部211的一外緣寬度W3小,外緣寬度W3為剖視圖中第一襯墊部211兩外緣間的最大距離。在此情況下,開口220會曝露出部份第一襯墊部211。在另一實施例中,透明導電層22之開口220的寬度W1等於或大於第一襯墊部211的外緣寬度W3,以曝露出整個第一襯墊部211。在透明導電層22之開口220的寬度W1大於第一襯墊部211的外緣寬度W3的情況下,開口220的周邊與第一襯墊部211的外緣相分隔。換言之,透明導電層22不與第一襯墊部211接觸。
第一焊墊電極161形成於電流阻擋區21的第一襯墊部211之上,填入開口2120及220中,接著接觸第二半導體層122露出的上表面。在一實施例中,第一焊墊電極161形成於透明導電層22之上,接觸透明導電層22與第一襯墊部211,並覆蓋開口2120及220。如圖1B所示的剖視圖,第一焊墊電極161的一寬度W4為第一焊墊電極161兩外緣間的最大距離。在本實施例中,寬度W4比開口220的寬度W1及形成於第一襯墊部211中之開口2120的寬度W2大,但比第一襯墊部211的外緣寬度W3小。在另一實施例中,第一焊墊電極161形成於開口220之上,僅覆蓋開口2120並與透明導電層22相分隔。第一焊墊電極161的寬度W4比開口220的寬度W1及第一襯墊部211的外緣寬度W3小,但比形成於第一襯墊部211中之開口2120的寬度W2大。換言之,第一焊墊電極161與第一襯墊部211接觸,但不與透明導電層22接觸。
第一電極16與第二半導體層122之間的黏著力比第一電極16與電流阻擋區21之間的黏著力大。第一電極16與電流阻擋區21之間的黏著力又比第一電極16與透明導電層22之間的黏著力大。故,第一電極16與第二半導體層122之間的黏著力主導了第一電極16及光電元件1中與第一電極16接觸部分之間的附著力。於第一焊墊電極161處,開口2120曝露出第二半導體層122。開口2120曝露出第二半導體層122的面積越大,第一焊墊電極161與第二半導體層122之間的接觸面積就越多,則第一焊墊電極161及光電元件1中與第一焊墊電極161接觸部分之間的總附著力隨之增加。如此,可防止第一焊墊電極161的剝落及強化光電元件1的可靠性。
電流阻擋區域21可避免電流壅塞,使光電元件1獲得更高的亮度與功率。電流阻擋區域21的面積影響電流阻擋效率。電流阻擋區域21也可因半導體疊層12和電流阻擋區域21之間折射差異而提升光提取效率。然而,電極14,16與半導體疊層12之間的電流阻擋區域21的面積越大,光電元件1就會有越高的操作電壓。此外,於第一襯墊部分211處,第一焊墊電極161的黏著力也受到開口2120所曝露之第二半導體層122的面積影響。因此,可調整開口2120與第一襯墊部分211的面積來滿足光電元件1之可靠性、亮度與操作電壓需求。
圖2A至2H分別顯示,依據本申請案之不同實施例,光電元件的第一襯墊部211、開口2120、透明導電層22與開口220的部分俯視圖。在每一實施例中,開口2120具有一細長的形狀。在一實施例中,開口2120形成於第一襯墊部211中並在其中延伸,使得第一襯墊部分211被開口2120分割成數個部分。第一襯墊部211之數個部分的外緣與開口2120的虛擬邊緣構成了一輪廓,此虛擬邊緣是自第一襯墊部211之數個部分任一的外緣延伸出且連接一相鄰部分的外緣構成,此輪廓包含一合成形狀,此合成形狀例如為圓形或多邊形。多邊形包括三角形、矩形等。於一實施例中,自此合成形狀的俯視圖觀之,分別連接此形狀之輪廓上的任兩相對點的兩虛擬正交直線在一虛擬點處相交,且從此虛擬點分別到輪廓上此兩點的距離相等。此虛擬點乃合成形狀的中心。
如圖2A至2G所示,自俯視圖觀之,透明導電層22之開口220的形狀與第一襯墊部211及開口2120所構成的合成形狀相似,譬如為圓形或矩形。在一實施例中,如圖1A所示,形成於透明導電層22之開口220上的第一焊墊電極161的形狀與開口220的形狀及第一襯墊部211與開口2120所構成的合成形狀相似。開口220的形狀及第一襯墊部211與開口2120所構成的合成形狀不限於上述。在一實施例中,開口220的形狀、第一襯墊部211與開口2120所構成的合成形狀及第一焊墊電極161的形狀可為不同。如圖2H所示的實施例中,透明導電層22的開口220為圓形,第一襯墊部211及開口2120所構成的合成形狀為矩形或帶有弧角的矩形,而第一焊墊電極161的形狀則為圓形。下文將詳述之。
如圖2A所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B及2120C,以曝露出第二半導體層122的一表面(圖未示)。每一開口分支2120A、2120B及2120C為細長狀。每一開口分支2120A、2120B及2120C的一端相互交於開口220的一中心及/或第一襯墊部211與開口2120所構成之合成形狀的一中心。開口分支2120A、2120B及2120C分別自此端向第一襯墊部211的一外緣延伸。每一開口分支2120A、2120B及2120C分別具有一寬度d。開口分支2120A、2120B及2120C的寬度d可為相等或不相同。在一實施例中,每一寬度d係小於或等於10μm。圖3A顯示圖2A中沿線C-C’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2A所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B及/或2120C中,且具有開口220以曝露出部分的第一襯墊部211和部分的開口分支2120A-2120C。在本實施例中,每一開口分支2120A、2120B及2120C位於虛擬邊緣處的另一端可與第一襯墊部211的外緣對齊。換言之,開口分支2120A、2120B及2120C並非封閉的,且開口分支2120A、2120B及2120C將第一襯墊部211分割成三個部分。在一實施例中,此三部分可具有相等面積或不等面積。第一襯墊部211的面積A1為此三部分的面積總和。開口2120的面積A2為開口分支2120A、2120B及2120C的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。在本實施例中,開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2B所示,形成於第一襯墊部211中的開口2120為細長狀。在本實施例中,在俯視圖觀之,開口2120為一直型溝槽,此直型溝槽通過開口220的一中心與/或第一襯墊部211及開口2120所構成之合成形狀的一中心,以曝露出第二半導體層122的一表面(圖未示)。在一實施例中,此直型溝槽未通過開口220的中心與/或第一襯墊部211及開口2120所構成之合成形狀的中心。在一實施例中,開口2120可具有小於或等於10μm的一寬度d。圖3A顯示圖2B中沿線D-D’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2B所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口2120中,且具有開口220以曝露出部分的第一襯墊部211和部分的開口2120。在本實施例中,開口2120位於虛擬邊緣處的兩端可與第一襯墊部211的一外緣對齊。換言之,開口2120並非封閉的,且將第一襯墊部211分割成兩個部分。在本實施例中,與圖2A所示之實施例的描述相似,第一襯墊部211的面積A1為此兩部分的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2C所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B、2120C及2120D以及位於第一襯墊部211與開口2120所構成之合成形狀中心處的一開口區2120E,以曝露出第二半導體層122的一表面(圖未示)。每一開口分支2120A、2120B、2120C及2120D為細長狀。每一開口分支2120A、2120B、2120C及2120D的一端與開口區2120E相接。開口分支2120A、2120B、2120C及2120D分別自與開口區2120E相接的一端向第一襯墊部211的一外緣延伸。在一實施例中,每一開口分支2120A、2120B、2120C及2120D分別具有一寬度d。開口分支2120A、2120B、2120C及2120D的寬度d可為相等或不相同。每一寬度d係小於或等於10μm。圖3B顯示圖2C中沿線E-E’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2C所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B、2120C及/或2120D中。透明導電層22具有開口220,曝露出部分的第一襯墊部211和部份的開口分支2120A-2120D和開口區2120E。在本實施例中,每一開口分支2120A、2120B、2120C及2120D位於虛擬邊緣處的另一端可與第一襯墊部211的外緣對齊。換言之,開口分支2120A、2120B、2120C及2120D並非封閉的,且將第一襯墊部211分割成四個部分。在一實施例中,此四部分可具有相等面積或不等面積。在本實施例中,與圖2A所示之實施例的描述相似,第一襯墊部211的面積A1為此四部分的面積總和。開口2120的面積A2為開口分支2120A-2120D與開口區2120E的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2D所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B及2120C,以曝露出第二半導體層122的一表面(圖未示)。每一開口分支2120A、2120B及2120C為細長狀。自俯視圖觀之,每一開口分支2120A、2120B及2120C的一端分別指向開口220的一中心與/或第一襯墊部211及開口2120所構成之合成形狀的一中心,但彼此不相交。換言之,開口分支2120A、2120B及2120C分別自第一襯墊部211的一外緣向開口220的中心與/或第一襯墊部211及開口2120所構成之合成形狀的中心延伸。在一實施例中,每一開口分支2120A、2120B及2120C不指向開口220的中心與/或第一襯墊部211及開口2120所構成之合成形狀的中心。在一實施例中,每一開口分支2120A、2120B及2120C分別具有一寬度d。開口分支2120A、2120B及2120C的寬度d可為相等或不相同。每一寬度d係小於或等於10μm。在一實施例中,開口分支2120A、2120B及2120C係對稱地配置於第一襯墊部211中。圖3C顯示圖2D中沿線F-F’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2D所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B及/或2120C中,且具有開口220以曝露出部分的第一襯墊部211和部分的開口分支2120A-2120C。在本實施例中,每一開口分支2120A、2120B及2120C位於虛擬邊緣處的另一端可與第一襯墊部211的外緣對齊。在本實施例中,開口2120的面積A2為開口分支2120A、2120B及2120C的面積總和。總面積A3由第一襯墊部211的外緣與開口2120的虛擬邊緣組成的輪廓所定義。此虛擬邊緣是自第一襯墊部211之任一的外緣延伸出且連接一相鄰的外緣構成,第一襯墊部211與開口2120的輪廓為合成形狀。換言之,總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2E所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B、2120C及2120D,以曝露出第二半導體層122的一表面(圖未示)。每一開口分支2120A、2120B、2120C及2120D為細長狀。自俯視圖觀之,每一開口分支2120A、2120B、2120C及2120D的一端分別指向開口220的一中心與/或第一襯墊部211及開口2120所構成之合成形狀的一中心,但彼此不相交。換言之,開口分支2120A、2120B、2120C及2120D分別自第一襯墊部211的一外緣向開口220的中心與/或第一襯墊部211及開口2120所構成之合成形狀的中心延伸。在一實施例中,每一開口分支2120A、2120B、2120C及2120D不指向開口220的中心與/或第一襯墊部211及開口2120所構成之合成形狀的中心。在一實施例中,每一開口分支2120A、2120B、2120C及2120D分別具有一寬度d。開口分支2120A、2120B、2120C及2120D的寬度d可為相等或不相同。每一寬度d係小於或等於10μm。在一實施例中,開口分支2120A、2120B、2120C及2120D係對稱地配置於第一襯墊部211中。圖3D顯示圖2E中沿線G-G’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2E所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B、2120C及/或2120D中,且具有開口220以曝露出部分的第一襯墊部211和部分的開口分支2120A-2120D。在本實施例中,每一開口分支2120A、2120B、2120C及2120D位於虛擬邊緣處的另一端可與第一襯墊部211的外緣對齊。在本實施例中,與圖2D所示之實施例的描述相似,開口2120的面積A2為開口分支2120A、2120B、2120C及2120D的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2F與圖2G所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B及2120C,以曝露出第二半導體層122的一表面(圖未示)。每一開口分支2120A、2120B及2120C為細長狀。每一開口分支2120A、2120B及2120C的一端相互交於開口220的一中心與/或第一襯墊部211及開口2120所構成之合成形狀的一中心。開口分支2120A、2120B及2120C分別自此端向第一襯墊部211的一外緣延伸。如圖2F或圖2G所示,每一開口分支2120A、2120B及2120C包括多個區段,如圖2F所示的兩個區段、圖2G所示的三個區段或更多的區段(圖未示),其中此多個區段係彼此相離。在一實施例中,每一開口分支2120A、2120B及2120C分別具有一寬度d。開口分支2120A、2120B及2120C的寬度d可為相等或不相同。每一寬度d係小於或等於10μm。圖3A顯示圖2F中沿線H-H’及圖2G中沿線I-I’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B及/或2120C中。透明導電層22具有開口220以曝露出部分的第一襯墊部211和部分的開口分支2120A-2120C。在本實施例中,每一開口分支2120A、2120B及2120C位於虛擬邊緣處的另一端可與第一襯墊部211的外緣實質對齊。在一實施例中,每一開口分支中此多個區段的寬度可為相同或不等。在一實施例中,每一開口分支中此多個區段具有漸變的寬度。此多個區段的漸變寬度會沿著每一開口分支2120A、2120B及2120C的延伸方向而變化。在本實施例中,與圖2D所示之實施例的描述相似,開口2120的面積A2為開口分支2120A、2120B及2120C的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
如圖2H所示,形成於第一襯墊部211中的開口2120包括開口分支2120A、2120B、2120C及2120D。每一開口分支2120A、2120B、2120C及2120D分別具有一寬度d。開口分支2120A、2120B、2120C及2120D的寬度d可為相等或不相同。每一寬度d係小於或等於10μm。第一襯墊部211包括由開口分支2120A、2120B、2120C及2120D所分割的四個部分。第一襯墊部211之四個部分的外緣與開口分支2120A、2120B、2120C及2120D自第一襯墊部211之四個部分的外緣延伸出的虛擬邊緣構成一輪廓,此輪廓包含一合成形狀,此合成形狀可為一「類矩形」。本文「類矩形」意指企圖形成矩形的形狀,例如,矩形或帶有弧角的矩形。在一實施例中,開口分支2120A、2120B、2120C及2120D係對稱地沿第一襯墊部211的對角線而形成,以曝露出第二半導體層122的一表面(圖未示)。在一實施例中,開口分支係分別沿著第一襯墊部211之每一外緣的中線而延伸。自俯視圖觀之,每一開口分支2120A、2120B、2120C及2120D的一端相互交於開口220的一中心與/或第一襯墊部211及開口2120所構成之合成形狀的一中心。圖3E顯示圖2H中沿線J-J’之第一襯墊部211、透明導電層22、開口2120及開口220的放大剖視圖。如圖2H所示,透明導電層22覆蓋部分的第一襯墊部211,填入開口分支2120A、2120B、2120C及/或2120D中,且具有開口220以曝露出部分的第一襯墊部211和開口分支2120A-2120D。在本實施例中,每一開口分支2120A、2120B、2120C及2120D位於虛擬邊緣處的另一端可與第一襯墊部211的外緣對齊。在一實施中,此四部份可具有相同的面積或不等的面積。在本實施例中,與圖2A所示之實施例的描述相似,第一襯墊部211的面積A1為此四部分的面積總和。開口2120的面積A2為開口分支2120A、2120B、2120C及2120D的面積總和。總面積A3為第一襯墊部211的面積A1與開口2120的面積A2的總和。開口2120的面積A2與總面積A3的比例實質介於1%與80%之間。在一實施例中,開口2120的面積A2與總面積A3的比例介於10%與40%之間。
參照圖2H,儘管透明導電層22之開口220的形狀為圓形,且第一襯墊部211的外緣及開口分支2120A、2120B、2120C及2120D自第一襯墊部211的外緣延伸出的虛擬邊緣構成的輪廓為類矩形,如圖2A至2G所示的開口2120設計,譬如開口分支、直型溝槽、帶有多個區段的開口分支等,也可用在類矩形的第一襯墊部211中。
圖4顯示依據本申請案之一實施例的光電元件2的俯視圖。光電元件2中每一層的結構及材料與光電元件1中所述者相似,本文將不再述之。光電元件2與圖1A所示之光電元件1的差別之一係電流阻擋區21包括一第一襯墊部211及一第一指狀部212,而第一襯墊部211及第一指狀部212係彼此分離的。
圖5顯示依據本申請案之一實施例的光電元件3的俯視圖。光電元件3中每一層的結構與光電元件1中所述者相似,本文將不再述之。光電元件3與光電元件1的差別為一第一電極16、一第二電極14及相應地形成於第一電極16與第二電極14之下之一電流阻擋區21的佈局。第二電極14包括一第二焊墊電極141與自第二焊墊電極141延伸出的一第二指狀電極142。第二指狀電極142毗鄰著光電元件3之一長邊並朝向第二焊墊電極141之對側的光電元件3之一短邊而延伸。第一電極16包括一第一焊墊電極161與自第一焊墊電極161延伸出的一第一指狀電極162。第一指狀電極162沿著朝向第一焊墊電極161之對側光電元件3的另一短邊的方向並平行於光電元件3的長邊而延伸。電流阻擋區21相應地形成於第一電極16與第二電極14之下,且包括位於第一電極16之下的一第一襯墊部211與一第一指狀部212,與位於第二電極14之下的一第二指狀部214。在本實施例中,光電元件3之第一襯墊部211、透明導電層22、開口2120與開口220的設計及佈局與圖1C所述之實施例的設計及佈局相似。基於相同的光電元件3的晶粒尺寸、形狀及結構,選擇具有如圖2C所示之實施例的第一襯墊部211及開口2120之設計與佈局的光電元件,與第一襯墊部211不具任何開口的光電元件來與光電元件3相比較。此三個光電元件在20mA點亮下比較此等光電元件之性能。
參照圖6所示的表格,此表格分別列出帶有依據圖1C所示之實施例的第一襯墊部211及開口2120的光電元件3、帶有依據圖2C所示之實施例的第一襯墊部211及開口2120的光電元件及第一襯墊部211不具任何開口的光電元件(其作為對照例)的光學輸出功率(Po)、操作電壓(Vf)及推拉力測試結果。所有的光電元件皆具有相同的225μm x 143μm尺寸,其形狀與大部分結構亦相似。此三個光電元件的差異在於第一襯墊部211及開口2120。標示「態樣 I」的光電元件包括不具任何開口的第一襯墊部211 ,其作為對照例。標示「態樣 II」的光電元件包括具有圓形開口的第一襯墊部211。標示「態樣III」的光電元件包括具有四開口分支2120A-2120D及開口區2120E的第一襯墊部211。在態樣I的光電元件中,第一襯墊部211不具任何開口,故開口的面積A2與總面積A3的比例為零。在態樣II的光電元件中,開口2120的面積A2與總面積A3的比例為38.6%。在態樣III的光電元件中,開口2120的面積A2與總面積A3的比例為19.6%。態樣II光電元件的操作電壓低於態樣I光電元件或態樣III光電元件的操作電壓。態樣I光電元件的功率高於態樣II光電元件或態樣III光電元件的功率。平均而言,態樣I、II及III之光電元件的操作電壓與功率係相近的。然而,在推拉力測試中,態樣II及III的光電元件可通過測試,惟態樣I的光電元件無法通過測試。從光學顯微鏡照片可看出,態樣II及III之光電元件的第一襯墊部211上有觀察到第一焊墊電極161的殘跡。且第一焊墊電極161的殘跡大於第一焊墊電極161面積的50%。因此,態樣II及III之光電元件的第一襯墊部211有益於第一焊墊電極161的黏著力且防止第一焊墊電極161自光電元件中剝落。開口2120的面積會影響光電元件的可靠性。第一襯墊部211的面積會影響操作電壓與亮度。開口2120的面積A2與總面積A3的比例介於1%與80%之間可滿足操作電壓與亮度的需求,及強化光電元件的可靠性。
圖7顯示依據本申請案之一實施例的一光電裝置4。將上述實施例中任一光電元件1、2或3安裝在一載體41的一第一導電墊411和一第二導電墊412上。第一導電墊411和第二導電墊412藉由絕緣材料所組成的一絕緣部43而彼此電性絕緣。將光電元件以覆晶方式固定於載體41上,並將與第一電極16和第二電極14相對之成長基板的表面朝上,作為出光面。為了增加光電裝置4的光提取效率,在光電元件周圍可設置一反射結構44。
圖8顯示依據本申請案之一實施例的一光電裝置5。光電裝置5為一燈泡,其包括一燈殼502、一反射器504、一發光模組510、一燈座512、一散熱器514、一連接部516與一電連接元件518。發光模組510包括一承載部506和設置在承載部506上的複數個光電單元508。此複數個光電單元508可為前述實施例中任一光電元件或光電裝置4。
任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之範疇及精神的情況下,對本申請案的元件進行修改及變化。鑑於上述內容,本申請案旨在涵蓋本申請案的修改及變化,只要它們落入發明申請專利範圍及其均等的範圍內。
1、2、3‧‧‧光電元件
4、5‧‧‧發光裝置
10‧‧‧基板
12‧‧‧半導體疊層
121‧‧‧第一半導體層
122‧‧‧第二半導體層
123‧‧‧活性層
14‧‧‧第二電極
141‧‧‧第二焊墊電極
142‧‧‧第二指狀電極
16‧‧‧第一電極
161‧‧‧第一焊墊電極
162‧‧‧第一指狀電極
20‧‧‧保護層
201、202‧‧‧開口
21‧‧‧電流阻擋區
211‧‧‧第一襯墊部
212‧‧‧第一指狀部
2120‧‧‧開口
2120A、2120B、2120C、2120D‧‧‧開口分支
2120E‧‧‧開口區
213‧‧‧第二襯墊部
214‧‧‧第二指狀部
2141‧‧‧島狀物
22‧‧‧透明導電層
220‧‧‧開口
41‧‧‧載體
411‧‧‧第一導電墊
412‧‧‧第二導電墊
43‧‧‧絕緣部
44‧‧‧反射結構
502‧‧‧燈殼
504‧‧‧反射器
506‧‧‧承載部
508‧‧‧發光單元
510‧‧‧發光模組
512‧‧‧燈座
514‧‧‧散熱器
516‧‧‧連接部
518‧‧‧電連接元件
A1、A2‧‧‧面積
A3‧‧‧總面積
d‧‧‧寬度
Po‧‧‧功率
Vf‧‧‧操作電壓
W1、W2、W4‧‧‧寬度
W3‧‧‧外緣寬度
圖1A至1C顯示依據本申請案之一實施例的光電元件;
圖2A至2H分別顯示依據本申請案之不同實施例,透過透明導電層之開口觀看電流阻擋區的俯視圖;
圖3A至3E分別顯示依據本申請案之不同實施例的電流阻擋區與透明導電層的部分剖視圖;
圖4顯示依據本申請案之一實施例的光電元件俯視圖;
圖5顯示依據本申請案之一實施例的光電元件俯視圖;
圖6顯示一表格,其係依據本申請案之實施例的兩光電元件與作為對照例的光電元件的測試數據;
圖7顯示依據本申請案之一實施例的光電裝置;以及
圖8顯示依據本申請案之一實施例的光電裝置。

Claims (13)

  1. 一種光電元件,包括: 一半導體疊層,包括一第一半導體層、一活性層位於該第一半導體層上以及一第二半導體層位於該活性層上; 一電流阻擋區,形成於該第二半導體層上且包括一第一襯墊部; 一第一開口,形成於該第一襯墊部中並將該第一襯墊部分割成複數個部分;以及 一第一電極,形成於該電流阻擋區上且透過該第一開口與該第二半導體層電連接。
  2. 如申請專利範圍第1項之光電元件,其中該電流阻擋區更包括一第一指狀部。
  3. 如申請專利範圍第1項之光電元件,其中該第一開口面積為A2,該第一襯墊部與該第一開口的面積總和為A3,以及A2/A3=1%~80%。
  4. 如申請專利範圍第1項之光電元件,其中,由俯視觀之,該第一襯墊部的一外緣與該第一開口的一虛擬邊緣構成一輪廓,該輪廓包括一合成形狀;以及於該合成形狀的一中心處,該第一開口更包括一開口區。
  5. 如申請專利範圍第1項之光電元件,其中,由俯視觀之,該第一襯墊部的一外緣與該第一開口的一虛擬邊緣構成一輪廓,該輪廓包括一合成形狀;其中該合成形狀為一多邊形。
  6. 如申請專利範圍第1項之光電元件,其中該第一開口包括一細長形狀。
  7. 如申請專利範圍第6項之光電元件,其中該細長形狀的寬度小於或等於10 μm。
  8. 如申請專利範圍第1項之光電元件,更包括一透明導電層,形成於該電流阻擋區上及/或該半導體疊層的表面上,且該透明導電層包括一第二開口以曝露出該第一開口,而該第一電極透過該第一開口及該第二開口與該半導體疊層電連接。
  9. 如申請專利範圍第8項之光電元件,其中該透明導電層填入該第一開口中
  10. 如申請專利範圍第1項之光電元件,其中該第一襯墊部之該些部分具有相同面積。
  11. 如申請專利範圍第1項之光電元件,更包括一第二電極形成於該第一半導體層上;以及其中該電流阻擋區更包括一第二襯墊部,形成於該第一半導體層與該第二電極之間。
  12. 如申請專利範圍第11項之光電元件,其中該第二電極包括一第二焊墊電極以及一第二指狀電極;以及該電流阻擋區更包括一第二指狀部形成於該第一半導體層與該第二指狀電極之間。
  13. 如申請專利範圍第12項之光電元件,其中該第二指狀部包括複數個分離的島狀物間隔地排列於該第二指狀電極之下。
TW108112311A 2017-02-15 2018-02-09 光電元件 TWI744622B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762459102P 2017-02-15 2017-02-15
US62/459,102 2017-02-15

Publications (2)

Publication Number Publication Date
TW201929262A true TW201929262A (zh) 2019-07-16
TWI744622B TWI744622B (zh) 2021-11-01

Family

ID=63106395

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108112311A TWI744622B (zh) 2017-02-15 2018-02-09 光電元件
TW107104729A TWI660522B (zh) 2017-02-15 2018-02-09 光電元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107104729A TWI660522B (zh) 2017-02-15 2018-02-09 光電元件

Country Status (3)

Country Link
US (4) US10475962B2 (zh)
CN (2) CN108428772B (zh)
TW (2) TWI744622B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475962B2 (en) 2017-02-15 2019-11-12 Epistar Corporation Optoelectronic device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050472B2 (en) * 2000-03-01 2006-05-23 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for manufacturing the same
TWI284430B (en) 2005-10-13 2007-07-21 Advanced Optoelectronic Tech High power light emitting diodes
US8872204B2 (en) * 2007-11-23 2014-10-28 Epistar Corporation Light-emitting device having a trench in a semiconductor layer
KR101055768B1 (ko) * 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
JP5087097B2 (ja) * 2010-03-08 2012-11-28 株式会社東芝 半導体発光素子
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad
KR101312403B1 (ko) * 2011-01-04 2013-09-27 갤럭시아포토닉스 주식회사 복수의 전류차단 홀을 갖는 발광 다이오드 및 발광 다이오드 패키지
TW201238043A (en) * 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
TWI557941B (zh) * 2011-08-04 2016-11-11 晶元光電股份有限公司 光電元件及其製造方法
KR20130017154A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 반도체 발광소자
US20140110741A1 (en) * 2012-10-18 2014-04-24 Epistar Corporation Light-emitting device
KR102206229B1 (ko) * 2013-03-14 2021-01-22 쿨랜스, 인코퍼레이티드 축음기 레코드 클리너
KR102070088B1 (ko) * 2013-06-17 2020-01-29 삼성전자주식회사 반도체 발광소자
KR20140147279A (ko) * 2013-06-19 2014-12-30 일진엘이디(주) 발광 다이오드 및 그 제조 방법
TWI597864B (zh) * 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
JP2015060886A (ja) * 2013-09-17 2015-03-30 豊田合成株式会社 Iii族窒化物半導体発光素子
KR102075992B1 (ko) * 2013-10-17 2020-02-11 삼성전자주식회사 반도체 발광소자
CN104638084B (zh) * 2013-11-11 2019-07-02 晶元光电股份有限公司 发光元件
KR102323686B1 (ko) * 2014-10-21 2021-11-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
CN106067496A (zh) * 2015-04-22 2016-11-02 新世纪光电股份有限公司 发光二极管芯片
CN208400869U (zh) * 2015-05-13 2019-01-18 首尔伟傲世有限公司 发光元件
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
CN105609596A (zh) * 2015-09-11 2016-05-25 映瑞光电科技(上海)有限公司 具有电流阻挡结构的led垂直芯片及其制备方法
US9530934B1 (en) * 2015-12-22 2016-12-27 Epistar Corporation Light-emitting device
US10199542B2 (en) * 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
US10475962B2 (en) * 2017-02-15 2019-11-12 Epistar Corporation Optoelectronic device

Also Published As

Publication number Publication date
US20200035863A1 (en) 2020-01-30
US11705539B2 (en) 2023-07-18
TW201832376A (zh) 2018-09-01
US10910520B2 (en) 2021-02-02
US20210119084A1 (en) 2021-04-22
TWI744622B (zh) 2021-11-01
US20200303590A1 (en) 2020-09-24
US10707376B2 (en) 2020-07-07
CN108428772A (zh) 2018-08-21
CN113659049A (zh) 2021-11-16
US10475962B2 (en) 2019-11-12
US20180233629A1 (en) 2018-08-16
TWI660522B (zh) 2019-05-21
CN108428772B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US11721791B2 (en) Light-emitting device with semiconductor stack and reflective layer on semiconductor stack
TWI702737B (zh) 發光二極體元件
TW202118083A (zh) 發光元件
CN110120450B (zh) 发光元件
TWI660522B (zh) 光電元件
KR100674875B1 (ko) 플립칩형 발광 장치
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
TWI818070B (zh) 發光元件及其製造方法
TWI781867B (zh) 發光元件
TWM593068U (zh) 發光元件
TW202308182A (zh) 發光元件