CN108428772B - 光电元件 - Google Patents

光电元件 Download PDF

Info

Publication number
CN108428772B
CN108428772B CN201810144931.7A CN201810144931A CN108428772B CN 108428772 B CN108428772 B CN 108428772B CN 201810144931 A CN201810144931 A CN 201810144931A CN 108428772 B CN108428772 B CN 108428772B
Authority
CN
China
Prior art keywords
opening
pad portion
electrode
area
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810144931.7A
Other languages
English (en)
Other versions
CN108428772A (zh
Inventor
叶宗勋
张利铭
沈建赋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN202110822932.4A priority Critical patent/CN113659049A/zh
Publication of CN108428772A publication Critical patent/CN108428772A/zh
Application granted granted Critical
Publication of CN108428772B publication Critical patent/CN108428772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

本发明公开一种光电元件，包括一基板；一半导体叠层，形成于基板上；一电流阻挡区，形成于半导体叠层上且包括一第一衬垫部，具有第一面积；一第一开口，形成于第一衬垫部中且包括一细长形状，具有第二面积；其中第一面积及第二面积的总合为总面积；透明导电层，形成于电流阻挡区上及/或半导体叠层的表面上；以及一第一电极，形成于透明导电层上，且包括第一焊垫电极位于第一衬垫部上并通过第一开口与半导体叠层电连接；其中，第一面积与总面积的比例介于1％与80％之间。

Description

光电元件
技术领域
本发明涉及一种光电元件，更详言之，涉及一种具有均匀电流扩散与改善亮度的发光元件。
背景技术
固态发光元件中的发光二极管(LEDs)具有具低耗电量、低产热、寿命长、耐摔、体积小、反应速度快以及稳定发光波长的良好光电特性等特点，故已被广泛地应用于家居装置、指示灯及光电产品等。随着光电技术的发展，固态发光元件在发光效率、操作寿命以及亮度方面有相当大的进步，发光二极管可预期成为未来照明装置的主流。
现有的发光二极管包含一基板、形成于基板上的一n型半导体层、一活性层及一p型半导体层、以及分别形成于p型/n型半导体层上的p、n-电极。当经由电极对发光二极管输入一特定值的操作电压时，来自p型半导体层的空穴及来自n型半导体层的电子在活性层内结合以放出光。对于亮度及操作电压的改善发光二极管的重要课题。
发明内容
为解决上述问题，本发明提供一种光电元件，包括一基板；一半导体叠层，形成于基板上；一电流阻挡区，形成于半导体叠层上且包括一第一衬垫部，具有第一面积；一第一开口，形成于第一衬垫部中且包括一细长形状，具有第二面积；其中第一面积及第二面积的总合为总面积；以及一第一电极，形成于透明导电层上，且包括第一焊垫电极位于第一衬垫部上并通过第一开口与半导体叠层电连接；其中，第一面积与总面积的比例介于1％与80％之间。
附图说明
图1A至1C为本发明的一实施例的光电元件图；
图2A至2H分别为本发明的不同实施例，通过透明导电层的开口观看电流阻挡区的俯视图；
图3A至图3E分别为本发明的不同实施例的电流阻挡区与透明导电层的部分剖视图；
图4为本发明的一实施例的光电元件俯视图；
图5为本发明的一实施例的光电元件俯视图；
图6为一表格，其是本发明的实施例的两光电元件与作为对照例的光电元件的测试数据图；
图7为本发明的一实施例的光电装置图；以及
图8为本发明的一实施例的光电装置图。
符号说明
1、2、3 光电元件
4、5 发光装置
10 基板
12 半导体叠层
121 第一半导体层
122 第二半导体层
123 活性层
14 第二电极
141 第二焊垫电极
142 第二指状电极
16 第一电极
161 第一焊垫电极
162 第一指状电极
20 保护层
201、202 开口
21 电流阻挡区
211 第一衬垫部
212 第一指状部
2120 开口
2120A、2120B、2120C、2120D 开口分支
2120E 开口区
213 第二衬垫部
214 第二指状部
2141 岛状物
22 透明导电层
220 开口
41 载体
411 第一导电垫
412 第二导电垫
43 绝缘部
44 反射结构
502 灯壳
504 反射器
506 承载部
508 发光单元
510 发光模块
512 灯座
514 散热器
516 连接部
518 电连接元件
A1、A2 面积
A3 总面积
d 宽度
Po 功率
Vf 操作电压
W1、W2、W4 宽度
W3 外缘宽度
具体实施方式
为了更好及简洁地解释本发明，一旦名称或元件符号在本发明的任何地方已被定义，在说明书中的不同段落或附图中给定或出现的相同的名称或相同的元件符号，应具有相同或相等的意义。
在通篇描述中，本发明的基板被视为水平放置。薄膜叠层形成于基板上。「上」和「下」、「之上」和「之下」或「较下」和「较上」的表述含义应被认为就此放置方向而言。若无特别规定，则「上」和「下」、「之上」和「之下」的表述不必然意味着上下两层是彼此直接接触。此外，「层」的表述含义为具有一厚度的材料区域且其组成是用以提供预期的性质。若无特别规定，「层」的表述可意味着单层或包括多个子层。
尽管本发明所公开的光电元件包括发光二极管。诸如激光二极管、太阳能电池、光感器等光电元件也于本发明的范畴内。下文的实施例，或单独或组合，都于本发明的范畴内。下文将参照附图而描述本发明的实施例。
图1A为本发明的第一实施例的一光电元件1的俯视图。图1B为图1A的光电元件1沿A-A’线的剖视图。
参照图1A及图1B，光电元件1包括一基板10、基板10上的一半导体叠层12、半导体叠层12上的一电流阻挡区21、半导体叠层12上的一透明导电层22、一第一电极16、一第二电极14及一保护层20。第二电极14包括一第二焊垫电极141与自第二焊垫电极141延伸出的一第二指状电极142。第一电极16包括一第一焊垫电极161与自第一焊垫电极161延伸出的两个第一指状电极162。保护层20包括开口201与202，以曝露出第二焊垫电极141与第一焊垫电极161。第一电极16与第二电极14的指状电极数目不限于上述，可依光电元件的特性，例如光电元件尺寸、半导体叠层的品质、及其光电特性，例如亮度或电流扩散而设计。
在图1A所示的俯视图中，第二指状电极142自第二焊垫电极141向第一焊垫电极161延伸。在一实施例中，第二指状电极142沿着朝向第二焊垫电极141的对侧的光电元件1的一短边的方向延伸。在一实施例中，第二指状电极142是平行于光电元件1的一长边。第一指状电极162自第一焊垫电极161向第二焊垫电极141延伸。在一实施例中，第一指状电极162沿着朝向第一焊垫电极161的对侧的光电元件1的另一短边的方向延伸。在一实施例中，第一指状电极162是平行于光电元件1的长边。在本实施例中，第二电极14与第一电极16形成于基板10的同一侧。在另一实施例中，第二电极14与第一电极16可形成于基板10的相对侧，且电流阻挡区21可相应地形成于第二电极14与第一电极16之下。
参照图1B，基板10可为一成长基板，其包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板、蓝宝石(Al2O3)基板，氮化镓(GaN)基板，碳化硅(SiC)基板、或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的氮化铝(AlN)基板。基板10可为一图案化基板，意即，基板10的用以外延成长半导体叠层12的一上表面可包括图案化结构。自半导体叠层12发射的光可通过基板10的图案化结构而折射，从而提高光电元件的亮度。此外，图案化结构减缓或抑制了因基板10与半导体叠层12之间晶格不匹配而导致的错位，从而改善半导体叠层12的外延品质。
在本发明的一实施例中，可通过有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀着，如溅镀或蒸镀，在基板10上形成半导体叠层12。
半导体叠层12包括依序形成在基板10上的一第一半导体层121、一活性层123和一第二半导体层122。在本发明的一实施例中，第一半导体层121与第二半导体层122，例如包覆层(cladding layer)或局限层(confinement layer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。例如，第一半导体层121是一n型半导体，而第二半导体层122是一p型半导体。活性层123形成于第一半导体层121与第二半导体层122之间。在电流驱动下，电子与空穴于活性层123中结合，将电能转换成光能以发光。可通过改变半导体叠层12中一或多层的物理特性和化学组成，而调整光电元件1或半导体叠层12所发出光的波长。
半导体叠层12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；(x+y)≤1。根据活性层123的材料，当半导体叠层12的材料为AlInGaP系列时，可发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层12的材料为InGaN系列时，可发出波长介于400nm和490nm之间的蓝光或深蓝光，或波长介于490nm和550nm之间的绿光。当半导体叠层12的材料为AlGaN系列时，可发出波长介于400nm和250nm之间的UV光。活性层123可为单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side doubleheterostructure；DDH)或多重量子井(multi-quantum well；MQW)。活性层123的材料可为i型，p型或n型半导体。
此外，在形成半导体叠层12之前，可在基板10的上表面上形成一缓冲层(图未示)。缓冲层也可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括GaN、AlGaN或AlN。在一实施例中，缓冲层包括多个子层(图未示)。此等子层包括相同材料或不同材料。在一实施例中，缓冲层包括两子层。这两子层包括相同的材料AlN。其中第一子层的成长方式为溅镀，而第二子层的成长方式为MOCVD。在一实施例中，缓冲层另包含一第三子层。第三子层的成长方式为MOCVD，而第二子层的成长温度高于或低于第三子层的成长温度。
如图1B所示，通过向下蚀刻并移除部分的第二半导体层122和活性层123，直至露出第一半导体层121的一上表面，而形成一曝露区。于曝露区处，曝露出第二半导体层122和活性层123的侧壁及第一半导体层121的上表面。第二电极14设置在第一半导体层121露出的上表面并与第一半导体层121形成电连接。第一电极16设置在第二半导体层122上并与第二半导体层122形成电连接。
第二焊垫电极141、第二指状电极142、第一焊垫电极161与第一指状电极162的材料选自如金(Au)、银(Ag)、铜(Cu)、铬(Cr)、铝(Al)、铂(Pt)、镍(Ni)、钛(Ti)、锡(Sn)、铑(Rh)等金属、上述材料的合金或叠层。
电流阻挡区21相应地形成于第二电极14与第一电极16之下且于第一半导体层121与第二半导体层122之上。在本实施例中，电流阻挡区21包括一第一衬垫部211、一第一指状部212、一第二衬垫部213及一第二指状部214。第二衬垫部213与第二指状部214相应地且分别地形成于第二焊垫电极141与第二指状电极142之下且于第一半导体层121之上。第一衬垫部211与第一指状部212相应地且分别地形成于第一焊垫电极161与第一指状电极162之下且于第二半导体层122之上。当电流(电子或空穴)经第二焊垫电极141与第一焊垫电极161注入至光电元件1中时，电流经第二指状电极142和第一指状电极162而扩散开，接着流入第一半导体层121与第二半导体层122中。电流阻挡区21防止大部分电流直接从电极下方流入活性层123中，从而避免电流壅塞问题。
在本实施例中，如图1A与1B所示，电流阻挡区21的第一衬垫部211形成于第一焊垫电极161之下，而电流阻挡区21的第一指状部212自第一衬垫部211延伸出并形成于第一指状电极162之下。于第一焊垫电极161处，通过第一衬垫部211阻挡部分或所有的电流向下流入，接着电流通过一透明导电层22及第一指状电极162向外扩散。于第一指状电极162处，通过第一指状部212阻挡电流向下流入。电流于透明导电层22中横向扩散开，接着均匀地流入第二导体层122中。此外，电流阻挡区21的第二衬垫部213形成于第二焊垫电极141之下，且于第二指状电极142之下，电流阻挡区21的第二指状部214包括多个分离的岛状物2141。多个分离的岛状物2141所在之处阻挡第二指状电极142所扩散的电流向下流入。电流经两毗邻岛状物2141之间的第二指状电极142处向下流入第一半导体层121中。在任两毗邻且分离的岛状物2141之间的区域，第二指状电极142接触第一半导体层121，且于第二指状电极142与第一半导体层121之间形成多个低接触阻抗的接触区，电流可经此等接触区自第二指状电极142流入第一半导体层121中。
电流阻挡区21的材料包含氧化硅、氮化硅、氮氧化硅、氧化钛或氧化铝等透明绝缘材料。电流阻挡区21的结构可为单层或交替的多层结构，例如布拉格反射镜(distributedBragg reflector,DBR)。电流阻挡区21的厚度范围为700至
Figure GDA0002785299220000071
在一实施例中，电流阻挡区21的厚度范围为700至
Figure GDA0002785299220000072
在另一实施例中，电流阻挡区21的厚度范围为1000至
Figure GDA0002785299220000073
透明导电层22形成在电流阻挡区21与/或第二半导体层122的表面上，使得注入到第一电极16的电流可通过透明导电层22而均匀地扩散开，接着流入第二半导体层122中。由于透明导电层22设置于光电元件1的出光侧，所以选择具有透明性质的导电材料更为合适。更具体地说，透明导电层22可包括薄金属膜或金属氧化物结构。薄金属膜的材料包括金或镍。金属氧化物结构的材料包括至少选自锌、铟或锡等金属的元素，例如ZnO、InO、SnO、ITO(indium tin oxide，氧化铟锡)、IZO(indium zinc oxide，氧化铟锌)或GZO(gallium-doped zinc oxide，氧化镓锌)。透明导电层22对活化层123所发光的光具有高光学穿透率，例如60％、70％、75％、80％或更高，且具有高导电性。
参照图1B至图1C，图1C为本发明的实施例的光电元件1，其电流阻挡区21的第一衬垫部211、开口2120、透明导电层22与开口220的部分俯视图。开口2120形成于第一衬垫部211中，以曝露出第二半导体层122的一上表面。透明导电层22覆盖电流阻挡区21的第一衬垫部211的一部分，且包括开口220。开口220对应第一焊垫电极161的位置，以曝露出第一衬垫部211中所形成的开口2120及第二半导体层122的上表面。在一实施例中，开口220可进一步曝露出第一衬垫部211的一顶表面。如图1C所示，第一衬垫部211、开口2120与开口220中任两个的形状实质相同。在一实施例中，第一衬垫部211、开口2120与开口220的形状实质相同。在一实施例中，第一衬垫部211、开口2120与开口220的形状为圆形，且每一个圆形具有共同的圆心，但不限于此。在一实施例中，第一衬垫部211、开口2120与开口220中任两个的形状不同。在一实施例中，第一衬垫部211的形状为矩形，而开口2120与开口220的形状为圆形。
在一实施例中，第一焊垫电极161通过开口2121与第二半导体层122的上表面电连接，譬如直接接触，并在其之间存有一接触区域。第一焊垫电极161与第二半导体层122之间的接触区域的接触阻抗高于第一焊垫电极161与透明导电层22之间的接触阻抗。第一焊垫电极161与第二半导体层122之间的接触区域为第一焊垫电极161与第二半导体层122之间的一种阻挡区，用以防止或降低电流流入开口2120处第一焊垫电极161下的第二半导体层122中。
如图1B所示的剖视图，透明导电层22覆盖第一衬垫部211的侧表面与部分顶表面。透明导电层22的开口220的一宽度W1比形成于第一衬垫部211中的开口2120的一宽度W2大，但比第一衬垫部211的一外缘宽度W3小，外缘宽度W3为剖视图中第一衬垫部211两外缘间的最大距离。在此情况下，开口220会曝露出部分第一衬垫部211。在另一实施例中，透明导电层22的开口220的宽度W1等于或大于第一衬垫部211的外缘宽度W3，以曝露出整个第一衬垫部211。在透明导电层22的开口220的宽度W1大于第一衬垫部211的外缘宽度W3的情况下，开口220的周边与第一衬垫部211的外缘相分隔。换言之，透明导电层22不与第一衬垫部211接触。
第一焊垫电极161形成于电流阻挡区21的第一衬垫部211之上，填入开口2120及220中，接着接触第二半导体层122露出的上表面。在一实施例中，第一焊垫电极161形成于透明导电层22之上，接触透明导电层22与第一衬垫部211，并覆盖开口2120及220。如图1B所示的剖视图，第一焊垫电极161的一宽度W4为第一焊垫电极161两外缘间的最大距离。在本实施例中，宽度W4比开口220的宽度W1及形成于第一衬垫部211中之开口2120的宽度W2大，但比第一衬垫部211的外缘宽度W3小。在另一实施例中，第一焊垫电极161形成于开口220之上，仅覆盖开口2120并与透明导电层22相分隔。第一焊垫电极161的宽度W4比开口220的宽度W1及第一衬垫部211的外缘宽度W3小，但比形成于第一衬垫部211中的开口2120的宽度W2大。换言之，第一焊垫电极161与第一衬垫部211接触，但不与透明导电层22接触。
第一电极16与第二半导体层122之间的粘着力比第一电极16与电流阻挡区21之间的粘着力大。第一电极16与电流阻挡区21之间的粘着力又比第一电极16与透明导电层22之间的粘着力大。故，第一电极16与第二半导体层122之间的粘着力主导了第一电极16及光电元件1中与第一电极16接触部分之间的附着力。在第一焊垫电极161处，开口2120曝露出第二半导体层122。开口2120曝露出第二半导体层122的面积越大，第一焊垫电极161与第二半导体层122之间的接触面积就越多，则第一焊垫电极161及光电元件1中与第一焊垫电极161接触部分之间的总附着力随之增加。如此，可防止第一焊垫电极161的剥落及强化光电元件1的可靠性。
电流阻挡区域21可避免电流壅塞，使光电元件1获得更高的亮度与功率。电流阻挡区域21的面积影响电流阻挡效率。电流阻挡区域21也可因半导体叠层12和电流阻挡区域21之间折射差异而提升光提取效率。然而，电极14，16与半导体叠层12之间的电流阻挡区域21的面积越大，光电元件1就会有越高的操作电压。此外，在第一衬垫部分211处，第一焊垫电极161的粘着力也受到开口2120所曝露的第二半导体层122的面积影响。因此，可调整开口2120与第一衬垫部分211的面积来满足光电元件1的可靠性、亮度与操作电压需求。
图2A至图2H分别显示，依据本发明的不同实施例，光电元件的第一衬垫部211、开口2120、透明导电层22与开口220的部分俯视图。在每一实施例中，开口2120具有一细长的形状。在一实施例中，开口2120形成于第一衬垫部211中并在其中延伸，使得第一衬垫部分211被开口2120分割成数个部分。第一衬垫部211的数个部分的外缘与开口2120的虚拟边缘构成了一轮廓，此虚拟边缘是自第一衬垫部211的数个部分任一的外缘延伸出且连接一相邻部分的外缘构成，此轮廓包含一合成形状，此合成形状例如为圆形或多边形。多边形包括三角形、矩形等。在一实施例中，自此合成形状的俯视图观之，分别连接此形状的轮廓上的任两相对点的两虚拟正交直线在一虚拟点处相交，且从此虚拟点分别到轮廓上此两点的距离相等。此虚拟点乃合成形状的中心。
如图2A至图2G所示，自俯视图观之，透明导电层22的开口220的形状与第一衬垫部211及开口2120所构成的合成形状相似，譬如为圆形或矩形。在一实施例中，如图1A所示，形成于透明导电层22的开口220上的第一焊垫电极161的形状与开口220的形状及第一衬垫部211与开口2120所构成的合成形状相似。开口220的形状及第一衬垫部211与开口2120所构成的合成形状不限于上述。在一实施例中，开口220的形状、第一衬垫部211与开口2120所构成的合成形状及第一焊垫电极161的形状可为不同。如图2H所示的实施例中，透明导电层22的开口220为圆形，第一衬垫部211及开口2120所构成的合成形状为矩形或带有弧角的矩形，而第一焊垫电极161的形状则为圆形。下文将详述之。
如图2A所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B及2120C，以曝露出第二半导体层122的一表面(图未示)。每一开口分支2120A、2120B及2120C为细长状。每一开口分支2120A、2120B及2120C的一端相互交于开口220的一中心及/或第一衬垫部211与开口2120所构成的合成形状的一中心。开口分支2120A、2120B及2120C分别自此端向第一衬垫部211的一外缘延伸。每一开口分支2120A、2120B及2120C分别具有一宽度d。开口分支2120A、2120B及2120C的宽度d可为相等或不相同。在一实施例中，每一宽度d是小于或等于10μm。图3A为图2A中沿线C-C’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2A所示，透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B及/或2120C中，且具有开口220以曝露出部分的第一衬垫部211和部分的开口分支2120A-2120C。在本实施例中，每一开口分支2120A、2120B及2120C位于虚拟边缘处的另一端可与第一衬垫部211的外缘对齐。换言之，开口分支2120A、2120B及2120C并非封闭的，且开口分支2120A、2120B及2120C将第一衬垫部211分割成三个部分。在一实施例中，此三部分可具有相等面积或不等面积。第一衬垫部211的面积A1为此三部分的面积总和。开口2120的面积A2为开口分支2120A、2120B及2120C的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。在本实施例中，开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2B所示，形成于第一衬垫部211中的开口2120为细长状。在本实施例中，在俯视图观之，开口2120为一直型沟槽，此直型沟槽通过开口220的一中心与/或第一衬垫部211及开口2120所构成的合成形状的一中心，以曝露出第二半导体层122的一表面(图未示)。在一实施例中，此直型沟槽未通过开口220的中心与/或第一衬垫部211及开口2120所构成的合成形状的中心。在一实施例中，开口2120可具有小于或等于10μm的一宽度d。图3A显示图2B中沿线D-D’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2B所示，透明导电层22覆盖部分的第一衬垫部211，填入开口2120中，且具有开口220以曝露出部分的第一衬垫部211和部分的开口2120。在本实施例中，开口2120位于虚拟边缘处的两端可与第一衬垫部211的一外缘对齐。换言之，开口2120并非封闭的，且将第一衬垫部211分割成两个部分。在本实施例中，与图2A所示的实施例的描述相似，第一衬垫部211的面积A1为此两部分的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2C所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B、2120C及2120D以及位于第一衬垫部211与开口2120所构成的合成形状中心处的一开口区2120E，以曝露出第二半导体层122的一表面(图未示)。每一开口分支2120A、2120B、2120C及2120D为细长状。每一开口分支2120A、2120B、2120C及2120D的一端与开口区2120E相接。开口分支2120A、2120B、2120C及2120D分别自与开口区2120E相接的一端向第一衬垫部211的一外缘延伸。在一实施例中，每一开口分支2120A、2120B、2120C及2120D分别具有一宽度d。开口分支2120A、2120B、2120C及2120D的宽度d可为相等或不相同。每一宽度d是小于或等于10μm。图3B是图2C中沿线E-E’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2C所示，透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B、2120C及/或2120D中。透明导电层22具有开口220，曝露出部分的第一衬垫部211和部分的开口分支2120A-2120D和开口区2120E。在本实施例中，每一开口分支2120A、2120B、2120C及2120D位于虚拟边缘处的另一端可与第一衬垫部211的外缘对齐。换言之，开口分支2120A、2120B、2120C及2120D并非封闭的，且将第一衬垫部211分割成四个部分。在一实施例中，此四部分可具有相等面积或不等面积。在本实施例中，与图2A所示的实施例的描述相似，第一衬垫部211的面积A1为此四部分的面积总和。开口2120的面积A2为开口分支2120A-2120D与开口区2120E的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2D所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B及2120C，以曝露出第二半导体层122的一表面(图未示)。每一开口分支2120A、2120B及2120C为细长状。自俯视图观之，每一开口分支2120A、2120B及2120C的一端分别指向开口220的一中心与/或第一衬垫部211及开口2120所构成的合成形状的一中心，但彼此不相交。换言之，开口分支2120A、2120B及2120C分别自第一衬垫部211的一外缘向开口220的中心与/或第一衬垫部211及开口2120所构成的合成形状的中心延伸。在一实施例中，每一开口分支2120A、2120B及2120C不指向开口220的中心与/或第一衬垫部211及开口2120所构成的合成形状的中心。在一实施例中，每一开口分支2120A、2120B及2120C分别具有一宽度d。开口分支2120A、2120B及2120C的宽度d可为相等或不相同。每一宽度d是小于或等于10μm。在一实施例中，开口分支2120A、2120B及2120C是对称地配置于第一衬垫部211中。图3C为图2D中沿线F-F’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2D所示，透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B及/或2120C中，且具有开口220以曝露出部分的第一衬垫部211和部分的开口分支2120A-2120C。在本实施例中，每一开口分支2120A、2120B及2120C位于虚拟边缘处的另一端可与第一衬垫部211的外缘对齐。在本实施例中，开口2120的面积A2为开口分支2120A、2120B及2120C的面积总和。总面积A3由第一衬垫部211的外缘与开口2120的虚拟边缘组成的轮廓所定义。此虚拟边缘是自第一衬垫部211的任一的外缘延伸出且连接一相邻的外缘构成，第一衬垫部211与开口2120的轮廓为合成形状。换言之，总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2E所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B、2120C及2120D，以曝露出第二半导体层122的一表面(图未示)。每一开口分支2120A、2120B、2120C及2120D为细长状。自俯视图观之，每一开口分支2120A、2120B、2120C及2120D的一端分别指向开口220的一中心与/或第一衬垫部211及开口2120所构成的合成形状的一中心，但彼此不相交。换言之，开口分支2120A、2120B、2120C及2120D分别自第一衬垫部211的一外缘向开口220的中心与/或第一衬垫部211及开口2120所构成的合成形状的中心延伸。在一实施例中，每一开口分支2120A、2120B、2120C及2120D不指向开口220的中心与/或第一衬垫部211及开口2120所构成的合成形状的中心。在一实施例中，每一开口分支2120A、2120B、2120C及2120D分别具有一宽度d。开口分支2120A、2120B、2120C及2120D的宽度d可为相等或不相同。每一宽度d是小于或等于10μm。在一实施例中，开口分支2120A、2120B、2120C及2120D是对称地配置于第一衬垫部211中。图3D显示图2E中沿线G-G’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2E所示，透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B、2120C及/或2120D中，且具有开口220以曝露出部分的第一衬垫部211和部分的开口分支2120A-2120D。在本实施例中，每一开口分支2120A、2120B、2120C及2120D位于虚拟边缘处的另一端可与第一衬垫部211的外缘对齐。在本实施例中，与图2D所示的实施例的描述相似，开口2120的面积A2为开口分支2120A、2120B、2120C及2120D的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2F与图2G所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B及2120C，以曝露出第二半导体层122的一表面(图未示)。每一开口分支2120A、2120B及2120C为细长状。每一开口分支2120A、2120B及2120C的一端相互交于开口220的一中心与/或第一衬垫部211及开口2120所构成的合成形状的一中心。开口分支2120A、2120B及2120C分别自此端向第一衬垫部211的一外缘延伸。如图2F或图2G所示，每一开口分支2120A、2120B及2120C包括多个区段，如图2F所示的两个区段、图2G所示的三个区段或更多的区段(图未示)，其中此多个区段是彼此相离。在一实施例中，每一开口分支2120A、2120B及2120C分别具有一宽度d。开口分支2120A、2120B及2120C的宽度d可为相等或不相同。每一宽度d是小于或等于10μm。图3A为图2F中沿线H-H’及图2G中沿线I-I’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B及/或2120C中。透明导电层22具有开口220以曝露出部分的第一衬垫部211和部分的开口分支2120A-2120C。在本实施例中，每一开口分支2120A、2120B及2120C位于虚拟边缘处的另一端可与第一衬垫部211的外缘实质对齐。在一实施例中，每一开口分支中此多个区段的宽度可为相同或不等。在一实施例中，每一开口分支中此多个区段具有渐变的宽度。此多个区段的渐变宽度会沿着每一开口分支2120A、2120B及2120C的延伸方向而变化。在本实施例中，与图2D所示的实施例的描述相似，开口2120的面积A2为开口分支2120A、2120B及2120C的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
如图2H所示，形成于第一衬垫部211中的开口2120包括开口分支2120A、2120B、2120C及2120D。每一开口分支2120A、2120B、2120C及2120D分别具有一宽度d。开口分支2120A、2120B、2120C及2120D的宽度d可为相等或不相同。每一宽度d小于或等于10μm。第一衬垫部211包括由开口分支2120A、2120B、2120C及2120D所分割的四个部分。第一衬垫部211的四个部分的外缘与开口分支2120A、2120B、2120C及2120D自第一衬垫部211的四个部分的外缘延伸出的虚拟边缘构成一轮廓，此轮廓包含一合成形状，此合成形状可为一「类矩形」。本文「类矩形」意指企图形成矩形的形状，例如，矩形或带有弧角的矩形。在一实施例中，开口分支2120A、2120B、2120C及2120D对称地沿第一衬垫部211的对角线而形成，以曝露出第二半导体层122的一表面(图未示)。在一实施例中，开口分支分别沿着第一衬垫部211的每一外缘的中线而延伸。自俯视图观之，每一开口分支2120A、2120B、2120C及2120D的一端相互交于开口220的一中心与/或第一衬垫部211及开口2120所构成的合成形状的一中心。图3E显示图2H中沿线J-J’的第一衬垫部211、透明导电层22、开口2120及开口220的放大剖视图。如图2H所示，透明导电层22覆盖部分的第一衬垫部211，填入开口分支2120A、2120B、2120C及/或2120D中，且具有开口220以曝露出部分的第一衬垫部211和开口分支2120A-2120D。在本实施例中，每一开口分支2120A、2120B、2120C及2120D位于虚拟边缘处的另一端可与第一衬垫部211的外缘对齐。在一实施中，此四部分可具有相同的面积或不等的面积。在本实施例中，与图2A所示的实施例的描述相似，第一衬垫部211的面积A1为此四部分的面积总和。开口2120的面积A2为开口分支2120A、2120B、2120C及2120D的面积总和。总面积A3为第一衬垫部211的面积A1与开口2120的面积A2的总和。开口2120的面积A2与总面积A3的比例实质介于1％与80％之间。在一实施例中，开口2120的面积A2与总面积A3的比例介于10％与40％之间。
参照图2H，尽管透明导电层22的开口220的形状为圆形，且第一衬垫部211的外缘及开口分支2120A、2120B、2120C及2120D自第一衬垫部211的外缘延伸出的虚拟边缘构成的轮廓为类矩形，如图2A至2G所示的开口2120设计，譬如开口分支、直型沟槽、带有多个区段的开口分支等，也可用在类矩形的第一衬垫部211中。
图4为本发明的一实施例的光电元件2的俯视图。光电元件2中每一层的结构及材料与光电元件1中所述者相似，本文将不再述之。光电元件2与图1A所示的光电元件1的差别之一是电流阻挡区21包括一第一衬垫部211及一第一指状部212，而第一衬垫部211及第一指状部212是彼此分离的。
图5为本发明的一实施例的光电元件3的俯视图。光电元件3中每一层的结构与光电元件1中所述者相似，本文将不再述之。光电元件3与光电元件1的差别为一第一电极16、一第二电极14及相应地形成于第一电极16与第二电极14之下的一电流阻挡区21的布局。第二电极14包括一第二焊垫电极141与自第二焊垫电极141延伸出的一第二指状电极142。第二指状电极142毗邻着光电元件3的一长边并朝向第二焊垫电极141的对侧的光电元件3的一短边而延伸。第一电极16包括一第一焊垫电极161与自第一焊垫电极161延伸出的一第一指状电极162。第一指状电极162沿着朝向第一焊垫电极161的对侧光电元件3的另一短边的方向并平行于光电元件3的长边而延伸。电流阻挡区21相应地形成于第一电极16与第二电极14之下，且包括位于第一电极16之下的一第一衬垫部211与一第一指状部212，与位于第二电极14之下的一第二指状部214。在本实施例中，光电元件3的第一衬垫部211、透明导电层22、开口2120与开口220的设计及布局与图1C所述的实施例的设计及布局相似。基于相同的光电元件3的管芯尺寸、形状及结构，选择具有如图2C所示的实施例的第一衬垫部211及开口2120的设计与布局的光电元件，与第一衬垫部211不具任何开口的光电元件来与光电元件3相比较。此三个光电元件在20mA点亮下比较此等光电元件的性能。
参照图6所示的表格，此表格分别列出带有依据图1C所示的实施例的第一衬垫部211及开口2120的光电元件3、带有依据图2C所示的实施例的第一衬垫部211及开口2120的光电元件及第一衬垫部211不具任何开口的光电元件(其作为对照例)的光学输出功率(Po)、操作电压(Vf)及推拉力测试结果。所有的光电元件都具有相同的225μm x 143μm尺寸，其形状与大部分结构也相似。此三个光电元件的差异在于第一衬垫部211及开口2120。标示「态样I」的光电元件包括不具任何开口的第一衬垫部211，其作为对照例。标示「态样II」的光电元件包括具有圆形开口的第一衬垫部211。标示「态样III」的光电元件包括具有四开口分支2120A-2120D及开口区2120E的第一衬垫部211。在态样I的光电元件中，第一衬垫部211不具任何开口，故开口的面积A2与总面积A3的比例为零。在态样II的光电元件中，开口2120的面积A2与总面积A3的比例为38.6％。在态样III的光电元件中，开口2120的面积A2与总面积A3的比例为19.6％。态样II光电元件的操作电压低于态样I光电元件或态样III光电元件的操作电压。态样I光电元件的功率高于态样II光电元件或态样III光电元件的功率。平均而言，态样I、II及III的光电元件的操作电压与功率是相近的。然而，在推拉力测试中，态样II及III的光电元件可通过测试，但是态样I的光电元件无法通过测试。从光学显微镜照片可看出，态样II及III的光电元件的第一衬垫部211上有观察到第一焊垫电极161的残迹。且第一焊垫电极161的残迹大于第一焊垫电极161面积的50％。因此，态样II及III的光电元件的第一衬垫部211有益于第一焊垫电极161的粘着力且防止第一焊垫电极161自光电元件中剥落。开口2120的面积会影响光电元件的可靠性。第一衬垫部211的面积会影响操作电压与亮度。开口2120的面积A2与总面积A3的比例介于1％与80％之间可满足操作电压与亮度的需求，及强化光电元件的可靠性。
图7为本发明的一实施例的一光电装置4。将上述实施例中任一光电元件1、2或3安装在一载体41的一第一导电垫411和一第二导电垫412上。第一导电垫411和第二导电垫412通过绝缘材料所组成的一绝缘部43而彼此电性绝缘。将光电元件以倒装方式固定于载体41上，并将与第一电极16和第二电极14相对的成长基板的表面朝上，作为出光面。为了增加光电装置4的光提取效率，在光电元件周围可设置一反射结构44。
图8为本发明的一实施例的一光电装置5。光电装置5为一灯泡，其包括一灯壳502、一反射器504、一发光模块510、一灯座512、一散热器514、一连接部516与一电连接元件518。发光模块510包括一承载部506和设置在承载部506上的多个光电单元508。此多个光电单元508可为前述实施例中任一光电元件或光电装置4。
任何本发明所属技术领域中具有通常知识者均可在不违背本发明的范畴及精神的情况下，对本发明的元件进行修改及变化。鉴于上述内容，本发明旨在涵盖本发明的修改及变化，只要它们落入发明权利要求及其均等的范围内。

Claims (11)

1.一种光电元件，其特征在于，包括：
基板；
半导体叠层，形成于该基板上；
电流阻挡区，形成于该半导体叠层上且包括第一衬垫部，具有第一面积；
第一开口，形成于该第一衬垫部中且包括一细长形状，具有第二面积；其中该第一面积及该第二面积的总合为总面积；
透明导电层，形成于该电流阻挡区上及/或该半导体叠层的表面上；以及
第一电极，形成于该透明导电层上，且包括第一焊垫电极位于该第一衬垫部上并通过该第一开口与该半导体叠层电连接；
其中，该第一面积与该总面积的比例介于1％与80％之间。
2.如权利要求1所述的光电元件，其中该第一衬垫部包括一外缘，且该第一开口包括与该外缘对齐的一端。
3.如权利要求1所述的光电元件，其中该第一衬垫部的一外缘与该第一开口的一虚拟边缘构成一轮廓，该轮廓包括一合成形状。
4.如权利要求3所述的光电元件，其中该第一开口包括通过该合成形状的一中心的一直型沟槽。
5.如权利要求3所述的光电元件，其中该第一开口包括多个开口分支，该多个开口分支其中之一包括该细长形状。
6.如权利要求5所述的光电元件，其中于该合成形状的一中心处，该第一开口还包括开口区。
7.如权利要求5所述的光电元件，其中该多个开口分支的一者包括多个区段，该多个区段彼此相离。
8.如权利要求1所述的光电元件，其中该透明导电层包括第二开口以曝露出该第一开口，而该第一电极通过该第一开口及该第二开口与该半导体叠层电连接。
9.如权利要求8所述的光电元件，其中该透明导电层覆盖该第一衬垫部并填入该第一开口中。
10.如权利要求8所述的光电元件，其中该第二开口包括一周边，该第一衬垫部包括一外缘，而该第二开口的该周边与该第一衬垫部的该外缘相分隔。
11.如权利要求1所述的光电元件，其中该第一电极还包括第一指状电极，该电流阻挡区还包括第一指状部；以及其中该第一指状电极位于该第一指状部上。
CN201810144931.7A 2017-02-15 2018-02-12 光电元件 Active CN108428772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110822932.4A CN113659049A (zh) 2017-02-15 2018-02-12 光电元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762459102P 2017-02-15 2017-02-15
US62/459,102 2017-02-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110822932.4A Division CN113659049A (zh) 2017-02-15 2018-02-12 光电元件

Publications (2)

Publication Number Publication Date
CN108428772A CN108428772A (zh) 2018-08-21
CN108428772B true CN108428772B (zh) 2021-08-06

Family

ID=63106395

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110822932.4A Pending CN113659049A (zh) 2017-02-15 2018-02-12 光电元件
CN201810144931.7A Active CN108428772B (zh) 2017-02-15 2018-02-12 光电元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110822932.4A Pending CN113659049A (zh) 2017-02-15 2018-02-12 光电元件

Country Status (3)

Country Link
US (4) US10475962B2 (zh)
CN (2) CN113659049A (zh)
TW (2) TWI744622B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475962B2 (en) * 2017-02-15 2019-11-12 Epistar Corporation Optoelectronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194953A (zh) * 2010-03-08 2011-09-21 株式会社东芝 半导体发光器件
KR20120079330A (ko) * 2011-01-04 2012-07-12 갤럭시아포토닉스 주식회사 복수의 전류차단 홀을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR20130017154A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 반도체 발광소자
KR20140147279A (ko) * 2013-06-19 2014-12-30 일진엘이디(주) 발광 다이오드 및 그 제조 방법
CN104638084A (zh) * 2013-11-11 2015-05-20 晶元光电股份有限公司 发光元件
CN105609596A (zh) * 2015-09-11 2016-05-25 映瑞光电科技(上海)有限公司 具有电流阻挡结构的led垂直芯片及其制备方法
WO2016182248A1 (ko) * 2015-05-13 2016-11-17 서울바이오시스 주식회사 발광 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050472B2 (en) * 2000-03-01 2006-05-23 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for manufacturing the same
TWI284430B (en) * 2005-10-13 2007-07-21 Advanced Optoelectronic Tech High power light emitting diodes
US8872204B2 (en) * 2007-11-23 2014-10-28 Epistar Corporation Light-emitting device having a trench in a semiconductor layer
KR101055768B1 (ko) * 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
TW201238043A (en) * 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
TWI557941B (zh) * 2011-08-04 2016-11-11 晶元光電股份有限公司 光電元件及其製造方法
US20140110741A1 (en) * 2012-10-18 2014-04-24 Epistar Corporation Light-emitting device
CN105027201A (zh) * 2013-03-14 2015-11-04 酷兰斯公司 唱片清洁器
KR102070088B1 (ko) * 2013-06-17 2020-01-29 삼성전자주식회사 반도체 발광소자
TWI597864B (zh) * 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
JP2015060886A (ja) * 2013-09-17 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102075992B1 (ko) * 2013-10-17 2020-02-11 삼성전자주식회사 반도체 발광소자
KR102323686B1 (ko) * 2014-10-21 2021-11-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
TW201709553A (zh) * 2015-04-22 2017-03-01 新世紀光電股份有限公司 發光二極體晶片
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
US10199542B2 (en) * 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
US9530934B1 (en) * 2015-12-22 2016-12-27 Epistar Corporation Light-emitting device
US10475962B2 (en) * 2017-02-15 2019-11-12 Epistar Corporation Optoelectronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194953A (zh) * 2010-03-08 2011-09-21 株式会社东芝 半导体发光器件
KR20120079330A (ko) * 2011-01-04 2012-07-12 갤럭시아포토닉스 주식회사 복수의 전류차단 홀을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR20130017154A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 반도체 발광소자
KR20140147279A (ko) * 2013-06-19 2014-12-30 일진엘이디(주) 발광 다이오드 및 그 제조 방법
CN104638084A (zh) * 2013-11-11 2015-05-20 晶元光电股份有限公司 发光元件
WO2016182248A1 (ko) * 2015-05-13 2016-11-17 서울바이오시스 주식회사 발광 소자
CN105609596A (zh) * 2015-09-11 2016-05-25 映瑞光电科技(上海)有限公司 具有电流阻挡结构的led垂直芯片及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"高光效GaN基LED芯片的设计与制备";叶菲菲;《中国优秀硕士学位论文全文数据库》;20130131;全文 *

Also Published As

Publication number Publication date
CN108428772A (zh) 2018-08-21
US20210119084A1 (en) 2021-04-22
US20180233629A1 (en) 2018-08-16
TW201929262A (zh) 2019-07-16
US11705539B2 (en) 2023-07-18
TWI660522B (zh) 2019-05-21
US20200035863A1 (en) 2020-01-30
US10910520B2 (en) 2021-02-02
US10475962B2 (en) 2019-11-12
CN113659049A (zh) 2021-11-16
US20200303590A1 (en) 2020-09-24
TW201832376A (zh) 2018-09-01
US10707376B2 (en) 2020-07-07
TWI744622B (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
US11721791B2 (en) Light-emitting device with semiconductor stack and reflective layer on semiconductor stack
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
CN108346726B (zh) 发光二极管元件
US20200373472A1 (en) Light-emitting diode and manufacturing method thereof
CN111477647A (zh) 发光元件及其制造方法
CN110120450B (zh) 发光元件
CN108428772B (zh) 光电元件
KR102441153B1 (ko) 발광 소자
CN113707779A (zh) 发光二极管及发光装置
US20210066390A1 (en) Light-emitting device and manufacturing method thereof
CN109256446B (zh) 发光元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant