TW201929043A - 利用法拉第盒的電漿蝕刻製程方法 - Google Patents

利用法拉第盒的電漿蝕刻製程方法 Download PDF

Info

Publication number
TW201929043A
TW201929043A TW107145099A TW107145099A TW201929043A TW 201929043 A TW201929043 A TW 201929043A TW 107145099 A TW107145099 A TW 107145099A TW 107145099 A TW107145099 A TW 107145099A TW 201929043 A TW201929043 A TW 201929043A
Authority
TW
Taiwan
Prior art keywords
plasma etching
faraday box
substrate
etching
process method
Prior art date
Application number
TW107145099A
Other languages
English (en)
Other versions
TWI698911B (zh
Inventor
許殷奎
章盛晧
金忠完
辛富建
朴正岵
尹晶煥
秋素英
Original Assignee
南韓商Ｌｇ化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ化學股份有限公司 filed Critical 南韓商Ｌｇ化學股份有限公司
Publication of TW201929043A publication Critical patent/TW201929043A/zh
Application granted granted Critical
Publication of TWI698911B publication Critical patent/TWI698911B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842—Manufacturing moulds, e.g. shaping the mould surface by machining
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0081—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for altering, e.g. enlarging, the entrance or exit pupil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1814—Diffraction gratings structurally combined with one or more further optical elements, e.g. lenses, mirrors, prisms or other diffraction gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2011/00—Optical elements, e.g. lenses, prisms
    • B29L2011/0075—Light guides, optical cables
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1866—Transmission gratings characterised by their structure, e.g. step profile, contours of substrate or grooves, pitch variations, materials
    • G02B5/1871—Transmissive phase gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/0035—Means for improving the coupling-out of light from the light guide provided on the surface of the light guide or in the bulk of it
    • G02B6/0038—Linear indentations or grooves, e.g. arc-shaped grooves or meandering grooves, extending over the full length or width of the light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0065—Manufacturing aspects; Material aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • ing And Chemical Polishing (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

本發明提供一種利用法拉第盒的電漿蝕刻製程方法。

Description

利用法拉第盒的電漿蝕刻製程方法
本發明是關於一種利用法拉第盒的電漿蝕刻製程方法。
本發明主張2017年12月26日在韓國智慧財產局申請的韓國專利申請案第10-2017-0179300號的優先權及權益，所述申請案的全部內容以引用的方式併入本文中。
為了在顯示器上向使用者顯示所需影像，可使用用於改變可見光的狀態的光導板。所述光導板可與通過反射、折射或繞射入射的可見光相互作用，且可藉由控制此類相互作用來允許使用者看到所需影像。入射於光導板上的光可與設置於光導板上的結構相互作用，且可能出現繞射。此由光的波動性質引起，且可表示為光波干擾。當入射於光導板中的光與週期性結構相接時，藉由待經使用者查看的光的繞射而將光劃分成不同方向的光束。
研究一種用於形成光導板的微結構的方法是必要的，使得入射於光導板上的光在顯示器上以恆定強度輸出，以在不失真的情況下通過顯示器向使用者顯示所需影像。
[先前技術文件]
[專利文獻]
韓國專利註冊號KR 10-1131101 B1
[技術問題]
本發明致力於提供一種利用法拉第盒的電漿蝕刻製程方法。
然而，本發明解決的目標不限於前述目標及上文未提到的其他目標，對所屬領域中具通常知識者而言，本發明解決的目標將通過以下描述而變得顯而易見。
[技術解決方案]
本發明的實施例提供一種利用法拉第盒的電漿蝕刻製程方法，所述方法包含：提供用於蝕刻的基底，在所述基底中將具有開口圖案部分的金屬罩幕設置於在上表面上設置有網格部分的法拉第盒中的一個表面上；藉由使用電漿蝕刻在用於蝕刻的基底上形成第一圖案區域的第一圖案化步驟；以及在藉由使用遮光片遮蔽網格部分的至少一部分之後，藉由使用電漿蝕刻在用於蝕刻的基底上形成第二圖案區域的第二圖案化步驟，其中第一圖案區域包含深度梯度為每5毫米0奈米至40奈米的第一凹槽圖案，且第二圖案區域包含深度梯度為每5毫米50奈米至300奈米的第二凹槽圖案。
[有利效果]
根據本發明的實施例的電漿蝕刻製程方法可藉由包含在法拉第盒中的遮光片的簡單方法來形成具有較小深度梯度的凹槽圖案及具有較大深度梯度的凹槽圖案。
根據本發明的實施例的電漿蝕刻製程方法可有效地控制可形成於凹槽圖案的底部表面上的針形（needle-shaped）結構。
根據本發明的實施例的電漿蝕刻製程方法的優點在於可形成具有均一斜率的傾斜凹槽圖案於用於蝕刻的基底上，且可控制傾斜凹槽圖案的深度梯度的改變量及施用所述深度梯度的位置。
根據本發明的實施例的電漿蝕刻製程方法的優點在於可藉由簡單製程製造具有極佳精確度（precision）的繞射光柵光導板的模基底（mold substrate）。
在整個說明書中，除非明確地描述為相反情況，否則詞語「包括（comprise）」及其變體(諸如「包括（comprises/comprising）」應理解為暗示包含所陳述的元件，但不排除任何其他元件。
在本說明書中，應理解，當構件被稱為在另一構件「上」時，對應構件可直接位於另一構件上或在所述兩個構件之間亦可存在中間構件。
在本說明書中，所使用的程度術語「（~的）步驟」或「~的步驟」並不意謂「用於...的步驟」。
在本發明中，法拉第盒意謂由導體製成的封閉空間，且當將法拉第盒安設於電漿中時，外鞘形成於盒的外表面上且盒內的電場保持恆定。在此情況下，當法拉第盒的上表面由網格部分形成時，外鞘沿網格部分的表面形成。因此，在利用法拉第盒執行電漿蝕刻的情況下，在與水平形成於網格部分的表面上的外鞘垂直的方向上加速的離子入射於法拉第盒內側上且隨後到達基底，同時在入射時保持方向性以蝕刻基底。此外，在本發明中，法拉第盒內的基底的表面相對於網格表面固定成處於水平或傾斜狀態，且離子在與網格表面垂直的方向上入射，且因此，可在與基底的表面垂直或傾斜的方向上蝕刻基底。具體言之，根據本發明的實施例的法拉第盒可為由具有導電上表面的網格部分形成的導電匣。另外，根據本發明的實施例，電漿蝕刻的蝕刻方向可為與法拉第盒的網格部分的表面垂直的方向。
就利用法拉第盒的電漿蝕刻而言，穿過網格部分的離子在朝向基底移動時與存在於法拉第盒內的中性粒子碰撞，使得動能損失，且因此，離子的密度傾向於與網格部分的距離成反比。亦即，離子入射的網格部分愈近，則蝕刻速度愈高，而與網格部分愈遠，蝕刻速度愈低。當基底的直徑增大時或當網格部分與基底的底部之間的距離在傾斜蝕刻時變得過大時，由於蝕刻均勻性問題而僅能限制性地使用先前技術中的利用法拉第盒的電漿蝕刻。具體言之，在先前技術的利用法拉第盒的電漿蝕刻期間，在較高蝕刻區域與較低蝕刻區域針對法拉第盒的各個位置不規則地混合時難以增加蝕刻的準確性（accuracy），且存在諸如離子束分散效應（其中離子束的直徑在離子的前進距離（progress distance）較長時增加）的限制。
此外，具有較低反射率的針形結構藉由電漿蝕刻（具體言之，利用感應耦合電漿反應離子蝕刻設備（inductively coupled plasma reactive ion etching apparatus；ICP-RIE）在石英基底的蝕刻製程中的自掩蔽機制（self-masking mechanism））而形成於蝕刻區域中。此類針形結構亦被稱作黑矽，且存在於具有直徑為幾十奈米至幾百奈米的針狀物形狀的蝕刻區域中，此大大地減小石英基底的表面的反射率且充當干擾精確蝕刻的元件。
為了提高可穿戴式裝置（諸如虛擬實境（virtual reality）裝置或擴增實境（augmented reality）裝置）的影像品質，需要應用於可穿戴式裝置的繞射光柵光導板的更精確圖案設計。具體言之，為了控制輸出至可穿戴式裝置的影像的亮度均勻性，需要基於計算得到的繞射效率，精細地調整每一繞射區域中的光柵凹槽部分的深度變化。在繞射光柵光導板的更精確圖案設計期間，可能有必要實施光柵凹槽部分的深度梯度急劇升高的區域，且難以藉由透過普通法拉第盒電漿蝕刻而形成具有較大深度梯度的區域的光柵凹槽部分，且作為繼續進行解決該困難的研究的結果，已研發出以下發明。
在下文中將更詳細地描述本發明。
本發明的實施例提供一種利用法拉第盒的電漿蝕刻製程方法，所述方法包含：提供用於蝕刻的基底，在所述基底中將具有開口圖案部分的金屬罩幕設置於在上表面上設置有網格部分的法拉第盒中的一個表面上；藉由使用電漿蝕刻在用於蝕刻的基底上形成第一圖案區域的第一圖案化步驟；以及在藉由使用遮光片遮蔽網格部分的至少一部分之後，藉由使用電漿蝕刻在用於蝕刻的基底上形成第二圖案區域的第二圖案化步驟，其中第一圖案區域包含深度梯度為每5毫米0奈米至40奈米的第一凹槽圖案，以及第二圖案區域包含深度梯度為每5毫米50奈米至300奈米的第二凹槽圖案。
作為繼續進行關於利用法拉第盒的電漿蝕刻的研究的結果，本發明人已發現當法拉第盒的網格部分的一部分由遮光片遮蔽時，電漿蝕刻的蝕刻速率變化非常大。具體言之，在利用不具有遮光片的法拉第盒執行電漿蝕刻的情況下，由法拉第盒與網格部分相距的距離增加而引起的蝕刻速率的變化幅度可不受主要控制。反之，當法拉第盒的網格部分的局部區域藉由使用遮光片進行遮蔽時，已發現由於與藉由遮光片遮蔽的區域相鄰的蝕刻區域中與網格部分相距的距離增加而引起的蝕刻速率的變化可受極大地控制，以研發出本發明。
此外，已發現在將遮光片設置於法拉第盒的網格部分中之後，執行電漿蝕刻時可極大地減少在蝕刻區域中出現的針形結構的產生。
根據本發明的實施例，遮光片可持續地遮蔽網格部分的預定區域。
根據本發明的實施例，遮光片可遮蔽網格部分的20%至80%。具體言之，遮光片可遮蔽網格部分的30%至60%或40%至60%。具體言之，遮光片可遮蔽網格部分的50%。
圖1為示出實例中使用的法拉第盒及法拉第盒配備有遮光片的情況的照片。具體言之，圖1的左側影像為不具有遮光片的法拉第盒的網格部分表面的照片，且右側影像為具有遮光片的法拉第盒的網格部分表面的照片。
根據本發明的實施例，遮光片可由氧化鋁材料製成。然而，遮光片的材料不限於此，且可使用不同材料的遮光片。
根據本發明的實施例，可將用於蝕刻的基底設置於法拉第盒的具有底部表面及水平表面的平坦支撐件上或設置於具有傾斜表面的支撐件上。具體言之，當垂直地蝕刻用於蝕刻的基底以形成垂直凹槽圖案時，可使用平坦支撐件，而當傾斜地蝕刻用於蝕刻的基底以形成傾斜凹槽圖案時，可使用具有傾斜表面的支撐件。
根據本發明的實施例，可將用於蝕刻的基底設置於具有傾斜表面的支撐件上，且第一凹槽圖案及第二凹槽圖案可為傾斜凹槽圖案。
根據本發明的實施例，支撐件的傾角可為0°以上及60°以下或35°以上及45°以下。藉由調整支撐件的傾角，可調整第一凹槽圖案與第二凹槽圖案的傾角。
藉由將支撐件的傾角調整為以上範圍，可將第一凹槽圖案與第二凹槽圖案的平均傾角調整為0°至55°或30°至40°。舉例而言，藉由將支撐件的傾角調整為35°，可將第一凹槽圖案與第二凹槽圖案的最小傾角調整為27°，可將最大傾角調整為36°，且可將平均傾角調整為33°。另外，藉由將支撐件的傾角調整為40°，可將第一凹槽圖案與第二凹槽圖案的最小傾角調整為32°，可將最大傾角調整為40°，且可將平均傾角調整為36°。
根據本發明的實施例，第一圖案化步驟可為藉由使用不具有遮光片的法拉第，藉由電漿蝕刻用於蝕刻的基底來圖案化用於蝕刻的基底。
圖2為根據本發明的實施例的電漿蝕刻製程方法中的第一圖案化步驟的示意圖。具體言之，圖2繪示將具有傾斜表面的支撐件設置於法拉第盒中，且隨後將石英基底設置於傾斜表面上，且藉由使用電漿蝕刻來圖案化用於蝕刻的基底。
就利用法拉第盒的電漿蝕刻而言，蝕刻速度傾向於隨著與網格部分相距的距離增大而逐漸降低，從而使得第一圖案區域可藉由使用趨勢而形成。
使用第一圖案化步驟形成的第一圖案區域包含深度梯度為每5毫米0奈米至40奈米的第一凹槽圖案。具體言之，當未使用具有傾斜表面的支撐件時，第一圖案區域的第一凹槽圖案實質上可不具有深度梯度或可具有每5毫米10奈米以下的深度梯度。另外，當使用具有傾斜表面的支撐件時，第一圖案區域的第一凹槽圖案可具有每5毫米10奈米至40奈米的深度梯度。
在第一圖案化步驟中，深度梯度比第二凹槽圖案區域的深度梯度小的第一圖案區域可藉由使用不具有遮光片的法拉第盒而形成。
根據本發明的實施例，第一圖案化步驟中的網格部分實質上可不被遮光片遮蔽。具體言之，當10%以下的區域被遮光片遮蔽時，第一圖案化步驟中的網格部分實質上可不被遮光片遮蔽。
根據本發明的實施例，使用遮光片遮蔽至少一部分的網格部分及隨後使用電漿蝕刻在用於蝕刻的基底上形成第二圖案區域的第二圖案化步驟，可為在第一圖案化步驟之後形成持續設置於第一圖案區域中的第二圖案區域。
圖3為根據本發明的實施例的電漿蝕刻製程方法中的第二圖案化步驟的示意圖。具體言之，圖3繪示使用遮光片遮蔽法拉第盒的網格部分的一個區域，且隨後圖案化經受第一圖案化步驟的用於蝕刻的基底。
在藉由使用遮光片遮蔽法拉第盒的網格部分的一個區域的情況下，蝕刻速度隨著與網格部分的距離增大而大幅度減小，且因此，包含具有較大深度梯度的凹槽圖案的第二圖案區域可藉由使用降低的蝕刻速度而形成。
根據本發明的實施例，第二圖案化步驟可包含：對準用於蝕刻的基底以使第二圖案區域的深度梯度開始的區域與遮光片的末端處於同一條線上。亦即，由於藉由遮光片遮蔽的區域未經受電漿蝕刻，因此第二圖案區域可在調整用於蝕刻的基底的位置之後而形成。
根據本發明的實施例，第二圖案化步驟可為藉由蝕刻用於蝕刻的基底的區域來形成第二圖案區域，所述用於蝕刻的基底的區域包含藉由第一圖案化步驟形成的第一圖案區域的至少一部分。具體言之，第二圖案化區域可藉由使用第二圖案化步驟而在一區域中形成，通過第一圖案化步驟形成於用於蝕刻的基底上的圖案在所述區域中。亦即，第二圖案區域可包含穿過第一圖案化步驟及第二圖案化步驟二者的區域。
使用第二圖案化步驟形成的第一圖案區域包含深度梯度為每5毫米50奈米至300奈米的第二凹槽圖案。具體言之，當使用具有傾斜表面的支撐件時，由於第二圖案區域的第二凹槽圖案可實現極高的深度梯度，因此具有不同深度梯度的圖案區域可通過兩步驟圖案化步驟而形成。
根據本發明的實施例，用於蝕刻的基底可與網格部分保持至少7毫米的間隔距離。
本發明人在將具有40°的傾斜表面的支撐件安設於法拉第盒中並將用於蝕刻的基底設置於所述支撐件上之後，使用ICP-RIE（牛津大學的電漿實驗室系統（Oxford's plasmaLab system）100）進行電漿蝕刻。在此情況下，將O2 及C4 F8 以1:9的比率混合成反應氣體並以50標準立方厘米/分鐘（sccm）的流動速率供應。另外，以150瓦的射頻（RF）功率、2千瓦的ICP功率以及7毫托（mTorr）至10毫托的操作壓力作為蝕刻條件將蝕刻執行3分鐘。因此，量測取決於與法拉第盒的網格部分相距的距離的蝕刻速率，且其結果繪示於圖4中。
圖4示出根據與法拉第盒的網格部分相距的距離的蝕刻速率的量測結果。按照根據與法拉第盒的網格部分相距的距離來量測蝕刻速率的結果，可將實質上並未執行電漿蝕刻的距離預測為與網格部分相距約75毫米的位置，且因此，可藉由考慮預測位置來設計圖案化。另外，當網格部分與用於蝕刻的基底之間的距離為約6毫米以下時，已發現存在如下問題：網格部分的網格晶格圖案如同蝕刻罩幕一般起作用並殘留在蝕刻區域中。因此，用於蝕刻的基底與網格部分保持至少7毫米的間隔距離可為必要的。
根據本發明的實施例，用於蝕刻的基底可為石英基底或矽晶圓。在使用利用法拉第盒的電漿蝕刻製程方法時，可極大地減少在圖案化諸如石英基底或矽晶圓的玻璃作為用於蝕刻的基底時出現的針形結構的產生。
根據本發明的實施例，金屬罩幕可用於形成第一圖案區域及第二圖案區域，且罩幕的開口圖案部分可為對應於第一凹槽圖案及/或第二凹槽圖案的區域。
圖5繪示根據本發明的實施例的使用經圖案化的蝕刻基底製造的繞射光柵光導板的實例，所述經圖案化蝕刻基底根據電漿蝕刻製程方法而製造。具體言之，圖5繪示使用用於蝕刻的經圖案化的基底製造的繞射光柵光導板，且對應於其中自所述繞射光柵光導板提取光以向使用者提供顯示資訊的圖案部分的凹槽圖案可藉由製造方法來製造。在提取出光的區域的圖案中，可能需要圖案結構的高度逐漸升高且圖案結構的高度以相對較低的高度梯度升高以便提取出較高品質的影像且圖案結構的高度以快速高梯度增加的區域。在需要高度梯度快速增加的圖案結構時，可使用製造方法來製造用於繞射光柵光導板的模基底。
法拉第盒的網格部分利用電漿吸引接觸表面上的自由電子以在電漿蝕刻期間形成外鞘。此外，網格部分可具有導電性以使具有負電荷的自由電子加速。
此外，網格部分可平坦地設置於法拉第盒的一個表面上，且彎曲部分處的蝕刻速度可在彎曲部分存在時發生局部變化。
根據本發明的實施例，網格部分可具有0.5Ω/□以上的片電阻（sheet resistance）。具體言之，根據本發明的實施例，網格部分的片電阻可為0.5Ω/□以上及100Ω/□以下。
當網格部分的片電阻為0.5Ω/□以上時，在電漿蝕刻期間在法拉第盒中針對各個位置的蝕刻速度可保持恆定。另外，當網格部分的片電阻小於0.5Ω/□時，存在因在電漿蝕刻期間針對法拉第盒的各個位置形成不規則的蝕刻速度而難以執行精確蝕刻的問題。此外，當網格部分的片電阻為0.5Ω/□以上時，針對法拉第盒中的各個位置的蝕刻速度保持恆定，而當片電阻超出100Ω/□時，對效果的增強可能不顯著且可能僅增加製造成本。
根據本發明的實施例，在網格部分中，氟化碳自由基可吸附於金屬網格上。具體言之，碳氟化合物自由基可為-CF、-CF2 、-CF3 或-C2 Fx （x=1至5的整數）。具體言之，在法拉第盒的網格部分中的電漿蝕刻期間，碳氟化合物自由基可藉由蝕刻及F自由基的表面聚合而吸附於網格部分上。
根據本發明的實施例，在網格部分中，氟化碳自由基吸附於諸如金屬的導電材料上以展現上述片電阻。
根據本發明的實施例，網格部分可採用由不鏽鋼材料製成的網格。具體言之，可使用SUS304材料#200（間距：125微米，線徑（wire diameter）：50微米，孔徑比：36%）的市售網格。然而，本發明不限於此，且網格部分可由Al、Cu、W、Ni、Fe或含有其中的至少兩種的合金製成。此外，可根據蝕刻的用途來自由調整網格的孔隙度（porosity）及晶格大小。
根據本發明的實施例，在電漿蝕刻中，可使用感應耦合電漿反應離子蝕刻設備（ICP-RIE）。具體言之，圖案化步驟可藉由將法拉第盒設置於感應耦合電漿反應離子蝕刻設備（ICP-RIE）中來執行。此外，電漿蝕刻亦可採用迴旋電漿方案（helicon plasma scheme）、螺旋共振（helical resonance）電漿方案或電子共振電漿方案。
根據本發明的實施例，電漿蝕刻可包含：將電漿蝕刻設備的輸出調整為0.75千瓦至4千瓦。具體言之，可將電漿蝕刻設備的輸出調整為0.75千瓦至3千瓦、0.75千瓦至1.5千瓦或0.75千瓦至1千瓦。
當在以上範圍內調整電漿蝕刻設備的輸出時，可進一步抑制針形結構的形成，所述針形結構在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）時出現，且可將所產生的針形結構的大小明顯抑制為較小。
根據本發明的實施例，電漿蝕刻可包含：以10標準立方厘米/分鐘至75標準立方厘米/分鐘的流動速率將含有反應氣體與氧氣的混合氣體供應至電漿蝕刻設備。具體言之，電漿蝕刻可包含：以15標準立方厘米/分鐘至75標準立方厘米/分鐘、25標準立方厘米/分鐘至70標準立方厘米/分鐘、30標準立方厘米/分鐘至70標準立方厘米/分鐘、40標準立方厘米/分鐘至60標準立方厘米/分鐘或45標準立方厘米/分鐘至55標準立方厘米/分鐘的流動速率向電漿蝕刻設備供應混合氣體。
當將反應氣體的供應流動速率調整為以上範圍時，可進一步抑制針形結構的形成，所述針形結構在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）時出現，且可將所產生的針形結構的大小明顯抑制為較小。
根據本發明的實施例，作為反應氣體，可使用電漿蝕刻中使用的普通反應氣體。舉例而言，可使用包含SF6 、CHF3 、C4 F8 、CF4 以及Cl2 的氣體。
根據本發明的實施例，混合氣體的總流動速率中的氧氣流動速率的含量為1%至20%。具體言之，混合氣體的總流動速率中的氧氣流動速率的含量可為1%至15%、1%至10%或1%至5%。
當混合氣體的流動速率中的氧氣流動速率的含量在以上範圍內時，可進一步抑制針形結構的形成，所述針形結構可在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）時出現，且可使所產生的針形結構的大小明顯地較小。
根據本發明的實施例，法拉第盒的底部表面可包含具有比金屬罩幕低的離子化傾向（ionization tendency）的金屬。
當法拉第盒的底部表面的材料的離子化傾向比金屬罩幕的材料的離子化傾向低時，可進一步抑制針形結構的形成，所述針形結構可在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）時出現，且可使所產生的針形結構的大小明顯地較小。
根據本發明的實施例，法拉第盒的底部表面可包含標準還原電位比金屬罩幕的標準還原電位高1伏特以上的金屬。具體言之，法拉第盒的底部表面可由標準還原電位比金屬罩幕的標準還原電位高1伏特或大於1伏特的金屬製成。另外，構成法拉第盒的底部表面的金屬的平均標準還原電位可比金屬罩幕的標準還原電位高1伏特以上。可在考慮到構成法拉第盒的底部表面的金屬的含量及標準還原電位時計算構成法拉第盒的底部表面的金屬的平均標準還原電位。舉例而言，對於由18重量%的Cr、8重量%的Ni以及74重量%的Fe組成的SUS304，平均標準還原電位可為-0.333伏特。作為參考，Cr的標準還原電位為-0.74伏特，Fe的標準還原電位為-0.45伏特，Ni的標準還原電位為-0.26伏特，Al的標準還原電位為-1.66伏特，且Cu的標準還原電位為0.34伏特。
根據本發明的實施例，法拉第盒的底部表面可包含標準還原電位比金屬罩幕的標準還原電位高1伏特以上、1.5伏特以上或1.9伏特以上的金屬。另外，根據本發明的實施例，構成法拉第盒的底部表面的金屬的平均標準還原電位可比金屬罩幕的標準還原電位高1伏特以上、1.5伏特以上或1.9伏特以上。
在上文對包含於法拉第盒的底部表面中的金屬的標準還原電位進行描述的情況下，可將在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）期間的針形結構的產生減至最少，此外，可將所產生的針形結構的大小減至最小。
根據本發明的實施例，金屬罩幕包含鋁及鉻中的至少一種。具體言之，金屬罩幕可由鋁製成。
根據本發明的實施例，法拉第盒的底部表面可包含鐵、鎳以及銅中的至少一種。具體言之，法拉第盒的底部表面可為由不鏽鋼製成的金屬板，所述金屬板為銅或鐵、鉻以及鎳的合金。
根據本發明的實施例，金屬罩幕為鋁製罩幕，且法拉第盒的底部表面可為銅製金屬板或SUS304不鏽鋼製金屬板。
根據本發明的實施例，金屬罩幕可包含鋁及鉻中的至少一種，且法拉第盒的底部表面可包含銅。具體言之，金屬罩幕可由純度為95%以上的鋁製成，且法拉第盒的底部表面可為純度為95%以上的銅板。
如同本發明，當法拉第盒的底部表面材料的離子化傾向比金屬罩幕材料的離子化傾向低及/或法拉第盒的底部表面材料的標準還原電位比金屬罩幕材料的標準還原電位高1伏特以上時，可顯著地抑制在圖案化用於蝕刻的基底（具體言之，石英基底或矽晶圓）期間的針形結構的產生，且可將所產生的針形結構的大小顯著地抑制為較小。
根據本發明的實施例，經由圖案化得到的用於蝕刻的基底可用作用於繞射光柵光導板的模基底。具體言之，用於蝕刻的基底的第一圖案區域及第二圖案區域中的每一個可為用於繞射光柵光導板的模的一個圖案區域。
本發明的實施例提供一種用於製造繞射光柵光板的方法，所述方法包含：製備基底，在所述基底中，繞射光柵圖案藉由利用法拉第盒的電漿蝕刻製程方法形成；將樹脂組成物塗覆於形成有繞射光柵圖案的石英基底上；將透明基底設置於設置有繞射光柵圖案的表面的相對側上；藉由使樹脂組成物固化來形成繞射光柵圖案；以及藉由將石英基底與繞射圖案間隔開來形成繞射光柵光導板。
可使用樹脂組成物但不限於，只要樹脂組成物為所屬領域中通常使用的樹脂組成物即可。此外，樹脂組成物的塗覆可藉由使用所屬領域中通常使用的塗佈方法（諸如旋轉塗佈、深塗佈（deep coating）、滴落塗佈（drop casting）等）來執行。
除使用由利用法拉第盒的電漿蝕刻製程方法圖案化的石英基底之外，用於製造繞射光柵光導板的方法可採用一種用於形成普通圖案層的方法。
可將繞射光柵光導板用作導入式繞射光柵光導板（direct diffraction grating light guide plate）。另外，可藉由使用繞射光柵光導板作為中間模且複製繞射光柵光導板的方法來製造最終產物。具體言之，在藉由使用製造的繞射光柵光導板作為中間模來製造用於繞射光柵光導板的模之後，在製造繞射光柵光導板時，可得到用作中間模的繞射光柵光導板的光柵圖案的斜率倒轉。此外，在藉由使用繞射光柵光導板（作為中間模的光柵圖案的斜率經倒轉）來製造用於繞射光柵光導板的模之後，在製造繞射光柵光導板時，可實施與初始繞射光柵光導板相同方向上的光柵圖案。
在下文中，將參見具體描述的實例詳細描述本發明。然而，根據本發明的實例可以各種形式進行修改，且不應解譯為本發明的範疇限於下文所描述的實例。提供本發明的實例以向所屬領域中具通常知識者更完整地解釋本說明書。
[ 參考實例 1]
製備法拉第盒，其中網格部分的片電阻為0.5605Ω/□且底部表面為不鏽鋼（SUS304）板。此外，將法拉第盒設置於感應耦合電漿反應離子蝕刻設備（ICP-RIE）（牛津大學的電漿實驗室系統100）中。
另外，Al沈積於厚度為2毫米的的玻璃基底上以形成Al層。另外，在將光阻旋轉塗佈於Al層上之後，使用間距為405奈米的光罩藉由UV固化而使光阻顯影，且隨後選擇性地蝕刻Al層以在玻璃基底上形成Al金屬罩幕。
在將具有40°的斜率的Al製支撐件安設於法拉第盒中之後，將具有Al金屬罩幕的玻璃基底設置於支撐件上。在此情況下，玻璃基底與網格部分之間的最小間隔距離是7毫米，且不存在使用單獨遮光片遮蔽網格部分。
隨後，使用ICP-RIE（牛津大學的電漿實驗室系統100）來執行電漿蝕刻，且將O2 及C4 F8 以5:45的比率混合成反應氣體並以50標準立方厘米/分鐘的流動速率供應。另外，以2千瓦的ICP功率及7毫托至10毫托的操作壓力作為蝕刻條件，執行3分鐘蝕刻。
圖6繪示根據參考實例1的在傾斜蝕刻時各個位置的垂直方向上的蝕刻深度。圖6的橫軸表示自玻璃基底接近網格部分定位的一側至另一側的距離，且縱軸表示針對各個位置蝕刻的垂直深度。參見圖6，可看出在與網格部分相距的距離增大時，蝕刻速率逐漸減小，且蝕刻速率傾向於在存在較高蝕刻區域的位置處再次升高。另外，本發明人已發現在繞射光柵光導板的光學設計中，有必要在玻璃基底的約25毫米至約45毫米的區間內大幅度增加蝕刻深度在約35毫米至約45毫米的區間內的梯度，但藉由先前技術中的利用法拉第盒的電漿蝕刻製程方法難以實現以上事實。
[ 參考實例 2]
使用與參考實例1中相同的感應耦合電漿反應離子蝕刻設備及法拉第盒，且藉由使用遮光片遮蔽法拉第盒的網格部分的一半區域。隨後，將平面Al製支撐件安設於法拉第盒中，且將以與參考實例1中相同的方式製造的設置有Al金屬罩幕的玻璃基底設置於支撐件上。在此情況下，玻璃基底與網格部分之間的間隔距離是7毫米，且對玻璃基底的一半區域進行位置調整以使其位於藉由遮光片遮蔽的網格部分中。
隨後，使用ICP-RIE（牛津大學的電漿實驗室系統100）來執行電漿蝕刻，且將O2 及C4 F8 以5:45的比率混合成反應氣體並以50標準立方厘米/分鐘的流動速率供應。另外，以2千瓦的ICP功率及7毫托至10毫托的操作壓力作為蝕刻條件，執行3分鐘蝕刻。
圖7繪示根據參考實例2的在傾斜蝕刻時針對各個位置的垂直方向上的蝕刻深度。圖7的橫軸表示自玻璃基底接近網格部分定位的一側至另一側的距離，且縱軸表示針對各個位置蝕刻的垂直深度。根據圖7，可看出蝕刻深度的梯度在網格部分的相鄰區域中急劇實施。
[ 參考實例 3]
除在將具有40°的斜率的Al製支撐件安設於法拉第盒中之後將具有Al金屬罩幕的玻璃基底設置於支撐件上之外，玻璃基底藉由與參考實例2中相同的方法蝕刻。
圖8繪示根據參考實例3的在傾斜蝕刻時針對各個位置的垂直方向上的蝕刻深度。圖8的橫軸表示自玻璃基底接近網格部分定位的一側至另一側的距離，且縱軸表示針對各個位置蝕刻的垂直深度。根據圖8，可看出玻璃基底相鄰於遮光片的35毫米至45毫米的區間經蝕刻成具有極陡的深度梯度，且其他部分經蝕刻成具有平緩的深度梯度。
利用參考實例1至參考實例3的結果，本發明人完成本發明。
[ 實例 1]
玻璃基底以與參考實例1中相同的方法經受電漿蝕刻以執行初次圖案化。另外，藉由使用遮光片來遮蔽網格部分的一半區域，將玻璃基底定位為使得經初次圖案化的玻璃基底的35毫米點與遮光片部分的末端對準，且隨後在與初始電漿蝕刻相同的條件下執行電漿蝕刻以執行二次圖案化。
圖1為示出實例1中使用的法拉第盒及法拉第盒配備有遮光片的情況的照片。具體言之，左側法拉第盒指示初次圖案化中的法拉第盒，且右側法拉第盒指示藉由遮光片遮蔽二次圖案化中的網格部分的一部分的法拉第盒。
圖9繪示根據實例1的在傾斜蝕刻時針對各個位置的垂直方向上的蝕刻深度。根據圖9，可看出實例1的結果可具有與設計中類似的平緩的深度梯度及較陡的深度梯度。
圖10為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻的玻璃基底的3毫米的點觀察蝕刻部分所得到的影像。
圖11為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻的玻璃基底的12毫米的點觀察蝕刻部分所得到的影像。
圖12為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻的玻璃基底的15毫米的點觀察蝕刻部分所得到的影像。
圖13為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻的玻璃基底的19毫米的點觀察蝕刻部分所得到的影像。
參見圖10至圖13，可確認如同示於圖9中的結果，具有平緩的深度梯度的蝕刻區域及具有較陡的深度梯度的蝕刻區域同時呈現。此外，如圖10至圖13中所見，在使用遮光片來執行蝕刻時，可看出幾乎可移除針形結構的產生。
作為參考，針形結構在不具有類似於圖13深度的遮光片的情況下執行電漿蝕刻時形成，此繪示於圖14中。圖14繪示根據參考實例1蝕刻的玻璃基底附近約10毫米的點的蝕刻部分。根據圖14，可看出形成數量相當大的針形結構。
另一方面，根據實例1蝕刻的玻璃基底可藉由通過使用遮光片的二次圖案化移除如在圖14中產生的針形結構來抑制較高蝕刻區域中的針形結構。
[ 實例 2]
除將設置有Al金屬罩幕的玻璃基底設置於法拉第盒的底部表面上以在不使用具有傾斜表面的支撐件的情況下將玻璃基底與網格部分之間的間隔距離調整為40毫米之外，以與參考實例1相同的方法藉由電漿蝕刻玻璃基底來執行初次圖案化。
另外，如同參考實例2將經初次圖案化的玻璃基底設置於平坦Al製支撐件上，且將玻璃基底與網格部分之間的間隔距離調整為7毫米，並將玻璃基底定位為使得玻璃基底的20毫米的點與遮光片部分的末端對準，且隨後在與初始電漿蝕刻相同的條件下對其進行電漿蝕刻以執行二次圖案化。
圖15繪示根據實例2的在垂直蝕刻時針對各個位置的蝕刻深度。根據圖15，可看出實例2的結果可具有與設計中類似的平緩的深度梯度及較陡的深度梯度。
當應用根據本發明的電漿蝕刻製程方法作為檢查結果時，可看出有可能藉由抑制針形結構在較高蝕刻區域中產生來製造具有不同深度梯度的模基底及製造具有高品質的蝕刻基底，具體言之，用於繞射光柵光導板的模基底。
無
圖1為示出實例1中使用的法拉第盒及法拉第盒配備有遮光片的情況的照片。
圖2為根據本發明的實施例的電漿蝕刻製程方法中的第一圖案化步驟的示意圖。
圖3為根據本發明的實施例的電漿蝕刻製程方法中的第二圖案化步驟的示意圖。
圖4示出根據與法拉第盒的網格部分的距離的蝕刻速率的量測結果。
圖5繪示根據本發明的實施例的使用經圖案化的蝕刻基底製造的繞射光柵光導板的實例，所述經圖案化的蝕刻基底根據電漿蝕刻製程方法而製造。
圖6繪示根據參考實例1的在傾斜蝕刻時各個位置的垂直方向上的蝕刻深度。
圖7繪示根據參考實例2的在傾斜蝕刻時各個位置的垂直方向上的蝕刻深度。
圖8繪示根據參考實例3的在傾斜蝕刻時各個位置的垂直方向上的蝕刻深度。
圖9繪示根據實例1的在傾斜蝕刻時各個位置的垂直方向上的蝕刻深度。
圖10為使用掃描式電子顯微鏡（scanning electron microscope；SEM）從根據實例1蝕刻的玻璃基底的3毫米的點觀察蝕刻部分所得到的影像。
圖11為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻的玻璃基底的12毫米的點觀察蝕刻部分所得到的影像。
圖12為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻15毫米的玻璃基底的點觀察蝕刻部分所得到的影像。
圖13為使用掃描式電子顯微鏡（SEM）從根據實例1蝕刻19毫米的玻璃基底的點觀察蝕刻部分所得到的影像。
圖14繪示根據參考實例1蝕刻約10毫米的玻璃基底附近的蝕刻部分。
圖15繪示根據實例2的在垂直蝕刻時各個位置的蝕刻深度。

Claims (16)

  1. 一種利用法拉第盒的電漿蝕刻製程方法，包括： 提供用於蝕刻的基底，在所述基底中將具有開口圖案部分的金屬罩幕設置於在上表面上設置有網格部分的法拉第盒中的一個表面上； 藉由使用電漿蝕刻在所述用於蝕刻的基底上形成第一圖案區域的第一圖案化步驟；以及 在藉由使用遮光片遮蔽所述網格部分的至少一部分之後，藉由使用所述電漿蝕刻在所述用於蝕刻的基底上形成第二圖案區域的第二圖案化步驟， 其中所述第一圖案區域包含深度梯度為每5毫米0奈米至40奈米的第一凹槽圖案，以及 所述第二圖案區域包含深度梯度為每5毫米50奈米至300奈米的第二凹槽圖案。
  2. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述遮光片遮蔽所述網格部分的20%至80%。
  3. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述第二圖案化步驟包含：對準所述用於蝕刻的基底以使所述第二圖案區域的所述深度梯度開始的區域與所述遮光片的末端處於同一條線上。
  4. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述第二圖案化步驟為藉由蝕刻所述用於蝕刻的基底的區域來形成所述第二圖案區域，所述用於蝕刻的基底的所述區域包含藉由所述第一圖案化步驟形成的所述第一圖案區域的至少一部分。
  5. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述用於蝕刻的基底設置於具有傾斜表面的支撐件上，以及 所述第一凹槽圖案及所述第二凹槽圖案為傾斜凹槽圖案。
  6. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述用於蝕刻的基底與所述網格部分保持至少7毫米的間隔距離。
  7. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述用於蝕刻的基底為石英基底或矽晶圓。
  8. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述網格部分具有0.5 Ω/□以上的片電阻。
  9. 如申請專利範圍第8項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述網格部分具有吸附於金屬網格上的氟化碳自由基。
  10. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述電漿蝕刻包含將電漿蝕刻設備的輸出調整為0.75千瓦以上及4千瓦以下。
  11. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述電漿蝕刻包含：以10標準立方厘米/分鐘以上及75標準立方厘米/分鐘以下的速率將含有反應氣體及氧氣的混合氣體供應至電漿蝕刻設備。
  12. 如申請專利範圍第11項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述混合氣體的總流動速率中的所述氧氣的流動速率的含量為1%以上及20%以下。
  13. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述法拉第盒的底部表面包含具有比所述金屬罩幕低的離子化傾向的金屬。
  14. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述法拉第盒的底部表面包含標準還原電位比金屬罩幕的標準還原電位高1伏特以上的金屬。
  15. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中所述金屬罩幕包含鋁及鉻中的至少一種，且所述法拉第盒的底部表面包含銅。
  16. 如申請專利範圍第1項所述的利用法拉第盒的電漿蝕刻製程方法，其中經由圖案化得到的所述用於蝕刻的基底用作繞射光柵光導板的模基底。
TW107145099A 2017-12-26 2018-12-14 利用法拉第盒的電漿蝕刻製程方法 TWI698911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0179300 2017-12-26
KR10-2017-0179300 2017-12-26
KR1020170179300A KR102273970B1 (ko) 2017-12-26 2017-12-26 파라데이 상자를 이용한 플라즈마 식각 방법

Publications (2)

Publication Number Publication Date
TW201929043A true TW201929043A (zh) 2019-07-16
TWI698911B TWI698911B (zh) 2020-07-11

Family

ID=67067733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145099A TWI698911B (zh) 2017-12-26 2018-12-14 利用法拉第盒的電漿蝕刻製程方法

Country Status (7)

Country Link
US (1) US11462393B2 (zh)
EP (1) EP3712927B1 (zh)
JP (1) JP6980335B2 (zh)
KR (1) KR102273970B1 (zh)
CN (1) CN111448642B (zh)
TW (1) TWI698911B (zh)
WO (1) WO2019132345A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060551B1 (ko) * 2017-08-16 2020-02-11 주식회사 엘지화학 회절 격자 도광판용 몰드 기재의 제조방법 및 회절 격자 도광판의 제조방법
KR102273084B1 (ko) 2018-06-29 2021-07-06 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
JP2022530215A (ja) * 2019-09-30 2022-06-28 エルジー・ケム・リミテッド ホログラフィック光学素子およびその製造方法
EP4020024A1 (en) 2020-12-22 2022-06-29 Paul Scherrer Institut Method for producing high aspect ratio fan-shaped optics

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950376A (en) * 1988-06-21 1990-08-21 Agency Of Industrial Science & Technology Method of gas reaction process control
US5761053A (en) * 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
KR100281241B1 (ko) * 1998-11-19 2001-06-01 하대규 파라데이 상자의 윗면의 격자면을 변화시켜 플라즈마 식각을하는 방법
US6238582B1 (en) * 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
KR100439088B1 (ko) * 2001-09-14 2004-07-05 한국과학기술원 상호 자기 정렬된 다수의 식각 홈을 가지는 광결합 모듈및 그 제작방법
JP4124000B2 (ja) * 2002-03-26 2008-07-23 日本板硝子株式会社 微細溝構造の形成方法
TW200308013A (en) * 2002-03-26 2003-12-16 Nippon Sheet Glass Co Ltd Method for forming micro groove structure
JP3898621B2 (ja) * 2002-10-25 2007-03-28 京セラ株式会社 太陽電池の製造方法
JP4272646B2 (ja) * 2005-08-24 2009-06-03 株式会社アルバック エッチング装置
WO2007057500A1 (en) * 2005-11-18 2007-05-24 Nanocomp Oy Ltd Method of producing a diffraction grating element
JP2008020846A (ja) * 2006-07-14 2008-01-31 Asahi Glass Co Ltd 配向膜の形成方法、液晶光学素子および光ヘッド装置
JP2009277720A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置の製造方法及びエッチング装置
KR101576205B1 (ko) * 2008-12-11 2015-12-10 삼성전자주식회사 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
KR101131101B1 (ko) 2008-12-18 2012-04-03 주식회사 엘지화학 반사형 편광판의 제조방법
JP5515767B2 (ja) * 2009-05-28 2014-06-11 株式会社リコー 面発光レーザ素子の製造方法、面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
EP2490073B1 (en) * 2011-02-18 2015-09-23 ASML Netherlands BV Substrate holder, lithographic apparatus, and method of manufacturing a substrate holder
US8999105B2 (en) 2012-01-06 2015-04-07 President And Fellows Of Harvard College Small-scale fabrication systems and methods
JP6115300B2 (ja) * 2012-08-23 2017-04-19 凸版印刷株式会社 インプリント用モールド、インプリント方法、パターン形成体
JP2014072272A (ja) 2012-09-28 2014-04-21 Toppan Printing Co Ltd プラズマエッチング方法およびプラズマエッチング装置
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6051788B2 (ja) * 2012-11-05 2016-12-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ発生装置
KR101409387B1 (ko) * 2013-01-16 2014-06-20 아주대학교산학협력단 경사 형태의 구리 나노 로드 제작방법
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR101509529B1 (ko) 2013-07-31 2015-04-07 아주대학교산학협력단 3차원 형태의 구리 나노구조물 및 그 형성 방법
US20150296617A1 (en) 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Interposer frame with polymer matrix and methods of fabrication
JP6171740B2 (ja) * 2013-09-02 2017-08-02 セイコーエプソン株式会社 光学デバイス及び画像表示装置
KR101666672B1 (ko) 2014-04-15 2016-10-17 서울대학교산학협력단 선택적 플라즈마 에칭을 이용하여 표면에 중금속 함유 나노구조물이 형성된 합금 기재의 제조방법 및 이의 용도
US20160035539A1 (en) * 2014-07-30 2016-02-04 Lauri SAINIEMI Microfabrication
US9659797B1 (en) * 2014-09-17 2017-05-23 Sandia Corporation Wafer scale oblique angle plasma etching
US9536748B2 (en) * 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9506154B2 (en) * 2014-11-19 2016-11-29 Hitachi High-Technologies Corporation Plasma processing method
WO2016094131A2 (en) * 2014-12-01 2016-06-16 Cornell University Nanopore-containing substrates with aligned nanoscale electronic elements and methods of making and using same
GB2563560B (en) 2015-10-02 2021-02-10 Canon Anelva Corp Ion beam etching method and ion beam etching apparatus
KR20170119537A (ko) * 2016-04-19 2017-10-27 피에스케이 주식회사 플라스마 소스 및 이를 포함하는 기판 처리 장치

Also Published As

Publication number Publication date
CN111448642B (zh) 2023-09-19
EP3712927A1 (en) 2020-09-23
US11462393B2 (en) 2022-10-04
US20200365379A1 (en) 2020-11-19
EP3712927B1 (en) 2022-02-09
TWI698911B (zh) 2020-07-11
CN111448642A (zh) 2020-07-24
KR20190077810A (ko) 2019-07-04
KR102273970B1 (ko) 2021-07-07
WO2019132345A1 (ko) 2019-07-04
JP6980335B2 (ja) 2021-12-15
JP2021509490A (ja) 2021-03-25
EP3712927A4 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
TWI698911B (zh) 利用法拉第盒的電漿蝕刻製程方法
JP7305246B2 (ja) 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法
EP3660886B1 (en) Plasma etching method using faraday cage
JP7086415B2 (ja) ファラデーケージを用いたプラズマエッチング方法
US11331869B2 (en) Method of manufacturing mold substrate for diffraction lattice light guide plate, and method of manufacturing diffraction lattice light guide plate
EP3819929B1 (en) Plasma etching method using faraday box
KR102548183B1 (ko) 파라데이 상자를 이용한 플라즈마 식각 방법
KR102599186B1 (ko) 파라데이 상자 및 이를 이용한 플라즈마 식각 방법
KR20210000436A (ko) 파라데이 상자를 이용한 플라즈마 식각 방법