KR101409387B1 - 경사 형태의 구리 나노 로드 제작방법 - Google Patents

경사 형태의 구리 나노 로드 제작방법 Download PDF

Info

Publication number
KR101409387B1
KR101409387B1 KR1020130005075A KR20130005075A KR101409387B1 KR 101409387 B1 KR101409387 B1 KR 101409387B1 KR 1020130005075 A KR1020130005075 A KR 1020130005075A KR 20130005075 A KR20130005075 A KR 20130005075A KR 101409387 B1 KR101409387 B1 KR 101409387B1
Authority
KR
South Korea
Prior art keywords
copper
specimen
etching
fabricating
slanted
Prior art date
Application number
KR1020130005075A
Other languages
English (en)
Inventor
조성운
김창구
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020130005075A priority Critical patent/KR101409387B1/ko
Priority to US14/761,467 priority patent/US9493345B2/en
Priority to PCT/KR2013/003326 priority patent/WO2014112694A1/ko
Application granted granted Critical
Publication of KR101409387B1 publication Critical patent/KR101409387B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/002—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of materials engineered to provide properties not available in nature, e.g. metamaterials
    • G02B1/005—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of materials engineered to provide properties not available in nature, e.g. metamaterials made of photonic crystals or photonic band gap materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 경사 형태의 구리 나노 로드 제작방법에 관한 것으로, 본 발명은, 웨이퍼에 식각 중지층(etch stop layer)을 포함하는 구조로 시편을 제작하는 단계; 상기 시편을 경사형태로 위치시켜 식각하는 단계; 상기 경사형태의 시편에 구리(Cu)막을 도금하여 형성하는 단계; 상기 구리막에서 과도금된 부분을 제거하는 단계; 및 상기 시편 표면에서 구리를 제외한 폴리 실리콘(Poly Si)을 제거하는 단계를 포함한다.
본 발명에 의하면, 기존의 방식에 비해 대면적 제조가 가능하여 공정 수율이 우수하고, 균일한 배열(array)을 갖는 나노구조물을 형성할 수 있고, 구리 나노 로드의 각도와 직경을 임의로 조절할 수 있어 그 응용가능성이 매우 큰 효과가 있으며, 반도체, MEMS(Micro Electro Mechanical Systems), 광소자, 가스탐지장치, 디스플레이(Display) 소자 등 다양한 소자 제조공정에 응용될 수 있는 효과가 있다.

Description

경사 형태의 구리 나노 로드 제작방법 {METHOD FOR FABRICATING SLANTED COPPER NANO ROD STRUCTURES}
본 발명은 경사 형태의 구리 나노 로드 제작방법에 관한 것으로, 더욱 상세하게는 3차원 구조를 갖도록 경사 형태의 구리 나노 로드를 형성하는 경사 형태의 구리 나노 로드 제작방법에 관한 것이다.
본 발명은 교육과학기술부 및 한국연구재단의 핵심개인연구의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 1345191908, 과제명: 3차원 고종횡비 미세구조물의 템플릿리스 직접 패터닝을 위한 다방향 경사 플라즈마 식각].
경사형태의 나노 로드 구조는 반도체를 기반으로 한 마이크로전기기계시스템(microelectromechanical system, MEMS) 뿐만 아니라 광소자(photonic crystal device), 디스플레이 소자 등 다양한 분야에서 폭넓게 사용된다.
전기 전도성이 우수한 구리는 응용 목적에 따라 다양한 구조로 활용되고 있으며, 최근에는 경사형태의 구리 나노 로드 구조를 이용한 미세소자 제조에 관한 연구가 활발히 진행되고 있다. 경사형태의 구리 나노 로드는 가스 탐지기, 2차 전지 또는 슈퍼 캐퍼시터의 음극물질 등으로 사용 가능하다.
이러한 대표적인 경사형태의 나노 로드 제작방법과 관련된 기술이 특허등록 제0281241호에 제안된 바 있고, 플라즈마에서 추출한 이온을 시편에 포커싱하여 패터닝하는 기술이 특허등록 제0364207호에 제안된 바 있다.
이하에서 종래기술로서 특허등록 제0281241호와, 특허등록 제0364207호에 개시된 파라데이 상자의 윗면의 격자면을 변화시켜 플라즈마 식각을 하는 방법과 포커스 이온빔 장치 및 방법을 간략히 설명한다.
도 1에는 종래기술 1에 의한 티씨피 플라즈마 식각반응기의 음전극에 격자면이 기판에 대하여 경사진 파라데이 상자를 전기적으로 접촉시켜 구현한 식각장치가 단면도로 도시되어 있다.
도 1을 참조하면, 파라데이 상자(14)를 이용한 경사식각법은 고밀도 플라즈마 환경에서 비교적 간단하게 기판을 패터닝할 수 있어 경사형태의 나노 로드 제작에 많이 사용되고 있다. 파라데이 상자(14)는 도체로 이루어진 밀폐공간을 의미하는데, 플라즈마 내에 파라데이 상자(14)를 설치하면 상자의 겉표면에 쉬스(sheath)가 형성되어 내부는 전기장이 일정한 상태로 유지된다. 이때 상자의 윗면을 미세한 그리드로 대체하면 쉬스가 그리드의 표면을 따라서 형성된다. 따라서 그리드 표면에 수평으로 형성된 쉬스에서 가속된 이온은 상자 내부로 입사한 후, 입사할 때의 방향성을 유지하며 기판까지 도달하기 때문에 시편 홀더의 기울기를 달리하여 배치하면 이온의 입사각도를 임의로 조절할 수 있다. 이러한 파라데이 상자(14)를 이용하면, 경사구조의 식각구조물을 원-스텝(one-step)으로 제작할 수 있는 장점이 있다. 그러나 종래기술 1에 의한 파라데이 상자(14)를 이용한 경사 식각법은 플라즈마로 식각 가능한 물질을 대상으로 하였을 경우에만 적용가능하다는 단점이 있다. 예컨대, 도 2에서와 같이 식각 대상물이 구리인 경우 플라즈마 식각이 불가능하다. 이러한 문제점으로 인해 플라즈마를 이용하여 구리를 대상으로 한 경사 나노 로드 제작법은 전무한 실정이며, 현재까지도 특별한 해결책을 찾지 못하고 있다.
도 3에는 종래기술 2에 의한 포커스 이온빔 장치의 일 예가 단면도로 도시되어 있다. 도 3을 참조하면, 종래 기술 2의 포커스 이온빔 장치에 의한 집속 이온빔식각법(focused ion beam etching, FIBE)은 플라즈마에서 형성된 이온을 가속하여 따로 추출한 후, 이를 집속하여 기판의 특정 부분을 식각하는 방법이다. 이 방식은 이온빔의 방향, 이온의 플럭스, 에너지 등 식각에 기여하는 파라미터를 독립적으로 제어할 수 있어 경사형태의 로드 구조 제작에 폭 넓게 사용되어 왔다. 또한, 이온이 갖는 물리적인 에너지를 이용하여 시편을 식각하기 때문에 시편의 종류에 관계없이 경사형태의 나노 로드 구조물을 형성할 수 있는 장점이 있다.
그러나 종래기술 2에 의해 이온빔 식각을 수행하기 위해서는 복잡한 형태의 이온 소스(ion source)와 추출된 이온을 시편 위에 포커싱(focusing)하는 시스템이 필요하여 공정비용이 매우 높고, 식각되는 부분은 이온빔의 직경에 불과하여 매우 제한적인 부분만 식각된다. 또한, 이온빔 식각은 기본적으로 이온에 의한 스퍼터링(sputtering)이 주요 메커니즘으로 작용하기 때문에 식각 속도가 매우 느리다. 이온빔 식각에서 식각속도의 문제점을 보완하기 위하여 이온 소스에 활성가스(reactive gas)를 동시에 혼입하는 활성 이온빔 식각(reactive ion beam etching, RIBE)이나 이온빔이 기판에 도달하기 직전에 활성가스를 추가적으로 주입하는 화학적 이온빔 식각(chemically assisted ion beam etching, CAIBE) 등의 기법이 도입되었다. 하지만, 식각에 참여하는 반응성 라디칼의 함량이 일반적인 플라즈마 식각의 경우에 비하여 매우 적기 때문에 RIBE나 CAIBE의 경우에도 식각속도가 일반적인 플라즈마 식각의 1/10 이하 수준으로 매우 낮아서 공정 수율이 낮아 대면적의 시편을 제조하는 데에 어려움이 있다.
결국, 종래기술은 경사형태의 구리 나노 로드 구조를 형성하기 위해서는 경사 패턴의 각도와 종횡비를 제어하는 기술이 필수적인데, 지금까지 경사형태의 구리 나노 로드 구조를 대량으로 제조할 수 있는 기술이 개발되지 않고 있다. 따라서 단순히 입자가 갖는 물리적 에너지를 이용해 시편을 패터닝하는 이온빔 식각이 주를 이루고 있다. 앞서 설명하였듯이 이온빔 식각법은 이온이 갖는 높은 충돌에너지(bombardment energy)로 인한 이온주입(ion implantation), 시료의 격자구조 결함(lattice defect), 스퍼터(sputter)된 입자의 재증착에 의한 식각형상 왜곡 등의 단점이 있으며, 대면적 제조가 불가능하여 상용화에 적합하지 않다.
KR 0281241 B1 KR 0364207 B1
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기존의 집속 이온빔식각법(focused ion beam etching, FIBE)에 의해 제작된 구리 나노 로드 제작법의 한계를 극복하기 위하여 고밀도 플라즈마를 사용하여 대면적 시편을 경사 식각한 후, 식각된 시편 틈에 구리막을 형성하고, 표면의 Si를 제거함으로써 균일한 배열의 구리 나노 로드를 형성할 수 있게 한 경사 형태의 구리 나노 로드 제작방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 웨이퍼에 식각 중지층(etch stop layer)을 포함하는 구조로 시편을 제작하는 단계; 상기 시편을 경사형태로 위치시켜 식각하는 단계; 상기 경사형태의 시편에 구리(Cu)막을 도금하여 형성하는 단계; 상기 구리막에서 과도금된 부분을 제거하는 단계; 및 상기 시편 표면에서 구리를 제외한 폴리 실리콘(Poly Si)을 제거하는 단계를 포함하는 경사 형태의 구리 나노 로드 제작방법을 통해 달성된다.
또한, 본 발명에서의 상기 경사 식각 단계는 파라데이 상자(Faraday cage)를 이용하여 상기 시편에 경사각을 부여할 수 있다.
또한, 본 발명에서 상기 경사 식각 단계에서의 시편 경사각은 0~60°범위 내에 형성될 수 있다.
또한, 본 발명에서 상기 구리막 형성 단계는 무전해 도금법에 의해 실시될 수 있다.
또한, 본 발명에서 상기 구리막에서 과도금된 부분의 제거는 화학적 기계 연마를 통해 실시될 수 있다.
본 발명에 의하면, 기존의 방식에 비해 대면적 제조가 가능하여 공정 수율이 우수하고, 균일한 배열(array)을 갖는 나노구조물을 형성할 수 있고, 구리 나노 로드의 각도와 직경을 임의로 조절할 수 있어 그 응용가능성이 매우 큰 효과가 있다.
또한, 본 발명은 반도체, MEMS(Micro Electro Mechanical Systems), 광소자, 가스탐지장치, 디스플레이(Display) 소자 등 다양한 소자 제조공정에 응용될 수 있는 효과가 있다.
도 1은 종래기술 1에 의한 티씨피 플라즈마 식각반응기의 음전극에 격자면이 기판에 대하여 경사진 파라데이 상자를 전기적으로 접촉시켜 구현한 식각장치의 단면도이다.
도 2는 종래기술 1에 의해 구현되는 Cl2 플라즈마를 이용한 Cu 식각 상태를 나타낸 사진이다.
도 3은 종래기술 2에 의한 포커스 이온빔 장치의 일 예가 도시된 단면도이다.
도 4는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법을 도시한 블록도이다.
도 5 내지 도 11은 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에 의한 공정 순서도이다.
도 12는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에서 사용되는 마스터 시편을 도시한 사진이다.
도 13은 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에서 구리 나노 로드의 각도와 직경을 임의로 조절하기 위한 참고도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "...부"라는 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수도 있다.
이하 도면을 참고하여 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에 대한 실시 예의 구성을 상세하게 설명하기로 한다.
도 4에는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법이 블록도로 도시되어 있고, 도 5 내지 도 11에는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법이 공정 순서도로 도시되어 있고, 도 12에는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에서 사용되는 마스터 시편을 나타낸 사진이 도시되어 있으며, 도 13에는 본 발명에 의한 경사 형태의 구리 나노 로드 제작방법에서 구리 나노 로드의 각도와 직경을 임의로 조절하기 위한 참고도가 도시되어 있다.
이들 도면에 의하면, 본 발명의 일실시 예에 의한 경사 형태의 구리 나노 로드 제작방법은 시편 제작 단계(S100), 경사 식각 단계(S110), 구리막 형성 단계(S120), 과도금 구리 제거 단계(S130) 및 폴리 실리콘 제거 단계(S140)를 포함한다.
시편 제작 단계(S100)는 시편(102)이 실리콘 웨이퍼(103), SiO2 식각 중지층(etch stop layer: 104), 폴리 실리콘(Poly Si: 105) 및 마스크(Mask: 106)의 순서로 적층되도록 제작하는 단계이다. (도 5 참조)
즉, 상기 시편 제작 단계(S100)는 실리콘 웨이퍼(103)에 SiO2 식각 중지층(104)을 열산화 방식 등에 의해 형성한 후 폴리 실리콘(105)을 같은 방식(열산화 방식 등)으로 성장시키며, 이후 SiO2 마스크(106)를 패터닝하여 시편(102)을 준비하는 단계이다.
그리고 실리콘과 같은 웨이퍼(103) 물질은 소자의 특성에 따라 절연막, 반도체, 금속 박막 등 구리 나노 구조를 형성하고자 하는 목적에 따라 다양한 박막을 사용할 수 있다.
SiO2 식각 중지층은 Si3N4(질화 규소), SiC(Silicon Carbide, 탄화규소), 비정질 탄소막(Amorphous carbon layer, ACL) 등 폴리 실리콘(Poly Si) 대비 식각 선택비가 높은 물질로 대체 가능하다.
폴리 실리콘(105)은 그 두께가 제작하고자 하는 구리 나노 로드의 길이에 따라 다양하게 형성 가능하다.
마스크(106)는 폴리 실리콘(105) 대비 식각 선택비가 높은 물질로 대체 가능하다. 더욱이, 상기 마스크(106)의 간격은 구리 나노 로드 구조를 형성하고 하는 목적에 따라 수십 ㎚에서 수 ㎛로 다양하게 형성 가능하다.
경사 식각 단계(S110)는 시편(102)을 파라데이 상자(Faraday cage)를 이용하여 경사구조를 갖도록 위치시킨 후 플라즈마 경사 식각을 진행하는 단계이다. (도 6 및 도 7 참조)
여기서, 상기 경사 식각 단계(S110)는 파라데이 상자의 시편 홀더를 통해 시편(102)에 각도(θ)가 부여되며, 상기 시편 홀더의 경사각은 0~60°범위 내에서 다양하게 조절 가능하다. 이때, 본 실시예에서는 시편(102) 각도(θ)가 60°인 것으로 예시한다.
한편, 상기 경사 식각 단계(S110)에서 사용하는 공정 가스는 실리콘과 마스크의 식각 선택비를 조절할 수 있는 가스(SF6, CxFy 가스, CxHyFz 가스, SiF4/O2 가스 등)로 적용 가능하다.
더욱이, 상기 경사 식각 단계(S110)에서의 플라즈마 식각공정은 비등방적인 식각형상을 구현할 수 있는 가스 변전 공정(gas chopping process)으로 식각이 가능하다. 여기서, 마이크로 전기 기계 시스템(MEMS) 소자의 제조에서 고(高)종횡비 패턴의 실리콘(Si)을 구현하기 위한 방법으로 gas-chopping process 또는 time-multiplexed deep etching으로 알려져 있는 보쉬 공정(Bosch process)이 널리 사용된다. 상기 보쉬 공정은 식각과 증착을 교대로 하는 순환 공정인데 일반적으로 식각 단계에서는 SF6 플라즈마가 사용되고, 증착단계에서는 C4F8 플라즈마가 사용된다.
파라데이 상자는 도 6에 도시된 바와 같이 완전한 폐곡면은 아니며 윗면이 전도체(電導體)의 다공성 격자면(多孔性 格子面)으로 구성된 직육면체의 전도체 상자이다. 이 상자의 내부에 한쪽 면이 빗면으로 구성된 기판 지지대가 있어 기판(Substrate)을 격자면에 대하여 경사진 각도로 놓을 수 있게 되어 있다.
이때 플라즈마 내부에 놓여진 파라데이 상자의 격자면 위에 쉬스(sheath)가 형성되는데 쉬스는 격자를 이루는 전도체 물질 위에만 형성되는 것이 아니라 격자의 열린 부분에도 연속적으로 형성된다. 쉬스에서 격자면에 수직한 방향으로 가속된 이온들은 격자의 열린 부분을 통해 상자 내부로 입사하게 된다. 상자 내부에는 파라데이 상자의 원리에 따라 전기장이 균일하므로 이온들은 격자면을 지나올 때의 방향을 유지하며 이동하다가 경사진 기판에 충돌하게 된다. 상자 내부에서 기판 표면은 격자면에 대하여 경사진 채로 고정되어 있고 이온은 격자면에 수직한 방향으로 입사하므로 기판 표면에 대하여 경사진 방향으로 식각이 이루어진다. 이로써 반응성 이온식각 및 고밀도 플라즈마 식각법의 높은 식각 속도를 유지하면서도 경사진 식각이 가능하게 된 것이다. 특히, 시편 홀더의 기울기를 달리하여 배치하면 이온의 입사각도를 임의로 조절할 수 있다.
구리막 형성 단계(S120)는 경사형태의 시편(102)에 구리(Cu)막을 도금하는 단계로, 상기 시편(102) 표면에 구리막을 형성하기 위해서 무전해도금(electroless plating)을 이용하며, 제1 용액을 이용하여 상기 구리의 표면을 제1 시간 동안 전처리 한 후 제1 첨가물을 첨가한 제2 용액에서 제2 시간 동안 도금을 진행하게 된다. (도 8 참조)
여기서, 제1 용액은 PdCl2(염화팔라듐) 0.05~0.15 g/L(바람직하게는 0.1 g/L) + HF(불화수소) 45~55% 4~6 ml/L(바람직하게는 50% 5 ml/L) + HCl(염산) 30~40% 2~4 ml/L(바람직하게는 35% 3 ml/L) 용액이다. 그리고 제2 용액은 계면활성제{triton-X100 [2,2'-Dipyridyl(2,2'-디피리딜]} 4~6 ml/L(바람직하게는 5 ml/L)에 CuSO4·5H2O(황산동) 4~6g/L(바람직하게는 5g/L) + EDTA(에틸렌다이아민테트라아세트산, ethylenediaminetetraacetic acid) 14~16g/L(바람직하게는 15g/L) + HCHO(포름알데히드, formaldehyde) 4~6ml/L(바람직하게는 5ml/L) + [2,2’Bipyridyl(2,2’비피리딜) 0.02~0.06g/L(바람직하게는 0.04g/L)을 첨가한 수용액[pH : 12.50(이때, pH 조정제는 수산화나트륨: NaOH), 온도: 85~90℃]이다. 한편, 제1 시간은 35~45초(바람직하게는 40초)이고, 제2 시간은 4~10분(바람직하게는 7분)이다.
과도금 구리 제거 단계(S130)는 시편(102) 표면에 과도금된 구리를 화학적 기계 연마(Chemical mechanical polishing, CMP)를 이용하여 제거하는 단계로, 마스크(106)와 표면에 과도금된 구리가 완전히 제거될 수 있도록 표면을 연마하는 것이다. (도 9 참조)
즉, 상기 과도금 구리 제거 단계(S130)는 도 8에 도시된 바와 같이 구리막을 형성할 때 폴리 실리콘(105) 사이의 공간에만 구리가 채워져야 하지만, 실제로는 패턴 상부에도 구리막이 형성되므로 상기 패턴 상부에 형성된 구리막을 제거하는 단계인 것이다. 이때, 폴리 실리콘(105) 사이의 공간 이외에 패턴 상부에 형성되는 구리막을 과도금 구리라 한다.
폴리 실리콘 제거 단계(S140)는 시편(102) 표면에서 구리를 제외한 나머지 폴리 실리콘(Poly Si)을 제거하여 경사형태의 구리 나노 로드를 형성하는 단계이다. (도 10 및 도 11 참조)
즉, 상기 폴리 실리콘 제거 단계(S140)는 제1 용액과 제2 용액 및 제3 용액을 제1 온도로 가열하여 마스크(106)와 표면의 구리막이 완전히 제거된 시편을 습식 식각한다. 이때, 폴리 실리콘을 제거하기 위해서 습식 식각뿐만 아니라 플라즈마 에칭(etching)을 사용할 수 있다.
여기서, 제1 용액은 KOH(수산화칼륨)로 200~300 ml(바람직하게는 250 ml)이 함유되고, 제2 용액은 normal propanol(노말 프로판올)로 150~250 ml(바람직하게는 200 ml)이 함유되며, 제3 용액은 H2O(물)로 750~850 ml(바람직하게는 800 ml)가 함유된다. 특히, 상기 제1, 2, 3 용액의 가열 온도는 30~120℃(바람직하게는 80℃)이다.
결국, 본 발명은 경사형태의 구리 나노 로드 구조를 형성하기 위해서, 파라데이 상자를 통해 각도와 직경 조절이 용이한 경사 식각법을 응용하여, 이를 바탕으로 균일한 배열을 갖는 경사형태의 구리 나노 로드를 대면적으로 제작 가능하게 하였다. 본 발명에서 제시한 방법을 이용할 경우 도 10 및 도 11과 같이 일정한 경사와 직경을 갖는 구리 나노 로드가 형성 가능하다.
여기서, 상기 경사형태의 구리 나노 로드는 도 6에서의 시편(102)을 설정 간격마다 다수 배치한 파라데이 상자에 위치시킨 상태에서 파라데이 케이지 식각법을 통해 용이하게 대면적 식각이 가능하다. 즉, 상기 시편 제작 단계(S100)와 상기 경사 식각 단계(S110)의 사이에 시편 배치 단계(도면에 미도시)를 추가적으로 실시하여 제작하고자 하는 면적에 대비한 다수개의 시편(102)을 배치하므로 대면적 구리 나노 로드를 제작 가능하다.
그리고 상기 경사형태의 구리 나노 로드는 파라데이 케이지를 이용하여 일정한 패턴을 갖는 시편을 경사 식각하였기 때문에 균일한 배열을 갖는 구리 나노 로드를 형성할 수 있다. 즉, 구리 나노 로드의 배열은 경사진 식각 구조에 의해 결정되는데, 도 12에서와 같이 마스터 시편의 배열이 균일할 경우, 이를 이용하여 형성한 구리 나노 로드의 구조 또한 균일하게 형성되는 것이다.
더욱이, 상기 경사형태의 구리 나노 로드는 각도 및 직경 등을 임의로 조절할 수 있다. 식각구조의 각도는 시편 홀더의 각도를 따라 변하기 때문에 시편 홀더의 각도를 조절하면 구리 나노 로드의 각도를 조절할 수 있다. 또한, 구리 나노 로드의 직경은 마스크(106)의 패턴의 간격을 조절함으로써 조절할 수 있다.
한편, 도 13에서와 같이 마스크 사이의 간격이dtrench이고, 이온의 입사각도가 θ 인 경우 구리 나노 로드의 직경(X)은 하기 수학식 1과 같이 구해진다. 따라서, 상기 구리 나노 로드의 직경(X)은 마스크의 간격과 이온의 입사각도를 조절할 경우 쉽게 조절할 수 있게 된다.
Figure 112013004551722-pat00001
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
102: 시편 103: 실리콘 웨이퍼
104: SiO2 식각 중지층 105: 폴리 실리콘
106: 마스크

Claims (5)

  1. 웨이퍼에 식각 중지층(etch stop layer)을 포함하는 구조로 시편을 제작하는 단계;
    상기 시편을 경사형태로 위치시켜 식각하는 단계;
    상기 경사형태의 시편에 구리(Cu)막을 무전해 도금법에 의해 형성하는 단계;
    상기 구리막에서 과도금된 부분을 제거하는 단계; 및
    상기 시편 표면에서 구리를 제외한 폴리 실리콘(Poly Si)을 제거하는 단계를 포함하는 경사 형태의 구리 나노 로드 제작방법.
  2. 제1항에 있어서,
    상기 경사 식각 단계는 파라데이 상자(Faraday cage)를 이용하여 상기 시편에 경사각을 부여하는 경사 형태의 구리 나노 로드 제작방법.
  3. 제2항에 있어서,
    상기 경사 식각 단계에서의 시편 경사각은 0~60°범위 내에 형성되는 경사 형태의 구리 나노 로드 제작방법.
  4. 삭제
  5. 제1 항에 있어서,
    상기 구리막에서 과도금된 부분의 제거는 화학적 기계 연마를 통해 실시하는 경사 형태의 구리 나노 로드 제작방법.
KR1020130005075A 2013-01-16 2013-01-16 경사 형태의 구리 나노 로드 제작방법 KR101409387B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130005075A KR101409387B1 (ko) 2013-01-16 2013-01-16 경사 형태의 구리 나노 로드 제작방법
US14/761,467 US9493345B2 (en) 2013-01-16 2013-04-19 Method for manufacturing slanted copper nanorods
PCT/KR2013/003326 WO2014112694A1 (ko) 2013-01-16 2013-04-19 경사 형태의 구리 나노 로드 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130005075A KR101409387B1 (ko) 2013-01-16 2013-01-16 경사 형태의 구리 나노 로드 제작방법

Publications (1)

Publication Number Publication Date
KR101409387B1 true KR101409387B1 (ko) 2014-06-20

Family

ID=51133385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130005075A KR101409387B1 (ko) 2013-01-16 2013-01-16 경사 형태의 구리 나노 로드 제작방법

Country Status (3)

Country Link
US (1) US9493345B2 (ko)
KR (1) KR101409387B1 (ko)
WO (1) WO2014112694A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190044295A (ko) * 2017-10-20 2019-04-30 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
WO2019132345A1 (ko) * 2017-12-26 2019-07-04 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
KR20200122085A (ko) * 2019-04-17 2020-10-27 주식회사 엘지화학 파라데이 상자 및 이를 이용한 플라즈마 식각 방법
US11331869B2 (en) 2017-08-16 2022-05-17 Lg Chem, Ltd. Method of manufacturing mold substrate for diffraction lattice light guide plate, and method of manufacturing diffraction lattice light guide plate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273084B1 (ko) * 2018-06-29 2021-07-06 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004711A (ja) * 2006-06-21 2008-01-10 Kyoto Univ プラズマエッチング方法及びフォトニック結晶製造方法
US8299341B2 (en) * 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117836B2 (ja) 1993-03-02 2000-12-18 セイコーインスツルメンツ株式会社 集束イオンビーム装置
KR100281241B1 (ko) 1998-11-19 2001-06-01 하대규 파라데이 상자의 윗면의 격자면을 변화시켜 플라즈마 식각을하는 방법
KR100357222B1 (ko) 1999-12-29 2002-10-19 주식회사 하이닉스반도체 반도체소자의 다층배선 형성방법
EP1654772B1 (en) 2003-08-05 2008-01-23 C.R.F. Società Consortile per Azioni Method for manufacturing magnetic field detection devices and devices therefrom
KR20070016897A (ko) 2005-08-03 2007-02-08 삼성전기주식회사 단일지향성 반사기 및 이를 적용한 발광소자
WO2011028054A2 (ko) 2009-09-03 2011-03-10 한국표준과학연구원 다공성 금속박막을 이용한 실리콘 나노선 어레이 제조방법
KR101199753B1 (ko) 2011-02-23 2012-11-08 김상훈 나노전극 제조 방법
US8889226B2 (en) 2011-05-23 2014-11-18 GM Global Technology Operations LLC Method of bonding a metal to a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004711A (ja) * 2006-06-21 2008-01-10 Kyoto Univ プラズマエッチング方法及びフォトニック結晶製造方法
US8299341B2 (en) * 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11331869B2 (en) 2017-08-16 2022-05-17 Lg Chem, Ltd. Method of manufacturing mold substrate for diffraction lattice light guide plate, and method of manufacturing diffraction lattice light guide plate
KR20190044295A (ko) * 2017-10-20 2019-04-30 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
KR102273971B1 (ko) 2017-10-20 2021-07-07 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
US11276561B2 (en) 2017-10-20 2022-03-15 Lg Chem, Ltd. Plasma etching method using Faraday cage
WO2019132345A1 (ko) * 2017-12-26 2019-07-04 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
US11462393B2 (en) 2017-12-26 2022-10-04 Lg Chem, Ltd. Plasma etching method using faraday cage
KR20200122085A (ko) * 2019-04-17 2020-10-27 주식회사 엘지화학 파라데이 상자 및 이를 이용한 플라즈마 식각 방법
KR102599186B1 (ko) 2019-04-17 2023-11-07 주식회사 엘지화학 파라데이 상자 및 이를 이용한 플라즈마 식각 방법

Also Published As

Publication number Publication date
US20150368093A1 (en) 2015-12-24
WO2014112694A1 (ko) 2014-07-24
US9493345B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
KR101509529B1 (ko) 3차원 형태의 구리 나노구조물 및 그 형성 방법
KR101409387B1 (ko) 경사 형태의 구리 나노 로드 제작방법
AU2017216589B2 (en) Controlled fabrication of nanopores in nanometric solid state materials
Dussart et al. Plasma cryogenic etching of silicon: from the early days to today's advanced technologies
KR20180118710A (ko) 나노입자 제조
WO2000078668A1 (en) Control of solid state dimensional features
KR102133279B1 (ko) 회절 격자 도광판용 몰드의 제조방법 및 회절 격자 도광판의 제조방법
Solanki et al. Top-down etching of Si nanowires
Hou et al. Characterization of Sputtered Nano-Au Layer Deposition on Silicon Wafer
Chauhan et al. Plasma fireball: A unique tool to fabricate patterned nanodots
Grigoras et al. Coating of nanoporous membranes: atomic layer deposition versus sputtering
WO2019060052A1 (en) FORMATION OF PORES IN A SUBSTRATE
WO2017087770A1 (en) Exposed segmented nanostructure arrays
Cho et al. Single-and multi-directional slanted plasma etching of silicon under practical plasma processing conditions
Chen et al. Fabrication of silicon nanopore arrays with three-step wet etching
Miwa et al. Low-damage silicon etching using a neutral beam
CN101966977A (zh) 一种用于微纳材料的尺寸缩减方法及电极制作方法
Bizyaev et al. Creation of lithographic masks using a scanning probe microscope
Chen et al. Wafer-Scale Fabrication of V-Shaped Silicon Nano-Slit Arrays
Sato et al. Microfabrication of Si by KOH Etchant Using Etching Mask Amorphized by Ar Ion Beam.
Fang et al. State-of-the-Art for Nanomanufacturing Using Ion Beam Technology
Saraf Site-specific Pt deposition and etching on electrically and thermally isolated SiO2 micro-disk surfaces
Kim Effect of Metal Structure on Silicon Nanowire Fabrication Using Metal-assisted Etching
Jacobs Solid state superionic stamping design for large area patterning
Zhong et al. Self-organization of mesoscopic silver wires by electrochemical deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180411

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 6