TW201924945A - 用來製造可撓性片材上之膜的方法 - Google Patents

用來製造可撓性片材上之膜的方法 Download PDF

Info

Publication number
TW201924945A
TW201924945A TW107138588A TW107138588A TW201924945A TW 201924945 A TW201924945 A TW 201924945A TW 107138588 A TW107138588 A TW 107138588A TW 107138588 A TW107138588 A TW 107138588A TW 201924945 A TW201924945 A TW 201924945A
Authority
TW
Taiwan
Prior art keywords
film
flexible sheet
donor substrate
sheet
embrittlement zone
Prior art date
Application number
TW107138588A
Other languages
English (en)
Other versions
TWI811258B (zh
Inventor
布倫諾 吉賽倫
珍馬克 貝斯敖克斯
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201924945A publication Critical patent/TW201924945A/zh
Application granted granted Critical
Publication of TWI811258B publication Critical patent/TWI811258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明係關於一種用來製造一可撓性片材上之一膜、尤其單晶的方法，其特徵在於其包含以下步驟：
- 提供一供體基體，
- 於該供體基體中形成一脆化區以便對該膜進行定界，
- 藉由沈積於該膜之表面上形成該可撓性片材，
- 使該供體基體沿該脆化區脫離，以便將該膜轉移至該可撓性片材上。

Description

用來製造可撓性片材上之膜的方法
[0001] 發明領域
本發明係關於一種用來製造一可撓性片材上之一膜、尤其單晶的方法。
[0002] 發明背景
於可撓性片材上形成膜、尤其單晶並非一件容易的事。
[0003] 實際上，感興趣的可撓性片材通常並不具有適合於具有良好結晶品質之膜生長的晶種表面。
[0004] 此外，將膜黏結於可撓性片材上之技術亦難以實施，因為待接觸之表面可能不夠光滑而不能夠直接黏結。另一方面，片材之可撓性使得抵著膜之良好施用較為困難。
[0005] 此外，眾多黏著劑鑒於其過高剛度鑒於施用而不適合。此等黏著劑亦可能鑒於其與可能為使單晶膜成形所必需的熱處理之不相容性而被證實為不適合。
[0006] 發明概要
本發明之一個目標因此為構思一種用來製造一可撓性片材上之一薄膜、尤其單晶同時確保轉移之層相對於接受片材之良好機械強度的方法。
[0007] 為此目的，本發明提出一種用來製造一可撓性片材上之一膜、尤其單晶的方法，其特徵在於其包含以下步驟：
- 提供一供體基體，
- 於該供體基體中形成一脆化區以便對該膜進行定界，
- 藉由沈積於該膜之表面上形成該可撓性片材，
- 使該供體基體沿該脆化區脫離，以便將該膜轉移至該可撓性片材上。
[0008] 「可撓性」在本文中被視為意謂剛度足夠低以允許在施加外部機械應力期間的彈性變形。典型地，在目標應用中，該剛度小於或等於106 GPa.µm3 。
[0009] 視目標應用而定，可能尋求一定的可撓性，因為目標對象能夠或必須能夠在不劣化之情況下變形，諸如必須跟隨上面施用其之人體部位之運動的晶片卡或替代地貼片。亦可能尋求一定的可撓性，因為該對象意欲以永久方式施用於具有固定但彎曲幾何形狀之表面上，諸如瓶子、圓柱形容器、擋風玻璃等。
[0010] 根據一個實施例，該脆化區之形成藉由於該供體基體中植入離子物種來執行。
[0011] 該等植入之離子物種有利地為氫及/或氦。
[0012] 根據一個實施例，該供體基體之脫離由一熱處理引起。
[0013] 以一特別有利的方式，該膜由選自半導體材料、壓電材料、磁性材料及功能性氧化物之一材料製成。
[0014] 該膜之厚度通常介於100 nm與10 µm之間、較佳100 nm與1 µm之間。
[0015] 有利地，該可撓性片材由選自金屬、玻璃及陶瓷之一材料製成。
[0016] 該可撓性片材之厚度通常介於1與50 µm之間。
[0017] 該可撓性片材之沈積可藉由以下技術之一實施：物理氣相沈積、化學氣相沈積、電化學沈積、旋轉塗佈、塗漆及噴塗。
[0018] 較佳地，該可撓性片材具有介於100 GPa.µm3 與106 GPa.µm3 之間的一剛度R，該剛度由下式定義：

其中E為該片材之該材料之楊氏模數(Young's modulus)，H為該片材之該厚度，且ν為柏松係數(Poisson coefficient)。
[0019] 該方法可包含在形成該可撓性片材之前，藉由沈積於該膜之該表面上形成一中間層。
[0020] 根據一個實施例，該中間層可經組配以提高該可撓性片材相對於該膜之黏著性。
[0021] 任擇地，該中間層可與該膜形成一電接觸。
[0022] 此外，該方法可包含在使該供體基體脫離之後，將一額外膜沈積於該轉移之膜之與該載體相對的面上。
[0023] 有利地，使該供體基體在該脫離結束時的殘餘部分再循環以便建構一新膜。
[0024] 在該供體基體在形成該脆化區之前獲得一不平坦表面之情況下，在該再循環之前，使該供體基體之該殘餘部分經歷使其表面再生之一操作，該操作包括材料移除，該材料移除實質上為零或符合該殘餘部分之拓樸結構。
[0025] 根據一個實施例，該供體基體包含佈置於一晶圓之表面上的複數個襯墊，各襯墊包含一脆化區，該脆化區對待轉移之一各別膜進行定界，且將該可撓性片材沈積於該等襯墊之表面上。
[0028] 一般而言，本發明提供藉由沈積於已預先脆化以便對薄膜進行定界之供體基體上形成可撓性片材。該薄膜隨後藉由使供體基體脫離而轉移至可撓性片材上。片材可由單一材料構成或由依次沈積於供體基體上之至少二種不同材料的堆疊構成。
[0029] 圖1A繪示供體基體10，其包含至少一個由意欲形成薄膜之材料構成的表面部分。儘管該供體基體以整體基體形式呈現，但其亦可由不同材料層之堆疊形成，其表面層由意欲形成薄膜之材料構成。詳言之，薄膜可對應於藉由磊晶法產生之此堆疊的層。
[0030] 有利地，意欲形成薄膜之材料係選自：半導體材料(例如：矽，碳化矽，鍺，III-V化合物，諸如AsGa、InP、GaN，II-IV化合物，諸如CdTe、ZnO)、壓電材料(例如：LiNbO3 、LiTaO3 、PZT、PMN-PT)、磁性材料及功能性氧化物(例如：ZrO2 ，YSZ：經釔穩定之ZrO2 ，SrTiO3 ，GaO2 )。此等實例不具限制性。
[0031] 較佳地，意欲形成薄膜之材料為單晶的。其亦可為多晶的，且在此情況下常常強調使其形成條件最佳化以便獲得例如結晶顆粒之特定密度及大小，及/或優先之結晶取向，及/或經最佳化之粗糙度。
[0032] 參考圖1B，於供體基體10中形成脆化區11，該脆化區對意欲轉移之表面膜12進行定界。
[0033] 轉移之膜的厚度由供體基體10中脆化區11之深度界定。有利地，此深度介於100 nm與10 µm之間、優先介於100 nm與1 µm之間。
[0034] 供體基體10中脆化區12之形成可藉由植入離子物種(在圖1B中由箭頭示意性地展示)執行。有利地，植入之物種為氫離子及/或氦離子。植入能量使得有可能界定植入區11之深度。植入劑量經選擇以便使得膜12能夠在施加適合處理之後脫離。植入劑量經選擇為足夠低以免在植入步驟中誘導氣泡形成。離子物種、能量及植入劑量隨供體基體10之材料變化而加以選擇。此等條件已為許多公開案之標的且為熟習此項技術者已知的。
[0035] 參考圖1C，於膜12之表面上形成可撓性片材20，其在此階段仍形成供體基體10之部分。
[0036] 與黏結技術形成對比，可撓性片材不預先存在且直接形成於供體基體上。以下沈積技術可實施以用來形成該膜：物理氣相沈積(PVD)、化學氣相沈積(CVD)、藉由電沈積或電成形來沈積(電鍍或電化學沈積(ECD))、旋轉塗佈、塗漆及噴塗。此等技術本身為已知的且在此處不進行更詳細描述，熟習此項技術者能夠隨可撓性片材之材料變化而選擇最適合的技術。在相對較低溫度下進行之沈積技術為較佳的，以便不引發供體基體之過早脫離。
[0037] 可撓性片材有利地由選自金屬(例如：Ni、Cu、Cr、Ag、Fe、Co、Zn、Al、Mo、W及其合金)、玻璃及陶瓷(例如：二氧化矽(SiO2 )、氧化鋁(Al2 O3 )、多晶AlN、多晶矽、多晶SiC)之一材料製成。此等實例不具限制性。
[0038] 可撓性片材之厚度典型地介於1與50 µm之間。
[0039] 片材之剛度必須足夠低以確保該片材關於目標應用之可撓性，但足夠高以使得能夠在第一例子中將膜12轉移至片材20上，且不會為此形成氣泡。
[0040] 剛度R可由下式估算：

其中E為該片材之該材料之楊氏模數，H為該片材之該厚度，且ν為柏松係數。
[0041] 確保可撓性之足夠低剛度被視為意謂小於或等於106 GPa.µm3 之剛度。作為指示，應注意，43 µm之矽層之剛度為約106 GPa.µm3 ，而92 µm之矽層之剛度為約107 GPa.µm3 。
[0042] 避免在轉移期間形成氣泡之足夠高剛度被視為意謂大於或等於100 GPa.µm3 之剛度。
[0043] 此外，應注意確保供體基體上片材之黏著性足以避免片材在膜轉移方法期間脫離。此黏著性可藉由在片材沈積之前於供體基體上沈積黏著層來加以提昇。舉例而言，該黏著層可由以下材料之一製成：Ti、Cr、Pt、Ta、TiW、Si3 N4 、TiN、CrCu。
[0044] 更一般而言，至少一個中間層可在可撓性片材沈積之前沈積於膜12上。其詳言之亦可為層之堆疊。除潛在黏著功能之外，該種中間層或堆疊尤其可具有避免化學物種在片材20沈積期間擴散至膜12、及/或於膜12上形成電接觸、及/或形成光學指數躍變、及/或形成反射層(諸如布拉格鏡(Bragg mirror))、及/或替代地使聲阻抗之不連續最小化的功能。熟習此項技術者自然能夠根據中間層或堆疊之機械、電學、光學、熱、聲學或化學功能而選擇適合材料及其厚度。
[0045] 中間層之厚度保持足夠低，以便此層或堆疊之剛度不會使片材之可撓性惡化。
[0046] 當片材與膜之熱膨脹係數之間存在重大差異(典型地大於5×10- 6 K- 1 之差異)時，片材之材料經選擇以展現充足延展性以便轉移之膜不會在轉移方法期間遭受損壞(例如裂隙型損壞)。充足延展性被視為意謂片材之彈性限制小於膜之彈性限制及片材與膜之間厚度比率的乘積。
[0047] 參考圖1D，隨後使供體基體10沿脆化區11脫離，以便將該膜12轉移至可撓性片材20上。在此脫離結束時，供體基體之殘餘部分10'保留，其可潛在地被再循環以便用於另一用途。
[0048] 脫離藉由處理供體基體10上片材20之堆疊來引起。該處理可為例如熱處理、機械處理或此二種類型之處理的組合。此類型之處理尤其為Smart Cut™方法之情形下所熟知，且因此將不在此處加以詳細描述。在熱處理之情況下，此處理之熱預算通常大於可撓性片材沈積之熱預算。
[0049] 膜12可潛在地充當用於沈積額外膜13之晶種(參見圖1E)。
[0050] 由可撓性片材20及膜12 (及潛在之額外膜)形成之結構可用於形成尤其應用於微電子學、光子學或光學中之裝置。該種結構亦可進入感測器或轉換器、或用於燃料電池之膜的製造中。
[0051] 下文描述根據本發明之方法之應用的若干實例(非限制性)。
實例1：於銅片材上形成鈮酸鋰膜
[0052] 鈮酸鋰為壓電及熱電材料，其顯著之處在於其在高達高溫下仍保留其壓電特性。其居裡溫度(Curie temperature)為約1140℃，而眾多其他材料截至大約100℃至250℃之溫度範圍為止即失去其特性。其因此代表用於在此等溫度範圍中利用壓電性及/或熱電性之系統的感興趣之材料。
[0053] 舉例而言，其可為用於回收能量之系統，該回收藉由回收在惡劣環境中於高於250℃之溫度範圍中操作之機械系統的振動及其他變形之能量來進行。其亦可為專用於量測機械變形、溫度或藉由發射/接收射頻波交換資料之壓電或熱電感測器。
[0054] 為此，鈮酸鋰膜必須能夠足夠容易變形。當此材料藉由拉出錠隨後切割成具有數百微米厚度之大量晶圓來產生時，該材料為單晶的且具有良好品質。在薄膜中，當其藉由沈積產生時，其通常為多晶的、最多為准單晶的但缺陷極大。可獲得可撓性片材上之具良好品質之鈮酸鋰薄膜使得有可能解決應用領域，諸如攜帶型或可佩戴感測器(例如整合於紡織物中)及「物聯網(Internet of Things)」(IoT)。此等實例不具限制性。
[0055] 於鈮酸鋰基體10中植入氦離子以便形成脆化區11及對薄LiNbO3 膜12進行定界(參見圖2A)。膜12之厚度為大約1 µm。
[0056] 藉由PVD技術將由Cr/Cu合金構成之黏著層21沈積於膜12上(參見圖2B)。隨後藉由電化學沈積技術將銅片材20沈積於該黏著層上(參見圖2C)。該片材之厚度為大約20 µm。
[0057] 隨後，在300℃之溫度下應用退火，以便引起供體基體10沿脆化區11脫離(參見圖2D)。
實例2：於鎳片材上形成經釔穩定之氧化鋯膜
[0058] 經釔穩定之氧化鋯通常呈多晶陶瓷形式，且更罕見地呈單晶基體形式。
[0059] 此材料之一種用途係基於其離子導電特性。其隨後充當固體膜以在固體氧化物燃料電池(Solid Oxide Fuel Cell，SOFC)系統中起電解質作用。當該等系統必須微型化(此隨後被稱為微型SOFC)時，其有興趣在一方面演變為典型地小於數微米厚度之薄膜，且另一方面為單晶。該等系統在高溫(典型地550-700℃)下操作，且經受強熱機械負荷。為了使膜抗性更大，有利地使其可能輕微變形。
[0060] 供應單晶YSZ基體10。
[0061] 於該基體10中植入氫離子以便形成脆化區11及對薄YSZ膜12進行定界(參見圖2A)。膜12之厚度為大約1 µm。
[0062] 藉由PVD技術將由Cr/Cu合金構成之黏著層21沈積於膜12上(參見圖2B)。隨後藉由電化學沈積技術將鎳片材20沈積於該黏著層上(參見圖2C)。該片材之厚度為大約20 µm。
[0063] 隨後，在300℃之溫度下應用退火，以便引起供體基體10沿脆化區11脫離(參見圖2D)。
實例3：於彎曲玻璃片材上形成單晶矽膜
[0064] 在螢幕或其他光學部件(透鏡、鏡等)之製造領域中，製造不平坦或彎曲部件使得使用單晶材料(諸如矽)之薄膜變得困難。此實例旨在使得可獲得在具有一定彎曲之玻璃片材上的薄矽膜。此矽膜可例如用以製造高效能電晶體，例如用於製造高清晰度、超緊湊且彎曲之螢幕的目的。
[0065] 供應整體單晶矽基體10。
[0066] 其希望遵循之彎曲形狀藉由在此矽基體中進行蝕刻來產生。在圖3A之情況下，所選擇之形狀為凹面的，於邊緣上具有更明顯上升。任何其他輪廓(拋物線、橢圓、波紋等)將為可能的。此形狀可由於藉由機械加工而蝕刻來產生。熟習此項技術者應知曉如何調適最適合於所期望之形狀及尺寸的蝕刻技術。
[0067] 使基體10經歷熱氧化以產生0.2 µm厚度之SiO2 層14 (參見圖3B)。隨後於該基體10中植入氫離子以便形成脆化區11及對單晶矽之薄膜12進行定界(參見圖3C)。膜12之厚度為大約0.5 µm。
[0068] 將由二氧化矽製成、換言之由玻璃製成之片材20藉由沈積技術在低溫下、典型地在低於200℃下沈積於膜12上以免引起沿脆化區之不合時宜的脫離(參見圖3D)。該片材之厚度為大約20 µm。熟習此項技術者應知曉如何在此等條件中選擇尤其在溫度及所期望之最終厚度方面最適合的沈積技術。
[0069] 隨後，在500℃之溫度下應用退火，以便引起供體基體10沿脆化區11脫離(參見圖3E)。
實例4
[0070] 實例4以聲波結構(諸如射頻(RF)濾波器)為目標。在某些結構中，試圖避免寄生波在所考慮之基體及或層的後表面上反射。一種手段主要在於尤其藉由引入自發紋理化或其他類型之粗糙度來製造幾何學上不完美之界面及後表面。若設想使用單晶材料(諸如LiTaO3 )之某些薄膜，則此約束條件難以或甚至不可能滿足，且在不依靠引入額外中間層之複雜堆疊的情況下亦如此。實例4以該種對象為目標。
[0071] 供應整體單晶LiTaO3 基體10。
[0072] 將氫離子經由表面10a植入於該基體10中以便形成脆化區11及對單晶LiTaO3 之薄膜12進行定界(參見圖4A)。膜12之厚度為大約1.5 µm。
[0073] 表面10a之紋理化藉由光微影蝕刻(photolithoetching)來產生(參見圖4B)。在此實例中，植入在紋理化步驟之前進行，但其可在之後進行。
[0074] 熟習此項技術者應知曉如何調適最適合於該紋理所期望之形狀及尺寸的技術。有可能例如選擇奈米壓印微影技術以界定在大約0.05 µm之深度上方具有特徵性的略低於微米級之橫向尺寸的圖案。在一替代方案中，紋理化藉由用陰極濺鍍作用進行粗糙化來獲得。根據另一替代方案，在較佳地於植入步驟之前實施的情況下，紋理化可藉由對基體10之表面進行砂磨來獲得。
[0075] 將由二氧化矽製成之片材20藉由低溫沈積技術、典型地在低於100℃下沈積於膜12上以免引起沿脆化區之不合時宜的脫離(參見圖4C)。該片材之厚度為大約10 µm。熟習此項技術者應知曉如何在此等條件中選擇尤其在溫度及所期望之最終厚度方面最適合的沈積技術。作為一替代方案，片材20可由金屬製成，而非由二氧化矽製成。
[0076] 隨後，在大約200℃之溫度下應用退火，以便引起供體基體10沿脆化區11脫離(參見圖4D)。
實例5：供體基體包含複數個襯墊之情況
[0077] 根據本發明之一個實施例，供體基體之不平坦拓樸結構由形成佈置於晶圓1000之表面上的複數個襯墊1001來產生(參見圖5A)。
[0078] 襯墊有利地由選自半導體材料、壓電材料、磁性材料及功能性氧化物之材料形成。襯墊有利地為單晶的。各襯墊可個別地或共同地藉由黏結而置於晶圓上之適當位置。
[0079] 襯墊可具有隨目標應用而變化之任何適當大小及形狀。襯墊可以規則方式佈置於晶圓上，例如形成某種柵格圖案。
[0080] 各襯墊1001之主表面與晶圓1000之主表面平行。然而，至於各襯墊之厚度未以足夠精確度進行控制，一個襯墊與下一個襯墊之間的厚度可存在細微差異(例如大約1或2 µm厚度)。因此，由襯墊之所有表面構成的表面具有位準差異，典型地呈步階形式(此等變化之幅度已在圖5A中進行自動放大)。此等不同步階因此形成晶圓之表面的不平坦拓樸結構。
[0081] 一般而言，如例如在文獻FR 3 041 364及US 6,562,127中所描述，襯墊意欲用於將表面單晶膜轉移至最終載體上。為此目的，在將各襯墊置於晶圓上之適當位置之前或之後，於各襯墊中形成脆化區1011，以對待轉移之各別膜1012進行定界，例如藉由如上文所描述之植入來形成。
[0082] 不同於前述文獻中所描述之方法，該等方法包括使各襯墊之主面黏結於最終載體上，本發明提出將可撓性片材20沈積於佈置於晶圓之表面上的所有襯墊上(參見圖5B)。吾人因此沒有與不同襯墊之高度差異相關的組裝問題。
[0083] 隨後，使各襯墊沿各別脆化區1011脫離，以便將相應膜1012轉移至可撓性片材20上(參見圖5C)。
[0084] 有利地，轉移之膜比可撓性片材剛性更大。因此，若使用由此獲得之複合結構包括以永久或動態方式使其變形，則片材在襯墊之間構成可撓性接合處，該接合處吸收因此等變形所致之應力而非將其傳遞至襯墊。
[0085] 無論考慮哪個實施例，在供體基體之脫離結束時，殘餘部分10'保留。
[0086] 若設想對該供體基體進行再循環，則有可能實施重新調節操作，其目的尤其在於使可能已在脫離期間受損的供體基體之表面再生。此等操作可尤其包含清潔、蝕刻、退火、平滑及平坦化之步驟，例如藉由拋光來進行。
[0087] 在供體基體具有已在脆化步驟之前產生之特定拓樸結構(彎曲、粗糙度、紋理化等)的情況下，供體基體之殘餘部分具有與供體基體之初始拓樸結構一致的拓樸結構。對於保存最初已在供體基體中產生之此拓樸結構以便避免在各再循環之後系統地重整其的成本問題可能顯現為有利的。在此情況下，避免平面化方法，同時有利於移除在厚度上共形之材料的方法，或甚至實質上不移除材料(換言之，低於30 nm)之方法，諸如電漿蝕刻或平滑退火。
[0088]
10‧‧‧供體基體/鈮酸鋰基體/單晶YSZ基體/整體單晶矽基體/整體單晶LiTaO3 基體/基體
10a‧‧‧表面
10'‧‧‧殘餘部分
11‧‧‧脆化區/植入區
12‧‧‧膜/新膜/表面膜/薄LiNbO3 膜/薄YSZ膜/薄膜
13‧‧‧額外膜
14‧‧‧SiO2層
20‧‧‧可撓性片材/銅片材/片材/鎳片材
21‧‧‧中間層/黏著層
1000‧‧‧晶圓
1001‧‧‧襯墊
1011‧‧‧脆化區
1012‧‧‧膜
[0026] 參考附圖，本發明之其他特徵及優勢將由以下實施方式而變得清晰，在該等附圖中：
- 圖1A為供體基體之示意性剖視圖；
- 圖1B以示意性方式繪示於圖1A之供體基體中形成脆化區；
- 圖1C以示意性方式繪示將可撓性接受片材沈積於圖1B之供體基體上；
- 圖1D以示意性方式繪示由使供體基體沿脆化區脫離而產生的結構；
- 圖1E繪示將額外膜沈積於在脫離結束時的轉移之膜上；
- 圖2A以示意性方式繪示於供體基體中形成脆化區；
- 圖2B以示意性方式繪示將中間層沈積於圖2A之供體基體上；
- 圖2C以示意性方式繪示將可撓性接受片材沈積於圖2B之中間層上；
- 圖2D以示意性方式繪示由使供體基體沿脆化區脫離而產生的結構；
- 圖3A以示意性方式繪示具有彎曲表面之供體基體；
- 圖3B繪示於圖3A之供體基體之表面上形成氧化物層；
- 圖3C繪示於圖3B之基體中形成脆化區；
- 圖3D以示意性方式繪示將可撓性片材沈積於圖3C之供體基體上；
- 圖3E以示意性方式繪示由使供體基體沿脆化區脫離而產生的結構；
- 圖4A-4D以示意性方式繪示根據本發明之另一實施例之方法的步驟，包括形成膜之表面之不平坦拓樸結構以轉移；
- 圖5A-5C以示意性方式繪示根據本發明之另一實施例之方法的步驟。
[0027] 出於圖式可讀性之原因，不同元件不一定按比例呈現。自一幅圖至下一幅圖存在之參考符號表示相同元件。

Claims (17)

  1. 一種用來製造一可撓性片材上之一膜的方法，該膜尤其為單晶，其特徵在於其包含以下步驟： 提供一供體基體， 於該供體基體中形成一脆化區以便對該膜進行定界， 於該膜之表面上藉由沈積來形成該可撓性片材， 使該供體基體沿該脆化區脫離，以便將該膜轉移至該可撓性片材上。
  2. 如請求項1之方法，其中該脆化區之形成係藉由於該供體基體中植入離子物種來執行。
  3. 如請求項2之方法，其中該等植入之離子物種為氫及/或氦。
  4. 如請求項1至3中任一項之方法，其中該供體基體之脫離係由一熱處理所致。
  5. 如請求項1至4中任一項之方法，其中該膜係由選自半導體材料、壓電材料、磁性材料及功能性氧化物之一材料製成。
  6. 如請求項1至5中任一項之方法，其中該膜之厚度包含介於100 nm與10 µm之間、較佳100 nm與1 µm之間。
  7. 如請求項1至6中任一項之方法，其中該可撓性片材係由選自金屬、玻璃及陶瓷之一材料製成。
  8. 如請求項1至7中任一項之方法，其中該可撓性片材具有包含介於1與50 µm之間的一厚度。
  9. 如請求項1至8中任一項之方法，其中該可撓性片材之沈積係藉由以下技術之一實施：物理氣相沈積、化學氣相沈積、電化學沈積、旋轉塗佈、塗漆(lacquering)及噴塗。
  10. 如請求項1至9中任一項之方法，其中該可撓性片材具有包含介於100 GPa.µm3 與106 GPa.µm3 之間的一剛度(R)，該剛度由下式定義： 其中E為該片材之該材料之楊氏模數(Young's modulus)，H為該片材之該厚度，且ν為柏松係數(Poisson coefficient)。
  11. 如請求項1至10中任一項之方法，其包含在形成該可撓性片材之前，於該膜之該表面上藉由沈積形成一中間層。
  12. 如請求項11之方法，其中該中間層經組配以提高該可撓性片材相對於該膜之黏著性。
  13. 如請求項11或12中任一項之方法，其中該中間層與該膜形成一電接觸。
  14. 如請求項1至13中任一項之方法，其進一步包含在使該供體基體脫離之後，將一額外膜沈積於該轉移之膜之與該載體相對的面上。
  15. 如請求項1至14中任一項之方法，其中使該供體基體在該脫離結束時的殘餘部分再循環，以期實現一新膜。
  16. 如請求項15之方法，其中該供體基體在形成該脆化區之前獲得一不平坦表面，且其中在該再循環之前，使該供體基體之該殘餘部分經受使其表面再生之一操作，該操作包括一材料移除，該材料移除實質上為零或符合該殘餘部分之拓樸結構。
  17. 如請求項1至16中任一項之方法，其中該供體基體包含佈置於一晶圓之表面上的複數個襯墊，各襯墊包含一脆化區，該脆化區對待轉移之一各別膜進行定界，且該可撓性片材係沈積於整個該等襯墊之表面上。
TW107138588A 2017-10-31 2018-10-31 用來製造可撓性片材上之膜的方法 TWI811258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??1760272 2017-10-31
FR1760272 2017-10-31
FR1760272A FR3073083B1 (fr) 2017-10-31 2017-10-31 Procede de fabrication d'un film sur un feuillet flexible

Publications (2)

Publication Number Publication Date
TW201924945A true TW201924945A (zh) 2019-07-01
TWI811258B TWI811258B (zh) 2023-08-11

Family

ID=61224010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138588A TWI811258B (zh) 2017-10-31 2018-10-31 用來製造可撓性片材上之膜的方法

Country Status (9)

Country Link
US (2) US11557715B2 (zh)
EP (1) EP3704735B1 (zh)
JP (1) JP7170720B2 (zh)
KR (1) KR102523181B1 (zh)
CN (1) CN111295744A (zh)
FR (1) FR3073083B1 (zh)
SG (1) SG11202003812XA (zh)
TW (1) TWI811258B (zh)
WO (1) WO2019086503A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
FR2951581B1 (fr) * 2009-10-19 2011-12-16 Ecole Polytech Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
FR2964048B1 (fr) 2010-08-30 2012-09-21 Commissariat Energie Atomique Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
KR101295532B1 (ko) * 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
JP5839538B2 (ja) 2011-03-17 2016-01-06 リンテック株式会社 薄型半導体装置の製造方法
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
FR3045677B1 (fr) * 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique

Also Published As

Publication number Publication date
FR3073083B1 (fr) 2019-10-11
SG11202003812XA (en) 2020-05-28
EP3704735A1 (en) 2020-09-09
KR20200076725A (ko) 2020-06-29
TWI811258B (zh) 2023-08-11
EP3704735B1 (en) 2021-12-01
JP2021501475A (ja) 2021-01-14
WO2019086503A1 (en) 2019-05-09
CN111295744A (zh) 2020-06-16
FR3073083A1 (fr) 2019-05-03
US11557715B2 (en) 2023-01-17
JP7170720B2 (ja) 2022-11-14
KR102523181B1 (ko) 2023-04-18
US20230075685A1 (en) 2023-03-09
US20200343441A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
EP1962325B1 (en) Method for manufacturing bonded substrate
JP5152410B2 (ja) 圧電デバイスの製造方法
EP1702357B1 (en) Substrate with determinate thermal expansion coefficient
US20210020434A1 (en) Method for manufacturing a monocrystalline layer of diamond or irdium material and substrate for epitaxically growing a monocrystalline layer of diamond or iridium material
US20230075685A1 (en) Method for manufacturing a film on a flexible sheet
US20220301923A1 (en) Method for manufacturing a film on a support having a non-flat surface
CN109830457B (zh) 半导体器件及其形成方法
CN114175212A (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
CN113140450B (zh) 一种制备薄膜的方法及应用
CN108565333B (zh) 一种双面带电极的超薄晶片及其制备方法
TW201802881A (zh) 用於製造用以形成三維單片積體電路之結構的方法
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
US20230422619A1 (en) Method for producing a crystalline layer of pzt material by transferring a seed layer of srtio3 to a silicon carrier substrate and epitaxially growing the crystalline layer of pzt, and substrate for epitaxial growth of a crystalline layer of pzt
JP2004186662A (ja) マスク、マスクブランクスおよびそれらの製造方法
US20210095391A1 (en) Method for producing a monocrystalline layer of an lno material and substrate for epitaxial growth of a monocrystalline layer of an lno material