TW201918793A - 製造用於半導體製程之光罩的方法 - Google Patents

製造用於半導體製程之光罩的方法 Download PDF

Info

Publication number
TW201918793A
TW201918793A TW107137860A TW107137860A TW201918793A TW 201918793 A TW201918793 A TW 201918793A TW 107137860 A TW107137860 A TW 107137860A TW 107137860 A TW107137860 A TW 107137860A TW 201918793 A TW201918793 A TW 201918793A
Authority
TW
Taiwan
Prior art keywords
nodes
colored
pattern
patterns
colors
Prior art date
Application number
TW107137860A
Other languages
English (en)
Inventor
謝艮軒
蘇偉碩
劉如淦
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201918793A publication Critical patent/TW201918793A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

在一種製造用於半導體製程之光罩的方法中，獲取當中排列有多個圖案之光罩圖案佈局，並且這些圖案會被轉換為具有複數節點及複數連接線之圖形。在N為等於或大於3之整數之情況下，決定複數節點是否能被N種顏色著色，且同時不會使由一連接線連接之鄰近複數節點被相同顏色著色。當確定複數節點可被N種顏色著色後，以N種顏色為複數節點上色。基於被N種顏色著色之節點，將多個圖案分類為N個集群並分配至N個光罩，為N個光罩輸出N組資料。

Description

製造用於半導體製程之光罩的方法
本揭露係有關於製造用於半導體製程之光罩的方法以及使用光罩進行圖案化的方法。
當半導體裝置特徵尺寸業已降至低於用於微影製程之光線之波長時，在將標線圖案(reticle pattern)轉移至晶圓光阻的過程中，於形成在標線上之特徵圖案邊緣處，光之繞射會導致解析度有所損失。雖然可圖案化之最小解析度(例如：圖案間距)受限於一光學微影機台(例如：光學掃描器/步進機)，半導體裝置設計法則仍要求更小或更細微之圖案解析度。
根據本揭露實施例，提供一種用於半導體製程之光罩的製造方法。此方法包括：獲取有複數圖案排列其中之光罩圖案佈局；將上述圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；當決定節點可被N種顏色著色後，以N種顏色為節點著色；基於被N種顏色著色之節點將複數圖案分類為N個集群；將N個集群分配至N個光罩；以及為N個光罩輸出N組資料。
根據本揭露實施例，提供一種半導體裝置製造方法。此方法包括：獲取有複數圖案排列其中之光罩圖案佈局；將複數圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；當決定節點可被N種顏色著色後，以N種顏色為節點著色；基於被N種顏色著色之節點將複數圖案分類為N個集群；將N個集群分配至N個光罩；為N個光罩輸出N組資料；利用N組資料製造N個光罩；在一半導體基板上形成一薄層(layer)；以及利用N個光罩圖案化薄層，從而將對應光罩圖案佈局之複數圖案形成於薄層。
根據本揭露實施例，提供一種光罩資料分析設備。此設備包括：一處理器及用於儲存程式之一非暫態記憶體。當上述程式由處理器執行時，會使處理器實施下列操作：獲取有複數圖案排列其中之光罩圖案佈局；將複數圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；以及當確定節點可被N種顏色著色後，輸出訊號指出光罩佈局圖案可被分為N個光罩。
應瞭解的是，以下之揭露提供許多不同實施例或範例，用以實施本發明之不同特徵。本揭露之各零件及排列方式，其特定實施例或範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本發明。舉例來說，元件之尺寸並不受限於已揭露之範圍或數值，而是取決於製程條件及/或欲獲得之裝置特性。此外，若敘述中有著第一特徵形成於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸形成之實施例，亦可能包含有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。為使說明簡化與清晰易懂，各種特徵可能會任意以不同尺規描繪。
進一步來說，本揭露可能會使用空間相對術語，例如「在…下方」、「下方」、「低於」、「在…上方」、「高於」及類似詞彙，以便於敘述圖示中一個元件或特徵與其他元件或特徵間之關係。除了圖示所描繪之方位外，空間相對術語亦欲涵蓋使用中或操作中之裝置其不同方位。裝置可能會被轉向不同方位(旋轉90度或其他方位)，而此處所使用之空間相對術語則可相應地進行解讀。此外，術語「由…製成(made of)」可表示「由…構成(comprising)」或「構成(consisting of)」其中之一。在本揭露中，短語「A、B及C之一(one of A, B and C)」表示「A、B及/或C(A, B and/or C)」(A, B, C, A and B, A and C, B and C, or A, B and C)，且並非表示來自A之一元件、來自B之一元件及來自C之一元件，除非另有敘述。
本揭露之實施例提供一種用於半導體裝置製程之光罩的製造方法、一種半導體裝置之製造方法以及一種為光罩進行校驗圖案佈局與產生光罩資料之設備。
多重圖案化操作(multiple patterning operation)係用於製造低於微影機台解析度極限之細微圖案的方法之一。第1A圖至第1D圖及第2A圖至第2G圖係根據本揭露實施例所示之多重圖案化操作。
第1A圖顯示一設計圖案佈局，此佈局包括以間距PI排列之線段與間隔圖案10，其中間距PI小於微影機台之解析度極限LPI。解析度極限不僅僅受微影機台影響，亦可能受光阻製程、蝕刻製程及/或一或多個其他圖案化製程影響。於第1A圖至第1D圖之案例中，線段與間隔圖案10係用於在目標層中製造溝槽的間隙。
舉例來說，當欲製造之圖案之間距約為解析度極限之三分之一(即LPI/3)時，第1A圖所示之設計圖案會被分割為三個集群(group)，如第1B至第1D圖所示，使得在各個圖案集群中，圖案間距便會等於或大於解析度極限LPI。
第2A至第2G圖所示之截面圖用於說明多重(三重)圖案化操作。須理解的是，在連續製程中，一個或多個附加操作可被提供於第2A至第2G圖所示步驟之前、中、後，且後續描述之一些操作在附加實施例之方法中可以被取代或消除。操作/製程之順序可互相交換。
如第2A圖所示，欲圖案化之目標層22形成於半導體基板20上。舉例來說，半導體基板20可為矽晶圓。目標層22為絕緣層及/或導電層並可為單層或多層。一或多個附加層及/或一或多個裝置被設置在基板20與目標層22之間。
如第2B圖所示，第一微影操作之執行係使用對應第1B圖所示圖案之第一光罩，從而形成光阻圖案24。圖案間距等於或大於解析度極限。接著如第2C圖所示，利用光阻層24作為蝕刻遮罩以蝕刻目標層22。舉例來說，蝕刻係為電漿乾式蝕刻。再者，如第2D圖所示，第二微影操作之執行係使用對應第1C圖所示圖案之第二光罩，從而形成光阻圖案26。接下來，如第2E圖所示，利用光阻層26作為蝕刻遮罩以蝕刻目標層22。隨後，如第2F圖所示，第三微影操作之執行係使用對應第1D圖所示圖案之第三光罩，從而形成光阻圖案28，並在此之後，如第2G圖所示，利用光阻層28作為蝕刻遮罩以蝕刻目標層22。如此一來，具有小於解析度極限之間距的經蝕刻圖案(例如：溝槽)得以形成。
於前述案例中，圖案被分割為三(3)個集群並使用三個光罩。分割數(即光罩數量)並不限於三，可為二(2)或四(4)或更多。
如第1A圖所示之簡單線段與間隔圖案10之案例，可以簡單地將圖案分割為複數集群。然而，在實際半導體裝置中，圖案佈局既複雜且具有各種形狀及尺寸，並包括大量圖案。因此，對圖案之分組或光罩之分配是多重圖案化操作之主要挑戰之一。
光罩分配問題對應於圖論中之「N種顏色著色問題(N-coloring problem)」(N為2或大於2之整數)。根據圖論，N≥3之著色問題沒有快速和通用的求解方法，這也對利用三重或更多重圖案化技術之半導體製程產生挑戰。於光罩分配中，當圖案由N種顏色著色時(即任何相鄰且具有低於臨界值之間隙的兩個圖案被以不同顏色著色)，圖案可分別為N個光罩而被分割或分組為N個集群。有一些處理N≥3光罩分配問題的方法被提出來。然而這些方法無法處理具部分預定義顏色之佈局。
於本揭露中，提供了一種用以驗證給定之光罩圖案可否被N種顏色著色(意即分割為N個光罩)實用方法，以及一種用於為N個光罩產生N個光罩資料的方法。於本揭露中，描述N為3或大於3之整數的案例。然而，所揭露之技術可與N為二(2)之案例相關連。須注意的是，本揭露中所用之「顏色」並非表示實際顏色，通常代表著不同分類。
於後續實施例中，下列所述之部分或全部之製程、方法及/或操作，皆由一電腦系統執行，此電腦系統包括一或多個處理器以及一或多個儲存有程式之記憶體。執行之程式可實施下列所述之部分或全部製程、方法及/或操作。
第3A圖出示一圖案佈局，而第3B圖則出示第3A圖的圖案佈局之圖形表示方式。圖案佈局通常以多邊形資料表示，舉例來說，GDS-Ⅱ流格式或Open Artwork System Interchange Standard格式。當介於兩個圖案間之最小距離等於或小於臨界距離時，這兩個圖案將不被設置於相同之光罩上。臨界距離基本等於（微影機台之解析度極限）/ N，其中N為用於多重圖案化之光罩數量。舉例來說，介於圖案P1與圖案P2間之間隙S1等於或小於臨界距離，因此圖案P1及圖案P2應被分配至不同光罩。同樣地，介於圖案P2與圖案P4間之間隙S2、介於圖案P1與圖案P5間之間隙S3、介於圖案P1與圖案P6間之間隙S4以及介於圖案P5與圖案P6間之間隙S5皆等於或小於臨界，因此這些成對的圖案(pairs of the patterns)對不應分配至相同光罩。
當介於兩個圖案間之最小距離大於臨界距離時，這兩個圖案可被設置於相同之光罩或不同之光罩上。舉例來說，介於圖案P2與圖案P3間之間隙S6大於臨界距離，因此圖案P2及圖案P3可被設置於相同之光罩或不同之光罩上。同樣地，介於圖案P3與圖案P4間之間隙S7大於臨界距離，因此圖案P3及圖案P4可被設置於相同之光罩或不同之光罩上，而介於圖案P2與圖案P6間之間隙S8亦大於臨界距離，因此圖案P2及圖案P6亦可被設置於相同之光罩或不同之光罩上。如上所述，圖案P2及圖案P4未被分配至相同光罩上。
在其他實施例中，不僅搜索直接(immediately)相鄰圖案之距離，還搜索位於臨界距離內之任何圖案。於此案例中，位於給定圖案之臨界距離內之所有圖案，不應分配至相同光罩。舉例來說，於第3A圖中，若介於圖案P2與圖案P5間之最小距離等於或小於臨界距離，則圖案P5及圖案P1不會分配至與圖案P2相同之光罩。
於前述實施例中，決定光罩分配之條件為兩個圖案間之最小距離是否等於或小於臨界距離，或是大於臨界距離。在其他實施例中，決定光罩分配之條件為兩個圖案間之最小距離是否小於臨界距離，或是等於或大於臨界距離。
為了決定是否可在不違反間隙規則下將給定圖案佈局分配給N個光罩，圖案佈局中之每個多邊形（圖案）被轉換為節點（或頂點(vertices)）。再者，當兩個圖案間之最小距離等於或小於臨界距離時，這兩個圖案會透過連接線(link)（或邊緣(edge)）連接。第3B圖出示根據前述間隙規則之第3A圖的圖案佈局之圖形表示方式。於第3B圖中，節點NP1 、NP2 、…、NP6 對應第3A圖之圖案P1、P2、…、P6。如第3B圖所示，節點NP2 由連接線連接至節點NP1 及節點NP4 ，節點NP1 則由連接線連接至三個節點：節點NP2 、節點NP5 及節點NP6 。相反地，節點NP3 並未連接至其他節點。
第4圖以圖形表達方式呈現三色(N=3)案例之著色程序及著色問題。第4圖顯示關於連接線數(number of links)(級數)之可著色及不可著色案例。當級數為一（1）時，這代表給定節點TN（欲著色之目標節點）僅具有一個連接線，無論連接到目標節點TN之節點其顏色(C1、C2或C3)為何，目標節點都是可著色的。在級數為二(2)的案例中，代表給定節點TN僅有兩個連接線，無論連接到目標節點TN之節點其顏色為何，目標節點都是可著色的。換句話說，當給定節點之連接線數少於N，則給定節點都是可著色的。當然，當給定節點並未連接到其他節點（沒有連接線）時，級數為零且該節點都是可以以任何顏色著色。
相反地，當級數為三(3)時，這代表給定節點具有三個連接線，存在目標節點根據目標節點TN周圍之顏色而未著色的情況。於第4圖中，當圍繞目標節點TN之三個節點僅由兩種(或一種)顏色C1與C2著色時，目標節點TN可由顏色C3著色。然而，當圍繞目標節點TN之三個節點由三種顏色C1、C2及C3著色時，目標節點TN無法被著色。
如第4圖所示，當給定節點之級數小於N時，給定節點對著色不重要。在本實施例中，藉由辨識重要節點(significant node)並重複移除重要節點來簡化圖形以確定圖形是否可由N種顏色加以著色。
第5A至第5D圖所示係根據本揭露實施例之圖形簡化方法。於第5A至第5D圖中，顏色之數量(N)為三(3)個。因此，僅有一條或兩條連接線之節點為不重要節點(insignificant node)。舉例來說，於第5A圖中，箭頭指出之五個節點被辨識出來，這五個節點僅具有分別連結至兩個其他節點之兩條連接線(級數=2)。接著，將上述五個不重要節點自原始圖形中移除，一同移除的還有與上述五個不重要節點連接之連接線，如第5B圖所示。在移除上述五個不重要節點後，分析剩餘圖形以找出因為移除上述五個不重要節點而導致之新的不重要節點。如第5B圖所示，五個被箭頭所指出之新節點被辨識為新的不重要節點。接著，經辨識之五個新不重要節點與其連接線自圖形中被移除。
藉由重複辨識一個或多個不重要節點並將之移除，圖形變得如第5C圖所示般越來越小。此外，在第5C圖中，箭頭所指出之剩餘三個節點皆為不重要節點，因此是可移除的。當如第5D圖所示，原始圖形所包含之全部節點皆被移除時，即確定原始圖形可被三種(N=3)顏色加以著色。換句話說，對應原始圖形之圖案佈局可被分割為三組光罩圖案並用於多重圖案化製程。
當確定原始圖形可被三種(N=3)顏色著色時，節點會被三種顏色著色，每一種顏色對應一組光罩資料，用於多重光罩中的一個。
在一些實施例中，著色始於第5C圖所示之圖形，恰好處於移除所有節點之步驟之前。如第6A圖所示，剩餘之三個節點由三種顏色C1、C2及C3著色。接著，如第6B圖所示，決定連接至三個已著色節點之節點其顏色。當給定之未著色節點(non-colored node)ND1連接至已著色之兩個節點(例如：顏色C1及C2)，則給定節點ND1對顏色的選擇僅剩一種(例如：C3)。相似地，對連接至已著色之兩個節點(例如：顏色C1及顏色C3)之給定未著色節點ND2而言，給定節點ND2對顏色的選擇僅剩一種(例如：C2)。在一些實施例中，僅有一種顏色可選之節點會被率先著色。
當給定之未著色節點ND3連接至已著色之一個節點(例如：顏色C1)時，給定節點ND3會有兩種顏色選擇 (例如：顏色C2或C3)。在一些實施例中，節點ND3之顏色自顏色C2或顏色C3中自由選擇。在其他實施例中，會在考量顏色數量之平衡下為節點ND3選擇顏色。於第6B圖之案例中，在僅具有一種顏色選擇之節點ND1和ND2被著色之後，決定節點ND3之顏色。因為在為節點ND3著色時，顏色為顏色C1之節點有一個，顏色為顏色C2之節點有兩個，而顏色為顏色C3之節點則有兩個，因此節點ND3之顏色可為顏色C2或顏色C3。若在為節點ND3著色時，顏色為顏色C2之節點之數量少於顏色為顏色C3之節點之數量，則會以顏色C2為節點ND3著色。此外，在一些實施例中，儘可能以避免相同的顏色被分配至連接同一節點之兩個節點的方式為節點進行著色。
藉由如第6A圖及第6B圖所示之重複著色，原始圖形中之所有節點皆被N種顏色(N=3)著色，如第6C圖所示。
前述方法可進一步由第3A圖所示之圖案佈局來說明。第7A至第8D圖係根據本揭露實施例所示，將光罩圖案分配至多重光罩之方法。
第7A圖及第8A圖與第3A圖相同，圖示包括六(6)個圖案之原始圖案佈局。由於圖案間之最小距離與微影機台解析度極限，因而採用使用N個光罩之多重圖案化製程。於此假設使用三個(N=3)光罩將第7A圖所示原始圖案製成一目標層。
如第7B圖所示，第7A圖之原始圖案佈局被轉換為第7B圖所示之圖形表達方式，此圖形表達方式相同於第3B圖。接著，將圖形簡化程序應用於第7B圖之圖形。舉例來說，不具連接線之節點NP3 被率先移除。接下來，移除級數（連接線數）為一之節點NP4 。然後移除級數現在變為一之節點NP2 。剩餘之圖形包括節點NP1 、NP5 及NP6 ，三者因為具有兩個連接線(級數=2)故亦可被移除。因此，第7B圖所示之原始圖形可被三種顏色(N=3著色，這代表第7A圖所示之原始圖案佈局可被分割為用於三個不同光罩之三組資料。
隨後，為了將光罩圖案P1-P6分配至三個光罩，圖形被如第7C圖般著色。首先，分配節點NP1 、NP5 及NP6 之顏色，接著決定節點NP2 及節點NP4 之顏色。在一些實施例中，因為節點NP1 之顏色為顏色C3，故選擇顏色C2作為節點NP4 之顏色。相似地，因為顏色C1及顏色C2之數量為二，故選擇顏色C3作為節點NP4 之顏色。
基於第7C圖所示之著色結果，第8A圖所示之原始圖案佈局被分割為三個集群，如第8B、第8C及第8D圖所示。對應於由顏色C1著色之節點NP2 及NP5 之圖案P2及P5被共同編組至三個光罩中的一個；對應於由顏色C2著色之節點NP4 及NP6 之圖案P4及P6被共同編組至三個光罩中的一個；而對應於由顏色C3著色之節點NP1 及NP3 之圖案P1及P3亦被共同編組至三個光罩中的一個。基於光罩圖案之集群，輸出用於三組光罩之三組光罩資料。在一些實施例中，光罩資料組之資料格式與原始圖案佈局之資料格式相同。
前述實施例解釋了於簡化程序中所有節點皆為可移除之案例。在其他實施例中，簡化程序會導致未移除之節點。
第9A圖及第9B圖顯示在一些實施例中，於簡化程序中未能移除原始圖形中部分節點之案例。在對第9A圖所示之原始圖形執行如上所述之簡化程序後，剩餘圖形中尚有一些剩餘節點集群NG1。
在一些實施例中，決定剩餘節點集群NG1是否為已知可著色圖形(known colorable graph)。第9C圖出示已知可三種著色圖形之範例。
當確定剩餘節點集群NG1為已知可著色圖形，則整個原始圖形被決定為可著色的。
相反地，當剩餘節點集群NG1並非已知可著色圖形，則藉由使用已知演算法決定剩餘節點集群NG1是否可著色。因為簡化程序已使圖形尺寸縮小，因此對剩餘圖形是否可著色之決定可在實用時間量(practical amount time)內執行。接著，當剩餘節點集群NG1被決定為可著色，則整個原始圖形被決定為可著色的。
在一些實施例中，剩餘節點集群NG1被決定為不可著色(un-colorable)。第10A圖及第10B圖出示不可著色圖案之範例及對應之圖形表達方式，其中N=3。介於圖案P11與圖案P12、P13及P14間之最小距離等於或小於臨界距離；介於圖案P12與圖案P13間之距離以及介於圖案P12與圖案P14間之距離等於或小於臨界距離；且介於圖案P13及圖案P14間之距離亦等於或小於臨界距離。因此，節點NP11 、NP12 、NP13 及NP14 分別對應圖案P11、P12、P13及P14，且彼此間以連接線相互連接，如第10B圖所示。第10B圖所示之圖形不可被三種顏色著色。
當剩餘節點集群NG1被決定為不可著色時，電腦系統會輸出一個通知，內容為一或多個節點集群不可被著色。基於上述通知，佈局設計者可修改被辨識為不可著色之圖案。舉例來說，於第10A圖的範例中，可擴張圖案P14與圖案P13間之距離以使最小距離大於臨界距離。於此案例中，介於節點NP13 與NP14 間之連接線被移除，如此一來圖形變為可被三種顏色著色。
在本揭露一些實施例中，原始圖案佈局中之一或多個圖案藉由諸如製程之原因而被預分配(指定圖案)到一或多個特定光罩上。於此案例中，於圖形表達方式中，對應指定圖案之一或多個節點會被預著色(pre-colored)。
第10C至第10I圖顯示不同案例，在一些實施例中，原始圖形中之一些節點並未在簡化程序中被完全移除。
第10C圖顯示包括圖案A-M共14個圖案之圖案佈局，第10D圖則顯示第10C圖的圖案佈局之圖形表達方式。當介於相鄰圖案間之距離小於(或等於或小於)臨界距離時，對應這種緊密圖案之節點會以連接線相連接。
於第10A至第10I圖中，顏色數量(N)為三(3)，意即級數為3。因此，僅有一個或兩個連接線之節點為不重要節點。舉例來說，於第10E圖中，辨識出三個僅具有分別連接至兩個其他節點之兩個連接線(級數=2)的節點I、L及M。接著，將上述三個不重要節點自原始圖形中移除，一同移除的還有與上述三個不重要節點連接之連接線，如第10F圖所示。在移除上述三個不重要節點後，分析剩餘圖形以找出因為移除上述三個不重要節點而導致之新的不重要節點。如第10F圖所示，一個新的節點K被辨識為新的不重要節點。接著，被辨識出來的新不重要節點K自圖形中與連接線一同被移除，如第10G圖所示。
在移除不重要節點K後，分析剩餘圖形以找出因為移除不重要節點K而導致之新的不重要節點。如第10G圖所示，兩個新節點H及G被辨識為新的不重要節點。接下來，被辨識出來的新不重要節點自圖形中與連接線一同被移除，如第10H圖所示。
在移除上述兩個不重要節點後，分析剩餘圖形以找出因為移除兩個不重要節點而導致之新的不重要節點。如第10H圖所示，一個新節點J被辨識為新的不重要節點。接著，被辨識出來的新不重要節點J自圖形中與連接線一同被移除，如第10I圖所示。如第10I圖所示，剩餘圖形包括已知可著色圖形NG2。因而決定第10D圖所示之整個原始圖形為可著色的。因此，第10C圖所示之佈局圖案可被分割為三個光罩。
如第11圖所示，當一或多個節點被預著色時，即使有其他方式可將圖形以N種顏色著色，亦可能使圖形變得無法以N種顏色著色。
第12A至第12C圖顯示包括有一或多個預著色節點之圖形之案例其簡化程序。如第12A圖所示，兩個節點由顏色C1及顏色C3預著色。這表示對應預著色節點之圖案被預分配至兩個不同光罩。
類似於第5A至第5D圖，藉由移除不重要節點(級數＜3，其中N=3)，對第12A圖所示之原始圖形執行簡化程序。第12B圖顯示經第一簡化程序後之結果。當重複移除不重要節點後形成之剩餘圖形如第12C圖所示，僅包括預著色節點時，具有預著色節點之原始圖形被決定為可著色的。
一旦確定圖形為可著色，便會執行如第6A至第6C圖般之節點著色操作以著色所有節點。接著，基於已著色節點，原始圖案佈局被分割為三組光罩資料以用於三個光罩。此外，當剩餘圖形包括除了預著色節點外之一或多個節點時，考慮預著色節點之顏色以決定剩餘節點是否可由不同顏色著色。當確定剩餘節點可被著色時，整個原始圖形被決定為可著色的。若確定剩餘節點不可著色，則整個原始圖形被決定為不可著色的，並據此輸出其通知。
第12D至第12H圖出示在一些實施例中，原始圖形中有一些節點被預著色之另一種案例。
第12D圖顯示包括圖案A-Q共17個圖案之圖案佈局，第12E圖則顯示第12D圖中之圖案佈局的圖形表達方式。當介於相鄰圖案間之距離小於(或等於或小於)臨界距離，對應這種緊密圖案之節點以連接線相連接。
於第12D至第12H圖中，顏色之數量(N)為三(3)，意即級數為3。如第12D圖及第12E圖所示，圖案/節點A-F以三種不同顏色C1、C2及C3預著色。預著色節點並不會在圖形簡化程序中被移除。
與前述實施例相似，於第12F圖中，五個僅分別具有與兩個其他節點連接之兩個連接線或沒有連接線之節點H、I、J、L及P被辨識出來。接著，將上述五個不重要節點自原始圖形中移除，一同移除的還有與上述五個不重要節點連接之連接線，如第12G圖所示。在移除上述五個不重要節點後，分析剩餘圖形以找出因為移除上述五個不重要節點而導致之新的不重要節點。如第12G圖所示，一個新節點G被辨識為新的不重要節點。接著，被辨識之新不重要節點G與其連接線一同自圖形中移除，如第12H圖所示。如第12H圖所示，剩餘圖形包括一已知可著色圖形NG3及預著色節點。因而決定第12E圖所示之整個原始圖形為可著色的。因此，第12D圖所示之佈局圖案可被分割為三個光罩。
第12I至第12L圖顯示在一些實施例中，原始圖形中有一些節點被預著色之另一種案例。
第12I圖顯示包括圖案A-Q共17個圖案之圖案佈局，第12J圖則顯示第12I圖中圖案佈局之圖形表達方式。當介於相鄰圖案間之距離小於(或等於或小於)臨界距離時，對應這種緊密圖案之節點以一連接線相連接。不同於第12D圖及第12E圖，節點B與H間以及節點F與I間存在連接線，因為介於節點B與H間以及節點F與I間之距離小於(或等於或小於)臨界距離。
於第12I至第12L圖中，顏色之數量(N)為三(3)，意即級數為3。如第12I圖及第12J圖所示，圖案/節點A-F以三種不同顏色C1、C2及C3預著色。預著色節點並不會在圖形簡化程序中被移除。
與前述實施例相似，於第12K圖中，三個僅分別具有與兩個其他節點連接之兩個連接線(級數=2)或沒有連接線之節點J、L及P被辨識出來。接著，將上述三個不重要節點自原始圖形中移除，一同移除的還有與上述三個不重要節點連接之連接線，如第12L圖所示。然而，於此案例中，沒有不重要節點可自第12L圖中被移除，且剩餘圖形並非由已知可著色圖形組成。於此案例中，必須透過使用其他方法/程序檢查剩餘圖形是否可著色。於第12L圖之案例中，剩餘圖形可被三種顏色著色。若剩餘圖形藉由附加程序被決定為不可著色，則原始佈局圖案不可被分割為三個光罩。於此等案例中，原始佈局圖案需要進行設計修改，或是將四個或更多光罩用於此原始圖案佈局。
第13圖所示係根據本揭露實施例之流程圖，用以說明在半導體製程中，用於多重圖案化製程之光罩的製造方法。
於操作S110中，藉由一或多個光罩設計機台設計原始圖案佈局。於操作S120中，光罩資料分析設備獲取原始圖案佈局。在一些實施例中，光罩資料分析設備為光罩設計機台之一部分。於操作S130中，透過光罩資料分析設備將所獲取之原始圖案佈局轉換為以複數節點與複數連接線呈現的圖形表達方式，。於操作S140中，由光罩資料分析設備決定此圖形是否可被N種顏色著色，其中N為在多重圖案化製程中所用之光罩數量。若確定此圖形可被N種顏色著色，則透過光罩資料分析設備將此圖形以N種顏色著色。於操作S140中，若確定此圖形無法被N種顏色著色，則光罩資料分析設備會要求(require)圖案設計者來修改圖案佈局。
於操作S160中，藉由光罩資料分析設備根據顏色將已著色圖形轉換回具有光罩分配之圖案佈局。於操作S170中，由光罩設計機台或光罩資料分析設備輸出用於N個光罩之N組光罩資料。於操作S180中，基於所輸出之資料製造光罩。
第14圖所示係根據本揭露實施例之流程圖，用以說明圖形簡化程序。
於操作S210中，光罩資料分析設備尋找具有少於N條連接線(級數少於N)之節點。接著，於操作S220中，光罩資料分析設備會移除所找到的節點。重複進行操作S210及S220。於操作S230中，由光罩資料分析設備決定是否所有節點皆被移除。若確定所有節點已被移除，則決定圖形為可著色的。若存在剩餘節點，則於操作S240中決定剩餘節點(圖形)是否為可著色的。若確定剩餘節點可著色，則整個原始圖形被決定為可著色的。
當原始圖形包括一個或多個預著色節點時，於操作S230中決定除了預著色節點外之所有節點是否可被移除。
第15A圖及第15B圖所示係根據本揭露實施例之光罩資料分析設備。第15A圖為用於執行上述光罩佈局驗證程序之電腦系統之示意圖。前述實施例可利用於電腦硬體或其上所執行的電腦程式來實現。於第15A圖中，電腦系統900配備有電腦901，電腦901包括一唯讀記憶光碟機(optical disk read only memory)（例如：CD-ROM或DVD-ROM）905、一磁碟機906、一鍵盤902、一滑鼠903及一顯示器904。
第15B圖係電腦系統900內部配置之示意圖。在第15B圖中，除了光碟機905及磁碟機906外，電腦901還配備一或多個處理器911，例如一微處理單元(MPU)；一ROM 912，其儲存有如啟動程序之程式；一隨機存取記憶體(RAM)913，連接至MPU 911且可臨時儲存應用程式之命令，並提供暫時性之儲存空間；一硬碟914，用以儲存應用程式、系統程式及資料；以及一匯流排915，用以連接MPU911、ROM912及類似物件。須注意電腦901可包括一網路卡(未顯示)以提供區域網路(LAN)連線。
用於使電腦系統900執行前述實施例中光罩資料分析設備之功能的程式可被儲存於一光碟921或一磁碟922中，在插入光碟機905或磁碟機906後傳送至硬碟914。或者，此程式可經由一網路(未顯示)傳送至電腦901並儲存於硬碟914。在執行時，此程式會被加載至RAM 913中。此程式可從光碟921或磁碟922加載，或是直接從網絡加載。
程式並不一定必須包括，例如一操作系統（OS）或一第三方程式，以使電腦901執行前述實施例中的光罩資料分析設備之功能。此程式可以僅包括命令部分以在受控模式下調用適當之功能（模組）並獲得期望之結果。
在此程式中，由此程式實現之功能不包括在一些實施例中可僅由硬體實現之功能。舉例來說，在一些實施例中，在一獲取資訊之獲取單元或一輸出資訊之輸出單元中可僅由硬體(例如一網路接口)實現之功能，並不被包括在由上述程式實現之功能。此外，執行程式之電腦可為單一電腦或複數電腦。
此外，在一些實施例中，用以實現光罩圖案驗證設備功能之程式，其整體或部分是為另一個用於光罩製程之程式之一部分。除此之外，在一些實施例中，用以實現光罩圖案驗證設備功能之程式其整體或部分是由ROM所實現，該ROM之組成，舉例來說，以半導體裝置為之。
如上所述，直接驗證光罩圖案佈局是否可分割為用於多重圖案化製程的N個光罩且分配光罩圖案至N個光罩之實用方法(practical method)是不存在的。即使將光罩佈局轉換為具有複數節點及複數連接線之圖形表達方式，儘管是可能達成的，但是解決包含大量節點（對應於圖案）之圖形的N種顏色問題所需之處理時間非常長，故而並不實用。相反地，於本揭露中，藉由使用圖形簡化程序，可簡單地決定圖形是否可著色，因此亦可以簡單地將光罩圖案分配至不同的N個光罩。此外，即使存在剩餘圖形，由於剩餘圖形之尺寸足夠小，使得可著色驗證程序可在實用處理時間(practical processing time)內執行。
應理解的是，並非所有優點都必須在本文中討論，所有實施例或範例並未要求特定優點，且其他實施例或範例亦可能提供不同優點。
根據本揭露實施例，提供一種用於半導體製程之光罩的製造方法。此方法包括：獲取有複數圖案排列其中之光罩圖案佈局；將上述圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；當決定節點可被N種顏色著色後，以N種顏色為節點著色；基於被N種顏色著色之節點將複數圖案分類為N個集群；將N個集群分配至N個光罩；以及為N個光罩輸出N組資料。
在一個或多個上述或下列實施例中，於上述轉換的操作中，當介於兩個圖案間之最小距離等於或小於臨界距離時，用來代表兩個圖案之節點會由連接線連接，而當介於兩個圖案間之最小距離大於臨界距離時，用來代表兩個圖案之節點並不會由連接線連接。在一個或多個上述或下列實施例中，於上述決定的操作中，圖形之簡化係藉由自圖形中重複移除連接線少於N之節點來進行，且當所有節點皆被移除時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，當節點未被全部移除時，則決定剩餘圖形是否為已知可N種著色圖案，當決定剩餘圖形為已知可N種著色圖案時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，當節點未全部被移除時，則決定剩餘圖形是否可被N種顏色著色，當決定剩餘圖形可被N種顏色著色時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，複數圖案包括一或多個指定圖案，在上述決定的操作中，圖形之簡化係藉由自圖形中重複移除連接線少於N之節點，但對應一或多個指定圖案之一或多個節點並不會被移除，且當除了對應一或多個指定圖案之一或多個節點以外之所有節點皆被移除時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，於N組資料中之各組中，任意相鄰之兩個圖案間之距離大於臨界距離。在一個或多個上述或下列實施例中，於N組資料中之各組中，任意相鄰之兩個圖案間之最小距離為臨界距離之N倍。在一個或多個上述或下列實施例中，利用N組光罩資料製造N個光罩。
根據本揭露實施例，提供一種半導體裝置製造方法。此方法包括：獲取有複數圖案排列其中之光罩圖案佈局；將複數圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；當決定節點可被N種顏色著色後，以N種顏色為節點著色；基於被N種顏色著色之節點將複數圖案分類為N個集群；將N個集群分配至N個光罩；為N個光罩輸出N組資料；利用N組資料製造N個光罩；在一半導體基板上形成一薄層；以及利用N個光罩圖案化薄層，從而將對應光罩圖案佈局之複數圖案形成於薄層。
根據本揭露實施例，提供一種光罩資料分析設備。此設備包括：一處理器及用於儲存程式之一非暫態記憶體。當上述程式由處理器執行時，會使處理器實施下列操作：獲取有複數圖案排列其中之光罩圖案佈局；將複數圖案轉換為具有複數節點及複數連接線之圖形；決定節點是否能在被N種顏色著色的同時，亦不會使得由連接線連接之鄰近節點被相同顏色著色，其中N為等於或大於3之整數；以及當確定節點可被N種顏色著色後，輸出訊號指出光罩佈局圖案可被分為N個光罩。在一個或多個上述或下列實施例中，當確定節點可被N種顏色著色後，由處理器執行之程式會更進一步使處理器實施下列操作：以N種顏色為節點著色；基於被N種顏色著色之節點將複數圖案分類為N個集群；將N個集群分配至N個光罩；以及為N個光罩輸出N組資料。在一個或多個上述或下列實施例中，於上述轉換的操作中，當介於兩個圖案間之最小距離等於或小於臨界距離時，用來代表兩個圖案之節點會由連接線連接，而當介於兩個圖案間之最小距離大於臨界距離時，用來代表兩個圖案之節點並不會由連接線連接。在一個或多個上述或下列實施例中，於上述決定的操作中，圖形之簡化係藉由自圖形中重複移除連接線少於N之節點，當所有節點皆被移除時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，當節點未被全部移除時，則決定剩餘圖形是否為已知可N種著色圖案，當決定剩餘圖案為已知可N種著色圖案時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，當節點未被全部移除時，則決定剩餘圖形是否可被N種顏色著色，當決定剩餘圖形可被N種顏色著色時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，上述複數圖案包括一個或多個指定圖案。於上述決定的操作中，圖形之簡化係藉由自圖形中重複移除連接線少於N之節點，但對應一個或多個指定圖案之一個或多個節點並不會被移除，當除了對應一個或多個指定圖案之一個或多個節點以外之所有節點皆被移除時，即確定節點可被N種顏色著色。在一個或多個上述或下列實施例中，於N組資料中之各組中，任意相鄰之兩個圖案間之距離大於臨界距離。在一個或多個上述或下列實施例中，於N組資料中之各組中，任意相鄰之兩個圖案間之最小距離為臨界距離之N倍。在一個或多個上述或下列實施例中，光罩圖案佈局及N個資料之格式為圖形資料庫系統Ⅱ流格式(GDS-Ⅱstream format)或開放式原圖系統交換標準格式(Open Artwork System Interchange Standard format)。
前述內文概述多項實施例或範例之特徵，如此可使於本技術領域中具有通常知識者更佳地瞭解本揭露。本技術領域中具有通常知識者應當理解他們可輕易地以本揭露為基礎設計或修改其他製程及結構，以完成相同之目的及/或達到與本文介紹之實施例或範例相同之優點。本技術領域中具有通常知識者亦需理解，這些等效結構並未脫離本揭露之精神及範圍，且在不脫離本揭露之精神及範圍之情況下，可對本揭露進行各種改變、置換以及變更。
10‧‧‧線段與間隔圖案
PI‧‧‧間距
LPI‧‧‧解析度極限
20‧‧‧半導體基板
22‧‧‧目標層
24‧‧‧光阻圖案
26‧‧‧光阻圖案
28‧‧‧光阻圖案
P1-P6‧‧‧圖案
S1-S8‧‧‧間距
NP1-NP6‧‧‧節點
TN‧‧‧目標節點
C1-C3‧‧‧顏色
ND1-ND3‧‧‧未著色節點
NG1‧‧‧剩餘節點集群
P11-P14‧‧‧圖案
NP11-NP14‧‧‧節點
A-M‧‧‧圖案
NG2‧‧‧已知可顏色化圖形
A-Q‧‧‧圖案
NG3‧‧‧已知可顏色化圖形
S110-S180‧‧‧操作
S210-S240‧‧‧操作
900‧‧‧電腦系統
901‧‧‧電腦
902‧‧‧鍵盤
903‧‧‧滑鼠
904‧‧‧顯示器
905‧‧‧唯讀記憶光碟機
906‧‧‧磁碟機
911‧‧‧微處理單元
912‧‧‧唯讀記憶體
913‧‧‧隨機存取記憶體
914‧‧‧硬碟
915‧‧‧匯流排
921‧‧‧光碟
922‧‧‧磁碟
本揭露從後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製，並僅用於說明之目的。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。 第1A圖顯示一設計圖案佈局。 第1B圖顯示用於多重光罩之圖案佈局。 第1C圖顯示用於多重光罩之圖案佈局。 第1D圖顯示用於多重光罩之圖案佈局。 第2A圖所示之截面圖用於說明一多重圖案化操作。 第2B圖所示之截面圖用於說明一多重圖案化操作。 第2C圖所示之截面圖用於說明一多重圖案化操作。 第2D圖所示之截面圖用於說明一多重圖案化操作。 第2E圖所示之截面圖用於說明一多重圖案化操作。 第2F圖所示之截面圖用於說明一多重圖案化操作。 第2G圖所示之截面圖用於說明一多重圖案化操作。 第3A圖出示一圖案佈局。 第3B圖出示第3A圖之圖案佈局的圖形表達方式。 第4圖所示為以圖形表達方式呈現三色(N=3)案例之著色程序及著色問題。 第5A圖所示係根據本揭露實施例之圖形簡化方法。 第5B圖所示係根據本揭露實施例之圖形簡化方法。 第5C圖所示係根據本揭露實施例之圖形簡化方法。 第5D圖所示係根據本揭露實施例之圖形簡化方法。 第6A圖所示係根據本揭露實施例之圖形著色方法。 第6B圖所示係根據本揭露實施例之圖形著色方法。 第6C圖所示係根據本揭露實施例之圖形著色方法。 第7A圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第7B圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第7C圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第8A圖所示係根據本揭露之實施例，將光罩圖案分配至多重光之方法。 第8B圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第8C圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第8D圖所示係根據本揭露之實施例，將光罩圖案分配至多重光罩之方法。 第9A圖顯示導致不可移除節點之圖形簡化程序。 第9B圖顯示導致不可移除節點之圖形簡化程序。 第9C圖顯示可顏色化圖形之複數範例。 第10A圖出示一圖案佈局。 第10B圖出示第10A圖圖案佈局之圖形表達方式。 第10C圖所示係根據本揭露實施例之圖形簡化方法。 第10D圖所示係根據本揭露實施例之圖形簡化方法。 第10E圖所示係根據本揭露實施例之圖形簡化方法。 第10F圖所示係根據本揭露實施例之圖形簡化方法。 第10G圖所示係根據本揭露實施例之圖形簡化方法。 第10H圖所示係根據本揭露實施例之圖形簡化方法。 第10I圖所示係根據本揭露實施例之圖形簡化方法。 第11圖顯示一個或多個節點被預著色之案例的著色問題。 第12A圖所示係根據本揭露另一實施例之圖形簡化方法。 第12B圖所示係根據本揭露另一實施例之圖形簡化方法。 第12C圖所示係根據本揭露另一實施例之圖形簡化方法。 第12D圖所示係根據本揭露實施例之圖形簡化方法。 第12E圖所示係根據本揭露實施例之圖形簡化方法。 第12F圖所示係根據本揭露實施例之圖形簡化方法。 第12G圖所示係根據本揭露實施例之圖形簡化方法。 第12H圖所示係根據本揭露實施例之圖形簡化方法。 第12I圖所示係根據本揭露實施例之圖形簡化方法。 第12J圖所示係根據本揭露實施例之圖形簡化方法。 第12K圖所示係根據本揭露實施例之圖形簡化方法。 第12L圖所示係根據本揭露實施例之圖形簡化方法。 第13圖所示係根據本揭露實施例之流程圖，用以說明在半導體製程中，用於多重圖案化製程之光罩其製造方法。 第14圖所示係根據本揭露實施例之流程圖，用以說明圖形簡化程序。 第15A圖所示係根據本揭露實施例之光罩資料分析設備。 第15B圖所示係根據本揭露實施例之光罩資料分析設備。

Claims (1)

  1. 一種製造用於半導體製程之光罩的方法，包括： 獲取一光罩圖案佈局，上述光罩圖案佈局中排列有複數圖案； 將上述圖案轉換為具有複數節點及複數連接線之一圖形； 決定上述節點是否能在被N種顏色著色的同時，亦不會使得由一連接線連接之鄰近節點被一相同顏色著色，其中N為等於或大於3之一整數； 當決定上述節點可被上述N種顏色著色後，以上述N種顏色為上述節點著色； 基於被上述N種顏色著色之上述節點，將上述圖案分類為N個集群； 將上述N個集群分配至N個光罩；以及 為上述N個光罩輸出N組資料。
TW107137860A 2017-11-14 2018-10-26 製造用於半導體製程之光罩的方法 TW201918793A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586053P 2017-11-14 2017-11-14
US62/586,053 2017-11-14
US15/966,962 2018-04-30
US15/966,962 US11079685B2 (en) 2017-11-14 2018-04-30 Method of manufacturing photo masks

Publications (1)

Publication Number Publication Date
TW201918793A true TW201918793A (zh) 2019-05-16

Family

ID=66432128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137860A TW201918793A (zh) 2017-11-14 2018-10-26 製造用於半導體製程之光罩的方法

Country Status (3)

Country Link
US (3) US11079685B2 (zh)
CN (1) CN109783838A (zh)
TW (1) TW201918793A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079685B2 (en) * 2017-11-14 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing photo masks

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484607B1 (en) * 2012-03-06 2013-07-09 International Business Machines Corporation Decomposing layout for triple patterning lithography
US8601411B2 (en) * 2012-03-29 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-colored methodology of multiple patterning
US9165104B1 (en) * 2012-12-21 2015-10-20 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning color-seeding violations
US8910095B2 (en) * 2013-02-19 2014-12-09 Mentor Graphics Corporation Layout decomposition for triple patterning lithography
US9679095B1 (en) * 2013-02-19 2017-06-13 Mentor Graphics, A Siemens Business Layout decomposition for multiple patterning lithography
US10354886B2 (en) * 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US9122838B2 (en) * 2013-06-14 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition
US8875065B1 (en) * 2013-06-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition validation
US9176373B2 (en) * 2013-07-31 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for decomposition of a single photoresist mask pattern into 3 photoresist mask patterns
WO2015023856A1 (en) * 2013-08-15 2015-02-19 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
US10013520B2 (en) * 2013-10-03 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining if layout design is N-colorable
US9747407B2 (en) * 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
US9158885B1 (en) * 2014-05-15 2015-10-13 GlobalFoundries, Inc. Reducing color conflicts in triple patterning lithography
US9514266B2 (en) * 2014-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of determining colorability of a layout
US9652581B2 (en) * 2015-03-30 2017-05-16 Mentor Graphics Corporation Directed self-assembly-aware layout decomposition for multiple patterning
KR102338365B1 (ko) * 2015-04-24 2021-12-09 삼성전자주식회사 레이아웃 분리 방법 및 레이아웃 분리 시스템
US10395001B2 (en) * 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10078718B2 (en) * 2015-12-30 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning method for semiconductor devices
US10204205B2 (en) * 2016-01-07 2019-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining colorability of a semiconductor device and system for implementing the same
US10430544B2 (en) * 2016-09-02 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning graph reduction and checking flow method
US10223496B2 (en) * 2016-11-21 2019-03-05 International Business Machines Corporation Triple and quad coloring shape layouts
US10274829B2 (en) * 2016-12-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning decomposition and manufacturing methods for IC
US11079685B2 (en) * 2017-11-14 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing photo masks

Also Published As

Publication number Publication date
US20190146333A1 (en) 2019-05-16
US20210356872A1 (en) 2021-11-18
CN109783838A (zh) 2019-05-21
US11592751B2 (en) 2023-02-28
US20230205093A1 (en) 2023-06-29
US11079685B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US7934177B2 (en) Method and system for a pattern layout split
US9158885B1 (en) Reducing color conflicts in triple patterning lithography
US6560766B2 (en) Method and apparatus for analyzing a layout using an instance-based representation
US20150234974A1 (en) Multiple patterning design with reduced complexity
TWI587164B (zh) 積體電路元件之多重圖案化方法
TWI597616B (zh) 驗證多重樣式化技術的設計方法、驗證系統以及非暫時性電腦可讀取媒體
US9026971B1 (en) Multi-patterning conflict free integrated circuit design
US10274829B2 (en) Multiple patterning decomposition and manufacturing methods for IC
US20230367942A1 (en) Method for coloring circuit layout and system for performing the same
US20230205093A1 (en) Method of manufacturing photo masks
US10770304B2 (en) Hybrid double patterning method for semiconductor manufacture
TWI536093B (zh) 產生方法，儲存媒體及資訊處理裝置
CN114638189A (zh) 一种解决掩模版着色边界冲突的方法、装置和计算机设备
CN115145111A (zh) 图形设计方法及系统、掩膜版组合、设备及存储介质
JP5665915B2 (ja) マスクデータ作成方法
JP2005276852A (ja) 微細ホールパターンの形成方法