CN109783838A - 制造用于半导体制程的光罩的方法 - Google Patents

制造用于半导体制程的光罩的方法 Download PDF

Info

Publication number
CN109783838A
CN109783838A CN201811288089.0A CN201811288089A CN109783838A CN 109783838 A CN109783838 A CN 109783838A CN 201811288089 A CN201811288089 A CN 201811288089A CN 109783838 A CN109783838 A CN 109783838A
Authority
CN
China
Prior art keywords
node
pattern
color
light shield
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811288089.0A
Other languages
English (en)
Inventor
谢艮轩
苏伟硕
刘如淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109783838A publication Critical patent/CN109783838A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

在一种制造用于半导体制程的光罩的方法中，获取当中排列有多个图案的光罩图案布局，并且这些图案会被转换为具有多个节点及多个连接线的图形。在N为等于或大于3的整数的情况下，决定多个节点是否能被N种颜色着色，且同时不会使由一连接线连接的邻近多个节点被相同颜色着色。当确定多个节点可被N种颜色着色后，以N种颜色为多个节点上色。基于被N种颜色着色的节点，将多个图案分类为N个集群并分配至N个光罩，为N个光罩输出N组数据。

Description

制造用于半导体制程的光罩的方法
技术领域
本公开涉及制造用于半导体制程的光罩的方法以及使用光罩进行图案化的方法。
背景技术
当半导体装置特征尺寸业已降至低于用于微影(光刻)制程的光线的波长时，在将标线图案(reticle pattern)转移至晶圆光刻胶的过程中，于形成在标线上的特征图案边缘处，光的绕射会导致分辨率有所损失。虽然可图案化的最小分辨率(例如：图案间距)受限于一光学微影机台(例如：光学扫描器/步进机)，半导体装置设计法则仍要求更小或更细微的图案分辨率。
发明内容
根据本公开实施例，提供一种用于半导体制程的光罩的制造方法。此方法包括：获取有多个图案排列其中的光罩图案布局；将上述图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；当决定节点可被N种颜色着色后，以N种颜色为节点着色；基于被N种颜色着色的节点将多个图案分类为N个集群；将N个集群分配至N个光罩；以及为N个光罩输出N组数据。
根据本公开实施例，提供一种半导体装置制造方法。此方法包括：获取有多个图案排列其中的光罩图案布局；将多个图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；当决定节点可被N种颜色着色后，以N种颜色为节点着色；基于被N种颜色着色的节点将多个图案分类为N个集群；将N个集群分配至N个光罩；为N个光罩输出N组数据；利用N组数据制造N个光罩；在一半导体基板上形成一薄层(layer)；以及利用N个光罩图案化薄层，从而将对应光罩图案布局的多个图案形成于薄层。
根据本公开实施例，提供一种光罩数据分析设备。此设备包括：一处理器及用于存储程序的一非暂态存储器。当上述程序由处理器执行时，会使处理器实施下列操作：获取有多个图案排列其中的光罩图案布局；将多个图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；以及当确定节点可被N种颜色着色后，输出信号指出光罩布局图案可被分为N个光罩。
附图说明
本公开从后续实施方式及附图可更佳理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制，并仅用于说明的目的。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。
图1A显示一设计图案布局。
图1B显示用于多重光罩的图案布局。
图1C显示用于多重光罩的图案布局。
图1D显示用于多重光罩的图案布局。
图2A所示的截面图用于说明一多重图案化操作。
图2B所示的截面图用于说明一多重图案化操作。
图2C所示的截面图用于说明一多重图案化操作。
图2D所示的截面图用于说明一多重图案化操作。
图2E所示的截面图用于说明一多重图案化操作。
图2F所示的截面图用于说明一多重图案化操作。
图2G所示的截面图用于说明一多重图案化操作。
图3A出示一图案布局。
图3B出示图3A的图案布局的图形表达方式。
图4所示为以图形表达方式呈现三色(N＝3)案例的着色程序及着色问题。
图5A所示是根据本公开实施例的图形简化方法。
图5B所示是根据本公开实施例的图形简化方法。
图5C所示是根据本公开实施例的图形简化方法。
图5D所示是根据本公开实施例的图形简化方法。
图6A所示是根据本公开实施例的图形着色方法。
图6B所示是根据本公开实施例的图形着色方法。
图6C所示是根据本公开实施例的图形着色方法。
图7A所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图7B所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图7C所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图8A所示是根据本公开的实施例，将光罩图案分配至多重光的方法。
图8B所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图8C所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图8D所示是根据本公开的实施例，将光罩图案分配至多重光罩的方法。
图9A显示导致不可移除节点的图形简化程序。
图9B显示导致不可移除节点的图形简化程序。
图9C显示可颜色化图形的多个范例。
图10A出示一图案布局。
图10B出示图10A案布局的图形表达方式。
图10C所示是根据本公开实施例的图形简化方法。
图10D所示是根据本公开实施例的图形简化方法。
图10E所示是根据本公开实施例的图形简化方法。
图10F所示是根据本公开实施例的图形简化方法。
图10G所示是根据本公开实施例的图形简化方法。
图10H所示是根据本公开实施例的图形简化方法。
图10I所示是根据本公开实施例的图形简化方法。
图11显示一个或多个节点被预着色的案例的着色问题。
图12A所示是根据本公开另一实施例的图形简化方法。
图12B所示是根据本公开另一实施例的图形简化方法。
图12C所示是根据本公开另一实施例的图形简化方法。
图12D所示是根据本公开实施例的图形简化方法。
图12E所示是根据本公开实施例的图形简化方法。
图12F所示是根据本公开实施例的图形简化方法。
图12G所示是根据本公开实施例的图形简化方法。
图12H所示是根据本公开实施例的图形简化方法。
图12I所示是根据本公开实施例的图形简化方法。
图12J所示是根据本公开实施例的图形简化方法。
图12K所示是根据本公开实施例的图形简化方法。
图12L所示是根据本公开实施例的图形简化方法。
图13所示是根据本公开实施例的流程图，用以说明在半导体制程中，用于多重图案化制程的光罩其制造方法。
图14所示是根据本公开实施例的流程图，用以说明图形简化程序。
图15A所示是根据本公开实施例的光罩数据分析设备。
图15B所示是根据本公开实施例的光罩数据分析设备。
10～线段与间隔图案
PI～间距
LPI～分辨率极限
20～半导体基板
22～目标层
24～光刻胶图案
26～光刻胶图案
28～光刻胶图案
P1-P6～图案
S1-S8～间距
NP1-NP6～节点
TN～目标节点
C1-C3～颜色
ND1-ND3～未着色节点
NG1～剩余节点集群
P11-P14～图案
NP11-NP14～节点
A-M～图案
NG2～已知可颜色化图形
A-Q～图案
NG3～已知可颜色化图形
S110-S180～操作
S210-S240～操作
900～电脑系统
901～电脑
902～键盘
903～鼠标
904～显示器
905～只读存储光盘机
906～磁盘机
911～微处理单元
912～只读存储器
913～随机存取存储器
914～硬盘
915～总线(汇流排)
921～光盘
922～磁盘
具体实施方式
应了解的是，以下的公开提供许多不同实施例或范例，用以实施本发明的不同特征。本公开的各零件及排列方式，其特定实施例或范例叙述于下以简化说明。理所当然的，这些范例并非用以限制本发明。举例来说，元件的尺寸并不受限于已公开的范围或数值，而是取决于制程条件及/或欲获得的装置特性。此外，若叙述中有着第一特征形成于第二特征之上或上方，其可能包含第一特征与第二特征以直接接触形成的实施例，亦可能包含有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征间并非直接接触的实施例。为使说明简化与清晰易懂，各种特征可能会任意以不同尺规描绘。
进一步来说，本公开可能会使用空间相对术语，例如“在…下方”、“下方”、“低于”、“在……上方”、“高于”及类似词汇，以便于叙述图示中一个元件或特征与其他元件或特征间的关系。除了图示所描绘的方位外，空间相对术语亦欲涵盖使用中或操作中的装置其不同方位。装置可能会被转向不同方位(旋转90度或其他方位)，而此处所使用的空间相对术语则可相应地进行解读。此外，术语“由……制成(made of)”可表示“由……构成(comprising)”或“构成(consisting of)”其中之一。在本公开中，短语“A、B及C之一(oneof A,B and C)”表示“A、B及/或C(A,B and/or C)”(A,B,C,A and B,A and C,B and C,orA,B and C)，且并非表示来自A的一元件、来自B的一元件及来自C的一元件，除非另有叙述。
本公开的实施例提供一种用于半导体装置制程的光罩的制造方法、一种半导体装置的制造方法以及一种为光罩进行校验图案布局与产生光罩数据的设备。
多重图案化操作(multiple patterning operation)是用于制造低于微影机台分辨率极限的细微图案的方法之一。图1A至图1D及图2A至图2G是根据本公开实施例所示的多重图案化操作。
图1A显示一设计图案布局，此布局包括以间距PI排列的线段与间隔图案10，其中间距PI小于微影机台的分辨率极限LPI。分辨率极限不仅仅受微影机台影响，亦可能受光刻胶制程、蚀刻制程及/或一或多个其他图案化制程影响。于图1A至图1D的案例中，线段与间隔图案10是用于在目标层中制造沟槽的间隙。
举例来说，当欲制造的图案的间距约为分辨率极限的三分之一(即LPI/3)时，图1A所示的设计图案会被分割为三个集群(group)，如图1B至图1D所示，使得在各个图案集群中，图案间距便会等于或大于分辨率极限LPI。
图2A至图2G所示的截面图用于说明多重(三重)图案化操作。须理解的是，在连续制程中，一个或多个附加操作可被提供于图2A至图2G所示步骤之前、中、后，且后续描述的一些操作在附加实施例的方法中可以被取代或消除。操作/制程的顺序可互相交换。
如图2A所示，欲图案化的目标层22形成于半导体基板20上。举例来说，半导体基板20可为硅晶圆。目标层22为绝缘层及/或导电层并可为单层或多层。一或多个附加层及/或一或多个装置被设置在基板20与目标层22之间。
如图2B所示，第一微影操作的执行是使用对应图1B所示图案的第一光罩，从而形成光刻胶图案24。图案间距等于或大于分辨率极限。接着如图2C所示，利用光刻胶层24作为蚀刻遮罩以蚀刻目标层22。举例来说，蚀刻为等离子体干式蚀刻。再者，如图2D所示，第二微影操作的执行是使用对应图1C所示图案的第二光罩，从而形成光刻胶图案26。接下来，如图2E所示，利用光刻胶层26作为蚀刻遮罩以蚀刻目标层22。随后，如图2F所示，第三微影操作的执行是使用对应图1D所示图案的第三光罩，从而形成光刻胶图案28，并在此之后，如图2G所示，利用光刻胶层28作为蚀刻遮罩以蚀刻目标层22。如此一来，具有小于分辨率极限的间距的经蚀刻图案(例如：沟槽)得以形成。
于前述案例中，图案被分割为三(3)个集群并使用三个光罩。分割数(即光罩数量)并不限于三，可为二(2)或四(4)或更多。
如图1A所示的简单线段与间隔图案10的案例，可以简单地将图案分割为多个集群。然而，在实际半导体装置中，图案布局既复杂且具有各种形状及尺寸，并包括大量图案。因此，对图案的分组或光罩的分配是多重图案化操作的主要挑战之一。
光罩分配问题对应于图论中的“N种颜色着色问题(N-coloring problem)”(N为2或大于2的整数)。根据图论，N≥3的着色问题没有快速和通用的求解方法，这也对利用三重或更多重图案化技术的半导体制程产生挑战。于光罩分配中，当图案由N种颜色着色时(即任何相邻且具有低于临界值的间隙的两个图案被以不同颜色着色)，图案可分别为N个光罩而被分割或分组为N个集群。有一些处理N≥3光罩分配问题的方法被提出来。然而这些方法无法处理具部分预定义颜色的布局。
于本公开中，提供了一种用以验证给定的光罩图案可否被N种颜色着色(意即分割为N个光罩)实用方法，以及一种用于为N个光罩产生N个光罩数据的方法。于本公开中，描述N为3或大于3的整数的案例。然而，所公开的技术可与N为二(2)的案例相关连。须注意的是，本公开中所用的“颜色”并非表示实际颜色，通常代表着不同分类。
于后续实施例中，下列所述的部分或全部的制程、方法及/或操作，皆由一电脑系统执行，此电脑系统包括一或多个处理器以及一或多个存储有程序的存储器。执行的程序可实施下列所述的部分或全部制程、方法及/或操作。
图3A出示一图案布局，而图3B则出示图3A的图案布局的图形表示方式。图案布局通常以多边形数据表示，举例来说，GDS-Ⅱ流格式或Open Artwork System InterchangeStandard格式。当介于两个图案间的最小距离等于或小于临界距离时，这两个图案将不被设置于相同的光罩上。临界距离基本等于(微影机台的分辨率极限)/N，其中N为用于多重图案化的光罩数量。举例来说，介于图案P1与图案P2间的间隙S1等于或小于临界距离，因此图案P1及图案P2应被分配至不同光罩。同样地，介于图案P2与图案P4间的间隙S2、介于图案P1与图案P5间的间隙S3、介于图案P1与图案P6间的间隙S4以及介于图案P5与图案P6间的间隙S5皆等于或小于临界，因此这些成对的图案(pairs of the patterns)对不应分配至相同光罩。
当介于两个图案间的最小距离大于临界距离时，这两个图案可被设置于相同的光罩或不同的光罩上。举例来说，介于图案P2与图案P3间的间隙S6大于临界距离，因此图案P2及图案P3可被设置于相同的光罩或不同的光罩上。同样地，介于图案P3与图案P4间的间隙S7大于临界距离，因此图案P3及图案P4可被设置于相同的光罩或不同的光罩上，而介于图案P2与图案P6间的间隙S8亦大于临界距离，因此图案P2及图案P6亦可被设置于相同的光罩或不同的光罩上。如上所述，图案P2及图案P4未被分配至相同光罩上。
在其他实施例中，不仅搜索直接(immediately)相邻图案的距离，还搜索位于临界距离内的任何图案。于此案例中，位于给定图案的临界距离内的所有图案，不应分配至相同光罩。举例来说，于图3A中，若介于图案P2与图案P5间的最小距离等于或小于临界距离，则图案P5及图案P1不会分配至与图案P2相同的光罩。
于前述实施例中，决定光罩分配的条件为两个图案间的最小距离是否等于或小于临界距离，或是大于临界距离。在其他实施例中，决定光罩分配的条件为两个图案间的最小距离是否小于临界距离，或是等于或大于临界距离。
为了决定是否可在不违反间隙规则下将给定图案布局分配给N个光罩，图案布局中的每个多边形(图案)被转换为节点(或顶点(vertices))。再者，当两个图案间的最小距离等于或小于临界距离时，这两个图案会通过连接线(link)(或边缘(edge))连接。图3B出示根据前述间隙规则的图3A的图案布局的图形表示方式。于图3B中，节点NP1、NP2、……、NP6对应图3A的图案P1、P2、……、P6。如图3B所示，节点NP2由连接线连接至节点NP1及节点NP4，节点NP1则由连接线连接至三个节点：节点NP2、节点NP5及节点NP6。相反地，节点NP3并未连接至其他节点。
图4以图形表达方式呈现三色(N＝3)案例的着色程序及着色问题。图4显示关于连接线数(number of links)(级数)的可着色及不可着色案例。当级数为一(1)时，这代表给定节点TN(欲着色的目标节点)仅具有一个连接线，无论连接到目标节点TN的节点其颜色(C1、C2或C3)为何，目标节点都是可着色的。在级数为二(2)的案例中，代表给定节点TN仅有两个连接线，无论连接到目标节点TN的节点其颜色为何，目标节点都是可着色的。换句话说，当给定节点的连接线数少于N，则给定节点都是可着色的。当然，当给定节点并未连接到其他节点(没有连接线)时，级数为零且该节点都是可以以任何颜色着色。
相反地，当级数为三(3)时，这代表给定节点具有三个连接线，存在目标节点根据目标节点TN周围的颜色而未着色的情况。于图4中，当围绕目标节点TN的三个节点仅由两种(或一种)颜色C1与C2着色时，目标节点TN可由颜色C3着色。然而，当围绕目标节点TN的三个节点由三种颜色C1、C2及C3着色时，目标节点TN无法被着色。
如图4所示，当给定节点的级数小于N时，给定节点对着色不重要。在本实施例中，通过辨识重要节点(significant node)并重复移除重要节点来简化图形以确定图形是否可由N种颜色加以着色。
图5A至图5D所示是根据本公开实施例的图形简化方法。于图5A至图5D中，颜色的数量(N)为三(3)个。因此，仅有一条或两条连接线的节点为不重要节点(insignificantnode)。举例来说，于图5A中，箭头指出的五个节点被辨识出来，这五个节点仅具有分别连结至两个其他节点的两条连接线(级数＝2)。接着，将上述五个不重要节点自原始图形中移除，一同移除的还有与上述五个不重要节点连接的连接线，如图5B所示。在移除上述五个不重要节点后，分析剩余图形以找出因为移除上述五个不重要节点而导致的新的不重要节点。如图5B所示，五个被箭头所指出的新节点被辨识为新的不重要节点。接着，经辨识的五个新不重要节点与其连接线自图形中被移除。
通过重复辨识一个或多个不重要节点并将的移除，图形变得如图5C所示般越来越小。此外，在图5C中，箭头所指出的剩余三个节点皆为不重要节点，因此是可移除的。当如图5D所示，原始图形所包含的全部节点皆被移除时，即确定原始图形可被三种(N＝3)颜色加以着色。换句话说，对应原始图形的图案布局可被分割为三组光罩图案并用于多重图案化制程。
当确定原始图形可被三种(N＝3)颜色着色时，节点会被三种颜色着色，每一种颜色对应一组光罩数据，用于多重光罩中的一个。
在一些实施例中，着色始于图5C所示的图形，恰好处于移除所有节点的步骤之前。如图6A所示，剩余的三个节点由三种颜色C1、C2及C3着色。接着，如图6B所示，决定连接至三个已着色节点的节点其颜色。当给定的未着色节点(non-colored node)ND1连接至已着色的两个节点(例如：颜色C1及C2)，则给定节点ND1对颜色的选择仅剩一种(例如：C3)。相似地，对连接至已着色的两个节点(例如：颜色C1及颜色C3)的给定未着色节点ND2而言，给定节点ND2对颜色的选择仅剩一种(例如：C2)。在一些实施例中，仅有一种颜色可选的节点会被率先着色。
当给定的未着色节点ND3连接至已着色的一个节点(例如：颜色C1)时，给定节点ND3会有两种颜色选择(例如：颜色C2或C3)。在一些实施例中，节点ND3的颜色自颜色C2或颜色C3中自由选择。在其他实施例中，会在考量颜色数量的平衡下为节点ND3选择颜色。于图6B的案例中，在仅具有一种颜色选择的节点ND1和ND2被着色之后，决定节点ND3的颜色。因为在为节点ND3着色时，颜色为颜色C1的节点有一个，颜色为颜色C2的节点有两个，而颜色为颜色C3的节点则有两个，因此节点ND3的颜色可为颜色C2或颜色C3。若在为节点ND3着色时，颜色为颜色C2的节点的数量少于颜色为颜色C3的节点的数量，则会以颜色C2为节点ND3着色。此外，在一些实施例中，尽可能以避免相同的颜色被分配至连接同一节点的两个节点的方式为节点进行着色。
通过如图6A及图6B所示的重复着色，原始图形中的所有节点皆被N种颜色(N＝3)着色，如图6C所示。
前述方法可进一步由图3A所示的图案布局来说明。图7A至图8D是根据本公开实施例所示，将光罩图案分配至多重光罩的方法。
图7A及图8A与图3A相同，图示包括六(6)个图案的原始图案布局。由于图案间的最小距离与微影机台分辨率极限，因而采用使用N个光罩的多重图案化制程。于此假设使用三个(N＝3)光罩将图7A所示原始图案制成一目标层。
如图7B所示，图7A的原始图案布局被转换为图7B所示的图形表达方式，此图形表达方式相同于图3B。接着，将图形简化程序应用于图7B的图形。举例来说，不具连接线的节点NP3被率先移除。接下来，移除级数(连接线数)为一的节点NP4。然后移除级数现在变为一的节点NP2。剩余的图形包括节点NP1、NP5及NP6，三者因为具有两个连接线(级数＝2)故亦可被移除。因此，图7B所示的原始图形可被三种颜色(N＝3着色，这代表图7A所示的原始图案布局可被分割为用于三个不同光罩的三组数据。
随后，为了将光罩图案P1-P6分配至三个光罩，图形被如图7C般着色。首先，分配节点NP1、NP5及NP6的颜色，接着决定节点NP2及节点NP4的颜色。在一些实施例中，因为节点NP1的颜色为颜色C3，故选择颜色C2作为节点NP4的颜色。相似地，因为颜色C1及颜色C2的数量为二，故选择颜色C3作为节点NP4的颜色。
基于图7C所示的着色结果，图8A所示的原始图案布局被分割为三个集群，如图8B、图8C及图8D所示。对应于由颜色C1着色的节点NP2及NP5的图案P2及P5被共同编组至三个光罩中的一个；对应于由颜色C2着色的节点NP4及NP6的图案P4及P6被共同编组至三个光罩中的一个；而对应于由颜色C3着色的节点NP1及NP3的图案P1及P3亦被共同编组至三个光罩中的一个。基于光罩图案的集群，输出用于三组光罩的三组光罩数据。在一些实施例中，光罩数据组的数据格式与原始图案布局的数据格式相同。
前述实施例解释了于简化程序中所有节点皆为可移除的案例。在其他实施例中，简化程序会导致未移除的节点。
图9A及图9B显示在一些实施例中，于简化程序中未能移除原始图形中部分节点的案例。在对图9A所示的原始图形执行如上所述的简化程序后，剩余图形中尚有一些剩余节点集群NG1。
在一些实施例中，决定剩余节点集群NG1是否为已知可着色图形(knowncolorable graph)。图9C出示已知可三种着色图形的范例。
当确定剩余节点集群NG1为已知可着色图形，则整个原始图形被决定为可着色的。
相反地，当剩余节点集群NG1并非已知可着色图形，则通过使用已知演算法决定剩余节点集群NG1是否可着色。因为简化程序已使图形尺寸缩小，因此对剩余图形是否可着色的决定可在实用时间量(practical amount time)内执行。接着，当剩余节点集群NG1被决定为可着色，则整个原始图形被决定为可着色的。
在一些实施例中，剩余节点集群NG1被决定为不可着色(un-colorable)。图10A及图10B出示不可着色图案的范例及对应的图形表达方式，其中N＝3。介于图案P11与图案P12、P13及P14间的最小距离等于或小于临界距离；介于图案P12与图案P13间的距离以及介于图案P12与图案P14间的距离等于或小于临界距离；且介于图案P13及图案P14间的距离亦等于或小于临界距离。因此，节点NP11、NP12、NP13及NP14分别对应图案P11、P12、P13及P14，且彼此间以连接线相互连接，如图10B所示。图10B所示的图形不可被三种颜色着色。
当剩余节点集群NG1被决定为不可着色时，电脑系统会输出一个通知，内容为一或多个节点集群不可被着色。基于上述通知，布局设计者可修改被辨识为不可着色的图案。举例来说，于图10A的范例中，可扩张图案P14与图案P13间的距离以使最小距离大于临界距离。于此案例中，介于节点NP13与NP14间的连接线被移除，如此一来图形变为可被三种颜色着色。
在本公开一些实施例中，原始图案布局中的一或多个图案通过诸如制程的原因而被预分配(指定图案)到一或多个特定光罩上。于此案例中，于图形表达方式中，对应指定图案的一或多个节点会被预着色(pre-colored)。
图10C至图10I显示不同案例，在一些实施例中，原始图形中的一些节点并未在简化程序中被完全移除。
图10C显示包括图案A-M共14个图案的图案布局，图10D则显示图10C的图案布局的图形表达方式。当介于相邻图案间的距离小于(或等于或小于)临界距离时，对应这种紧密图案的节点会以连接线相连接。
于图10A至图10I中，颜色数量(N)为三(3)，意即级数为3。因此，仅有一个或两个连接线的节点为不重要节点。举例来说，于图10E中，辨识出三个仅具有分别连接至两个其他节点的两个连接线(级数＝2)的节点I、L及M。接着，将上述三个不重要节点自原始图形中移除，一同移除的还有与上述三个不重要节点连接的连接线，如图10F所示。在移除上述三个不重要节点后，分析剩余图形以找出因为移除上述三个不重要节点而导致的新的不重要节点。如图10F所示，一个新的节点K被辨识为新的不重要节点。接着，被辨识出来的新不重要节点K自图形中与连接线一同被移除，如图10G所示。
在移除不重要节点K后，分析剩余图形以找出因为移除不重要节点K而导致的新的不重要节点。如图10G所示，两个新节点H及G被辨识为新的不重要节点。接下来，被辨识出来的新不重要节点自图形中与连接线一同被移除，如图10H所示。
在移除上述两个不重要节点后，分析剩余图形以找出因为移除两个不重要节点而导致的新的不重要节点。如图10H所示，一个新节点J被辨识为新的不重要节点。接着，被辨识出来的新不重要节点J自图形中与连接线一同被移除，如图10I所示。如图10I所示，剩余图形包括已知可着色图形NG2。因而决定图10D所示的整个原始图形为可着色的。因此，图10C所示的布局图案可被分割为三个光罩。
如图11所示，当一或多个节点被预着色时，即使有其他方式可将图形以N种颜色着色，亦可能使图形变得无法以N种颜色着色。
图12A至图12C显示包括有一或多个预着色节点的图形的案例其简化程序。如图12A所示，两个节点由颜色C1及颜色C3预着色。这表示对应预着色节点的图案被预分配至两个不同光罩。
类似于图5A至图5D，通过移除不重要节点(级数<3，其中N＝3)，对图12A所示的原始图形执行简化程序。图12B显示经第一简化程序后的结果。当重复移除不重要节点后形成的剩余图形如图12C所示，仅包括预着色节点时，具有预着色节点的原始图形被决定为可着色的。
一旦确定图形为可着色，便会执行如图6A至图6C般的节点着色操作以着色所有节点。接着，基于已着色节点，原始图案布局被分割为三组光罩数据以用于三个光罩。此外，当剩余图形包括除了预着色节点外的一或多个节点时，考虑预着色节点的颜色以决定剩余节点是否可由不同颜色着色。当确定剩余节点可被着色时，整个原始图形被决定为可着色的。若确定剩余节点不可着色，则整个原始图形被决定为不可着色的，并据此输出其通知。
图12D至图12H出示在一些实施例中，原始图形中有一些节点被预着色的另一种案例。
图12D显示包括图案A-Q共17个图案的图案布局，图12E则显示图12D中的图案布局的图形表达方式。当介于相邻图案间的距离小于(或等于或小于)临界距离，对应这种紧密图案的节点以连接线相连接。
于图12D至图12H中，颜色的数量(N)为三(3)，意即级数为3。如图12D及图12E所示，图案/节点A-F以三种不同颜色C1、C2及C3预着色。预着色节点并不会在图形简化程序中被移除。
与前述实施例相似，于图12F中，五个仅分别具有与两个其他节点连接的两个连接线或没有连接线的节点H、I、J、L及P被辨识出来。接着，将上述五个不重要节点自原始图形中移除，一同移除的还有与上述五个不重要节点连接的连接线，如图12G所示。在移除上述五个不重要节点后，分析剩余图形以找出因为移除上述五个不重要节点而导致的新的不重要节点。如图12G所示，一个新节点G被辨识为新的不重要节点。接着，被辨识的新不重要节点G与其连接线一同自图形中移除，如图12H所示。如图12H所示，剩余图形包括一已知可着色图形NG3及预着色节点。因而决定图12E所示的整个原始图形为可着色的。因此，图12D所示的布局图案可被分割为三个光罩。
图12I至图12L显示在一些实施例中，原始图形中有一些节点被预着色的另一种案例。
图12I显示包括图案A-Q共17个图案的图案布局，图12J则显示图12I中图案布局的图形表达方式。当介于相邻图案间的距离小于(或等于或小于)临界距离时，对应这种紧密图案的节点以一连接线相连接。不同于图12D及图12E，节点B与H间以及节点F与I间存在连接线，因为介于节点B与H间以及节点F与I间的距离小于(或等于或小于)临界距离。
于图12I至图12L中，颜色的数量(N)为三(3)，意即级数为3。如图12I及图12J所示，图案/节点A-F以三种不同颜色C1、C2及C3预着色。预着色节点并不会在图形简化程序中被移除。
与前述实施例相似，于图12K中，三个仅分别具有与两个其他节点连接的两个连接线(级数＝2)或没有连接线的节点J、L及P被辨识出来。接着，将上述三个不重要节点自原始图形中移除，一同移除的还有与上述三个不重要节点连接的连接线，如图12L所示。然而，于此案例中，没有不重要节点可自图12L中被移除，且剩余图形并非由已知可着色图形组成。于此案例中，必须通过使用其他方法/程序检查剩余图形是否可着色。于图12L的案例中，剩余图形可被三种颜色着色。若剩余图形通过附加程序被决定为不可着色，则原始布局图案不可被分割为三个光罩。于这些案例中，原始布局图案需要进行设计修改，或是将四个或更多光罩用于此原始图案布局。
图13所示是根据本公开实施例的流程图，用以说明在半导体制程中，用于多重图案化制程的光罩的制造方法。
于操作S110中，通过一或多个光罩设计机台设计原始图案布局。于操作S120中，光罩数据分析设备获取原始图案布局。在一些实施例中，光罩数据分析设备为光罩设计机台的一部分。于操作S130中，通过光罩数据分析设备将所获取的原始图案布局转换为以多个节点与多个连接线呈现的图形表达方式，。于操作S140中，由光罩数据分析设备决定此图形是否可被N种颜色着色，其中N为在多重图案化制程中所用的光罩数量。若确定此图形可被N种颜色着色，则通过光罩数据分析设备将此图形以N种颜色着色。于操作S140中，若确定此图形无法被N种颜色着色，则光罩数据分析设备会要求(require)图案设计者来修改图案布局。
于操作S160中，通过光罩数据分析设备根据颜色将已着色图形转换回具有光罩分配的图案布局。于操作S170中，由光罩设计机台或光罩数据分析设备输出用于N个光罩的N组光罩数据。于操作S180中，基于所输出的数据制造光罩。
图14所示是根据本公开实施例的流程图，用以说明图形简化程序。
于操作S210中，光罩数据分析设备寻找具有少于N条连接线(级数少于N)的节点。接着，于操作S220中，光罩数据分析设备会移除所找到的节点。重复进行操作S210及S220。于操作S230中，由光罩数据分析设备决定是否所有节点皆被移除。若确定所有节点已被移除，则决定图形为可着色的。若存在剩余节点，则于操作S240中决定剩余节点(图形)是否为可着色的。若确定剩余节点可着色，则整个原始图形被决定为可着色的。
当原始图形包括一个或多个预着色节点时，于操作S230中决定除了预着色节点外的所有节点是否可被移除。
图15A及图15B所示是根据本公开实施例的光罩数据分析设备。图15A为用于执行上述光罩布局验证程序的电脑系统的示意图。前述实施例可利用于电脑硬件或其上所执行的电脑程序来实现。于图15A中，电脑系统900配备有电脑901，电脑901包括一只读存储光盘机(optical disk read only memory)(例如：CD-ROM或DVD-ROM)905、一磁盘机906、一键盘902、一鼠标903及一显示器904。
图15B是电脑系统900内部配置的示意图。在图15B中，除了光盘机905及磁盘机906外，电脑901还配备一或多个处理器911，例如一微处理单元(MPU)；一ROM 912，其存储有如启动程序的程序；一随机存取存储器(RAM)913，连接至MPU 911且可临时存储应用程序的命令，并提供暂时性的存储空间；一硬盘914，用以存储应用程序、系统程序及数据；以及一总线915，用以连接MPU911、ROM912及类似物件。须注意电脑901可包括一网络卡(未显示)以提供区域网络(LAN)连线。
用于使电脑系统900执行前述实施例中光罩数据分析设备的功能的程序可被存储于一光盘921或一磁盘922中，在插入光盘机905或磁盘机906后传送至硬盘914。或者，此程序可经由一网络(未显示)传送至电脑901并存储于硬盘914。在执行时，此程序会被加载至RAM 913中。此程序可从光盘921或磁盘922加载，或是直接从网络加载。
程序并不一定必须包括，例如一操作系统(OS)或一第三方程序，以使电脑901执行前述实施例中的光罩数据分析设备的功能。此程序可以仅包括命令部分以在受控模式下调用适当的功能(模块)并获得期望的结果。
在此程序中，由此程序实现的功能不包括在一些实施例中可仅由硬件实现的功能。举例来说，在一些实施例中，在一获取信息的获取单元或一输出信息的输出单元中可仅由硬件(例如一网络接口)实现的功能，并不被包括在由上述程序实现的功能。此外，执行程序的电脑可为单一电脑或多个电脑。
此外，在一些实施例中，用以实现光罩图案验证设备功能的程序，其整体或部分是为另一个用于光罩制程的程序的一部分。除此之外，在一些实施例中，用以实现光罩图案验证设备功能的程序其整体或部分是由ROM所实现，该ROM的组成，举例来说，以半导体装置为之。
如上所述，直接验证光罩图案布局是否可分割为用于多重图案化制程的N个光罩且分配光罩图案至N个光罩的实用方法(practical method)是不存在的。即使将光罩布局转换为具有多个节点及多个连接线的图形表达方式，尽管是可能实现的，但是解决包含大量节点(对应于图案)的图形的N种颜色问题所需的处理时间非常长，故而并不实用。相反地，于本公开中，通过使用图形简化程序，可简单地决定图形是否可着色，因此亦可以简单地将光罩图案分配至不同的N个光罩。此外，即使存在剩余图形，由于剩余图形的尺寸足够小，使得可着色验证程序可在实用处理时间(practical processing time)内执行。
应理解的是，并非所有优点都必须在本文中讨论，所有实施例或范例并未要求特定优点，且其他实施例或范例亦可能提供不同优点。
根据本公开实施例，提供一种用于半导体制程的光罩的制造方法。此方法包括：获取有多个图案排列其中的光罩图案布局；将上述图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；当决定节点可被N种颜色着色后，以N种颜色为节点着色；基于被N种颜色着色的节点将多个图案分类为N个集群；将N个集群分配至N个光罩；以及为N个光罩输出N组数据。
在一个或多个上述或下列实施例中，于上述转换的操作中，当介于两个图案间的最小距离等于或小于临界距离时，用来代表两个图案的节点会由连接线连接，而当介于两个图案间的最小距离大于临界距离时，用来代表两个图案的节点并不会由连接线连接。在一个或多个上述或下列实施例中，于上述决定的操作中，图形的简化是通过自图形中重复移除连接线少于N的节点来进行，且当所有节点皆被移除时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，当节点未被全部移除时，则决定剩余图形是否为已知可N种着色图案，当决定剩余图形为已知可N种着色图案时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，当节点未全部被移除时，则决定剩余图形是否可被N种颜色着色，当决定剩余图形可被N种颜色着色时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，多个图案包括一或多个指定图案，在上述决定的操作中，图形的简化是通过自图形中重复移除连接线少于N的节点，但对应一或多个指定图案的一或多个节点并不会被移除，且当除了对应一或多个指定图案的一或多个节点以外的所有节点皆被移除时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，于N组数据中的各组中，任意相邻的两个图案间的距离大于临界距离。在一个或多个上述或下列实施例中，于N组数据中的各组中，任意相邻的两个图案间的最小距离为临界距离的N倍。在一个或多个上述或下列实施例中，利用N组光罩数据制造N个光罩。
根据本公开实施例，提供一种半导体装置制造方法。此方法包括：获取有多个图案排列其中的光罩图案布局；将多个图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；当决定节点可被N种颜色着色后，以N种颜色为节点着色；基于被N种颜色着色的节点将多个图案分类为N个集群；将N个集群分配至N个光罩；为N个光罩输出N组数据；利用N组数据制造N个光罩；在一半导体基板上形成一薄层；以及利用N个光罩图案化薄层，从而将对应光罩图案布局的多个图案形成于薄层。
根据本公开实施例，提供一种光罩数据分析设备。此设备包括：一处理器及用于存储程序的一非暂态存储器。当上述程序由处理器执行时，会使处理器实施下列操作：获取有多个图案排列其中的光罩图案布局；将多个图案转换为具有多个节点及多个连接线的图形；决定节点是否能在被N种颜色着色的同时，亦不会使得由连接线连接的邻近节点被相同颜色着色，其中N为等于或大于3的整数；以及当确定节点可被N种颜色着色后，输出信号指出光罩布局图案可被分为N个光罩。在一个或多个上述或下列实施例中，当确定节点可被N种颜色着色后，由处理器执行的程序会更进一步使处理器实施下列操作：以N种颜色为节点着色；基于被N种颜色着色的节点将多个图案分类为N个集群；将N个集群分配至N个光罩；以及为N个光罩输出N组数据。在一个或多个上述或下列实施例中，于上述转换的操作中，当介于两个图案间的最小距离等于或小于临界距离时，用来代表两个图案的节点会由连接线连接，而当介于两个图案间的最小距离大于临界距离时，用来代表两个图案的节点并不会由连接线连接。在一个或多个上述或下列实施例中，于上述决定的操作中，图形的简化是通过自图形中重复移除连接线少于N的节点，当所有节点皆被移除时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，当节点未被全部移除时，则决定剩余图形是否为已知可N种着色图案，当决定剩余图案为已知可N种着色图案时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，当节点未被全部移除时，则决定剩余图形是否可被N种颜色着色，当决定剩余图形可被N种颜色着色时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，上述多个图案包括一个或多个指定图案。于上述决定的操作中，图形的简化是通过自图形中重复移除连接线少于N的节点，但对应一个或多个指定图案的一个或多个节点并不会被移除，当除了对应一个或多个指定图案的一个或多个节点以外的所有节点皆被移除时，即确定节点可被N种颜色着色。在一个或多个上述或下列实施例中，于N组数据中的各组中，任意相邻的两个图案间的距离大于临界距离。在一个或多个上述或下列实施例中，于N组数据中的各组中，任意相邻的两个图案间的最小距离为临界距离的N倍。在一个或多个上述或下列实施例中，光罩图案布局及N个数据的格式为图形数据库系统Ⅱ流格式(GDS-Ⅱstream format)或开放式原图系统交换标准格式(Open ArtworkSystem Interchange Standard format)。
前述内文概述多项实施例或范例的特征，如此可使于本技术领域中技术人员更佳地了解本公开。本技术领域中技术人员应当理解他们可轻易地以本公开为基础设计或修改其他制程及结构，以完成相同的目的及/或达到与本文介绍的实施例或范例相同的优点。本技术领域中技术人员亦需理解，这些等效结构并未脱离本公开的构思及范围，且在不脱离本公开的构思及范围的情况下，可对本公开进行各种改变、置换以及变更。

Claims (1)

1.一种制造用于半导体制程的光罩的方法，包括：
获取一光罩图案布局，所述光罩图案布局中排列有多个图案；
将所述图案转换为具有多个节点及多个连接线的一图形；
决定所述节点是否能在被N种颜色着色的同时，亦不会使得由一连接线连接的邻近节点被一相同颜色着色，其中N为等于或大于3的一整数；
当决定所述节点可被所述N种颜色着色后，以所述N种颜色为所述节点着色；
基于被所述N种颜色着色的所述节点，将所述图案分类为N个集群；
将所述N个集群分配至N个光罩；以及
为所述N个光罩输出N组数据。
CN201811288089.0A 2017-11-14 2018-10-31 制造用于半导体制程的光罩的方法 Pending CN109783838A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586053P 2017-11-14 2017-11-14
US62/586,053 2017-11-14
US15/966,962 2018-04-30
US15/966,962 US11079685B2 (en) 2017-11-14 2018-04-30 Method of manufacturing photo masks

Publications (1)

Publication Number Publication Date
CN109783838A true CN109783838A (zh) 2019-05-21

Family

ID=66432128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811288089.0A Pending CN109783838A (zh) 2017-11-14 2018-10-31 制造用于半导体制程的光罩的方法

Country Status (3)

Country Link
US (3) US11079685B2 (zh)
CN (1) CN109783838A (zh)
TW (1) TW201918793A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079685B2 (en) * 2017-11-14 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing photo masks

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484607B1 (en) * 2012-03-06 2013-07-09 International Business Machines Corporation Decomposing layout for triple patterning lithography
US8601411B2 (en) * 2012-03-29 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-colored methodology of multiple patterning
US9165104B1 (en) * 2012-12-21 2015-10-20 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning color-seeding violations
US8910095B2 (en) * 2013-02-19 2014-12-09 Mentor Graphics Corporation Layout decomposition for triple patterning lithography
US9679095B1 (en) * 2013-02-19 2017-06-13 Mentor Graphics, A Siemens Business Layout decomposition for multiple patterning lithography
US10354886B2 (en) * 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US8875065B1 (en) * 2013-06-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition validation
US9122838B2 (en) * 2013-06-14 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition
US9176373B2 (en) * 2013-07-31 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for decomposition of a single photoresist mask pattern into 3 photoresist mask patterns
WO2015023856A1 (en) * 2013-08-15 2015-02-19 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
US10013520B2 (en) * 2013-10-03 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining if layout design is N-colorable
US9747407B2 (en) * 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
US9158885B1 (en) * 2014-05-15 2015-10-13 GlobalFoundries, Inc. Reducing color conflicts in triple patterning lithography
US9514266B2 (en) * 2014-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of determining colorability of a layout
US9652581B2 (en) * 2015-03-30 2017-05-16 Mentor Graphics Corporation Directed self-assembly-aware layout decomposition for multiple patterning
KR102338365B1 (ko) * 2015-04-24 2021-12-09 삼성전자주식회사 레이아웃 분리 방법 및 레이아웃 분리 시스템
US10395001B2 (en) * 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10078718B2 (en) * 2015-12-30 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning method for semiconductor devices
US10204205B2 (en) * 2016-01-07 2019-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining colorability of a semiconductor device and system for implementing the same
US10430544B2 (en) * 2016-09-02 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning graph reduction and checking flow method
US10223496B2 (en) * 2016-11-21 2019-03-05 International Business Machines Corporation Triple and quad coloring shape layouts
US10274829B2 (en) * 2016-12-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning decomposition and manufacturing methods for IC
US11079685B2 (en) * 2017-11-14 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing photo masks

Also Published As

Publication number Publication date
US20230205093A1 (en) 2023-06-29
US11592751B2 (en) 2023-02-28
US20210356872A1 (en) 2021-11-18
TW201918793A (zh) 2019-05-16
US11079685B2 (en) 2021-08-03
US20190146333A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
US9158885B1 (en) Reducing color conflicts in triple patterning lithography
Yannakakis Embedding planar graphs in four pages
CN104077429B (zh) 在多重图案化光刻期间用于冲突检测的eda工具和方法
CN106935584B (zh) 制造集成电路的方法
KR100721048B1 (ko) 포토마스크의 제조 방법 및 그 포토마스크를 이용한 반도체장치의 제조 방법
CN104051234B (zh) 双图案化技术中减少颜色密度差异的针脚嵌入
Case et al. Solid logic design automation
US10274829B2 (en) Multiple patterning decomposition and manufacturing methods for IC
Ohtsuki The two disjoint path problem and wire routing design
US20230367942A1 (en) Method for coloring circuit layout and system for performing the same
CN104636530B (zh) 设计用于半导体器件制造的布局的系统和方法
CN109783838A (zh) 制造用于半导体制程的光罩的方法
US6383847B1 (en) Partitioned mask layout
CN109696797A (zh) Lele双重图形工艺方法
KR101682336B1 (ko) 생성 방법, 기억 매체 및 정보 처리 장치
CN114638189A (zh) 一种解决掩模版着色边界冲突的方法、装置和计算机设备
JPH01302850A (ja) テスト容易化半導体集積回路の製造方法
JP2005149445A (ja) 電子装置の端子群割付設計方法
JP2014142841A (ja) 設計方法、設計プログラム、および回路
Guo et al. On Coloring Rectangular and Diagonal Grid Graphs for Multipatterning and DSA Lithography
US6449758B1 (en) Apparatus for and method of automatically placing and routing
Akther et al. Technological Boom of Multi-Patterning
KR20000016957A (ko) 노광데이터작성방법
Badr et al. Hotspot-aware DSA Grouping and Mask Assignment
Graff et al. Solid logic design automation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521