TW201911494A - 半導體封裝組件及其形成方法 - Google Patents

半導體封裝組件及其形成方法 Download PDF

Info

Publication number
TW201911494A
TW201911494A TW107127101A TW107127101A TW201911494A TW 201911494 A TW201911494 A TW 201911494A TW 107127101 A TW107127101 A TW 107127101A TW 107127101 A TW107127101 A TW 107127101A TW 201911494 A TW201911494 A TW 201911494A
Authority
TW
Taiwan
Prior art keywords
edge
distance
die
semiconductor
memory
Prior art date
Application number
TW107127101A
Other languages
English (en)
Other versions
TWI676240B (zh
Inventor
張嘉誠
彭逸軒
林子閎
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201911494A publication Critical patent/TW201911494A/zh
Application granted granted Critical
Publication of TWI676240B publication Critical patent/TWI676240B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明公開一種半導體封裝組件，包括：半導體晶粒和第一記憶體晶粒，設置在基板的第一表面上，其中該第一記憶體晶粒包括面向該半導體晶粒的第一邊緣，並且該半導體晶粒包括：外圍區域，具有面向該第一記憶體晶粒的第一邊緣的第二邊緣和與該第二邊緣相對的第三邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與該第二邊緣相鄰的第四邊緣和與該第三邊緣相鄰的第五邊緣，其中，該第二邊緣和該第四邊緣之間的距離為第一距離，該第三邊緣和該第五邊緣之間的距離為第二距離，該第一距離不同於該第二距離。

Description

半導體封裝組件及其形成方法
本發明涉及半導體技術領域，尤其涉及一種半導體封裝組件及其形成方法。
半導體封裝组件不僅可以為半導體晶粒提供保護以防止環境污染物，而且還可以為封裝在半導體封裝组件中的半導體晶粒和基板(例如印刷電路板(PCB，printed circuit board))之間提供電連接。例如，半導體晶粒可以封裝在封裝材料中，並且以跡線電連接到半導體晶粒和基板。
在高級封裝技術中，半導體封裝组件中的記憶體晶粒可以與半導體晶粒水平地(horizontally)封裝，並且半導體封裝组件可以在半導體晶粒和記憶體晶粒之間提供電連接。然而，這種半導體封裝组件的問題在於市場上存在許多不同尺寸的記憶體晶粒。因此有必要為使用不同尺寸的記憶體晶粒的半導體封裝组件設計不同的佈局，這樣需要對先前的基板或中間層進行重新設計和製造，而這可能導致製造這些半導體封裝组件的成本上升。
因此，期望一種新穎的半導體封裝组件及其形成方法，以解決上述問題。
有鑑於此，本發明提供一種半導體封裝結構，以降低使用不同尺寸的記憶體晶粒的半導體封裝組件的製造成本。
根據本發明的第一方面，公開半導體封裝組件，包括：半導體晶粒和第一記憶體晶粒，設置在基板的第一表面上，其中該第一記憶體晶粒包括面向該半導體晶粒的第一邊緣，並且該半導體晶粒包括：外圍區域，具有面向該第一記憶體晶粒的第一邊緣的第二邊緣和與該第二邊緣相對的第三邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與該第二邊緣相鄰的第四邊緣和與該第三邊緣相鄰的第五邊緣，其中，該第二邊緣和該第四邊緣之間的距離為第一距離，該第三邊緣和該第五邊緣之間的距離為第二距離，該第一距離不同於該第二距離。
根據本發明的第二方面，公開一種半導體封裝組件，包括：半導體晶粒和記憶體晶粒，設置在中間層的第一表面上，其中該半導體晶粒包括：外圍區域，具有面向該記憶體晶粒的第一邊緣和與該第一邊緣相對的第二邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與記憶體晶粒相鄰的第三邊緣和與第三邊緣相對的第四邊緣，其中該第一邊緣和該第三邊緣之間的第一距離不同於該 第二邊緣和該第四邊緣之間的第二距離，其中該第一邊緣和該第二邊緣之間的第三距離大於該第三邊緣和該第四邊緣之間的第四距離。
根據本發明的第三方面，公開一種半導體封裝組件一種半導體封裝組件，包括：半導體晶粒，第一記憶體晶粒和第二記憶體晶粒，設置在基板的第一表面上，其中該第一記憶體晶粒和第二記憶體晶粒至少設置在該半導體晶粒的相對的兩側，該第一記憶體晶粒包括面向該半導體晶粒的第一邊緣，該第二記憶體晶粒包括面向該半導體晶粒的第二邊緣，並且該半導體晶粒包括：外圍區域，具有面向該第一記憶體晶粒的第一邊緣的第三邊緣，面向該第一記憶體晶粒的第二邊緣的第四邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與該第三邊緣相鄰的第五邊緣和與該第四邊緣相鄰的第六邊緣，其中，該第三邊緣和該第五邊緣之間的距離為第一距離，該第四邊緣和該第六邊緣之間的距離為第二距離，該第一距離與該第二距離相同或不同。
根據本發明的第四方面，公開一種半導體封裝組件的形成方法，包括：沿著晶圓的第一劃線執行切割製程以將第一電路區域與第二電路區域分離，其中該第一電路區域具有第一邊緣，該第二電路區域具有第二邊緣，該第一邊緣與該第二邊緣相鄰，以及該第一邊緣和該第一劃線之間的第一距離不同於該第二邊緣和該第一劃線之間的第二距離； 在執行切割製程之後，形成具有第一電路區域的半導體晶粒；以及將該半導體晶粒和第一記憶體晶粒接合到基板的第一表面。
根據本發明的第五方面，公開一種半導體封裝組件的形成方法，包括：沿著晶圓的第一劃線執行切割製程以及沿著晶圓的第二劃線執行切割製程，以將第一電路區域與第二電路區域分離，其中該第一劃線和該第二劃線位於該第一電路區域與該第二電路區域之間；該第一電路區域具有第一邊緣，該第二電路區域具有第二邊緣，該第一邊緣與該第二邊緣相鄰，以及該第一邊緣和該第一劃線之間具有第一距離，該第二邊緣和該第一劃線之間具有第二距離，該第一距離與該第二距離相同或不同；在執行切割製程之後，形成具有第一電路區域的半導體晶粒；以及將該半導體晶粒、第一記憶體晶粒和第二記憶體晶粒接合到基板的第一表面。
市場上存在許多不同尺寸的記憶體晶粒，先前技術中，如果記憶體晶粒的尺寸改變，則需要相應地改變半導體封裝組件的佈局，重新設計及製造基板，這導致製造半導體封裝組件的成本上升。而本發明提供的半導體封裝結構由於第二邊緣和第四邊緣之間的第一距離與第三邊緣和第五邊緣之間的第二距離不同，因此針對不同尺寸的記憶體晶粒，每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割邊 緣不同，這樣半導體晶粒的電路區域的在基板上的相對位置沒有發生改變，透過調整切割餘量，使半導體晶粒與記憶體晶粒之間的距離保持與先前一致，保證了封裝的結構穩定性。本發明無需更改先前基板設計，可以使用先前的基板設計，並且半導體晶粒的電路區域和記憶體晶粒的電路區域在基板上的相對位置沒有發生改變，而半導體晶粒和記憶體晶粒之間的距離仍然滿足規定，從而不會有因重新設計基板而花費的額外時間和產生的額外費用，相比重新設計基板而言節省了大量的時間和費用，降低了使用不同尺寸的記憶體晶粒的半導體封裝組件的製造成本，並且提高了生產效率。
100a、100b、100c、100d、100e、100f‧‧‧半導體封裝組件
1-1’‧‧‧虛線
101、111、127‧‧‧導電結構
103、109、123、133‧‧‧導電焊盤
105‧‧‧再分佈層結構
107‧‧‧基底
107a、121a‧‧‧第一表面
107b、121b‧‧‧第二表面
113‧‧‧凸塊下金屬層
115‧‧‧鈍化層
117、129‧‧‧底部填充層
119‧‧‧導電通孔
121‧‧‧基板
125、131‧‧‧介電層
135‧‧‧模塑料
140a、140b、140c、140d、140e、140f‧‧‧外圍區域
144a、144b、144c、144d、144e、144f‧‧‧半導體晶粒
150a、150b、150c‧‧‧記憶體晶粒
200、300‧‧‧晶圓
142、1421、1422‧‧‧電路區域
K、W1、W2、W3、W4、W5‧‧‧寬度
S1、S2、S3‧‧‧劃線
E1、E2、E3、E4、145a、146a、147a、148a、151a、152a、145b、146b、147b、148b、151b、152b、145c、146c、147c、148c、151c、152c、145d、146d、147d、148d、151d、153d、145e、146e、147e、148e、151e、153e、145f、146f、147f、148f、151f、153f‧‧‧邊緣
160a、160b、160c‧‧‧導線
D1、D2、D3、D2a、D3a、D2b、D3b、D3c、D2c、D3c、D4、D5‧‧‧距離
L1a、L1b、L1c、L2‧‧‧長度
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中：第1圖是根據本發明的一些實施例的半導體封裝組件的剖視圖；第2圖是根據本發明的一些實施例的晶圓的俯視圖，示出了用於形成半導體晶粒的方法；第3A圖是作為對比的半導體封裝組件的俯視圖；第3B圖是根據本發明的一些實施例的半導體封裝組件的俯視圖，第1圖是沿著第3B圖的虛線1-1'截取的半導體封裝組件的剖視圖；第3C圖是根據本發明的一些其他實施例的半導體封裝組件的俯視圖； 第4A圖是作為對比的半導體封裝組件的俯視圖；第4B圖是根據本發明的一些實施例的半導體封裝組件的俯視圖；第4C圖是根據本發明的一些其他實施例的半導體封裝組件的俯視圖；第5圖是根據本發明的一些其他實施例的晶圓的俯視圖，示出了用於形成半導體晶粒的方法；第6A圖是根據本發明的一些實施例的半導體封裝組件的俯視圖；第6B圖是根據本發明的一些其他實施例的半導體封裝組件的俯視圖；第6C圖是根據本發明的另一些實施例的半導體封裝組件的俯視圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而係以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以係與電腦相關的實體，其中，該電腦可以係硬體、軟體、或硬體和軟體的接合。在以下描述和申請專利範圍當中所提及的 術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
對這些實施例進行了詳細的描述係為了使本領域的技術人員能夠實施這些實施例，並且應當理解，在不脫離本發明的精神和範圍情況下，可以利用其他實施例進行機械、化學、電氣和程式上的改變。因此，以下詳細描述並非係限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但係本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅係示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不係按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
第1圖是根據本發明的一些實施例的半導體封裝組件100b的剖視圖。半導體封裝結構100b可以增加其他的附加特徵/器件。對於不同的實施例，下面描述的一些特徵可以替換或去除。為了簡化圖示，在第1圖中僅描繪了半導體封裝組件100b的一部分。在一些實施例中，半導體封裝組件100b可以包括晶圓級(wafer-level)半導體封裝。此外，半導體封裝組件100b可以為倒裝(flip-chip)晶片半導體封裝。
參照第1圖，半導體封裝組件100b包括基底107。基底107可以是印刷電路板(PCB，printed circuit board)並且可 以由聚丙烯(PP，polypropylene)形成。還應注意的是，基底107可以是單層或複數層結構，並且基底107可以包括在基底107之中的再分佈層(RDL，redistribution layer)結構105。基底107具有第一表面107a和與第一表面107a相對的第二表面107b。複數個導電焊盤109設置在第一表面107a上，複數個導電焊盤103設置在第二表面107b上。在一些實施例中，導電焊盤103和導電焊盤109可以是導電跡線，並且導電跡線可以包括電源部分(power segment)，訊號跡線部分(signal trace segment)或/和接地跡線部分(ground trace segment)。導電焊盤103和導電焊盤109用於半導體封裝組件100b的輸入/輸出(I/O，input/output)連接。
此外，半導體封裝組件100b包括接合(bond)到基底107的第一表面107a上的複數個導電結構111和接合到基底107的第二表面107b上的複數個導電結構101。導電焊盤103設置在導電結構101和基底107之間，導電焊盤109設置在導電結構111和基底107之間。在一些實施例中，導電結構101可以是導電球結構，例如球柵陣列(BGA，ball grid array)，導電柱結構或者導電膏結構，以及導電結構111可以是可控坍塌晶片連接(C4，controlled collapse chip connection)結構，球柵陣列，導電柱結構或者導電膏結構。
如第1圖所示，半導體封裝組件100b包括基板121。從俯視角度看，基板121的尺寸可以小於基底107的尺寸，以採用扇出型封裝結構，方便在基底上佈置更多的導電結構101，方便半導體封裝组件的安裝和連接。基板121具有第一表面 121a和與其相對的第二表面121b，並且半導體封裝組件100b還包括從基板121的第一表面121a穿透到基板121的第二表面121b的複數個導電通孔119。在一些實施例中，基板121可以是中間層(interposer)，導電通孔119可以是貫穿中間層通孔(TIV，through interposer via)。其中中間層可以採用無機材質，此外中間層可以具有更高的電路和佈線密度，從而方便接線，提高封裝整合度，中間層還可以方便半導體封裝的製造，提高生產效率。基板可以採用有機材質，基板可以例如為PCB(Printed Circuit Board)。
然而，本發明的實施例不限於此。在一些其他實施例中，基板121可以在基板121之中具有佈線結構。例如，基板121中的佈線結構可以是扇出(fan-out)結構，並且可以包括一個或複數個導電焊盤，導電通孔，導電層和導電柱。在這種情況下，基板121中的佈線結構可以設置在一個或複數個金屬間介電(IMD，inter-metal dielectric)層中。在一些實施例中，IMD層可以由有機材料形成，有機材料包括聚合物基底材料，或者可以由無機材料形成，無機材料包括氮化矽(SiNx)，氧化矽(SiOx)，石墨烯等。例如，IMD層由聚合物基底材料。應當注意的是，本實施例中所述的IMD層，導電焊盤，導電通孔，導電層和導電柱的數量和配置僅是一些示例，並不是對本發明的限制。
此外，鈍化層115設置在基板121的第二表面121b上，並且鈍化層115被導電通孔119穿透。在一些實施例中，複數個凸塊下金屬(UBM，under-bump metallurgy)層113插入 在導電結構111與鈍化層115之間。基板121透過UBM層113，導電結構111和導電焊盤109電連接到基底107。每個UBM層113可以包括一個或複數個層，例如屏障(barrier)層和晶種(seed)層。作為示例，本發明描述的UBM層113包括單層(例如單層的屏障層或晶種層)。此外，導電結構111由底部填充層117圍繞，底部填充層117位於基底107的第一表面107a和鈍化層115之間。此外，基底107的尺寸比基板121的尺寸更大，因此底部填充層117靠近基板121一側的尺寸較小，而靠近基底107一側的尺寸較大，這樣可以採用扇出型封裝結構，方便在基底上佈置更多的導電結構101，方便半導體封裝组件的安裝和連接，此外也可以保持底部填充層117和封裝組件的結構穩定。
仍然參考第1圖，半導體封裝組件100b包括設置在基板121的第一表面121a上的複數個導電焊盤123和介電層125。在一些實施例中，介電層125在導電焊盤123上延伸，導電焊盤123的一部分被介電層125暴露。
此外，半導體封裝組件100b還包括半導體晶粒144b和記憶體晶粒150b。半導體晶粒144b和記憶體晶粒150b透過複數個導電結構127接合到基板121的第一表面121a(例如與導電焊盤123連接)。在一些實施例中，半導體晶粒144b可以是系統單晶片(SOC，system-on-chip)，例如邏輯晶粒，包括中央處理單元(CPU，central processing unit)，圖形處理單元(GPU，graphics processing unit)或它們的任意組合。在一些實施例中，記憶體晶粒150b可以是混合動態隨機存取記憶體(DRAM，dynamic random access memory)晶粒，例如高帶寬記 憶體(HBM，high bandwidth memory)晶粒。
在一些實施例中，半導體晶粒144b和記憶體晶粒150b上均具有複數個導電焊盤133和介電層131，導電焊盤133和介電層131可以面向基板121的第一表面121a，介電層131在導電焊盤133上延伸，並且導電焊盤133的一部分被介電層131暴露。半導體晶粒144b和記憶體晶粒150b透過導電焊盤133，導電結構127和導電焊盤123電連接到基板121。在一些實施例中，導電結構127由底部填充層129圍繞，底部填充層129插入在半導體晶粒144b，記憶體晶粒150b與在基板121的第一表面121a上的介電層125之間。
應當注意的是，半導體晶粒144b和記憶體晶粒150b被一部分底部填充層129隔開，並且半導體晶粒144b和記憶體晶粒150b之間具有距離D1。其中半導體晶粒144b和記憶體晶粒150b之間的距離一般是恒定的。此外距離D1可以規定為一個特定的數值，例如50毫米、60毫米或70毫米等。當然距離D1也可以規定為在某一個範圍內，例如距離D1可以在50毫米至70毫米之間，因此距離D1可以採用最小距離，例如50毫米，當然也可以採用符合要求的其他數值。在半導體封裝組件的製造中，距離D1的數值一般需要符合規定(例如為上述的一個特定的數值或者在規定的範圍內)。這是因為如果D1過小可能會導致半導體晶粒和/記憶體晶粒在組裝時發生干涉或碰撞等問題，同時也可能會造成封裝翹曲程度的改變而影響製程和結構的穩定性，如果D1過大可能會導致半導體封裝容易發生翹曲，影響封裝的結構穩定性。因此在設計中需要對距離D1進行合理的設置 ，且按照該設計的距離D1進行佈局半導體晶粒和記憶體晶粒。此外，例如，半導體晶粒144b和記憶體晶粒150b之間的間隙D1內亦有底部填充層129。此外，從俯視角度看，基板121的尺寸較大，半導體晶粒144b，記憶體晶粒150b和它們之間的底部填充層129組合之後的尺寸較小，因此從俯視角度可以看到部分基板121(當未設有介電層125時)。本實施例中介電層125可以鋪滿第一表面121a，因此可以有模塑料135設置在介電層125上。底部填充層129，半導體晶粒144b和記憶體晶粒150b被模塑料135圍繞。也即，如第1圖所示，半導體晶粒144b和記憶體晶粒150b彼此遠離的邊緣被模塑料135覆蓋。當然半導體晶粒144b和記憶體晶粒150b的其他邊緣也可以被模塑料135覆蓋，具體來說，半導體晶粒144b可以具有四側的邊緣，其中半導體晶粒144b面向記憶體晶粒150b的一側的邊緣可以由底部填充層129覆蓋，而其餘的三側的邊緣可以由模塑料135覆蓋。類似的，記憶體晶粒150b可以具有四側的邊緣，其中記憶體晶粒150b面向半導體晶粒144b的一側的邊緣可以由底部填充層129覆蓋，而其餘的三側的邊緣可以由模塑料135覆蓋。此外，模塑料135或/和底部填充層129可以與半導體晶粒144b和記憶體晶粒150b平齊，或者模塑料135或/和底部填充層129矮於或高於半導體晶粒144b和記憶體晶粒150b。本實施例中半導體晶粒144b和記憶體晶粒150b的上表面與模塑料135和底部填充層129的上表面共面，也即模塑料135和底部填充層129可以不覆蓋半導體晶粒144b和記憶體晶粒150b的上表面，在半導體晶粒144b和記憶體晶粒150b的上表面上可以設置蓋結構以增加半 導體封裝组件的機械強度，並防止半導體封裝组件的翹曲，還可以在在半導體晶粒144b和記憶體晶粒150b的上表面上設置散熱器，以幫助在半導體晶粒144b和記憶體晶粒150b及其他部件散熱。散熱器可以與在半導體晶粒144b和記憶體晶粒150b的上表面直接接觸，或者透過熱界面材料層與半導體晶粒144b和記憶體晶粒150b的上表面接觸，當然散熱器與半導體晶粒144b和記憶體晶粒150b之間可以透過蓋結構隔開。當然在其他實施例中模塑料135或/和底部填充層129也可以覆蓋半導體晶粒144b或/和記憶體晶粒150b的上表面。此外，基板121的尺寸比半導體晶粒144b，記憶體晶粒150b和它們之間的底部填充層129組合之後的尺寸更大，因此底部填充層129靠近半導體晶粒144b和記憶體晶粒150b一側的尺寸較小，而靠近基板121一側的尺寸較大，以採用扇出型封裝結構，方便在基底上佈置更多的導電結構101，方便半導體封裝组件的安裝和連接，亦可以保持底部填充層129和封裝組件的結構穩定。此外，從俯視角度看，模塑料135的外圍尺寸可以與基板121的尺寸相同，亦可以使模塑料較厚，以保護半導體晶粒144b和記憶體晶粒150b，並且保持封裝組件的結構穩定。
在一些實施例中，模塑料135可以由非導電材料形成，例如環氧樹脂，樹脂，可模塑的聚合物等。模塑料135可以在基本上為液體時施加，然後可以透過化學反應固化，例如在環氧樹脂或樹脂中固化。
第2圖是根據本發明的一些實施例的晶圓200的俯視圖，示出了用於形成半導體晶粒的方法。
由於市場上存在許多的不同尺寸的記憶體晶粒，因此有必要為使用不同尺寸的記憶體晶粒的半導體封裝组件設計不同的佈局，這可能導致製造這些半導體封裝組件的成本上升。為解決該問題，可以修改在晶圓上執行的形成半導體晶粒的切割製程。具體地，可以調整晶圓上劃線的位置，使得每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割餘量(margin)不同。
如第2圖所示，為了簡化圖示，僅描繪了晶圓200上的兩個相鄰的電路區域1421和1422，以及三組劃線S1，S2和S3。為了方便理解，一般情況下，例如在將第2圖中的晶圓200進行切割後，即可得到半導體晶粒，例如第1圖所示的半導體晶粒144b；之後再將得到的半導體晶粒安裝到基板或中間層上，例如安裝在第1圖所示的基板121上；從而得到具有第1圖所示的結構。其中每組劃線中包括的兩條虛線分別對應於執行切割的工具(例如切割刀)的兩側，一般情況下，切割工具可以使用同一個或同一型號，例如執行三次切割的切割刀的刀寬相等，因此每組劃線的寬度可以是相等的，當然也可以使用不同的刀寬的，即每組劃線的寬度可以是不同的。此外三組劃線S1，S2和S3彼此平行。劃線S1和S2位於電路區域1421的相對的兩側，劃線S1和S3位於電路區域1422的相對的兩側，劃線S1位於電路區域1421和1422之間。此外對於三組劃線S1，S2和S3一般為沿著一個劃線切割完之後，再沿另一個劃線的進行切割的，例如先沿劃線S1切割，再沿劃線S2切割，之後沿劃線S3切割。當然切割的順序可以自由變換，例如先沿劃線S2切割， 再沿劃線S3、S1切割。
在一些實施例中，劃線S1，S2和S3具有相同的寬度K。電路區域1421具有與劃線S1相鄰的第一邊緣E1，並且電路區域1422具有與劃線S1相鄰的第二邊緣E2。與第一邊緣E1相對的電路區域1421的第三邊緣E3與劃線S2相鄰，並且與第二邊緣E2相對的電路區域1422的第四邊緣E4與劃線S3相鄰。
應當注意，第一邊緣E1和劃線S1之間具有距離D2，第二邊緣E2和劃線S1之間具有距離D3，並且距離D2與距離D3不相等，例如距離D2大於或小於距離D3。當然距離D2與D3也可以相等，這可以根據所使用的記憶體晶粒的尺寸進行適應性調整。此外，第三邊緣E3和劃線S2之間具有距離D3，並且第四邊緣E4和劃線S3之間具有距離D2。
第一邊緣E1和劃線S1之間的區域以及第三邊緣E3和劃線S2之間的區域是隨後形成的具有電路區域1421的半導體晶粒(例如第1圖中的半導體晶粒144b)的切割餘量。第二邊緣E2和劃線S1以及第四邊緣E4和劃線S3之間的區域是隨後形成的具有電路區域1422的半導體晶粒(例如第1圖中的半導體晶粒144b)的切割餘量。
在執行切割製程之後，電路區域1421與電路區域1422分離(也即它們分別屬於兩個不同的半導體晶粒)。電路區域1421和圍繞電路區域1421的晶圓200的外圍區域(即切割餘量)構成半導體晶粒，並且電路區域1422和圍繞電路區域1422的晶圓200的外圍區域(即切割餘量)構成另一個半導體晶粒。在一些實施例中，外圍區域中沒有電路，它們用於形成 半導體晶粒的切割餘量。例如，外圍區域是模塑料，它們填充在半導體晶粒之間，在切割製程中對它們進行切割，這樣不僅可以在切割製程中保護電路區域，在切割之後亦可以保護電路區域。此外，如第2圖所示，本實施例中示出的是在電路區域1421和1422的長度的方向上切割的劃線，對於寬度方向上的切割，可以根據實際需求設計劃線與寬度的邊緣之間的距離，例如所有的電路區域的寬度的邊緣與劃線之間的距離可以相等，或者按照先前技術中的方式對寬度方向上進行劃線。此外，第2圖中是以長度方向上的劃線作為示例，本實施例中亦可以應用與在寬度方向上的劃線，例如兩個寬度方向上的邊緣與各自的劃線之間的距離分別為D2和D3，D2和D3不相等，例如D2大於或小於D3等方式，從而使得到的半導體晶粒的寬度上的相對的兩側的切割餘量不相等。
如第1圖所示，具有電路區域1421的半導體晶粒(即，如第2圖中電路區域1421和圍繞電路區域1421的晶圓200的外圍區域(即切割餘量)構成半導體晶粒)和具有電路區域1422的半導體晶粒可以與記憶體晶粒150b水平地封裝。也就是說，具有電路區域1421的半導體晶粒和具有電路區域1422的半導體晶粒可以與第1圖的半導體晶粒144b類似或相同。應當注意的是，電路區域1421和1422完全被外圍區域圍繞，並且外圍區域的外邊緣是半導體晶粒的物理邊緣(physical edge)，並被模塑料135覆蓋。物理邊緣是指實物的邊緣，而例如電路區域的邊緣可以是人為劃分的邊緣，並非實體的分離。
第3A圖是作為對比的半導體封裝組件100a的俯視 圖。第3B圖是根據本發明的一些實施例的半導體封裝組件100b的俯視圖，第1圖是沿著第3B圖的虛線1-1'截取的半導體封裝組件100b的剖視圖。第3C圖是根據本發明的一些其他實施例的半導體封裝組件100c的俯視圖。為了簡化圖示，在第3A，3B和3C圖中的每個圖示中僅示出了在基板121上的一個半導體晶粒和兩個記憶體晶粒。
如第3A圖所示，作為對比的半導體封裝組件100a包括設置在基板121上的兩個記憶體晶粒150a和一個半導體晶粒144a。記憶體晶粒150a，半導體晶粒144a和基板121與先前參照第1圖描述的記憶體晶粒150b，半導體晶粒144b和基板121類似或相同，為簡潔起見，不再重複。另外，兩個記憶體晶粒150a具有相同的寬度W3。兩個記憶體晶粒150a的長度可以相同或不同。
半導體晶粒144a可以由電路區域142和圍繞電路區域142的外圍區域140a組成。兩個記憶體晶粒150a分別具有邊緣151a和152a。半導體晶粒144a具有面向記憶體晶粒150a的邊緣151a和152a的邊緣145a，以及與邊緣145a相對的邊緣146a。半導體晶粒144a的邊緣145a和邊緣146a是物理邊緣，並且它們也是外圍區域140a的外邊緣的一部分。
此外，電路區域142具有與邊緣145a相鄰的邊緣147a和與邊緣147a相對的邊緣148a。電路區域142的邊緣148a與外圍區域140a的邊緣146a相鄰。換句話說，邊緣147a和148a是電路區域142和外圍區域140a之間的交界面的一部分。邊緣145a和邊緣146a之間具有距離，該距離定義為半導體晶粒144a 的寬度W1。邊緣147a和邊緣148a之間具有距離，該距離定義為電路區域142的寬度W2。寬度W1大於寬度W2，並且寬度W2的位置被寬度W1的位置完全覆蓋。
在本實施例中，距離D1在記憶體晶粒150a的邊緣151a和半導體晶粒144a的邊緣145a之間，這與第1圖中所示的相同。應當注意，邊緣145a和邊緣147a之間具有距離D2a，邊緣146a和邊緣148a之間具有距離D3a，並且距離D2a與距離D3a相等，因為形成半導體晶粒144a的切割製程不會如第2圖所示那樣調整。也就是說，電路區域142位於半導體晶粒144a的中心。當然電路區域142的其餘的兩個邊緣與相應的外圍區域140a的兩個邊緣之間的也可以分別具有距離，這兩個距離可以相等。
然而，市場上存在許多不同尺寸的記憶體晶粒，先前技術中如果記憶體晶粒150a的尺寸改變(例如記憶體晶粒150a寬度W3發生改變)，則需要相應地改變半導體封裝組件100a的佈局，重新設計及製造基板，這導致製造半導體封裝組件100a的成本上升。
為瞭解決上述問題，提供了透過如第2圖所示的切割製程形成的半導體晶粒144b(如第1圖或第3B圖所示)。參照第3B圖，兩個記憶體晶粒150b和一個半導體晶粒144b設置在半導體封裝組件100b的基板121上，其中記憶體晶粒150b的尺寸小於第3A圖的記憶體晶粒150a的尺寸。
具體地，兩個記憶體晶粒150b具有相同的寬度W4，並且寬度W4可以小於第3A圖中的寬度W3。此外，記憶體晶 粒150b的長度可以與第3A圖中的記憶體晶粒150a的長度相等。兩個記憶體晶粒150b分別具有邊緣151b和152b。半導體晶粒144b具有面向記憶體晶粒150b的邊緣151b和152b的邊緣145b以及與邊緣145b相對的邊緣146b。邊緣151b和外圍區域140b的邊緣145b之間的距離D1與邊緣152b和外圍區域140b的邊緣145b之間的距離D1相同。
在本實施例中，記憶體晶粒150b和半導體晶粒144b之間的距離D1可以與第3A圖中的記憶體晶粒150a和半導體晶粒144a之間的距離D1相同，如上所述的，保持距離D1可以減少翹曲並防止半導體封裝組件的可靠性問題。
此外，電路區域142具有與邊緣145b相鄰的邊緣147b和與邊緣147b相對的邊緣148b。電路區域142的邊緣148b與外圍區域140b的邊緣146b相鄰。換句話說，邊緣147b和148b是電路區域142和外圍區域140b之間的交界面的一部分。
邊緣145b和邊緣146b之間具有距離，該距離定義為半導體晶粒144b的寬度W1。邊緣147b和邊緣148b之間具有距離，該距離定義為電路區域142的寬度W2。寬度W1大於寬度W2，並且寬度W2的位置被寬度W2的位置完全覆蓋。第3B圖的寬度W1與第3A圖的寬度W1相同，第3B圖的寬度W2與第3A圖的寬度W2相同。然而，第3B圖的電路區域142的位置不同於第3A圖的電路區域142的位置。
仍然參考第3B圖，邊緣145b和邊緣147b之間具有距離D2b，邊緣146b和邊緣148b之間具有距離D3b。為了使用與第3A圖中的半導體封裝組件100a相同的佈局(即在同樣的基板 或中間層上安裝半導體晶粒和記憶體晶粒)，邊緣145b和邊緣147b之間的距離D2b可以大於邊緣146b和邊緣148b之間的距離D3b。應當注意的是，半導體晶粒144b可以透過第2圖中的切割製程形成。因此，電路區域142的相對的兩側的切割邊緣是不同的。換句話說，電路區域142不位於半導體晶粒144b的中心。此外，電路區域142的其餘的兩個邊緣與相應的外圍區域140b的兩個邊緣之間的也可以分別具有距離，這兩個距離可以相等，當然也可以不相等。也就是說，電路區域142可以在上下方向上不位於半導體晶粒144b的中心位置，在左右方向上可以位於或不位於半導體晶粒144b的中心位置。
通常情況下，在基板(例如基板121)或中間層上為安裝半導體晶粒和記憶體晶粒所預留的位置已經固定，例如預留的焊點位置，接線位置等已經固定，因此半導體晶粒的電路區域(例如電路區域142)和記憶體晶粒的電路區域在基板或中間層上的相對位置是固定的，是無法移動的。而市場上存在許多不同尺寸的記憶體晶粒，例如第3A圖中的記憶體晶粒150a具有寬度W3，第3B圖中的記憶體晶粒150b的具有寬度W4(W4小於W3)，如果將第3B圖中的記憶體晶粒150b安裝到第3A圖中，則記憶體晶粒與半導體晶粒之間的距離就發生了變化，例如記憶體晶粒與半導體晶粒之間的距離將會大於D1。但是因為半導體晶粒與記憶體晶粒之間的距離需要保持為規定的距離(例如距離D1)，以保持封裝的結構穩定性。因此先前技術中，當記憶體晶粒的尺寸(如寬度)發生變化時，先前設計的基板或中間層可能會無法使用，為了適應不同的記憶體晶粒 的尺寸，就需要改變先前基板或中間層的佈局設計，以滿足對應的記憶體晶粒的尺寸的佈局，這樣不僅大幅增加了設計和製造成本，而且會降低生產效率，拖延工期。而採用本發明中的方案，可以解決上述問題。具體地，記憶體晶粒150b的寬度W4小於記憶體晶粒150a的寬度W3，半導體晶粒144b的物理邊緣145b與電路區域142的邊緣147b之間的較大的距離D2b設置為比半導體晶粒144b的邊緣146b和電路區域142的邊緣148b之間的較小距離D3b更靠近記憶體晶粒150b。這樣半導體晶粒144b的電路區域142的在基板121上的相對位置沒有發生改變，透過留出較多的切割餘量(D2b所對應的切割餘量)，使整個半導體晶粒144b與記憶體晶粒150b之間的距離仍然可以保持為距離D1。因此，半導體封裝組件100b的佈局可以與半導體封裝組件100a(如第3A圖所示)的佈局的位置相同，具體來說，本發明針對不同尺寸的記憶體晶粒，每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割邊緣不同，本發明無需更改先前基板設計，可以使用先前的基板設計，並且半導體晶粒的電路區域和記憶體晶粒的電路區域在基板上的相對位置沒有發生改變，而半導體晶粒和記憶體晶粒之間的距離仍然滿足規定，從而不會有因重新設計基板而花費的額外時間和產生的額外費用，相比重新設計基板而言節省了大量的時間和費用，並且提高了生產效率。此外需要注意的是，記憶體晶粒的電路區域在基板121上的相對位置也沒有發生改變。此外，本發明中，D2b減去D2a得到的數值可以等於W3減去W4得到的數值，從而可以根據記憶體晶粒尺寸的變化來調整切割製 程中的切割餘量。此外，如第3A，3B，3C圖所示，半導體晶粒144a，144b，144c的寬度可以是相同的，即都等於W1，在切割時可以基於寬度W1對切割位置進行調整。此外，記憶體晶粒的寬度若是過小或過大，超過了對於半導體晶粒切割可調整的範圍(即無法切割出符合電路區域安裝位置要求和距離D1要求的半導體晶粒)時，則需要更換符合尺寸要求的記憶體晶粒，從而便於對半導體晶粒的切割。當然，當記憶體晶粒的尺寸發生變化時，本發明提供了一種無需更改基板或中間層設計的可能的方法，以提供更多的解決方案。
在一些其他實施例中，如第3C圖所示，提供兩個記憶體晶粒150c，記憶體晶粒150c的尺寸大於第3A圖的記憶體晶粒150a的尺寸。記憶體晶粒150c，半導體晶粒144c和基板121之間的電連接與先前參照第1圖描述的記憶體晶粒150b，半導體晶粒144b和基板121的電連接類似或相同，為簡潔起見不再重複。
具體地，兩個記憶體晶粒150c具有相同的寬度W5，並且寬度W5可以大於第3A圖的寬度W3。兩個記憶體晶粒150c分別具有邊緣151c和152c。半導體晶粒144c具有面向記憶體晶粒150c的邊緣151c和152c的邊緣145c以及與邊緣145c相對的邊緣146c。邊緣151c和外圍區域140c的邊緣145c之間的距離D1與邊緣152c和外圍區域140c的邊緣145c之間的距離D1相同。
在本實施例中，記憶體晶粒150c和半導體晶粒144c之間的距離D1可以與第3A圖中的記憶體晶粒150a與半導體晶 粒144a之間的距離D1相同，如上所述的，這樣可以減少翹曲並防止半導體封裝組件的可靠性問題。
如上所述，為了使用與第3A圖中的半導體封裝組件100a相同的佈局(即在同樣的基板或中間層上安裝半導體晶粒和記憶體晶粒)，邊緣145c和邊緣147c之間的距離D2c可以小於邊緣146c和邊緣148c之間的距離D3c。應當注意的是，半導體晶粒144c可以透過第2圖所示的切割製程形成。因此，電路區域142的相對的兩側的切割邊緣是不同的。換句話說，電路區域142不位於半導體晶粒144c的中心。此外，電路區域142的其餘的兩個邊緣與相應的外圍區域140b的兩個邊緣之間的也可以分別具有距離，這兩個距離可以相等，當然也可以不相等。也就是說，電路區域142可以在上下方向上不位於半導體晶粒144b的中心位置，在左右方向上可以位於或不位於半導體晶粒144b的中心位置。
通常情況下，在基板(例如基板121)或中間層上為安裝半導體晶粒和記憶體晶粒所預留的位置已經固定，例如預留的焊點位置，接線位置等已經固定，因此半導體晶粒的電路區域(例如電路區域142)和記憶體晶粒的電路區域在基板或中間層上的相對位置是固定的，是無法移動的。而市場上存在許多不同尺寸的記憶體晶粒，例如第3A圖中的記憶體晶粒150a具有寬度W3，第3C圖中的記憶體晶粒150c的具有寬度W5(W5大於W3)，如果將第3C圖中的記憶體晶粒150b安裝到第3A圖中，則記憶體晶粒與半導體晶粒之間的距離就發生了變化，例如記憶體晶粒與半導體晶粒之間的距離將會小於D1。但是 因為半導體晶粒與記憶體晶粒之間的距離需要保持為規定的距離(例如距離D1)，以保持封裝的結構穩定性。因此先前技術中，當記憶體晶粒的尺寸(如寬度)發生變化時，先前設計的基板或中間層可能會無法使用，為了適應不同的記憶體晶粒的尺寸，就需要改變先前基板或中間層的佈局設計，以滿足對應的記憶體晶粒的尺寸的佈局，這樣不僅大幅增加了設計和製造成本，而且會降低生產效率，拖延工期。而採用本發明中的方案，可以解決上述問題。具體地記憶體晶粒150c的寬度W5大於記憶體晶粒150a的寬度W3，半導體晶粒144c的物理邊緣145c與電路區域142的邊緣147c之間的較小的距離D2c設置為比半導體晶粒144c的邊緣146c和電路區域142的邊緣148c之間的較大距離D3c更靠近記憶體晶粒150c。這樣半導體晶粒144c的電路區域142的在基板121上的相對位置沒有發生改變，透過留出較少的切割餘量(D2c所對應的切割餘量)，使整個半導體晶粒144b與記憶體晶粒150b之間的距離仍然可以保持為距離D1。因此，半導體封裝組件100c的佈局可以與半導體封裝組件100a(如第3A圖所示)的佈局的位置相同，具體來說，本發明針對不同尺寸的記憶體晶粒，每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割邊緣不同，本發明無需更改先前基板設計，可以使用先前的基板設計，並且半導體晶粒的電路區域和記憶體晶粒的電路區域在基板上的相對位置沒有發生改變，而半導體晶粒和記憶體晶粒之間的距離仍然滿足規定，從而不會有因重新設計基板而花費的額外時間和產生的額外費用，相比重新設計基板而言節省了大量的時間和費 用，並且提高了生產效率。此外需要注意的是，記憶體晶粒的電路區域在基板121上的相對位置也沒有發生改變。此外，本發明中，D2a減去D2c得到的數值可以等於W5減去W3得到的數值，從而可以根據記憶體晶粒尺寸的變化來調整切割製程中的切割餘量。此外，如第3A，3B，3C圖所示，半導體晶粒144a，144b，144c的寬度可以是相同的，即都等於W1，在切割時可以基於寬度W1對切割位置進行調整。此外，記憶體晶粒的寬度若是過小或過大，超過了對於半導體晶粒切割可調整的範圍(即無法切割出符合電路區域安裝位置要求和距離D1要求的半導體晶粒)時，則需要更換符合尺寸要求的記憶體晶粒，從而便於對半導體晶粒的切割。當然，當記憶體晶粒的尺寸發生變化時，本發明提供了一種無需更改基板或中間層設計的可能的方法，以提供更多的解決方案。
第4A圖是作為對比的半導體封裝組件100a的俯視圖。第4B圖是根據本發明的一些實施例的半導體封裝組件100b的俯視圖。第4C圖是根據本發明的一些其他實施例的半導體封裝組件100c的俯視圖。第4A，4B和4C圖類似於第3A，3B和3C圖。第4A-4C圖與第3A-3C圖的不同在於第4A-4C圖中示出有複數個導線160a，160b和160c。
如第4A圖所示，導線160a設置在半導體晶粒144a和記憶體晶粒150a上，並且記憶體晶粒150a透過導線160a電連接到半導體晶粒144a。
六根導線160a具有相同的長度L。長度L1a是導線160a的與記憶體晶粒150a重疊的部分的長度，以及長度L2是導 線160a與半導體晶粒144a的電路區域142重疊的部分的長度。導線160a延伸越過記憶體晶粒150a的邊緣151a，外圍區域140a的邊緣145a和電路區域142的邊緣147a。
如第4B圖所示，類似於半導體封裝組件100a(如第4A圖所示)，半導體封裝組件100b包括設置在半導體晶粒144b和記憶體晶粒150b上的導線160b，以及記憶體晶粒150b透過導線160b電連接到半導體晶粒144b。儘管第4B圖僅示出了六根導線160b，但應當注意的是，對記憶體晶粒150b和半導體晶粒144b上的導線160b的數量沒有限制。
六根導線160b具有相同的長度L。長度L1b是導線160b的與記憶體晶粒150b重疊的部分的長度，以及長度L2是導線160b與半導體晶粒144b的電路區域142重疊的部分的長度。導線160b延伸越過記憶體晶粒150b的邊緣151b，外圍區域140b的邊緣145b和電路區域142的邊緣147b。
與半導體封裝組件100a(如第4A圖所示)相比，導線160b的長度L與導線160a(如第4A圖所示)的長度L相同，並且導線160b與半導體晶粒144b的電路區域142重疊的部分的長度L2與第4A圖所示的導線160a與半導體晶粒144a的電路區域142重疊的部分的長度L2相同。
應當注意的是，記憶體晶粒150b的尺寸小於記憶體晶粒150a(如第4A圖所示)的尺寸，並且每個記憶體晶粒150b的中心位於與每個記憶體晶粒150a(如第4A圖所示)的中心相同的位置處。因此，導線160b與記憶體晶粒150b重疊的部分的長度L1b短於導線160a與記憶體晶粒150a重疊的部分的長度 L1a。
如第4C圖所示，類似於半導體封裝組件100a(如第4A圖所示)，半導體封裝組件100c包括設置在半導體晶粒144c和記憶體晶粒150c上的導線160c，並且記憶體晶粒150c透過導線160c電連接到半導體晶粒144c。
六根導線160c具有相同的長度L。長度L1c是導線160c與記憶體晶粒150c重疊的部分的長度，並且長度L2是導線160c與半導體晶粒144c的電路區域142重疊的部分的長度。導線160c延伸越過記憶體晶粒150c的邊緣151c，外圍區域140c的邊緣145c和電路區域142的邊緣147c。
與半導體封裝組件100a(如第4A圖所示)相比，導線160c的長度L與導線160a(如第4A圖所示)的長度L相同，並且導線160c與電路區域142重疊的部分的長度L2與第4A圖所示的導線160a與半導體晶粒144a的電路區域142重疊的部分的長度L2相同。
應當注意的是，記憶體晶粒150c的尺寸大於記憶體晶粒150a(如第4A圖所示)的尺寸，並且每個記憶體晶粒150c的中心位於與每個記憶體晶粒150a(如第4A圖所示)的中心相同的位置處。因此，導線160c的與記憶體晶粒150c重疊的部分的長度L1c大於導線160a(如第4A圖所示)與記憶體晶粒150a重疊的部分的長度L1a。
此外，儘管記憶體晶粒150a，150b和150c的尺寸彼此不同，但是用於輸出訊號的記憶體晶粒150a，150b和150c的焊點(solder joint)位於相同的位置。因此，導線160b和160c 可以具有與導線160a相同的長度L，並且當使用具有與記憶體晶粒150a的尺寸不同的記憶體晶粒150b和150c時，訊號性能不會降低。
第5圖是晶圓300的俯視圖，示出了根據本發明的一些其他實施例的用於形成半導體晶粒的方法。如第5圖所示，晶圓300具有兩個電路區域1421和1422，電路區域1421具有面向電路區域1422的邊緣E2的邊緣E1。
第5圖的晶圓300與第2圖的晶圓200之間的差異在於，第5圖的晶圓300中，在兩個相鄰的電路區域1421和1422之間存在兩條劃線S1和S2。劃線S1與邊緣E1相鄰，劃線S2與邊緣E2相鄰。劃線S1與邊緣E2之間由劃線S2間隔，劃線S2與邊緣E1之間由劃線S1間隔。與第2圖的晶圓200相比，由於在第5圖的晶圓300中的電路區域1421和1422之間存在更多的劃線。可以更靈活地調節兩個相鄰的電路區域1421和1422之間的距離，邊緣E1和劃線S1之間的距離D4以及邊緣E2和劃線S2之間的距離D5。在一些實施例中，距離D4可以與距離D5相同。在一些其他實施例中，距離D4可以與距離D5不同，例如距離D4大於或小於距離D5。距離D4和D5可以根據記憶體晶粒的尺寸來調整，記憶體晶粒將在下面的製程中與具有電路區域1421和1422的半導體晶粒一起封裝。此外，對於劃線S1和S2一般為沿著一個劃線切割完之後，再沿另一個劃線的進行切割的，例如先沿劃線S1切割，再沿劃線S2切割。當然切割的順序可以自由變換，例如先沿劃線S2切割，再沿劃線S1切割。此外為簡潔起見，在第5圖中僅示出了在電路區域1421和1422之間的劃線， 實際上在電路區域的其他邊緣還具有其他的劃線，在切割時可以與第5圖中的劃線S1、劃線S2，距離D4和距離D5的設置類似，在此不再贅述。此外，本實施例中半導體晶粒(如下述的144d，144e，144f)的寬度無需固定為W1(如第3A，3B，3C圖所示)，因為本實施例中電路區域1421和1422之間具有至少兩個劃線，可以自由調整切割得到半導體晶粒的外圍區域的寬度(即電路區域邊緣與外圍區域邊緣之間的距離)。當然電路區域142(如第3A，3B，3C圖所示)的寬度一般是保持不變的，例如與第3A，3B，3C圖所示的寬度W2相同。
第6A圖是根據本發明的一些實施例的半導體封裝組件100d的俯視圖。第6B圖是根據本發明的一些其他實施例的半導體封裝組件100e的俯視圖。第6C圖是根據本發明的一些其他實施例的半導體封裝組件100f的俯視圖。
如第6A圖所示，在基板121上設有四個記憶體晶粒150b和一個半導體晶粒144d。四個記憶體晶粒150b具有相同的寬度W4，並與第3B圖的記憶體晶粒150b的寬度相同，並且小於第3A圖的記憶體晶粒150a的寬度W3。與第3B圖中的半導體封裝組件100b相比，半導體封裝組件100d還包括與外圍區域140d的邊緣146d相鄰設置的兩個記憶體晶粒150b。也就是說，記憶體晶粒150b設置在半導體晶粒144d的相對的兩側。
在本實施例中，記憶體晶粒150b的邊緣151d與外圍區域140d的邊緣145d之間的距離D1與記憶體晶粒150b的邊緣153d與外圍區域140d的邊緣146d之間的距離D1相同。另外，由於半導體晶粒144d可以透過第5圖所示的切割製程形成，所以 外圍區域140d的邊緣145d與電路區域142的邊緣147d之間的距離D2b可以與外圍區域140d的邊緣146d與電路區域142的邊緣148d之間的距離D2b相同(也即在執行第5圖中的切割時，距離D4和距離D5可以是相同的)。此外本實施例中半導體晶粒144d的寬度無需固定為W1(如第3A，3B，3C所示)，當然電路區域142的寬度一般是保持不變的，例如與第3A，3B，3C所示的寬度W2相同。
在其他實施例中，如果設置在半導體晶粒144d的相對的兩側的記憶體晶粒150b具有不同的尺寸，則邊緣145d與邊緣147d之間的距離D2b可以與邊緣146d與邊緣148D之間的距離D2b不同。此外，在半導體晶粒144d的另外一側或兩側(例如第6A圖中的左右兩側中的一側或兩側)，也可以設有記憶體晶粒，該記憶體晶粒的與半導體晶粒144d之間的距離也應該符合要求，以使半導體封裝滿足穩定性要求。因此類似於調整距離D2b，對於在半導體晶粒144d的另外一側或兩側，也可以採用類似的調整切割餘量，使電路區域142的邊緣與半導體晶粒144d的邊緣之間的距離根據記憶體晶粒的尺寸進行調整，以在先前的基板上佈局半導體晶粒和記憶體晶粒，並滿足半導體晶粒和記憶體晶粒之間的距離規定或要求。
如第6B圖所示，在基板121上設有四個記憶體晶粒150c和一個半導體晶粒144e。四個記憶體晶粒150c具有相同的寬度W5，並與第3C圖的記憶體晶粒150c的寬度相同，並且大於第3A圖的記憶體晶粒150a的寬度W3。與第3C圖中的半導體封裝組件100c相比，半導體封裝組件100e還包括與外圍區域 140e的邊緣146e相鄰設置的兩個記憶體晶粒150c。也就是說，記憶體晶粒150c設置在半導體晶粒144e的相對的兩側。
在本實施例中，記憶體晶粒150c的邊緣151e與外圍區域140e的邊緣145e之間的距離D1與記憶體晶粒150c的邊緣153e與外圍區域140e的邊緣146e之間的距離D1相同。另外，由於半導體晶粒144e可以透過第5圖所示的切割製程形成，所以外圍區域140e的邊緣145e與電路區域142的邊緣147e之間的距離D2c可以與外圍區域140e的邊緣146e和電路區域142的邊緣148e之間的距離D2c相同(也即在執行第5圖中的切割時，距離D4和距離D5可以是相同的)。此外本實施例中半導體晶粒144e的寬度無需固定為W1(如第3A，3B，3C圖所示)，當然電路區域142的寬度一般是保持不變的，例如與第3A，3B，3C圖所示的寬度W2相同。
在其他實施例中，如果設置在半導體晶粒144e的相對的兩側的記憶體晶粒150c具有不同的尺寸，則邊緣145e與邊緣147e之間的距離D2c可以與邊緣146e與邊緣148E之間的距離D2c不同。此外，在半導體晶粒144e的另外一側或兩側(例如第6B圖中的左右兩側中的一側或兩側)，也可以設有記憶體晶粒，該記憶體晶粒的與半導體晶粒144e之間的距離也應該符合要求，以使半導體封裝滿足穩定性要求。因此類似於調整距離D2c，對於在半導體晶粒144e的另外一側或兩側，也可以採用類似的調整切割餘量，使電路區域142的邊緣與半導體晶粒144e的邊緣之間的距離根據記憶體晶粒的尺寸進行調整，以在先前的基板上佈局半導體晶粒和記憶體晶粒，並滿足半導體晶 粒和記憶體晶粒之間的距離規定或要求。
如第6C圖所示，在基板121上設有兩個記憶體晶粒150c、兩個記憶體晶粒150b和一個半導體晶粒144f。兩個記憶體晶粒150c和兩個記憶體晶粒150b分別設置在半導體晶粒144f的相對的兩側。兩個記憶體晶粒150c具有寬度W5(類似於第6B圖)，兩個記憶體晶粒150b具有寬度W4(類似於第6A圖)，並且其中W5大於第3A圖的記憶體晶粒150a的寬度W3，W4小於第3A圖的記憶體晶粒150a的寬度W3。與第6A和6B圖中的半導體封裝組件相比，半導體封裝組件100f相對的兩側的記憶體晶粒150c和記憶體晶粒150b分別具有不同的寬度W5和W4。
在本實施例中，記憶體晶粒150c的邊緣151f與外圍區域140f的邊緣145f之間的距離D1與第3A，3B，3C，6A，6B，6C圖中的距離D1相同，記憶體晶粒150b的邊緣153f與外圍區域140f的邊緣146f之間的距離D1與第3A，3B，3C，6A，6B，6C圖中的距離D1相同。另外，由於半導體晶粒144f可以透過第5圖所示的切割製程形成，外圍區域140f的邊緣145f與電路區域142的邊緣147f之間的距離D2c可以與外圍區域140f的邊緣146f和電路區域142的邊緣148f之間的距離D2b不同(也即在執行第5圖中的切割時，距離D4和距離D5可以是不相同的，例如距離D4大於或小於D5)。具體地，距離D2b可以大於距離D2c。當然在其他實施例中，距離D2b可以小於距離D2c，例如寬度W5小於寬度W4時。此外本實施例中半導體晶粒144f的寬度無需固定為W1(如第3A，3B，3C圖所示)，當然電路區域142的寬度一般是保持不變的，例如與第3A，3B，3C圖所示的寬度W2 相同。
在其他實施例中，如果設置在半導體晶粒144f的相對的兩側的記憶體晶粒150c和150b具有不同的尺寸，則邊緣145f與邊緣147f之間的距離D2c可以與邊緣146f與邊緣148f之間的距離D2b可以相同。此外，在半導體晶粒144f的另外一側或兩側(例如第6C圖中的左右兩側中的一側或兩側)，也可以設有記憶體晶粒，該記憶體晶粒的與半導體晶粒144f之間的距離也應該符合要求，以使半導體封裝滿足穩定性要求。因此類似於調整距離D2b或/和D2c，對於在半導體晶粒144f的另外一側或兩側，也可以採用類似的調整切割餘量，使電路區域142的邊緣與半導體晶粒144f的邊緣之間的距離根據記憶體晶粒的尺寸進行調整，以在先前的基板上佈局半導體晶粒和記憶體晶粒，並滿足半導體晶粒和記憶體晶粒之間的距離規定或要求。本發明針對不同尺寸的記憶體晶粒，每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割邊緣不同，這樣半導體晶粒的電路區域的在基板上的相對位置沒有發生改變，透過調整切割餘量，使半導體晶粒與記憶體晶粒之間的距離保持與先前一致，保證了封裝的結構穩定性。本發明無需更改先前基板設計，可以使用先前的基板設計，並且半導體晶粒的電路區域和記憶體晶粒的電路區域在基板上的相對位置沒有發生改變，而半導體晶粒和記憶體晶粒之間的距離仍然滿足規定，從而不會有因重新設計基板而花費的額外時間和產生的額外費用，相比重新設計基板而言節省了大量的時間和費用，並且提高了生產效率。
由於市場上存在如此多的不同尺寸的記憶體晶粒，因此有必要使用不同尺寸的記憶體晶粒為半導體封裝組件設計不同的佈局，這樣需要對先前的基板或中間層進行重新設計和製造，這可能導致製造這些半導體封裝組件的成本上升。根據前述實施例，本發明中可以調整晶圓上劃線的位置，使得每個半導體晶粒的相對的兩側(即每個電路區域的相對的兩側)的切割邊緣不同，使半導體晶粒的電路區域和記憶體晶粒的電路區域在基板或中間層上的相對位置不變，而透過切割邊緣不同使半導體晶粒與記憶體晶粒之間的距離保持不變，從而可以使用先前的基板或中間層，無需重新設計基板或中間層。本發明中半導體晶粒的物理邊緣與半導體晶粒內部的電路區域的邊緣之間的距離在電路區域的相對的兩側是不同的或相同的。換句話說，圍繞電路區域的外圍區域在電路區域的相對的兩側具有不同的寬度或相同的寬度，針對不同尺寸的記憶體晶粒，半導體晶粒的外圍區域各個邊緣的寬度可以將會通過在切割製程中來調整。
可以對本發明的實施例進行許多變化和/或修改。根據本發明的一些實施例的半導體封裝結構可用於形成三維(3D，three-dimensional)封裝，2.5D封裝，扇出(fan-out)封裝或其他合適的封裝。其中3D封裝可以是內部導電結構均為導電通孔的封裝，2.5D封裝可以是內部導電結構具有導電焊球或導電柱等的封裝。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範 圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。

Claims (12)

  1. 一種半導體封裝組件，包括：半導體晶粒和第一記憶體晶粒，設置在基板的第一表面上，其中該第一記憶體晶粒包括面向該半導體晶粒的第一邊緣，並且該半導體晶粒包括：外圍區域，具有面向該第一記憶體晶粒的第一邊緣的第二邊緣和與該第二邊緣相對的第三邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與該第二邊緣相鄰的第四邊緣和與該第三邊緣相鄰的第五邊緣，其中，該第二邊緣和該第四邊緣之間的距離為第一距離，該第三邊緣和該第五邊緣之間的距離為第二距離，該第一距離不同於該第二距離。
  2. 如申請專利範圍第1項所述的半導體封裝組件，還包括：第二記憶體晶粒，設置於該基板的第一表面上，其中該第一記憶體晶粒的寬度與該第二記憶體晶粒的寬度相同；該第二記憶體晶粒包括面向該第二邊緣的第六邊緣，該第二邊緣位於該第四邊緣與該第二記憶體晶粒的第六邊緣之間。
  3. 如申請專利範圍第2項所述的半導體封裝組件，其中該第一邊緣和該第二邊緣之間的距離與該第六邊緣和該第二邊緣之間的距離相同。
  4. 一種半導體封裝組件，包括：半導體晶粒和記憶體晶粒，設置在中間層的第一表面上， 其中該半導體晶粒包括：外圍區域，具有面向該記憶體晶粒的第一邊緣和與該第一邊緣相對的第二邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與記憶體晶粒相鄰的第三邊緣和與第三邊緣相對的第四邊緣，其中該第一邊緣和該第三邊緣之間的第一距離不同於該第二邊緣和該第四邊緣之間的第二距離，其中該第一邊緣和該第二邊緣之間的第三距離大於該第三邊緣和該第四邊緣之間的第四距離。
  5. 如申請專利範圍第4項所述的半導體封裝組件，還包括：複數個第一導電結構，設置在該中間層上，其中該半導體晶粒和該記憶體晶粒透過該第一導電結構電連接到該中介層；以及第一底部填充層，插入在該中間層的第一表面與該半導體晶粒和該記憶體晶粒之間，其中該第一底部填充層圍繞該第一導電結構。
  6. 如申請專利範圍第5項所述的半導體封裝組件，其中該第一底部填充層的一部分隔開該半導體晶粒與該記憶體晶粒。
  7. 如申請專利範圍第6項所述的半導體封裝組件，還包括：模塑料，圍繞該第一底部填充層，該半導體晶粒和該記憶體晶粒，其中該模塑料覆蓋該半導體晶粒的外圍區域的第二邊緣。
  8. 一種半導體封裝組件，包括： 半導體晶粒，第一記憶體晶粒和第二記憶體晶粒，設置在基板的第一表面上，其中該第一記憶體晶粒和第二記憶體晶粒至少設置在該半導體晶粒的相對的兩側，該第一記憶體晶粒包括面向該半導體晶粒的第一邊緣，該第二記憶體晶粒包括面向該半導體晶粒的第二邊緣，並且該半導體晶粒包括：外圍區域，具有面向該第一記憶體晶粒的第一邊緣的第三邊緣，面向該第一記憶體晶粒的第二邊緣的第四邊緣；以及電路區域，由該外圍區域圍繞，其中該電路區域具有與該第三邊緣相鄰的第五邊緣和與該第四邊緣相鄰的第六邊緣，其中，該第三邊緣和該第五邊緣之間的距離為第一距離，該第四邊緣和該第六邊緣之間的距離為第二距離，該第一距離與該第二距離相同或不同。
  9. 一種半導體封裝組件的形成方法，包括：沿著晶圓的第一劃線執行切割製程以將第一電路區域與第二電路區域分離，其中該第一電路區域具有第一邊緣，該第二電路區域具有第二邊緣，該第一邊緣與該第二邊緣相鄰，以及該第一邊緣和該第一劃線之間的第一距離不同於該第二邊緣和該第一劃線之間的第二距離；在執行切割製程之後，形成具有第一電路區域的半導體晶粒；以及將該半導體晶粒和第一記憶體晶粒接合到基板的第一表 面。
  10. 如申請專利範圍第9項所述的方法，其中，該半導體晶粒的形成還包括：沿著第二劃線切割該晶圓，其中該第一劃線和該第二劃線位於該第一電路區域的相對的兩側。
  11. 如申請專利範圍第10項所述的方法，其中，該第一電路區域具有與該第一邊緣相對的第三邊緣，並且該第三邊緣和該第二劃線之間的第三距離不同於該第一距離。
  12. 一種半導體封裝組件的形成方法，包括：沿著晶圓的第一劃線執行切割製程以及沿著晶圓的第二劃線執行切割製程，以將第一電路區域與第二電路區域分離，其中該第一劃線和該第二劃線位於該第一電路區域與該第二電路區域之間；該第一電路區域具有第一邊緣，該第二電路區域具有第二邊緣，該第一邊緣與該第二邊緣相鄰，以及該第一邊緣和該第一劃線之間具有第一距離，該第二邊緣和該第一劃線之間具有第二距離，該第一距離與該第二距離相同或不同；在執行切割製程之後，形成具有第一電路區域的半導體晶粒；以及將該半導體晶粒、第一記憶體晶粒和第二記憶體晶粒接合到基板的第一表面。
TW107127101A 2017-08-04 2018-08-03 半導體封裝組件及其形成方法 TWI676240B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762541199P 2017-08-04 2017-08-04
US62/541,199 2017-08-04
US201762549015P 2017-08-23 2017-08-23
US62/549,015 2017-08-23
US16/043,326 2018-07-24
US16/043,326 US10497689B2 (en) 2017-08-04 2018-07-24 Semiconductor package assembly and method for forming the same

Publications (2)

Publication Number Publication Date
TW201911494A true TW201911494A (zh) 2019-03-16
TWI676240B TWI676240B (zh) 2019-11-01

Family

ID=63244383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127101A TWI676240B (zh) 2017-08-04 2018-08-03 半導體封裝組件及其形成方法

Country Status (4)

Country Link
US (2) US10497689B2 (zh)
EP (2) EP3439032B1 (zh)
CN (2) CN109411463B (zh)
TW (1) TWI676240B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758167B (zh) * 2021-04-21 2022-03-11 欣興電子股份有限公司 封裝結構及其製作方法
US11682612B2 (en) 2021-04-21 2023-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
TWI825642B (zh) * 2021-12-23 2023-12-11 南亞科技股份有限公司 具有複合式下內連接件的半導體元件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR20210046913A (ko) * 2019-10-18 2021-04-29 삼성전자주식회사 시스템-인-패키지 모듈
KR20220007340A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 언더필을 갖는 패키지 구조물
CN112310135B (zh) * 2020-10-19 2024-02-06 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308344A (ja) 1987-06-10 1988-12-15 Nec Corp マスタ−スライス型半導体集積回路装置の製造方法
DE102006043113B3 (de) * 2006-09-07 2008-04-30 Qimonda Ag Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
CN102484101A (zh) 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
WO2011019080A1 (ja) 2009-08-13 2011-02-17 株式会社ＳＫＬｉｎｋ 回路基板及びその製造方法
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8384231B2 (en) * 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9245773B2 (en) * 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
WO2014045989A1 (ja) 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体ウェハ、半導体装置および半導体装置の製造方法
KR101579673B1 (ko) 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10177083B2 (en) * 2015-10-29 2019-01-08 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
US10411001B2 (en) * 2015-12-16 2019-09-10 Intel Corporation Dynamic random access memory (DRAM) mounts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758167B (zh) * 2021-04-21 2022-03-11 欣興電子股份有限公司 封裝結構及其製作方法
US11682612B2 (en) 2021-04-21 2023-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
TWI825642B (zh) * 2021-12-23 2023-12-11 南亞科技股份有限公司 具有複合式下內連接件的半導體元件
US11876075B2 (en) 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with composite bottom interconnectors

Also Published As

Publication number Publication date
CN109411463A (zh) 2019-03-01
US20190043848A1 (en) 2019-02-07
EP4235766A2 (en) 2023-08-30
EP3439032A1 (en) 2019-02-06
US20200075572A1 (en) 2020-03-05
US10903198B2 (en) 2021-01-26
EP3439032B1 (en) 2023-06-21
CN113066792A (zh) 2021-07-02
EP4235766A3 (en) 2023-10-04
TWI676240B (zh) 2019-11-01
CN109411463B (zh) 2021-03-12
US10497689B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
TWI676240B (zh) 半導體封裝組件及其形成方法
US11817445B2 (en) Semiconductor device packages, packaging methods, and packaged semiconductor devices
US20210265284A1 (en) Dummy Dies for Reducing Warpage in Packages
US10790270B2 (en) Stacked semiconductor package
EP3007225B1 (en) Semiconductor package assembly
US9373599B2 (en) Methods and apparatus for package on package devices
TWI531045B (zh) 晶片封裝與其形成方法
TWI631676B (zh) 電子封裝件及其製法
US9502360B2 (en) Stress compensation layer for 3D packaging
TWI591737B (zh) 半導體封裝結構
US9899337B2 (en) Semiconductor package and manufacturing method thereof
CN104517930A (zh) 半导体封装
CN106486384A (zh) 晶圆级封装的制作方法
US20230387029A1 (en) Semiconductor package
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
US20230223350A1 (en) Semiconductor package and method of fabricating the same
TW202412206A (zh) 多晶粒封裝
KR101691099B1 (ko) 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법
TW202310255A (zh) 半導體封裝件和半導體元件