TW201904206A - 編碼輸入資料為極性碼的方法及設備、解碼方法及其設備 - Google Patents

Abstract

本發明可提供一種將輸入資料編碼為極性碼的方法，包含：通過將至少一個指定資訊位元添加到已基於輸入資料產生的資訊位元來產生未凍結位元，通過將未凍結位元指配到與具有編碼器和解碼器都已知的值的凍結位元相比可靠性更高的極化子通道來對未凍結位元和冷凍位元重新排序，以及通過極性編碼重新排序的結果來產生碼字。所述至少一個指定資訊位元可能具有編碼器和解碼器都已知的值。

Description

編碼輸入資料為極性碼的方法及設備、解碼方法及其設備

本發明概念涉及資料編碼和解碼方法，並且更具體地說涉及基於極性碼的資料編碼和解碼方法。

在無線通訊系統中，可以執行通道編碼來改進資料傳輸的可靠性。為通道編碼方案中的一種的極性碼可能以低編碼/解碼複雜度實現香農容量（Shannon capacity）。極性碼使用通道極化，其中輸入中觀察到的位元通道（或子通道）被極化成良好位元通道和不良位元通道以通過良好位元通道傳輸資訊位元，同時通過不良位元通道傳輸具有編碼器和解碼器都已知的值（例如，零）的凍結位元。

本發明概念提供一種通過使用預定資訊以改進效率進行極性編碼和解碼的方法和設備。

根據本發明概念的一方面，提供一種將輸入資料編碼為極性碼的方法，包含：通過將至少一個指定資訊位元添加到已基於輸入資料產生的資訊位元來產生未凍結位元，通過將未凍結位元指配到與具有編碼器和解碼器都已知的值的凍結位元相比可靠性更高的極化子通道來對未凍結位元和凍結位元重新排序；以及通過重新排序的極性編碼結果來產生碼字，其中至少一個指定資訊位元可能具有編碼器和解碼器都已知的值。

根據本發明概念的另一方面，提供一種將輸入資料編碼為極性碼的設備，包含：記憶體，其被配置以存儲電腦可讀指令；以及一或多個處理器，其被配置以執行電腦可讀指令，以便一或多個處理器被配置以：通過基於極化子通道的可靠性對未凍結位元和具有編碼器和解碼器都已知的值的凍結位元重新排序來產生位元序列，所述未凍結位元包含至少一個指定資訊位元和基於輸入資料的資訊位元；以及通過極性編碼位元序列來產生碼字，其中所述至少一個指定資訊位元具有編碼器和解碼器都已知的值。

根據本發明概念的另一方面，提供一種解碼方法，包含：接收通過極性編碼位元序列所產生的碼字；以及通過在L是正整數的情況下產生L個解碼路徑的清單來執行碼字的列表解碼，其中位元序列包含有包含輸入位元、迴圈冗餘校驗（cyclic redundancy check；CRC）位元和至少一個指定資訊位元的未凍結位元以及具有編碼器和解碼器都已知的值的凍結位元，且其中所述執行包含基於解碼至少一個指定資訊位元的結果提早終止碼字的解碼。

圖1是示出根據本發明概念的實例實施例的包含基站（BS或eNB）10和使用者設備（UE）20的無線通訊系統100的框圖。無線通訊系統100可以包含（但不限於）第5代（5G）無線系統、長期演進（Long Term Evolution；LTE）系統、碼分多址（CDMA）系統、全球移動通信（GSM）系統、無線局域網（WLAN）系統或任何其它無線通訊系統。

基站10可以是可以與使用者設備20及/或其它基站通信並交換資料和控制資訊的固定站。舉例來說，基站10可被稱為節點B、演進節點B（eNB）、磁區、位元點、基地收發器系統（Base Transceiver System；BTS）、存取點（Access Point；AP）、中繼節點、遠端無線電頭端（Remote Radio Head；RRH）、無線電單元（radio unit；RU）、較小細胞等等。在本揭露內容中，基站10或細胞可以指示由碼分多址中的基站控制器（Base Station Controller；BSC）、寬頻碼分多址（WCDMA）中的節點B、長期演進中的eNB或磁區（位元點）覆蓋的一些區域或功能，並且可以包含各種覆蓋區域（例如巨型細胞、宏細胞、微小區、微微細胞、超微型細胞）以及中繼節點、遠端無線電頭端、無線電單元或較小細胞通信範圍。

為無線通訊裝置的使用者設備20可以包含可能固定或移動並且可以與基站10通信以傳輸並接收資料及/或控制資訊的各種裝置。舉例來說，使用者設備20可以是終端設備、移動台（mobile station；MS）、移動終端（mobile terminal；MT）、使用者終端（使用者終端；UT）、訂戶站（subscriber station；SS）、無線裝置、手持裝置等等。

基站10與使用者設備20之間的無線通訊網路可以通過共用可獲得的網路資源來支援多個使用者的通信。舉例來說，在無線通訊網路中，資訊可以通過各種多址方法傳送，所述方法例如碼分多址（code division multiple access；CDMA）、頻分多址（frequency division multiple access；FDMA）、時分多址（time division multiple access；TDMA）、正交頻分多址（orthogonal frequency division multiple access；OFDMA）、單載波頻分多址（Single Carrier Frequency Division Multiple Access；SC-FDMA）、OFDM-FDMA、OFDM-TDMA或OFDM-CDMA。

參考圖1，基站10和使用者設備20可以通過下行鏈路（DL）30和上行鏈路（uplink；UI）40彼此通信。舉例來說，在例如長期演進系統或長期演進高級系統的無線系統中，下行鏈路30和上行鏈路40可以通過控制通道（例如物理下行控制通道（Physical Downlink Control Channel；PDCCH）、物理控制格式指示通道（Physical Control Format Indicator Channel；PCFICH）、物理混合ARQ指示通道（Physical Hybrid ARQ Indicator Channel；PHICH）、物理上行控制通道（Physical Uplink Control Channel；PUCCH）或增強物理下行控制通道（Enhanced Physical Downlink Control Channel；EPDCCH））傳輸控制資訊，並且可以通過資料通道（例如物理下行共用通道（Physical Downlink Shared Channel；PDSCH）或物理上行共用通道（Physical Uplink Shared Channel；PUSCH））傳輸資料。

在本揭露內容中，通過物理控制通道（例如物理上行控制通道、物理上行共用通道、物理下行控制通道、增強物理下行控制通道或物理下行共用通道）傳輸和接收信號可表達為“傳輸和接收物理上行控制通道、物理上行共用通道、物理下行控制通道、增強物理下行控制通道以及物理下行共用通道”。而且，傳輸或接收物理下行控制通道或者通過物理下行控制通道傳輸或接收信號可以包含傳輸或接收增強物理下行控制通道或者通過增強物理下行控制通道傳輸或接收信號。也就是說，物理下行控制通道可以是物理下行控制通道或增強物理下行控制通道，並且可以包含物理下行控制通道和增強物理下行控制通道。

通道編碼可用於通過無線通訊系統100中的下行鏈路30和上行鏈路40改進資料傳輸的可靠性。舉例來說，在無線通訊系統100中，極性碼（或極性標誌）可以用於通道編碼，並且基站10和使用者設備20可以分別包含用於極性碼的編碼器和解碼器。極性碼可以基於通道極化，在輸入中觀察到的位元通道（或子通道）通過所述通道極化被極化成良好和不良位元通道。因此，在所述極性碼中，可以將基於輸入資料DIN的資訊位元指配到良好位元通道，而可以將具有編碼器和解碼器都已知的值的凍結位元指配到不良位元通道。如下文所描述，根據本發明概念的一些實例實施例，可以另外將具有預定或所需值的至少一個指定資訊（可互換地被稱作預定資訊（PI））位元指配到極性碼的良好位元通道。在一些實例實施例中，預定資訊位元可以包含編碼器和解碼器都已知的值（例如，預定或所需固定值及/或使用者設備20的識別字），並且可以被指配到對應於位元序列SEQ中的良好位元通道的索引，所述位元序列SEQ是基於極性碼的特徵確定的編碼器16的輸入。

根據本發明概念的一些實例實施例的編碼和解碼設備和/或方法可以使得能夠通過在極性碼的編碼和解碼中使用指定資訊來提早終止極性碼解碼操作，並且因此可能由於高效提早終止而顯著降低無線通訊系統100中的解碼操作的負載（例如，計算資源）。根據本發明概念的一些其它實例實施例的編碼和解碼設備及方法可以通過使用指定資訊獲得所需假警率（false alarm rate；FAR）而無需額外迴圈冗餘校驗（CRC）位元，同時通過在解碼操作期間提早捨棄解碼路徑而提供改進解碼性能。

參考圖1，基站10可以包含迴圈冗餘校驗處理器12、子通道映射單元14、編碼器16和速率匹配單元18。使用者設備20可以包含極性解碼器22。在下文中，描述實例，其中基站10在通過下行鏈路30將信號傳輸到使用者設備20的過程期間編碼資料，並且使用者設備20在通過下行鏈路30從基站10接收信號的過程期間解碼資料。然而，實例實施例不限於此。根據一些實例實施例，使用者設備20可以通過上行鏈路40將信號傳輸到基站10，並且基站10可以通過上行鏈路40從使用者設備20接收信號。舉例來說，儘管圖1中未展示，但基站10可以包含極性解碼器，並且使用者設備20可以包含極性編碼器。基站10和使用者設備20的元件在一些實例實施例中可以實施為通過邏輯合成等等實施的硬體塊，在一些實例實施例中可以實施為處理器和由處理器實施的軟體塊，並且在一些實例實施例中可以實施為硬體塊、處理器和軟體塊的組合。

迴圈冗餘校驗處理器12可以產生輸入資料DIN的迴圈冗餘校驗（CRC）位元，並且產生包含輸入資料DIN和迴圈冗餘校驗位元的迴圈冗餘校驗資料DCRC。舉例來說，迴圈冗餘校驗處理器12可以通過將J個位元的迴圈冗餘校驗位元添加到K個位元的輸入資料DIN來產生（K+J）個位元的迴圈冗餘校驗資料DCRC（K和J是正整數）。在本揭露內容中，迴圈冗餘校驗資料DCRC可被稱為包含輸入資料DIN的輸入位元和迴圈冗餘校驗位元的資訊位元。迴圈冗餘校驗位元可以用於確認使用者設備20中所接收的資料是否存在錯誤，並且迴圈冗餘校驗處理器12可以按無線通訊系統100所需的任何方式產生迴圈冗餘校驗位元。在一些實例實施例中，迴圈冗餘校驗位元可以使用無線電網路臨時識別字（Radio Network Temporary Identifier；RNTI）掩蔽，如下文參考圖2所描述。

子通道映射單元14可以從迴圈冗餘校驗資料DCRC產生位元序列SEQ，其為到編碼器16的輸入。在一些實例實施例中，子通道映射單元14可以通過將至少一個預定資訊位元添加到迴圈冗餘校驗資料DCRC來產生未凍結位元，並且可以通過對凍結位元和未凍結位元重新排序來產生位元序列SEQ。舉例來說，通過將J'個位元的預定資訊位元添加到（K + J）個位元的迴圈冗餘校驗資料DCRC，子通道映射單元14可以產生（K + J + J'）個位元的未凍結位元並且可以產生（N - (K + J + J')）個位元的凍結位元（J'和N是正整數）。接著，子通道映射單元14可以通過對未凍結位元和凍結位元重新排序來產生N個位元的位元序列SEQ。

位元序列SEQ是到產生極性編碼碼字PCW的編碼器16的輸入。位元序列SEQ的索引可以對應於極性碼的極化子通道。因此，子通道映射單元14可以基於索引辨識良好子通道（或良好位元通道）和不良子通道（或不良位元通道），並且可以通過以將包含凍結位元和至少一個預定資訊位元的未凍結位元指配到可靠性比凍結位元更高的極化子通道來產生位元序列SEQ。因此，可以將包含在未凍結位元中的至少一個預定資訊位元指配到具有相對高可靠性的極化子通道。將在下文參考圖6到圖9描述從未凍結位元和凍結位元產生位元序列SEQ的一些實例。

編碼器16可以通過處理位元序列SEQ來產生極性編碼碼字PCW。舉例來說，編碼器16可以如以下[等式1]中所示從N個位元的位元序列SEQ產生N個位元的極性編碼碼字PCW。 [等式1]

[等式1]中，可被稱為產生矩陣並且可以是的n階克羅內克冪（Kronecker power）。舉例來說，圖4繪示根據（即，N=8）的編碼器16的操作。根據[等式1]，隨著N增大，可以極化子通道，並且子通道中的每一者可被稱為極化子通道。從迴圈冗餘校驗資料DCRC產生極性編碼碼字PCW的子通道映射單元14和編碼器16可以統稱為極性編碼器。

速率匹配單元18可以通過對極性編碼碼字PCW進行速率匹配來產生輸出資料DOUT。速率匹配單元18可以通過削弱和/或縮短極性編碼碼字PCW以無線通訊系統100所需的方式執行速率匹配。由速率匹配單元18速率匹配的輸出資料DOUT可以通過依序穿過調變器、混頻器、功率放大器、天線等轉換，並且可以通過下行鏈路30傳送到使用者設備20。

使用者設備20可以通過下行鏈路30接收從基站10傳輸的信號。舉例來說，接收到的信號可以通過穿過天線、濾波器、低雜訊放大器、模數轉換器等轉換成資料，並且轉換的資料可以作為極性編碼碼字PCW'傳送到極性解碼器22。極性解碼器22可以通過解碼極性編碼碼字PCW'產生解碼資料DEC，並因此提取通過基站10發送的資訊（例如，輸入資料DIN）。

在一些實例實施例中極性解碼器22可以基於連續抵消（successive cancellation；SC）解碼依序逐位元解碼極性編碼碼字PCW'。在一些實例實施例中，極性解碼器22可以基於列表解碼維持多個候選解碼路徑並在根據最大似然捨棄解碼路徑時解碼極性編碼碼字PCW'。連續抵消列表（successive cancellation list；SCL）解碼可被稱為連續抵消解碼和清單解碼的組合。在一些實例實施例中，如下文參考圖5B所描述，例如簡化連續抵消（simplified successive cancellation；SSC）解碼方法的方法可以用於通過將節點分類成解碼樹中的預定（或替代地，所需）組來降低計算複雜度。在一些實例實施例中，包含級聯迴圈冗餘校驗碼和極性碼的方法可以用於改進連續抵消清單解碼的性能。然而，應注意，以上解碼方法僅僅是說明性的，並且本發明概念的實例實施例不限於上文所描述的解碼方法。

根據本發明概念的實例實施例，極性解碼器22可以在解碼極性編碼碼字PCW'的過程期間被告知由基站10的子通道映射單元14插入的預定資訊位元的預定（或替代地，所需）值，並且可以使用解碼預定資訊位元的結果（例如，估計的預定資訊位元）。基於估計的預定資訊位元，極性解碼器22在一些實例實施例中可以提早終止解碼操作，並且在一些實例實施例中可以使用列表解碼的列表精簡。而且，估計的預定資訊位元可以通過執行迴圈冗餘校驗功能降低假警率（FAR）。

圖2是示出本發明概念的實例實施例的圖1的下行鏈路30的結構的實例的框圖。舉例來說，圖2繪示圖1的下行鏈路30的傳輸時間間隔（Transmission Time Interval；TTI）。在無線通訊系統100中，下行鏈路30的資料可以在傳輸時間間隔單元中傳輸，並且一個傳輸時間間隔可以被定義為包含多個符號（例如，OFDM符號）的時間間隔。舉例來說，長期演進中的傳輸時間間隔可以是具有1 ms長度的子幀，並且5G中的傳輸時間間隔可以是可擴展傳輸時間間隔。在下文中，將參考圖1描述圖2。

參考圖2，下行鏈路30的傳輸時間間隔5可以包含通過時分複用（Time Division Multiplexing；TDM）複用的兩個時間區域。舉例來說，兩個時間區域可以包含用於控制通道（例如，物理下行控制通道或物理混合ARQ指示通道）的傳輸的控制區域和用於共用通道（例如，物理下行共用通道）的傳輸的資料區域。舉例來說，控制區域可以包含用於控制通道的多個符號，並且資料區域可以包括用於共用通道的剩餘符號。

控制區域可以包含關於下行鏈路30的資訊。舉例來說，在長期演進中，下行鏈路控制資訊（下行鏈路控制資訊；DCI）可以通過控制區域的物理下行控制通道傳輸。下行鏈路控制資訊可以包含使用者設備20需要以便與基站10通信的資訊，例如跳變標記、資源塊分配、調變編碼方案（Modulation Coding Scheme；MCS）和/或冗餘版本（Redundancy Version；RV）。基站10可以傳輸控制區域中的多個物理控制通道以用於多個使用者設備。舉例來說，長期演進的物理下行控制通道可以在一或多個相連控制通道元件（control channel element；CCE）的聚合上傳輸。控制通道元件可被稱為用於根據無線電通道的狀態提供預定（或替代地，所需）編碼速率的物理下行控制通道的邏輯分配單元，並且可以對應于多個資源元件組（resource element group；REG）。基站10可以將迴圈冗餘校驗添加到控制資訊。可以根據所有者或物理下行控制通道的用途掩蔽迴圈冗餘校驗。舉例來說，基站10可以通過對迴圈冗餘校驗掩蔽使用者設備20的唯一識別碼（例如，細胞RNTI）來產生用於使用者設備20的物理下行控制通道。

使用者設備20可以監控多個物理控制通道。舉例來說，無線通訊系統100可以定義控制通道元件位置的有限集合，其中可以針對使用者設備20定位物理控制通道。控制通道元件位置的有限集合可以是其中使用者設備20可以搜索其自身的物理控制通道的空間，並且可以被稱為搜索空間（search space；SS）。為了省略用於物理控制通道所述位置的輔助資訊並保留用於多個使用者設備的資源，基站10可能不將關於物理控制通道位於控制區域中的何處的資訊提供到使用者設備20。因此，使用者設備20可以通過嘗試在傳輸時間間隔5中解碼物理控制通道候選來尋找其自身的物理控制通道。通過這種盲解碼，使用者設備20可以識別傳輸到的物理控制通道。舉例來說，在長期演進中，使用者設備20可以以唯一識別碼（細胞RNTI）形式解除掩蔽物理下行控制通道，並且如果不存在迴圈冗餘校驗錯誤，那麼使用者設備20可以將所述物理下行控制通道識別為其自身的物理下行控制通道。在一些實例實施例中，可能需要使用者設備20在一個傳輸時間間隔5內執行盲解碼高達60次。

使用者設備20可能由於盲解碼而具有加重的解碼負載，這可能需要具有高計算性能的使用者設備20或可能由於重解碼負載而降低使用者設備20的總體性能。舉例來說，如果無線通訊系統100是5G，使用者設備20在一個傳輸時間間隔5中嘗試的盲解碼的最大次數可以相較於長期演進進一步增大，並且可能需要縮短每次嘗試所花費的時間。因此，在盲解碼中可能需要提早終止物理控制通道的解碼操作。舉例來說，就5G而言，由於將極性碼用作通道編碼方法，所以可能需要提早終止使用極性碼的盲解碼。

圖3示出根據本發明概念的實例實施例的過程的實例，在所述過程中將下行鏈路控制資訊D31從圖1的基站10傳送到使用者設備20。舉例來說，圖3示出在無線通訊系統100是長期演進的情況下將下行鏈路控制資訊D31從基站10傳送到使用者設備20的過程。如圖3所示，基站10可以通過執行一系列操作S300到S340將下行鏈路控制資訊D31傳輸到使用者設備20，並且使用者設備20可以執行一系列操作S350到S390以產生估計的下行鏈路控制資訊（DCI'）D32。在下文中，將參考圖1描述圖3。

參考圖3，在操作S300中，可以執行將迴圈冗餘校驗插入到下行鏈路控制資訊D31中的操作。在一些實例實施例中，基站10可以對迴圈冗餘校驗掩蔽使用者設備20的唯一識別碼（例如，細胞RNTI）。

在操作S310中，可以執行通道編碼。舉例來說，通道編碼可以包含使用極性碼編碼，並且如上文參考圖1所描述，可以編碼未凍結位元和預定資訊位元添加至下行鏈路控制資訊D31的凍結位元。因此，可以產生極性編碼碼字。將參考圖6到圖10描述操作S310的實例。

在操作S320中，可以執行速率匹配。舉例來說，基站10可以通過執行削弱和/或縮短來執行速率匹配。接著，在操作S330中，可以執行調變速率匹配碼字的操作。在操作S340中，可以執行將控制通道元件映射到物理資源元件（resource element；RE）的操作。因此，可以將包含下行鏈路控制資訊D31的資訊的信號傳輸到使用者設備20。

在操作S350中，可以執行將物理資源元件解映射到控制通道元件的操作。在操作S360中，可以執行解調控制通道元件的操作。如上文所描述，由於使用者設備20可能並未被告知將哪一控制通道元件聚合用於接收物理下行控制通道，所以使用者設備20可以解調每一控制通道元件的聚合。接著，在操作S370中，可以對解調的資料執行速率匹配。類似地，由於使用者設備20可能未被告知將哪一下行鏈路控制資訊有效負載大小用於接收控制資訊，所以使用者設備20可以對每一下行鏈路控制資訊格式執行速率匹配。

在操作S380中，可以執行通道解碼。舉例來說，包含在使用者設備20中的極性解碼器22可以基於例如連續抵消清單解碼來對速率匹配資料執行解碼，並通過迴圈冗餘校驗檢測是否發生錯誤。在一些實例實施例中，在解碼過程期間，可以根據預定資訊位元的解碼結果提早終止對所述速率匹配資料的解碼，並且可以繼續或開始對其它速率匹配資料的解碼。將在下文參考圖11到圖14描述操作S380的實例。

在操作S390中，可以執行去除迴圈冗餘校驗的操作。舉例來說，使用者設備20可以在操作S380中檢測其物理下行控制通道並通過從解碼的資料去除迴圈冗餘校驗來獲得估計的下行鏈路控制資訊（DCI'）D32。

圖4示出根據本發明概念的實例實施例的圖1的編碼器16的操作的實例。如上文參考圖1描述，編碼器16可以基於極性碼執行通道編碼。舉例來說，圖4繪示通過通道W在發送器（例如，圖1的基站10）中從8個位元{u₁ ,..., u₈ }的位元序列產生8個位元{x₁ ,..., x₈ }的極性編碼碼字並在接收器（例如，圖1的使用者設備20）中接收8個位元{y₁ ,..., y₈ }的資料的實例。

通過使用N個位元的位元序列作為輸入來組合N個獨立通道W的通道W_N : X^N →Y^N 可以從以遞迴方式組合。舉例來說，圖4繪示組合通道以及子通道和。組合通道可以劃分成N個二進位輸入座標通道W: X→Y^N × X^i-1 , 1iN，並且每一通道中的轉移概率可以如下文[等式2]中所示來定義。 [等式2]

[等式2]的轉移概率可以如下文[等式3]中所示以遞迴方式表達。 [等式3]

在二進位刪除通道（Binary Erasure Channel；BEC）中，可以簡單地計算根據[等式3]的轉移概率。舉例來說，當刪除概率ε是0.5時，圖4中所示的通道中的每一者的轉移概率可以如下文[等式4]中所示來計算。 [等式4]

[等式4]表示對應於通道的轉移概率相對接近1，而對應於通道的轉移概率相對接近0。在N增大的情況下，轉移概率中的每一者可以收斂到1或0，並且這種現象可以被稱為通道極化。可以將具有可變值的未凍結位元指配到良好通道，即，具有低轉移概率的位元通道，而將具有固定值的凍結位元指配到到不良通道，即具有高轉移概率的位元通道。舉例來說，在圖4的實例中，四個位元{u₄ , u₆ , u₇ , u₈ }可以是未凍結位元，而剩餘四個位元{u₁ , u₂ , u₃ , u₅ }可以是凍結位元。

如上文所描述，未凍結位元{u₄ , u₆ , u₇ , u₈ }中的至少一者可以用作編碼器和解碼器都已知的預定資訊位元。也就是說，未凍結位元{u₄ , u₆ , u₇ , u₈ }可以包含資訊位元和至少一個預定資訊位元，並且資訊位元可以包含輸入位元和迴圈冗餘校驗位元。因而，可以將具有預定（或替代地，所需）值的預定資訊位元指配到未凍結位元而不是凍結位元，並且因此可以獲得所需特徵，從而可以改進無線通訊系統（例如，圖1的無線通訊系統100）的效率。

圖5A和圖5B示出根據本發明概念的實例實施例的圖1的極性解碼器22的操作的實例。舉例來說，圖5A繪示極性碼的網格，其中N=8，並且圖5B繪示極性碼的二叉樹結構，其中N=8。舉例來說，圖5A和圖5B可與圖4的編碼器結構對應。如圖5A和圖5B中所示，總體上，具有低索引的子通道可能具有相對低的可靠性，並且具有高索引的子通道可能具有相對高的可靠性。

參考圖5A，對應於可變節點的估計位元由表示，其中i和j分別表示網格的層級和階段（1in+1，1jN）。為的對數似然比（log likelihood ratio；LLR），其可以如下文[等式5]中所示來計算。 [等式5]

基於[等式5]，搜索空間解碼中估計的位元序列可以表達為下文[等式6]。 [等式6]

在[等式6]中，可以表達為下文[等式7]。 [等式7]

參考圖5B，在2ⁿ =N的情況下，連續抵消解碼可以由具有深度n的二叉樹表示。舉例來說，如圖5B中所示，圖5A的網格可以由具有深度為3且2³ =8的葉節點的二叉樹表示。在二叉樹中，每一節點可以根據其特徵分類。舉例來說，如圖5B中所示，二叉樹中的節點可以分類為僅具有凍結位元作為子級節點的速率0節點、僅具有未凍結位元作為子級節點的速率1節點以及具有凍結位元和未凍結位元作為子級節點的速率R節點。包含以相同方式分類的節點的子樹可以由相同分類的單個節點替換，並且因此可以簡化二叉樹。舉例來說，在圖5B中，對應於估計位元的節點和其父節點可以由一個速率0節點替換，並且估計位元和其父節點可以由一個速率1節點替換。由於二叉樹簡化，可以簡化連續抵消解碼。

圖6是示出根據本發明概念的實例實施例的圖3的操作S310的實例的流程圖。如上文參考圖3所描述，在圖6的操作S310'中，可以基於極性碼執行通道編碼。如圖6所示，操作S310'可以包含操作S312和S314，並且可以包含從圖3的操作S300所接收的（K + J）個位元的資料（例如，圖1中的DCRC）編碼以產生N個位元的碼字（例如，圖1中的PCW）並將N個位元的碼字提供到圖3的操作S320。舉例來說，圖6的操作S310'可以由圖1的子通道映射單元14和編碼器16執行。在下文中，將參考圖1描述圖6。

參考圖6，在操作S312中，可以執行子通道映射。舉例來說，子通道映射單元14可以通過將具有預定（或替代地，所需）值的J'個位元的預定資訊位元添加到（K +J）個位元的資料而基於輸入資料DIN（或從輸入資料DIN匯出）來產生（K + J + J'）個位元的未凍結位元，並通過對未凍結位元和N- (K + J + J')個位元的凍結位元重新排序來產生N個位元的位元序列。如上文所描述，在位元序列中，可以將未凍結位元指配到具有相對高的可靠性的子通道（或位元通道），而可以將凍結位元指配到具有相對低的可靠性的子通道。因此，由於子通道具有相對高的可靠性，可以在稍後的解碼操作（例如，圖3中的S380）處以各種方式（例如提早終止和/或清單精簡）利用預定資訊位元。

在操作S314中，可以執行極性編碼。舉例來說，編碼器16可以通過處理來自子通道映射單元14的N位元的位元序列來產生N個位元的極性編碼碼字。

圖7示出根據本發明概念的實例實施例的圖6的操作S312的操作的實例。如上文參考圖6所描述，在操作S312中，可以執行映射子通道的操作。舉例來說，可以由圖1的子通道映射單元14執行圖7的實例。將在下文參考圖1和圖6描述圖7。

參考圖7，可以通過將J'個位元的預定資訊位元添加到（K + J）個位元的預定資訊位元來產生（K + J + J'）個位元的未凍結位元。因此，可以通過插入N- (K + J + J')個位元的凍結位元來產生N個位元的第一位元序列SEQ1。可以根據子通道可靠性對準第一位元序列SEQ1，並且如圖7中所示，未凍結位元可以對應於具有比凍結位元更高的可靠性的子通道。

可以將第一位元序列SEQ1重新排序成第二位元序列SEQ2。也就是說，可以基於極性碼的極化子通道的索引對第一位元序列SEQ1重新排序。舉例來說，如圖7中所示，在第二位元序列SEQ2中，大多數凍結位元可以對應於較低索引，並且一些凍結位元可以對應于更高索引，且如參考圖4、圖5A和圖5B所描述，可以將良好位元通道和不良位元通道交織在第二位元序列SEQ2中。因此，如圖7中所示，可以在第二位元序列SEQ2中對凍結位元和未凍結位元重新排序，並且可以將第二位元序列SEQ2提供到編碼器（例如，圖1中的編碼器16）。

在一些實例實施例中，J個位元的迴圈冗餘校驗位元可能在第二位元序列SEQ2中具有高索引，如圖7中所示。在一些實例實施例中，可以指配第二位元序列SEQ2的索引使得將包含在未凍結位元中的J'個位元的預定資訊位元指配到具有相對高可靠性的子通道。而且，在一些實例實施例中，可以基於在編碼後執行的速率匹配來指配第二位元序列SEQ2的索引。將在下文參考圖8和圖9描述將第二位元序列SEQ2的索引指配到預定資訊位元的實例。

在一些實例實施例中，J個位元的迴圈冗餘校驗位元可以與輸入位元交織，並且因此J位元的迴圈冗餘校驗位元可以如圖7中所示以不同方式分佈在第二位元序列SEQ2中。可以在極性碼中將分佈的迴圈冗餘校驗位元考慮為輔助位元。預定資訊位元可以如圖7中所示分佈在第二位元序列SEQ2中或可以如將參考圖8描述指配到對應于高可靠性的子通道，並且因此分佈的預定資訊位元可以執行與分佈的迴圈冗餘校驗位元相同或類似的功能。也就是說，由於分佈的預定資訊位元而產生與分佈的迴圈冗餘校驗位元相同的作用。而且，預定資訊位元可以用來降低假警率（FAR）。舉例來說，根據16個位元的迴圈冗餘校驗位元的假警率可以是約2到16。這時，在列表解碼中的列表的數量是8的情況下，假警率可能增加到2到16+3。在所需假警率是2到16的情況下，可以將迴圈冗余校驗位元增加到19個位元來滿足這種需求。然而，代替增大循環冗餘校驗位元的位元數，在添加3個位元的預定資訊位元的情況下，可以獲得由於預定資訊位元產生的上文提及的功能，並且同時可以將假警率維持為2到16。也就是說，可以基於迴圈冗餘校驗位元的位元數和預定資訊位元的位元數來確定假警率。

圖8示出根據本發明概念的實例實施例的極性碼的二叉樹的實例。舉例來說，圖8的二叉樹可能具有16個葉節點，在所述葉節點之中，黑色填充節點表示未凍結位元，白色填充節點表示凍結位元，並且X填充節點表示縮短的位元。而且，在圖8的實例中，6個位元的未凍結位元可以包含3個位元的輸入位元、2個位元的迴圈冗餘校驗位元和1個位元的預定資訊位元（即，K=3，J=2，J'=1）。在圖8的實例中，母塊大小N可以是16，並且塊大小M可以是12。

在一些實例實施例中，可以將預定資訊位元編入索引，使得預定資訊位元實質上均勻地分佈在未凍結位元中。舉例來說，預定資訊位元可以基於產生矩陣的權重而分佈。而且，在一些實例實施例中，預定資訊位元可以均勻地分佈且同時指配到具有相對高可靠性的子通道。舉例來說，作為極性碼的二叉樹的一部分的子樹可能具有對應於冪2的葉節點，並且所述葉節點之中具有最高索引的圖8的最右葉節點可以對應于具有高可靠性的子通道。如圖8中所示，在包含索引5到索引8的葉節點的子樹中，索引8的葉節點可以對應于具有高可靠性的子通道。類似地，如圖8中所示，包含4個葉節點的子樹中的最高索引的葉節點可以對應于具有高可靠性的子通道。因此，可以將具有未凍結位元作為葉節點的子樹中的最高索引（例如，圖8中的8、12或16）指配到預定資訊位元。換句話說，如上文參考圖5B所描述，由於速率1節點和速率R節點包括未凍結位元作為葉節點，所以可以將預定資訊位元指配到速率1節點或速率R節點的葉節點之中具有最高可靠性的子通道。

在一些實例實施例中，可以考慮到速率匹配來指配預定資訊位元。舉例來說，如圖8中所示，在編碼後執行的速率匹配縮短而刪除序列的末端的情況下，預定資訊位元可能未指配到縮短區域。也就是說，在圖8的實例中，可以從預定資訊位元的候選索引8、12以及16中排除16。

在一些實例實施例中，可以指配預定資訊位元以具有位元序列中的候選索引之中的低索引。如上文所描述，預定資訊位元可以用於提早終止接收器的解碼器中的解碼，並且就例如連續抵消解碼的解碼方法而言，在預定資訊位元放置在前方的情況下（例如，在預定資訊位元具有低索引的情況下），可以在較早的時間確定解碼的提早終止。因此，在圖8的實例中，1個位元的預定資訊位元可能具有候選索引8、12以及16之中的8。而且，就不只是2個位元或多於2個位元的預定資訊位元而言，預定資訊位元可以依序具有昇冪的候選索引。

圖9是示出根據本發明概念的實例實施例的指配預定資訊位元的方法的實例的虛擬碼。在圖9中，可以表示第i個資訊位元，並且可以表示第i個預定資訊位元。而且，可以表示位元序列中的索引，例如，圖8中的可以是6。在下文中，將參考圖8描述圖9。

在L標示解碼清單的數量的情況下，第i個預定資訊位元的位元序列中的索引可以大於。也就是說，可以在列表發散結束後開始提早終止。舉例來說，在L是4的情況下，，並且因此可以是8。在高編碼速率下，由於多個輸入位元可以放置在母快的前方區域中，可能需要放置預定資訊位元以提高提早終止的效率，如下文所描述。

在一些實例實施例中，在J'個位元的預定資訊位元的集合是E的情況下，可以如圖9中所示獲得集合E。參考圖9，在11行和12行處，可以執行變數的初始化。在13行處，可以校驗輸入位元的位置。在輸入位元的索引超過N/4的情況下，在14行和15行處，預定資訊位元可以與前一預定資訊位元e_i-1 間隔開來指配。另一方面，在輸入位元的索引並不超過N/4的情況下，在17行和18行處，預定資訊位元可以與前一預定資訊位元e_i-1 間隔開來指配，並且可以基於輸入位元的索引以增大k。舉例來說，我們假設母塊的大小確定為N=512，n=9，以及L=8。在超過128的情況下，預定資訊位元可以指配有索引256 (=2⁸ )、384 (=2⁸ +2⁷ )以及448 (=2⁸ +2⁷ +2⁶ )。在一些實例實施例中，可以進一步優化預定資訊位元的索引，並且例如在確定極性碼的參數的情況下，預定資訊位元的索引可以容易地從極性碼的參數匯出。

圖10示出根據本發明概念的實例實施例的根據連續抵消解碼中的層級的位元序列的位元的碼樹。舉例來說，圖10繪示N=8的碼樹的實例。

連續抵消解碼可以表示為如圖10中所示根據層級確定垂直方向上的估計位元序列的位元的碼樹中的一個路徑的過程。可以根據索引在碼樹中從高層級到低層級依序確定估計位元序列的位元。舉例來說，如上文參考圖5B所描述，可以根據估計位元序列中的索引依序確定所述位元，並且對應於具有零值的凍結位元的位元的解碼路徑可以如圖10中所示在不分支的情況下繼續到下一個位元（即下一個層級）。

碼樹的節點可以分別具有對數似然比值。可以根據清單解碼中的對數似然比值使用多個候選解碼路徑在層級中的每一者中添加候選解碼路徑或捨棄候選解碼路徑。捨棄解碼路徑並且不再通過解碼路徑執行解碼的操作可以被稱為列表精簡。列表精簡的發生可以縮短解碼時間。如稍後將描述，解碼過程中估計的預定資訊位元不僅可以用於提早終止解碼，而且可以用於列表解碼，從而由於縮短解碼時間而改良解碼性能。

圖11是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。如上文參考圖3所描述，在圖11的操作S380a中，可以執行基於極性碼的通道解碼。如圖11中所示，操作S380a可以包含多個操作S381a到S386a，並且可以由例如圖1的極性解碼器22執行。在下文中，將參考圖10的實例碼樹描述圖11的操作S380a。

在操作S381a中，可以執行選擇節點的操作。舉例來說，在執行連續抵消列表（SCL）解碼的情況下，可以選擇候選解碼路徑中先前處理過的節點之後的節點，可以選擇另一候選解碼路徑的節點，並且可以選擇新添加的候選解碼路徑的節點。

在操作S382a中，可以執行確定節點類型的操作。如上文參考圖7所描述，節點可以對應於凍結位元或未凍結位元。未凍結位元可以包含資訊位元和預定資訊位元，並且因此節點可以對應於凍結位元、資訊位元以及預定資訊位元中的一者。如圖11中所示，隨後可以在節點對應於凍結位元的情況下執行操作S385a，隨後可以在節點對應於資訊位元的情況下執行操作S384a，並且隨後可以在節點對應於預定資訊位元的情況下執行操作S383a。

在操作S383a中，可以執行確定提早終止的操作。也就是說，在操作S382a中，在節點類型對應於預定資訊位元的情況下，可以根據預定資訊位元的解碼結果確定提早終止。在一些實例實施例中，可以根據對應於單個位元的預定資訊位元的解碼結果確定提早終止。在一些實例實施例中，可以根據對應於多個位元的預定資訊位元的解碼結果確定提早終止。在確定提早終止的情況下，可以終止操作S380a，而在未確定提早終止的情況下，隨後可以執行操作S384a。將在稍後參考圖12描述操作S383a的實例。

可以在操作S384a中執行列表精簡。舉例來說，可能由於對應於凍結位元的節點中的已知值（例如，零）而省略操作S384a。在節點類型為未凍結位元並且未確定提早終止的情況下，可以執行清單精簡（S384a）。如上文參考圖10所描述，可以基於對數似然比值在每一節點處執行列表精簡。

在操作S385a中，可以執行確定節點是否對應於最終位元的操作。在節點不對應於最終位元的情況下，在操作S381a中，可以重複選擇另一節點的操作，而在節點對應於最終位元的情況下，在操作S386a中，可以執行迴圈冗餘校驗。可以根據迴圈冗餘校驗結果檢測錯誤的發生。

圖12是繪示根據本發明概念的實例實施例的圖11的操作S383a的實例的流程圖。如上文參考圖11所描述，在圖11的操作S383a'中，可以執行確定提早終止的操作。如圖12中所示，操作S383a'可以包含操作S383_2及操作S383_4，並且在下文中將參考圖11描述圖12。

在操作S383_2中，可以執行更新提早終止條件的操作。如圖12中所示，在圖11的操作S382a中，由於確定節點對應於預定資訊位元，所以可以根據預定資訊位元的解碼結果（例如，估計預定資訊位元的值）更新提早終止條件。在一些實例實施例中，可以針對解碼路徑中的每一者更新提早終止條件。

在操作S383_4中，可以執行確定列表是否滿足提早終止條件的操作。也就是說，在包含在清單中的所有解碼路徑滿足提早終止條件的情況下，圖11的操作S380a可以結束，而在包含在清單中的解碼路徑中的至少一者不滿足提早終止條件的情況下，在圖11的操作S384a中，可以執行列表精簡。也就是說，在於根據清單解碼維持候選解碼路徑的狀態下執行解碼的過程中，可以在所有候選解碼路徑滿足提早終止條件的情況下確定提早終止。

圖13是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。如上文參考圖3所描述，在圖13的操作S380b中，可以執行基於極性碼的通道解碼。舉例來說，與圖11的操作S380a相比，可以首先確定節點是否對應於凍結位元，且接著確定提早終止。在節點對應於凍結位元的情況下，可以首先執行列表精簡。如圖13中所展示，操作S380b可以包含多個操作S381b到S387b，並且可以由例如圖式的極性解碼器22執行。在下文中，將省略對圖13和圖11的多餘描述。

在操作S381b中，可以執行選擇節點的操作。接著，在操作S382b中，可以執行確定節點是否對應於凍結位元的操作。如圖13中所示，在節點是凍結位元的情況下，隨後可以執行操作S386b，而在節點並非凍結位元的情況下（例如，在節點是未凍結位元的情況下），在操作S383b中，可以執行列表精簡。

在執行列表精簡後，在操作S384b中，可以執行確定節點是否對應於資訊位元的操作。在節點不對應於資訊位元的情況下，即在節點對應於預定資訊位元的情況下，隨後可以執行操作S385b，而在節點對應於資訊位元的情況下，隨後可以執行操作S386b。

在操作S385b中，可以執行確定是否提早終止的操作。舉例來說，如上文參考圖12所描述，可以確定是否所有候選解碼路徑滿足提早終止條件，即是否預定資訊位元的解碼結果不同於已知值。在滿足提早終止條件的情況下，可以結束操作S380b，而在不滿足提早終止條件的情況下，隨後可以執行操作S386b。

在操作S386b中，可以執行確定節點是否對應於最終位元的操作。在節點不對應於最終位元的情況下，在操作S381b中，隨後可以執行選擇另一節點的操作，而在節點對應於最終位元的情況下，在操作S387b中，可以執行迴圈冗餘校驗。

圖14是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。如上文參考圖3所描述，在圖14的操作S380c中，可以執行基於極性碼的通道解碼。在圖14的實例中，預定資訊位元可以用於清單精簡。如圖14所示，操作S380c可以包含多個操作（操作S381c到S384c）。操作S380c還可以包含完成解碼操作所需的額外操作。在下文中，將省略與圖11和圖13的描述相同的圖14的描述。

在操作S381c中，可以執行選擇節點的操作。接著，在操作S382c中，可以執行確定節點是否對應於預定資訊位元的操作。如圖14中所示，在節點並非預定資訊位元（即，是凍結位元或資訊位元）的情況下，可以執行用於解碼的後續操作，而在節點是預定資訊位元的情況下，隨後可以執行操作S383c。

在操作S383c中，可以執行確定估計預定資訊位元是否具有預定（或替代地，所需）值的操作。如上文所論述，預定資訊位元可能具有在編碼器中預定（或替代地，所需）的值（例如固定值（例如，零），或包含解碼器的接收器（例如，圖1的接收器20）的唯一值。可以通過解碼器事先知曉所述預定資訊位元的預定（或替代地，所需）值。在估計預定資訊位元具有預定（或替代地，所需）值的情況下，可以執行用於解碼的後續操作。另一方面，在估計預定資訊位元具有的值不同於預定（或替代地，所需）值的的情況下，可以捨棄當前解碼路徑（操作S384c）。也就是說，預定資訊位元可以用於解碼器中的列表精簡，並且因此可以改進解碼性能。

圖15是根據本發明概念的實例實施例的無線通訊裝置50的實例框圖。如圖15中所示，無線通訊設備50可以包含專用積體電路（application specific integrated circuit；ASIC）51、專用指令集處理器（application specific instruction set processor；ASIP）53、記憶體55、主處理器57和記憶體59。專用積體電路51、專用指令集處理器53以及主處理器57中的兩者或兩者以上可以彼此通信。專用積體電路51、專用指令集處理器53、記憶體55、主處理器57以及主記憶體59中的至少兩者可以包埋於一個晶片中。

專用指令集處理器53是定制用於特定用途的積體電路並且可以支援用於特定應用的專用指令集並執行包含在指令集中的指令。記憶體55可以與專用指令集處理器53通信並且可以作為非揮發性存儲裝置存儲由專用指令集處理器53執行的多個指令。舉例來說，記憶體55可以包含（但不限於）可由專用指令集處理器53存取的任何類型的記憶體，例如隨機存取記憶體（random access memory；RAM）、唯讀記憶體（Read Only Memory；ROM）、磁帶、磁片、光碟、揮發性記憶體、非揮發性記憶體以及其組合。

主處理器57可以通過執行多個指令控制無線通訊裝置50。舉例來說，主處理器57可以控制專用積體電路51和專用指令集處理器53，並且可以處理在無線通訊網路上接收的資料或處理到無線通訊裝置50的使用者輸入。主記憶體59可以與主處理器57通信並且可以作為非臨時記憶體裝置存儲由主處理器57執行的多個指令。舉例來說，主記憶體59可以包含（但不限於）可由主處理器57存取的任何類型的記憶體，例如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、磁帶、磁片、光碟、揮發性記憶體、非揮發性記憶體以及其組合。

上文所描述的根據本發明概念的實例實施例的編碼和/或解碼方法可以由包含在圖15的無線通訊裝置50中的元件中的至少一者執行。在一些實例實施例中，上文所描述的編碼和/或解碼方法的操作中的至少一者可以實施為存儲於記憶體55中的多個指令。在一些實例實施例中，專用指令集處理器53可以通過執行存儲於記憶體55中的多個指令來執行編碼和/或解碼方法的操作中的至少一者。在一些實例實施例中，編碼和/或解碼方法的操作中的至少一者可以實施在通過邏輯合成等等設計並包含在專用積體電路51中的硬體塊中。在一些實例實施例中，編碼和/或解碼方法的操作中的至少一者可以實施為存儲在主記憶體59中的多個指令，並且主處理器57可以通過執行存儲在主記憶體59中的多個指令來執行編碼和/或解碼方法的操作中的至少一者。

如上文所描述，已經在圖式和說明書中揭露實例實施例。然而，應理解，術語僅出於描述本發明概念的技術理念的目的而使用且不用於限制權利要求書中定義的本發明概念的範圍。因此，本領域的技術人員應瞭解，在不脫離本發明概念的範圍的情況下，可以對揭露的實例實施例進行各種修改和變化。因此，本發明概念的真實保護範圍應該由所附權利要求書的技術理念來確定。

5‧‧‧傳輸時間間隔

10‧‧‧基站

100‧‧‧無線通訊系統

12‧‧‧迴圈冗餘校驗處理器

14‧‧‧子通道映射單元

16‧‧‧編碼器

18‧‧‧速率匹配單元

20‧‧‧使用者設備

22‧‧‧極性解碼器

30‧‧‧下行鏈路

40‧‧‧上行鏈路

50‧‧‧無線通訊裝置

51‧‧‧專用積體電路

53‧‧‧專用指令集處理器

55、59‧‧‧記憶體

57‧‧‧主處理器

D31‧‧‧下行鏈路控制資訊

D32‧‧‧估計的下行鏈路控制資訊

DCRC‧‧‧迴圈冗餘校驗資料

DEC‧‧‧解碼資料

DIN‧‧‧輸入資料

DOUT‧‧‧輸出資料

‧‧‧對數似然比

PCW、PCW'‧‧‧極性編碼碼字

、、‧‧‧估計位元

S300~S390、S310'、S380a~S386a、S380b~S387b、S383a'、S383_2、S383_4、S380c~S384c‧‧‧操作

SEQ、SEQ1、SEQ2‧‧‧位元序列

u₁~u₈、x₁~x₈、y₁~y₈‧‧‧位元

W、W₈ ‧‧‧通道

W₂、W₄‧‧‧子通道

圖1是示出根據本發明概念的實例實施例的包含基站和使用者設備的無線通訊系統的框圖。 圖2是示出根據本發明概念的實例實施例的圖1的下行鏈路（downlink；DL）的結構的實例的框圖。 圖3示出根據本發明概念的實例實施例的將下行鏈路控制資訊（downlink control information；DCI）從圖1的基站（base station；BS）傳送到使用者設備（user equipment；UE）的過程的實例。 圖4示出根據本發明概念的實例實施例的圖1的編碼器的操作的實例。 圖5A和圖5B示出根據本發明概念的實例實施例的圖1的極性解碼器的操作的實例。 圖6是示出根據本發明概念的實例實施例的圖3的操作S310的實例的流程圖。 圖7示出根據本發明概念的實例實施例的圖6的操作S312的操作的實例。 圖8示出根據本發明概念的實例實施例的極性碼的二叉樹的實例。 圖9是示出根據本發明概念的實例實施例的指配預定資訊（predefined information；PI）位元的方法的實例的虛擬碼。 圖10示出根據本發明概念的實例實施例的根據連續抵消解碼中的層級的位元序列的位元的碼樹。 圖11是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。 圖12是繪示根據本發明概念的實例實施例的圖11的操作S383a的實例的流程圖。 圖13是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。 圖14是示出根據本發明概念的實例實施例的圖3的操作S380的實例的流程圖。 圖15是示出根據本發明概念的實例實施例的無線通訊裝置的實例框圖。

Claims (23)

1. 一種將輸入資料編碼為極性碼的方法，所述方法包括： 通過將至少一個指定資訊位元添加到已基於所述輸入資料產生的資訊位元來產生未凍結位元； 通過將所述未凍結位元指配到與具有編碼器和解碼器都已知的值的凍結位元相比可靠性更高的極化子通道來對所述未凍結位元和所述凍結位元重新排序；以及 通過所述重新排序的極性編碼結果來產生碼字， 其中所述至少一個指定資訊位元具有所述編碼器和所述解碼器都已知的所述值。
2. 如申請專利範圍第1項所述的將輸入資料編碼為極性碼的方法， 其中極性碼樹包括僅具有所述未凍結位元作為子級節點的速率1節點和具有所述凍結位元和未凍結位元兩者作為子級節點的速率R節點，以及 其中所述重新排序包括將所述至少一個指定資訊位元指配到在所述速率1節點或所述速率R節點的葉節點之中具有最高可靠性的極化子通道。
3. 如申請專利範圍第2項所述的將輸入資料編碼為極性碼的方法，其中所述指配包括將所述至少一個指定資訊位元指配到與所述速率1節點或所述速率R節點相關聯的候選索引之中具有最低索引的至少一個葉節點。
4. 如申請專利範圍第2項所述的將輸入資料編碼為極性碼的方法，更包括： 通過削弱或縮短所述碼字來進行速率匹配， 其中所述指配包括將所述至少一個指定信息位元指配到所述極化子通道之中不對應於所述速率匹配中的削弱位元或縮短位元的極化子通道。
5. 如申請專利範圍第1項所述的將輸入資料編碼為極性碼的方法， 其中所述資訊位元包括輸入位元和迴圈冗餘校驗位元，以及 其中所述重新排序更包括將所述輸入位元和所述迴圈冗餘校驗位元指配到所述至少一個指定資訊位元並未指配到的一些所述極化子通道中。
6. 如申請專利範圍第5項所述的將輸入資料編碼為極性碼的方法，其中所述指配所述輸入位元和所述迴圈冗餘校驗位元包括以交織方式指配所述輸入位元和所述迴圈冗餘校驗位元。
7. 如申請專利範圍第5項所述的將輸入資料編碼為極性碼的方法，更包括： 根據所述迴圈冗餘校驗位元的假警率和數量來確定所述至少一個指定資訊位元的數量。
8. 如申請專利範圍第1項所述的將輸入資料編碼為極性碼的方法，更包括： 將所述碼字傳輸到無線通訊系統的物理控制通道上， 所述傳輸包括省略所述碼字的無線資源配置資訊的傳輸。
9. 如申請專利範圍第1項所述的將輸入資料編碼為極性碼的方法，其中所述至少一個指定信息位元具有所述解碼器的固定值或唯一識別碼。
10. 一種將輸入資料編碼為極性碼的設備，所述設備包括： 記憶體，其被配置以存儲電腦可讀指令；以及 一或多個處理器，其被配置以執行所述電腦可讀指令使得所述一或多個處理器被配置以： 通過基於極化子通道的可靠性對未凍結位元和具有編碼器和解碼器都已知的值的凍結位元重新排序來產生位元序列，所述未凍結位元包含至少一個指定資訊位元和基於所述輸入資料的資訊位元；以及 通過極性編碼所述位元序列來產生碼字。
11. 如申請專利範圍第10項所述的將輸入資料編碼為極性碼的設備，其中所述一或多個處理器被進一步配置以接收所述資訊位元並通過將所述至少一個指定資訊位元添加到所述資訊位元來產生所述未凍結位元。
12. 如申請專利範圍第10項所述的將輸入資料編碼為極性碼的設備， 其中極性碼樹包括僅具有所述未凍結位元作為子級節點的速率1節點和具有所述凍結位元和所述未凍結位元兩者作為子級節點的速率R節點，以及 其中所述一或多個處理器被進一步配置以將所述至少一個指定資訊位元指配到在所述速率1節點或所述速率R節點的葉節點之中具有最高可靠性的極化子通道。
13. 如申請專利範圍第10項所述的將輸入資料編碼為極性碼的設備，其中所述一或多個處理器進一步被配置以： 從所述輸入資料的輸入位元產生迴圈冗餘校驗位元，並產生包括所述輸入位元和所述迴圈冗餘校驗位元的所述資訊位元，以及 將所述輸入位元和所述迴圈冗餘校驗位元指配到所述至少一個指定資訊位元並未指配到的一些極化子通道。
14. 如申請專利範圍第10項所述的將輸入資料編碼為極性碼的設備，其中所述一或多個處理器進一步被配置以： 削弱或縮短所述碼字，以及 將所述至少一個指定資訊位元指配到所述極化子通道之中不對應於削弱位元或縮短位元的極化子通道。
15. 一種解碼方法，包括： 接收通過極性編碼位元序列所產生的碼字；以及 通過在L是正整數的情況下產生L個解碼路徑的清單來執行所述碼字的列表解碼， 其中所述位元序列包括包含輸入位元、迴圈冗餘校驗位元和至少一個指定資訊位元的未凍結位元以及具有編碼器和解碼器都已知的值的凍結位元，以及 其中所述執行包括基於解碼所述至少一個指定資訊位元的結果提早終止所述碼字的所述列表解碼。
16. 如申請專利範圍第15項所述的解碼方法，其中所述執行包括： 根據所述L個解碼路徑中的每一者基於碼樹的層級確定節點的類型；以及 響應于對應於所述至少一個指定資訊位元的所述節點的所述類型根據由所述節點解碼的值與所述至少一個指定資訊位元中的一者的值是否一致而確定提早終止。
17. 如申請專利範圍第16項所述的解碼方法，其中所述確定提早終止包括回應於通過解碼用於所有所述L個解碼路徑的所述至少一個指定資訊位元獲得的值不與所述至少一個指定資訊位元中的一者的所述值一致確定所述碼字的所述列表解碼的提早終止。
18. 如申請專利範圍第16項所述的解碼方法， 其中所述未凍結位元包括多個指定資訊位元，以及 其中所述確定提早終止包括：回應於在所述L個解碼路徑之中通過解碼所述多個指定資訊位元獲得的所有值與所述至少一個指定資訊位元中的一者的所述值一致不發生的解碼路徑，確定所述碼字的所述列表解碼的提早終止。
19. 如申請專利範圍第16項所述的解碼方法，其中所述執行更包括回應於所述節點的所述類型是輸入位元來執行列表精簡。
20. 如申請專利範圍第16項所述的解碼方法，其中所述執行更包括回應於所述節點的所述類型是未凍結位元來執行列表精簡。
21. 如申請專利範圍第16項所述的解碼方法，其中所述執行更包括捨棄解碼路徑，在所述解碼路徑中，對應於所述至少一個指定資訊位元的解碼值與所述至少一個指定資訊位元中的一者的所述值不一致。
22. 如申請專利範圍第15項所述的解碼方法，其中所述執行更包括回應於達到所述解碼路徑中的最終位元而對解碼路徑執行迴圈冗餘校驗。
23. 一種設備，其特徵在於，包括： 記憶體，其被配置以存儲電腦可讀指令；以及 一或多個處理器，其被配置以執行所述電腦可讀指令使得所述一或多個處理器被配置以執行根據權利要求15所述的所述解碼方法。