TW201837991A - 磊晶基板及其製造方法 - Google Patents

磊晶基板及其製造方法 Download PDF

Info

Publication number
TW201837991A
TW201837991A TW107108761A TW107108761A TW201837991A TW 201837991 A TW201837991 A TW 201837991A TW 107108761 A TW107108761 A TW 107108761A TW 107108761 A TW107108761 A TW 107108761A TW 201837991 A TW201837991 A TW 201837991A
Authority
TW
Taiwan
Prior art keywords
substrate
heat dissipation
layer
resistance silicon
silicon substrate
Prior art date
Application number
TW107108761A
Other languages
English (en)
Other versions
TWI645454B (zh
Inventor
范俊一
莊志遠
林嫚萱
徐文慶
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201837991A publication Critical patent/TW201837991A/zh
Application granted granted Critical
Publication of TWI645454B publication Critical patent/TWI645454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種磊晶基板及其製造方法。所述磊晶基板包括處理基板、位於處理基板上的散熱層、位於散熱層上的高阻矽基板以及成長於高阻矽基板上的III-V族半導體層。所述高阻矽基板的電阻值大於100歐姆·公分。所述高阻矽基板與所述III-V族半導體層的直徑小於所述處理基板的直徑，使所述磊晶基板為凸型基板。

Description

磊晶基板及其製造方法
本發明是有關於一種基板及其製造方法，且特別是有關於一種磊晶基板及其製造方法。
磊晶（Epitaxy）是指在晶片上長出新結晶，以形成半導體層的技術。由於以磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此已經廣泛應用於半導體元件的製造中。
然而，現今的磊晶製程所製作的基板常因晶片邊緣碰撞擠壓，而在邊緣產生缺陷，如裂痕（crack）、滑移線（slip line）等。這種缺陷會影響到後續形成的元件，而導致元件品質不佳。此外，SOI基板因採用二氧化矽作為元件與基板之間的介面，所以會有散熱性差的問題，而影響元件壽命。再者，目前用於高功率領域的磊晶基板具有機械強度低等問題。
因此，目前亟需求能解決或改善上述問題的磊晶基板。
本發明提供一種磊晶基板，可以改善邊緣缺陷、散熱性差及機械強度低的問題。
本發明另提供一種磊晶基板的製造方法，適於製作出低缺陷、散熱性佳及機械強度高的元件。
本發明的磊晶基板包括處理基板、位於處理基板上的散熱層、位於散熱層上的高阻矽基板及成長於高阻矽基板上的III-V族半導體層。高阻矽基板的電阻值大於100歐姆·公分。高阻矽基板與III-V族半導體層的直徑小於處理基板的直徑，使磊晶基板為凸型基板。
在本發明的一實施例中，上述散熱層例如由第一圖案結構與第二圖案結構所組成，所述第一圖案結構的材料不同於所述第二圖案結構的材料，且所述第一圖案結構與所述第二圖案結構為互補的結構。
在本發明的一實施例中，上述高阻矽基板的厚度約小於5微米。
在本發明的一實施例中，上述III-V族半導體層包括III-V族半導體厚膜以及緩衝層，其位在所述III-V族半導體厚膜與所述高阻矽基板之間。
在本發明的一實施例中，上述磊晶基板還可包括N型層，位於所述III-V族半導體層與所述高阻矽基板之間。
在本發明的一實施例中，上述所述散熱層包括依序位於處理基板上的第一散熱膜、阻障層與第二散熱膜。
本發明的磊晶基板的製造方法包括提供處理基板，並形成散熱層和高阻矽基板，其中散熱層位在處理基板與高阻矽基板之間。於高阻矽基板上成長III-V族半導體層。所形成的高阻矽基板與III-V族半導體層的直徑小於處理基板的直徑，使磊晶基板成為凸型基板。
在本發明的另一實施例中，形成上述散熱層的步驟包括於所述處理基板上形成第一圖案結構，再於所述第一圖案結構上形成結構互補的第二圖案結構，其中所述第一圖案結構的材料不同於所述第二圖案結構的材料。
在本發明的另一實施例中，形成上述III-V族半導體層的步驟包括在所述高阻矽基板上形成緩衝層，再於所述緩衝層上形成III-V族半導體厚膜。
在本發明的另一實施例中，在形成上述高阻矽基板之後，還可包括於高阻矽基板上形成N型層。
在本發明的另一實施例中，形成上述散熱層的步驟包括於所述處理基板與所述高阻矽基板之間形成第一散熱膜、阻障層以及第二散熱膜。
在本發明的另一實施例中，形成上述高阻矽基板之後還可進行退火，以接合散熱層與高阻矽基板。
在本發明的另一實施例中，上述退火的溫度例如900°C~1200°C之間，且上述退火的時間例如4小時至30小時之間。
基於上述，本發明的磊晶基板利用散熱層來改善散熱性，以減少元件的熱衝擊、提高元件壽命並因此可應用到更高功率的領域。此外，本發明的磊晶基板可設計為凸型基板，因此能避免晶片邊緣碰撞擠壓產生缺陷。而且，本發明的磊晶基板具有高阻矽基板及處理基板的組合，所以可兼顧基板耐電壓性及提升機械強度的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1為依照本發明之第一實施例的一種磊晶基板的剖面示意圖。
請參照圖1，第一實施例的磊晶基板包括處理基板100、位於處理基板100上的散熱層102、位於散熱層102上的高阻矽基板104及於高阻矽基板104上成長的III-V族半導體層106。高阻矽基板104和III-V族半導體層106的尺寸（即直徑d2）小於處理基板100的尺寸（即直徑d1）。
散熱層102具有高熱傳導（thermal conductivity），例如熱傳導係數在10 W/mK以上，且散熱層102還具有高電阻，且其熱膨脹係數例如接近矽的熱膨脹係數。在一實施例中，散熱層102例如氮化鋁（AlN）、鑽石、氮化硼（BN）或氮化矽（Six Ny ，x及y為自然常數）。高阻矽基板104的電阻值大於100歐姆·公分。在一些實施例中，高阻矽基板104包括未摻雜矽或輕摻雜（lightly-doped）矽。高阻矽基板104的厚度例如是小於5微米。值得注意的是，因為高阻矽基板104可在處理基板100 與III-V族半導體層106之間作為電性阻障（barrier），所以可預期高阻矽基板104能改善元件的耐電壓性及提高元件的崩潰電壓。
處理基板100的直徑d1與磊晶基板的其他部分（如高阻矽基板104）的直徑d2之差異例如200微米~6000微米，較佳為600微米~1500微米。舉例來說，處理基板100及散熱層102的直徑d1若為300 毫米，磊晶基板的其他部分的直徑d2則為299.8 毫米，其中上述其他部分包括III-V族半導體層106及高阻矽基板104。因此，處理基板100及散熱層102的直徑d1與磊晶基板的其他部分的直徑d2相差200微米。也就是說，相較於處理基板100，III-V族半導體層106及高阻矽基板104的每一側各自被縮減100微米。
所述處理基板100例如p型矽、玻璃、碳化矽或藍寶石處理基板。在一實施例中，處理基板100為p型矽，且處理基板100的電阻值介於10-3 歐姆·公分至10-2 歐姆·公分之間。p型矽可具有（111）晶面或（100）晶面。具有低電阻率（resistance）的處理基板100可預期能減少彎曲及破裂。所述處理基板100及上述高阻矽基板104的材料可以是同質性（homogeneous）或異質性（heterogeneous）。此外，本發明的高阻矽基板104不限制為矽，也可為碳化矽、藍寶石、砷化鎵或其他三五族化合物。
在第一實施例中，III-V族半導體層106包括III-V族半導體厚膜108及位在III-V族半導體厚膜108與高阻矽基板104之間的緩衝層110。III-V族半導體厚膜108例如氮化鎵（GaN）或其他類似物。緩衝層110的材料例如氮化鋁、氮化鋁鎵（AlGaN）或其他可以用來緩衝III-V族半導體厚膜108與高阻矽基板104的晶格常數的差值的材料。形成上述III-V族半導體層106的步驟例如先在高阻矽基板104上形成緩衝層110，再於緩衝層110上形成III-V族半導體厚膜108。緩衝層110與III-V族半導體厚膜108的形成方法包括磊晶處理。
由於高阻矽基板104與III-V族半導體層106的直徑d2小於處理基板100（與散熱層102）的直徑d1，所以第一實施例的磊晶基板為凸型基板。
圖2為依照本發明之第二實施例的一種磊晶基板的剖面示意圖。應注意的是，本實施例使用與第一實施例相同的元件符號來表示相同的元件。
請參照圖2，於III-V族半導體層106與高阻矽基板104之間可具有N型層200。在一實施例中，N型層200具有介於數個奈米至數個微米之間的厚度及1010 原子/立方公分至1019 原子/立方公分的摻雜濃度。
形成所述N型層200的方法包括晶圓接合（wafer bonding）N型晶片、將N型摻質（例如磷，砷或銻）擴散至高阻矽基板104的表面的所欲深度、同質磊晶（homogeneous epitaxy）N型矽或離子佈植N型摻質（例如磷，砷或銻）至高阻矽基板104的表面的所欲深度。在本實施例中，緩衝層110的材料例如氮化鋁或氮化鋁鎵。
此外，高阻矽基板104包括偏移角度（offset angle）為0.2°的晶片，以緩解晶格匹配（lattice matching）。在另一實施例中，高阻矽基板104可具有倒角（bevel）202。倒角202的長度L例如350微米至1500微米之間，較佳為700微米。倒角202的角度θ例如7°至8°之間。在第二實施例中，高阻矽基板104可以是矽晶圓，其電阻值例如大於100歐姆·公分、大於1000歐姆·公分、大於6000歐姆·公分或大於10000歐姆·公分。
圖3為依照本發明之第三實施例的一種磊晶基板的剖面示意圖。應注意的是，本實施例使用與第二實施例相同的元件符號來表示相同的元件。
請參照圖3，處理基板100與高阻矽基板104之間配置有層狀結構。上述層狀結構即為散熱層，其例如依序位於處理基板100上的第一散熱膜300a、阻障層302與第二散熱膜300b。在第三實施例中，第一與第二散熱膜300a/300b的材料例如氮化鋁，而阻障層302的材料例如氮化矽（Six Ny ，x及y為自然常數）。
雖然圖3的層狀結構為三層式結構，但本發明不限於此。只要散熱膜分別接觸處理基板100及高阻矽基板104，上述層狀結構可具有更多交互堆疊的散熱膜及阻障層。
圖4為依照本發明之第四實施例的一種磊晶基板的散熱層的上視示意圖。
請參照圖4，散熱層400具有第一圖案結構402及第二圖案結構404，其中第一圖案結構402的材料不同於第二圖案結構404的材料，且第一圖案結構402與第二圖案結構404為互補的結構。在一實施例中，第一圖案結構402為二氧化矽，以改善絕緣性，且第二圖案結構404為氮化鋁，以達到散熱的效果。在另一實施例中，第一圖案結構402為氮化鋁，且第二圖案結構404為二氧化矽。
圖5A與圖5B為圖4的兩種範例的剖面示意圖。
在圖5A中，第一圖案結構402被蝕刻直到暴露出處理基板100。在圖5B中，第一圖案結構402被蝕刻但沒有暴露出處理基板100。因為圖5A中的第一圖案結構402分別接觸高阻矽基板104及處理基板100，所以當第一圖案結構402為氮化鋁時，可以達到較好的散熱能力。
圖6A及圖6B分別為圖4的另外兩種範例的剖面示意圖。
在圖6A中，第一圖案結構402被蝕刻但沒有暴露出處理基板100，且第一圖案結構402的輪廓是由多個三角形所組成。在圖6B中，第一圖案結構402被蝕刻直到暴露出處理基板100，因此第一圖案結構402是由多個分開的三角錐體所組成，但本發明不限於此，第一圖案結構402可以是其他的形狀，且第二圖案結構404的形狀與第一圖案結構402的形狀互補。
由於圖6B中的第一圖案結構402分別接觸高阻矽基板104及處理基板100，所以當第一圖案結構402為氮化鋁時，可以達到較好的散熱能力。
在第四實施例中所沒有記載的其他結構層，如高阻矽基板及II-V族半導體層，均可參照上述其他實施例中的記載。
至於本發明的一種磊晶基板的製造方法，可包括至少提供處理基板、形成散熱層、形成高阻矽基板及成長III-V族半導體層。
製造本發明的磊晶基板詳細步驟如下。
以下以圖2的磊晶基板為例，說明依照本發明的數種實施例的磊晶基板之製造流程。
＜製程1-1＞
步驟1：於所提供的處理基板100上形成散熱層102。散熱層102的形成方法包括有機金屬化學氣相沉積法（MOCVD）、化學氣相沉積法（CVD）、濺鍍（sputtering）或原子層沉積（ALD），但本發明不限於此。
步驟2：於高阻矽基板104的第一表面上形成N型層200。N型層200的形成方法包括有機金屬化學氣相沉積法、化學氣相沉積法、濺鍍或原子層沉積，但本發明不限於此。在另一實施例中，於高阻矽基板104的靠近第一表面的部分中形成N型層200，其中N型層200的形成方法包括離子佈植或擴散，但本發明不限於此。
步驟1及步驟2可以同時進行，但也可以先進行步驟1再進行步驟2，反之亦然。
步驟3：將於處理基板100上所形成的散熱層102與高阻矽基板104的第二表面接合，其中高阻矽基板104的第二表面相對於第一表面。而且，在接合期間可進行退火。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
＜製程1-2＞
步驟1：於高阻矽基板104的第一表面與第二表面上分別形成N型層200與散熱層102，其中第一表面相對於第二表面。形成N型層200及散熱層102的順序不受限制。N型層200與散熱層102的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟2：透過退火處理，將散熱層102與處理基板100的一表面接合。
步驟3：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
＜製程1-3＞
步驟1：於處理基板100上形成散熱層102。散熱層102的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟2：透過退火處理，將高阻矽基板104的第二表面與散熱層102接合。
步驟3：於高阻矽基板104的第一表面上形成N型層200。N型層200的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
＜製程1-4＞
步驟1：於高阻矽基板104的第二表面上形成散熱層102。散熱層102的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟2：透過退火處理，將於高阻矽基板104上所形成的散熱層102與處理基板100接合。
步驟3：於高阻矽基板104的第一表面上形成N型層200。N型層200的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
以下以圖3的磊晶基板為例，說明依照本發明的數種實施例的磊晶基板之製造流程。
＜製程2-1＞
步驟1：於處理基板100上依序形成第一散熱膜300a及阻障層302。第一散熱膜300a及阻障層302的形成方法包括有機金屬化學氣相沉積法、化學氣相沉積法、濺鍍或原子層沉積，但本發明不限於此。
步驟2：於高阻矽基板104的第一表面與第二表面上分別形成第二散熱膜300b與N型層200，其中第一表面相對於第二表面。第二散熱膜300b的形成方法包括有機金屬化學氣相沉積法、化學氣相沉積法、濺鍍或原子層沉積，但本發明不限於此。
N型層200的形成方法包括有機金屬化學氣相沉積法、化學氣相沉積法、濺鍍或原子層沉積，但本發明不限於此。在另一實施例中，於高阻矽基板104的靠近第二表面的部分中形成N型層200，其中N型層200的形成方法包括離子佈植或擴散，但本發明不限於此。
步驟1及步驟2可以同時進行，但也可以先進行步驟1再進行步驟2，反之亦然。
步驟3：透過退火處理，將於第一散熱膜300a上所形成的阻障層302與於高阻矽基板104的第一表面上所形成的第二散熱膜300b接合。
步驟4：於N型層200上成長III-V族半導體層106。
＜製程2-2＞
步驟1：於處理基板100上形成第一散熱膜300a。第一散熱膜300a的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟2：於高阻矽基板104的第一表面上形成N型層200，且於高阻矽基板104的第二表面上依序形成第二散熱膜300b及阻障層302，但本發明的N型層200、第二散熱膜300b及阻障層302的形成順序不以此為限。N型層200、第二散熱膜300b及阻障層302的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟1及步驟2可以同時進行，但也可以先進行步驟1再進行步驟2，反之亦然。
步驟3：透過退火處理，將於處理基板100上所形成的第一散熱膜300a與於第二散熱膜300b上所形成的阻障層302接合。
步驟4：藉由有機金屬化學氣相沉積法，於N型層200上成長III-V族半導體層106。
＜製程2-3＞
步驟1：於處理基板100上依序形成第一散熱膜300a、阻障層302及第二散熱膜300b。第一散熱膜300a、阻障層302及第二散熱膜300b的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟2：於高阻矽基板104的第一表面上形成N型層200。N型層200的形成方法可參照上述＜製程1-1＞，於此不再贅述。
步驟3：透過退火處理，將高阻矽基板104的第二表面與於阻障層302上所形成的第二散熱膜300b接合。高阻矽基板104的第一表面相對於高阻矽基板104的第二表面。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
＜製程2-4＞
步驟1：於處理基板100上依序形成第一散熱膜300a、阻障層302及第二散熱膜300b。第一散熱膜300a、阻障層302及第二散熱膜300b的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟2：透過退火處理，將高阻矽基板104的第二表面與於阻障層302上所形成的第二散熱膜300b接合。
步驟3：於高阻矽基板104的第一表面上形成N型層200。高阻矽基板104的第一表面相對於高阻矽基板104的第二表面。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
＜製程2-5＞
步驟1：於處理基板100上依序形成散熱膜及阻障層的交互堆疊結構，且交互堆疊結構的頂層是散熱膜。散熱膜及阻障層的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟2：透過退火處理，將高阻矽基板104的第二表面與頂層的散熱膜接合。
步驟3：於高阻矽基板104的第一表面上形成N型層200。高阻矽基板104的第一表面相對於高阻矽基板104的第二表面。N型層200的形成方法可參照上述＜製程2-1＞，於此不再贅述。
步驟2可以在步驟3之前進行，或步驟3可以在步驟2之前進行。舉例來說，步驟3在步驟2之前進行，於高阻矽基板104的第一表面上會形成N型層200，然後透過退火處理，將高阻矽基板104的第二表面與頂層的散熱膜接合。
步驟4：藉由磊晶處理，於N型層200上成長III-V族半導體層106。
以下以圖4的圖案結構400說明依照本發明的數種實施例中有關散熱層的製作方法，其中該製作方法是關於黃光微影製程。
步驟1：藉由有機金屬化學氣相沉積法、化學氣相沉積法或濺鍍，於處理基板100上形成第一材料層。
步驟2：於第一材料層上塗佈具有所欲圖案的光阻/光罩。
步驟3：第一材料層被適當的蝕刻劑或蝕刻源蝕刻，以形成第一圖案結構402。第一圖案結構402的形狀例如是三角形，長方形，梯形或不規則形狀。
步驟4：移除光阻/光罩。
步驟5：藉由有機金屬化學氣相沉積法、化學氣相沉積法或濺鍍，於第一圖案結構402的表面上形成第二材料層。
步驟6：移除多餘的第二材料層（覆蓋第一圖案結構402的部分）以形成第二圖案結構404。
上述步驟中提及的退火溫度例如900°C~1200°C之間，如1100°C，而退火的時間例如4小時至30小時之間。詳細而言，所述退火還可包括先以RCA清洗製程及拋光製程清洗待接合的表面，再以壓力接合待接合的表面並在上述退火條件下進行退火。如果需要，在成長III-V族半導體層106之前，可以對N型層200或高阻矽基板104進行拋光製程及預先雙拋製程（pre-double-polishing）。此外，在進行接合之前，可以對處理基板100（及形成於其之上的層）進行縮減步驟。
以下列舉實驗來驗證本發明之功效，但本發明並不侷限於以下的內容。
〈實驗例〉
製作一個如圖1的磊晶基板，其中處理基板為1000微米厚的P型矽(111)低阻晶片(電阻值3.5 毫歐姆·公分)，且處理基板具有32.8度的倒角。位於處理基板上的散熱層為500奈米厚的氮化鋁（AlN），位於散熱層上的高阻矽基板是5微米厚的P型矽(111)高阻晶片(電阻值1500 歐姆·公分)，位於高阻矽基板上的緩衝層是氮化鋁與氮化鋁鎵（AlGaN）的結構層(3微米厚)，而緩衝層上的III-V族半導體厚膜為2微米厚的氮化鎵（GaN）。上述高阻矽基板、緩衝層與III-V族半導體層的直徑小於處理基板的直徑，且兩者相差約650微米~750微米，所以實驗例的磊晶基板為凸型基板。而且，接合高阻矽基板與散熱層時所進行的退火處理的的退火溫度為1100°C，而退火的時間為4小時。
然後，使用實驗例的凸型基板進行磊晶，再利用光學顯微鏡（OM）觀察晶片邊緣的滑移線，得到不同晶片的滑移線長度分別為1.84毫米（晶片1）和1.75毫米（晶片2）。
〈對照例〉
使用一般基板進行磊晶。所述一般基板是由1000微米厚的P型矽(111)低阻晶片、由氮化鋁與氮化鋁鎵構成的緩衝層以及氮化鎵（GaN）厚膜所構成。也就是說，對照例的磊晶基板不具有實驗例中的散熱層與高阻矽基板，且低阻晶片、緩衝層以及氮化鎵厚膜具有相同的直徑。
然後，利用光學顯微鏡（OM）觀察磊晶得到的晶片邊緣的滑移線，得到不同晶片的滑移線長度分別為2.35毫米（晶片1）和2.02毫米（晶片2）。
整合實驗例與對照例的數據，得到下表一。
表一
由表一可得到，磊晶使用凸型基板產生的滑移線長度可較一般基板降低17.8%，其滑移線變短，可使晶片使用面積增加，降低生產成本。
綜上所述，根據本發明的磊晶基板，能藉由散熱層來改善散熱性，以減少元件的熱衝擊，進而提高元件壽命並應用到更高功率的領域。此外，本發明的磊晶基板若設計為凸型基板，還此能避免晶片邊緣碰撞擠壓產生缺陷。而且，本發明的磊晶基板具有高阻矽基板及處理基板的組合，所以可提升基板耐電壓性及機械強度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧處理基板
102、400‧‧‧散熱層
104‧‧‧高阻矽基板
106‧‧‧III-V族半導體層
108‧‧‧III-V族半導體厚膜
110‧‧‧緩衝層
200‧‧‧N型層
202‧‧‧倒角
300a‧‧‧第一散熱膜
300b‧‧‧第二散熱膜
302‧‧‧阻障層
402‧‧‧第一圖案結構
404‧‧‧第二圖案結構
d1、d2‧‧‧直徑
L‧‧‧長度
θ‧‧‧角度
圖1為依照本發明之第一實施例的一種磊晶基板的剖面示意圖。 圖2為依照本發明之第二實施例的一種磊晶基板的剖面示意圖。 圖3為依照本發明之第三實施例的一種磊晶基板的剖面示意圖。 圖4為依照本發明之第四實施例的一種磊晶基板的散熱層的上視示意圖。 圖5A為圖4的一個範例的剖面示意圖。 圖5B為圖4的另一個範例的剖面示意圖。 圖6A為圖4的又一個範例的剖面示意圖。 圖6B為圖4的再一個範例的剖面示意圖。

Claims (13)

  1. 一種磊晶基板，包括： 處理基板； 散熱層，位於所述處理基板上； 高阻矽基板，位於所述散熱層上，其中所述高阻矽基板的電阻值大於100歐姆·公分；以及 III-V族半導體層，成長於所述高阻矽基板上，其中 所述高阻矽基板與所述III-V族半導體層的直徑小於所述處理基板的直徑，使所述磊晶基板為凸型基板。
  2. 如申請專利範圍第1項所述的磊晶基板，其中所述散熱層是由第一圖案結構與第二圖案結構所組成，所述第一圖案結構的材料不同於所述第二圖案結構的材料，且所述第一圖案結構與所述第二圖案結構為互補的結構。
  3. 如申請專利範圍第1項所述的磊晶基板，其中所述高阻矽基板的厚度小於5微米。
  4. 如申請專利範圍第1項所述的磊晶基板，其中所述III-V族半導體層包括： III-V族半導體厚膜；以及 緩衝層，位在所述III-V族半導體厚膜與所述高阻矽基板之間。
  5. 如申請專利範圍第1項所述的磊晶基板，更包括N型層，位於所述III-V族半導體層與所述高阻矽基板之間。
  6. 如申請專利範圍第1項所述的磊晶基板，其中所述散熱層包括： 第一散熱膜，位於所述處理基板上； 阻障層，位於所述第一散熱膜上；以及 第二散熱膜，位於所述阻障層上。
  7. 一種磊晶基板的製造方法，包括： 提供處理基板； 形成散熱層； 形成高阻矽基板，其中所述散熱層位在所述處理基板與所述高阻矽基板之間；以及 於所述高阻矽基板上成長III-V族半導體層，其中 所形成的所述高阻矽基板與所述III-V族半導體層的直徑小於所述處理基板的直徑，使所述磊晶基板成為凸型基板。
  8. 如申請專利範圍第7項所述的磊晶基板的製造方法，其中形成所述散熱層的步驟包括： 於所述處理基板上形成第一圖案結構；以及 於所述第一圖案結構上形成結構互補的第二圖案結構，其中所述第一圖案結構的材料不同於所述第二圖案結構的材料。
  9. 如申請專利範圍第7項所述的磊晶基板的製造方法，其中形成所述III-V族半導體層的步驟包括： 在所述高阻矽基板上形成緩衝層；以及 在所述緩衝層上形成III-V族半導體厚膜。
  10. 如申請專利範圍第7項所述的磊晶基板的製造方法，其中在形成所述高阻矽基板之後，更包括於所述高阻矽基板上形成N型層。
  11. 如申請專利範圍第7項所述的磊晶基板的製造方法，其中形成所述散熱層的步驟包括：於所述處理基板與所述高阻矽基板之間形成第一散熱膜、阻障層以及第二散熱膜。
  12. 如申請專利範圍第7項所述的磊晶基板的製造方法，其中形成所述高阻矽基板之後更包括進行退火，以接合所述散熱層與所述高阻矽基板。
  13. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述退火的溫度為900°C~1200°C之間，且所述退火的時間為4小時至30小時之間。
TW107108761A 2017-03-31 2018-03-15 磊晶基板及其製造方法 TWI645454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762479337P 2017-03-31 2017-03-31
US62/479,337 2017-03-31

Publications (2)

Publication Number Publication Date
TW201837991A true TW201837991A (zh) 2018-10-16
TWI645454B TWI645454B (zh) 2018-12-21

Family

ID=63669739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108761A TWI645454B (zh) 2017-03-31 2018-03-15 磊晶基板及其製造方法

Country Status (3)

Country Link
US (1) US10388518B2 (zh)
CN (1) CN108695341B (zh)
TW (1) TWI645454B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201080B2 (en) 2018-04-03 2021-12-14 Globalwafers Co., Ltd. Epitaxy substrate and method of manufacturing the same
TWI764056B (zh) * 2018-10-30 2022-05-11 中國商蘇州晶湛半導體有限公司 半導體結構及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653473B (zh) * 2020-04-26 2023-10-13 西安电子科技大学 一种散热增强的硅基氮化镓微波器件材料结构
CN113764433A (zh) * 2020-06-02 2021-12-07 合晶科技股份有限公司 半导体基板及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
JP5321980B2 (ja) * 2007-11-08 2013-10-23 株式会社Sumco 気相成長用サセプタ
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9230847B2 (en) * 2013-10-01 2016-01-05 Micron Technology, Inc. Engineered substrate assemblies with thermally opaque materials, and associated systems, devices, and methods
US9331153B2 (en) * 2013-12-13 2016-05-03 Raytheon Company Methods and structures for forming microstrip transmission lines on thin silicon on insulator (SOI) wafers
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2015216311A (ja) * 2014-05-13 2015-12-03 株式会社ニューフレアテクノロジー 半導体基板、半導体基板の製造方法および半導体装置
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2016146449A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
JP6661330B2 (ja) * 2015-10-27 2020-03-11 株式会社ディスコ Ｌｅｄ基板の形成方法
KR20170120752A (ko) * 2016-04-21 2017-11-01 한국전자통신연구원 반도체 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201080B2 (en) 2018-04-03 2021-12-14 Globalwafers Co., Ltd. Epitaxy substrate and method of manufacturing the same
TWI764056B (zh) * 2018-10-30 2022-05-11 中國商蘇州晶湛半導體有限公司 半導體結構及其製造方法
US11646345B2 (en) 2018-10-30 2023-05-09 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
TWI645454B (zh) 2018-12-21
CN108695341A (zh) 2018-10-23
US20180286664A1 (en) 2018-10-04
US10388518B2 (en) 2019-08-20
CN108695341B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
TWI793755B (zh) 用於功率及rf應用的工程基板結構
TWI645454B (zh) 磊晶基板及其製造方法
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
JP7195265B2 (ja) 集積化クランプダイオードを有する横型高電子移動度トランジスタ
US12009205B2 (en) Engineered substrate structures for power and RF applications
TWI754710B (zh) 用於垂直功率元件之方法及系統
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
TWI657480B (zh) 具壓應力之矽基板及其製造方法
TWI762501B (zh) 使用熱匹配基板的磊晶氮化鎵材料的生長
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
TWI653666B (zh) 一種磊晶接合基板及其製造方法
US20240006257A1 (en) Composite substrate, manufacturing method thereof, and semiconductor device
CN113707770A (zh) 一种硅衬底GaN的加工工艺
CN117613079A (zh) 一种GaN HEMT器件结构及其制备方法
TW202017106A (zh) 磊晶用基板及其製造方法
TW201839808A (zh) 磊晶用基板及其製造方法
JP2020038939A (ja) 縦型化合物半導体デバイスの製造方法