TW201836029A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201836029A
TW201836029A TW106140274A TW106140274A TW201836029A TW 201836029 A TW201836029 A TW 201836029A TW 106140274 A TW106140274 A TW 106140274A TW 106140274 A TW106140274 A TW 106140274A TW 201836029 A TW201836029 A TW 201836029A
Authority
TW
Taiwan
Prior art keywords
layer
material layer
spacer
layers
pad
Prior art date
Application number
TW106140274A
Other languages
English (en)
Other versions
TWI748002B (zh
Inventor
李南宰
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201836029A publication Critical patent/TW201836029A/zh
Application granted granted Critical
Publication of TWI748002B publication Critical patent/TWI748002B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本文提供了一種半導體裝置，所述半導體裝置包括：導電層，所述導電層各自包括導線和焊墊，所述焊墊與所述導線耦接並且具有比所述導線的厚度更厚的厚度，所述導電層被堆疊使得所述焊墊暴露；絕緣層，所述絕緣層插入相應的導電層之間；第一間隔件，所述第一間隔件各自插入上導電層的焊墊與下導電層的焊墊之間；以及第二間隔件，所述第二間隔件覆蓋相應的第一間隔件。

Description

半導體裝置及其製造方法
本公開的各種實施方式通常關於電子設備，並且更具體地說，關於半導體裝置及其製造方法。
非揮發性記憶體裝置保持儲存的資料，而不管電源開/關狀態如何。近來，隨著包括形成在單層中的基板上的儲存單元的二維非揮發性記憶體裝置達到整合改進的極限，已經提出了三維（3D）非揮發性記憶體裝置，其包括在基板上沿著垂直方向堆疊的儲存單元。
三維非揮發性記憶體裝置可以包括彼此交替堆疊的層間絕緣層和閘極，以及穿過層間絕緣層和閘極的通道層。儲存單元沿通道層堆疊。為了提高這種具有三維結構的非揮發性記憶體裝置的操作可靠性，已經開發了各種結構和製造方法。
本申請要求於2017年3月23日在韓國智慧財產權局提交的韓國專利申請第10-2017-0036799號的優先權，其全部內容透過引用併入本文。
本公開的各種實施方式係關於具有穩定的結構和改進的特性且製造程序容易的半導體裝置，以及製造該半導體裝置的方法。
本公開的實施方式可以提供一種半導體裝置，所述半導體裝置包括：導電層，所述導電層各自包括導線和焊墊，所述焊墊與所述導線耦接並且具有比所述導線的厚度更厚的厚度，所述導電層被堆疊使得所述焊墊暴露；絕緣層，所述絕緣層插入各個導電層之間；第一間隔件，所述第一間隔件各自插入上導電層的焊墊與下導電層的焊墊之間；以及第二間隔件，所述第二間隔件覆蓋各個第一間隔件。
本公開的實施方式可以提供一種半導體裝置，所述半導體裝置包括：導電層，所述導電層各自包括導線和焊墊，所述焊墊與所述導線耦接並且具有比所述導線的厚度更厚的厚度，所述導電層被堆疊使得所述焊墊暴露；絕緣層，所述絕緣層插入所述導電層之間，所述絕緣層中的每一個具有其端部向上彎曲以覆蓋上導電層的焊墊的形狀；以及接觸插塞，所述接觸插塞與所述導電層的各個焊墊耦接。
本公開的實施方式可以提供一種製造半導體裝置的方法，所述方法包括以下步驟：形成包括以階梯結構交替地堆疊的第一材料層和第二材料層的疊層；在暴露於所述階梯結構中的所述第一材料層和第二材料層的側壁上形成第一間隔件；在形成具有所述第一間隔件的疊層上形成第三材料層；透過選擇性地蝕刻第一材料層形成開口，以透過所述開口暴露所述第三材料層；透過選擇性地蝕刻經由所述開口暴露的所述第三材料層形成第二間隔件，其中，所述第二間隔件覆蓋各個第一間隔件；以及在所述開口中形成導電層。
本公開的實施方式可以提供一種製造半導體裝置的方法，所述方法包括以下步驟：形成包括第一材料層和第二材料層的疊層，所述第一材料層以階梯結構來堆疊，所述第二材料層插入所述第一材料層之間，所述第二材料層中的每一個具有向上彎曲以覆蓋位於該第二材料層上方的所述第一材料層中的每一個的側壁的端部；在所述疊層上形成第三材料層；透過選擇性地蝕刻所述第一材料層形成開口，以便透過所述開口暴露所述第三材料層；透過選擇性地蝕刻經由所述開口暴露的所述第三材料層來形成間隔件，所述間隔件中的每一個覆蓋對應的第二材料層的所述端部；以及在所述開口中形成導電層。
在下文中，將參照所附圖式詳細描述各種實施方式；然而，實施方式可以以不同的形式描述，並且不應被解釋為限於本文所闡述的實施方式。相反，提供這些實施方式使得本公開將是徹底和完整的，並且將向本領域技術人員充分地傳達示例性實施方式的範圍。
在所附圖式中，為了示出的清楚，尺寸可能被誇大。應當理解，當元件被稱為位於兩個元件「之間」時，該元件可以是兩個元件之間的唯一元件，或者也可以存在一個或更多個中間的元件。
在下文中，將參照所附圖式描述本發明的各種實施方式。在此參照作為實施方式的示意圖的剖面圖來描述各種實施方式（和中間結構）。因此，作為例如製造技術和/或公差的結果的圖示的形狀的變化是可預期的。因此，所描述的實施方式不應被解釋為限於本文所示的區域中的特定形狀，而是可以包括例如由製造產生的形狀偏差。在所附圖式中，為了清楚起見，層和區域的長度和尺寸可能被誇大。附圖中相同的附圖標記表示相同的元件。
諸如「第一」和「第二」的術語可以用於描述各種元件，但是它們不應該限制各種元件。這些術語僅用於將元件與其它元件區分。例如，在不脫離本公開的精神和範圍的情況下，第一元件可以被稱為第二元件，並且第二元件可以被稱為第一元件等。此外，「和/或」可以包括所提及的元件中的任何一種或這些元件的組合。
此外，單數形式可以包括複數，只要其在句子中沒有具體提及。此外，在本說明書中使用的「包括/包含」或「包括有/包含有」表示一個或更多個元件、步驟、操作和元素。
此外，除非另有定義，本說明書中使用的所有術語包括技術和科學術語具有與相關技術領域的技術人員通常理解的相同的含義。通常使用的字典中定義的術語應被解釋為具有與在相關領域的上下文中解釋的相同的含義，並且除非在本說明書中另有明確定義，否則不應被解釋為具有過於理想或過於正式的含義。
還應注意，在本說明書中，「連接/耦接」是指一個元件不僅直接與另一元件耦接，而且還透過中間元件與另一元件間接連接。另一方面，「直接連接/直接耦接」是指一個元件與另一個元件直接耦接而沒有中間元件。
圖1A和圖1B是示出根據本公開的實施方式的半導體裝置的結構的剖面圖。
參照圖1A和圖1B，半導體裝置可以包括疊層ST、第一間隔件13和第二間隔件14。此外，半導體裝置還可以包括與各個導電層11耦接的接觸插塞15。
疊層ST包括交替堆疊的導電層11和絕緣層12。導電層11和絕緣層12可以沿第一方向I-I’延伸並且可以沿第二方向II-II’堆疊。第一方向I-I’可以是與位於疊層ST下方的基板（未示出）的表面平行的水平方向。第二方向II-II’可以是垂直方向或堆疊方向。
另外，疊層ST可以包括單元區域和接觸區域，在單元區域中堆疊儲存單元，在接觸區域中設置諸如導線、焊墊和接觸插塞的互連結構。例如，疊層ST可以包括穿過單元區域的通道結構。通道結構可以包括通道層和封閉通道層的側壁的儲存層。儲存層可以包括隧道絕緣層、資料儲存層和電荷阻擋層。資料儲存層可以包括由諸如矽的材料、諸如氮化物的電荷捕捉材料、相變材料、納米點等形成的浮動閘極。
每個導電層11可以包括導線11A和與導線11A電耦接的焊墊11B。例如，導電層11包括諸如鎢的金屬。焊墊11B的厚度大於導線11A的厚度。導電層11以階梯狀堆疊，使得焊墊11B暴露。因此，疊層ST具有階梯結構。
絕緣層12可以插入堆疊的導電層11之間，並且包括諸如氧化物材料或氮化物材料的絕緣材料。每個絕緣層12設置成覆蓋對應的下導電層11L的導線11A。例如，每個絕緣層12和對應的下導電層11L的焊墊11B可以設置在彼此間隔分開預定距離的位置。換句話說，各個絕緣層12的側壁可以沿著第一方向I-I’與下導電層11L的焊墊11B的側壁間隔分開第一距離D1。第一方向I-I’被示出為圖中的水平方向。
每個第一間隔件13插入對應的上導電層11U的焊墊11B和對應的下導電層11L的焊墊11B之間。作為實施方式，每個第一間隔件13可以覆蓋對應的絕緣層12的側壁。具有第一距離D1的間隙G存在於每個絕緣層12和對應的下導電層11L的焊墊11B之間。間隙G可以由相應的第一間隔件13填充。因此，每個絕緣層12的側壁可以與對應的下導電層11L的焊墊11B的側壁沿著第一方向I-I’間隔分開第一間隔件13的厚度（即D1）。
作為另一實施方式，每個第一間隔件13的上表面可以設置在比對應的上導電層11U的焊墊11B的上表面的水平面L1低並且比對應的下導電層11L的焊墊11B的上表面L3高的水平面L2處（L3 ＜ L2 ＜ L1）。在這種情況下，上導電層11U的焊墊11B的側壁可能未被對應的第一間隔件13完全覆蓋。例如，第一間隔件13可以具有適於覆蓋上導電層11U的焊墊11B的側壁的一部分的高度。
第二間隔件14設置在疊層ST的階梯結構上。第二間隔件14形成為覆蓋各個第一間隔件13。在每個第一間隔件13暴露對應的上導電層11U的焊墊11B的側壁的上部的情況下，第二間隔件14可以形成為覆蓋上導電層11U的焊墊11B的側壁的上部。因此，每個第二間隔件14可以被設置成與上導電層11U的焊墊11B的側壁和下導電層11L的焊墊11B的上表面接觸。此外，每個導電層11的焊墊11B的側壁可以透過第一間隔件13和第二間隔件14被完全覆蓋。
每個第二間隔件14的上表面可以設置在與對應的上導電層11U的焊墊11B的上表面基本相同的水平面L1上。此外，每個第二間隔件14的下表面可以設置在比對應的絕緣層12的下表面的水平面L4高的水平面L3上（L3 ＞ L4），並且比對應的第一間隔件13的下表面的水平面L4高的水平面L3上（L3 ＞ L4）。
第二間隔件14可以包括相對於絕緣層12具有高蝕刻選擇性的材料。例如，絕緣層12中的每一個可以包括氧化物，並且第二間隔件14中的每一個可以包括氮化物。第二間隔件14可以包括相對於第一間隔件13具有高蝕刻選擇性的材料。例如，第二間隔件14中的每一個可以包括氮化物，並且第一間隔件13中的每一個可以包括氧化物。
接觸插塞15與導電層11的各個焊墊11B耦接。例如，層間絕緣層16形成在疊層ST上。每個接觸塞15穿過層間絕緣層16並與各個焊墊11B耦接。由於每個焊墊11B的厚度大於導線11A的厚度，所以可以防止接觸塞15穿過對應的焊墊11B。由於相應的焊墊11B的厚度足夠，可以防止在導電層11之間形成橋接(bridge)。
根據上述配置，導電層11中的每一個的焊墊11B的厚度都大於導電層11中的每一個的導線11A的厚度。因此，上導電層11U的焊墊11B與下導電層11L的焊墊11B之間在第二方向II-II’上的距離D2減小。相反，上導電層11U的焊墊11B與下導電層11L的焊墊11B之間在第一方向I-I’上的距離D1透過第一間隔件13增加。結果，可以確保堆疊的焊墊11B之間的適當距離，並且可以防止形成橋接。
圖2A和圖2B是示出根據本公開的實施方式的半導體裝置的結構的剖面圖。
參照圖2A和圖2B，半導體裝置可以包括含有交替堆疊的導電層21和絕緣層22的疊層ST以及與各個導電層21耦接的接觸插塞25。此外，半導體裝置還可以包括間隔件24。
導電層21中的每一個可以包括導線21A和與導線21A電連接的焊墊21B。例如，導電層21中的每一個都包括諸如鎢的金屬。焊墊21B的厚度大於導線21A的厚度。導電層21以階梯狀堆疊，使得焊墊21B暴露。因此，疊層ST具有階梯結構。
絕緣層22插入堆疊的導電層21之間。例如，絕緣層22中的每一個包括諸如氧化物或氮化物的絕緣材料。絕緣層22中的每一個被設置成覆蓋對應的下導電層21L的導線21A。
絕緣層22中的每一個具有其端部向上彎曲以覆蓋對應的上導電層21U的焊墊21B的形狀。例如，絕緣層22中的每一個包括插入上導電層21U與下導電層21L之間的第一區域22A和向上彎曲的第二區域22B。第二區域22B可以在上導電層21U的焊墊21B與下導電層21L的焊墊21B之間突出。
第二區域22B的上表面可以設置在比上導電層21U的焊墊21B的上表面低並且比下導電層21L的焊墊21B的上表面的水平面L3高的水平面處L2（L3 ＜ L2 ＜ L1）。在這種情況下，上導電層21U的焊墊21B的側壁可能未被第二區域22B完全覆蓋。例如，絕緣層22的第二區域22B可以具有適於覆蓋上導電層11U的焊墊21B的側壁的一部分的高度。
間隔件24設置在疊層ST的階梯結構上。間隔件24可以包括相對於絕緣層22具有高蝕刻選擇性的材料。例如，絕緣層22中的每一個可以包括氧化物，並且間隔件24中的每一個可以包括氮化物。
每個間隔件24被形成以覆蓋絕緣層22的彎曲端部。當絕緣層22的第二區域22B暴露上導電層21U的焊墊21B的側壁的上部時，間隔件24可被形成以覆蓋上導電層21U的焊墊21B的側壁的上部。因此，間隔件24中的每一個可以被設置成與上導電層21U的焊墊21B的側壁和下導電層21L的焊墊21B的上表面接觸。此外，導電層21中的每一個的焊墊21B的側壁可以被對應的絕緣層22的第二區域22B和相關聯的間隔件24完全覆蓋。
每個間隔件24的上表面可以設置在與對應的導電層21的焊墊21B的上表面基本相同的水平面L1上。此外，每個間隔件24的下表面可以設置在比對應的絕緣層22的下表面的水平面L4高的水平面L3上（L4 ＜ L3）。
接觸插塞25與導電層21的各個焊墊21B耦接。例如，層間絕緣層26形成在疊層ST上。每個接觸插塞25穿過層間絕緣層26並與各個焊墊21B耦接。由於焊墊21B的厚度大於導線21A的厚度，因此可以防止接觸插塞25穿過對應的焊墊21B。由於對應的焊墊21B的厚度足夠，可以防止在導電層21之間形成橋接。
圖3A至圖3F是示出根據本公開的實施方式的製造半導體裝置的方法的剖面圖。
參照圖3A，交替地形成第一材料層31和第二材料層32。可以提供第一材料層31以形成儲存單元、選擇電晶體等的閘極，與閘極分別電耦接的導線，或者與導線分別電耦接的焊墊。此外，第二材料層32可以將堆疊的閘極、導線或焊墊彼此絕緣。
在此，第一材料層31可以包括相對於第二材料層32具有高蝕刻選擇性的材料。例如，第一材料層31可以是包括矽等的犧牲層，並且第二材料層32可以是包括氧化物等的絕緣層。在另一實施方式中，第一材料層31可以是第一犧牲層，並且第二材料層32可以是第二犧牲層。
此後，將第一材料層31和第二材料層32圖案化以形成使得第一材料層31暴露的階梯結構。這樣會形成疊層ST，該疊層ST包括以階梯形式堆疊的第一材料層31和插入第一材料層31之間的第二材料層32。換句話說，形成具有階梯結構的疊層ST。階梯結構中的每個階梯可以包括上部的第一材料層31和下部的第二材料層32。每個第一材料層31的端部（即，要形成焊墊的區域）透過階梯結構被暴露。
出於參考的目的，儘管在所附圖式中未示出，但是可以形成穿過疊層ST的通道結構。例如，疊層ST包括堆疊有儲存單元的單元區域和設置有互連結構的接觸區域。通道結構包括穿過疊層ST的通道層和封閉通道層的儲存層。儲存層可以包括隧道絕緣層，資料儲存層和電荷阻擋層。資料儲存層可以包括含有矽、諸如氮化物的電荷捕捉材料、相變材料、納米點等等的浮動閘極。
隨後，在具有階梯結構的疊層ST上形成第一間隔件材料層33。第一間隔件材料層33可以沿著疊層ST的階梯結構形成。例如，使用具有優異的階梯狀覆蓋率的沉積方法，第一間隔件材料層33形成為具有基本均勻的厚度。
第一間隔件材料層33包括相對於第一材料層31具有高蝕刻選擇性的材料。第一間隔件材料層33可以包括氧化物，並且第一材料層31可以包括矽。例如，第一間隔件材料層33可以是氧化物層，並且第一材料層31中的每一個可以是多晶矽層。
參照圖3B，第一間隔件33A分別形成在第一材料層31和第二材料層32的側壁上，第一材料層31和第二材料層32兩者都透過階梯結構被暴露。例如，透過回蝕（etching back）製程來蝕刻第一間隔件材料層33。在這種情況下，第一間隔件材料層33形成在第一材料層31的上表面上的區域被蝕刻，而第一間隔件材料層33形成在第一材料層31的側壁上和形成在第二材料層32的側壁上的區域被保留。因此，形成多個第一間隔件33A。
設置第一間隔件33A以透過以下製程確保將要形成的焊墊之間的距離。因此，可以透過考慮相鄰焊墊之間的崩潰電壓來確定第一間隔件33A中的每一個的厚度。
參照圖3C，在由第一間隔件33A形成的疊層ST上形成第二間隔件材料層34。第二間隔件材料層34可以沿著疊層ST的階梯結構形成。例如，使用具有優異的階梯狀覆蓋率的沉積方法，第二間隔件材料層34形成為具有基本均勻的厚度。沉積方法的示例可以包括低壓-化學氣相沉積（low pressure-chemical vapor deposition, LP-CVD）方法。
第二間隔件材料層34包括相對於第一材料層31具有高蝕刻選擇性的材料。第二間隔件材料層34可以包括氮化物，並且第一材料層31可以包括矽。例如，第二間隔件材料層34可以是氮化物層，並且第一材料層31中的每一個可以是多晶矽層。
第二間隔件材料層34包括相對於第一間隔件33A具有高蝕刻選擇性的材料。第二間隔件材料層34可以包括氮化物，並且第一間隔件33A可以包括氧化物。例如，第二間隔件材料層34可以是氮化物層，並且第一間隔件33A中的每一個可以是氧化物層。
此後，在由第二間隔件材料層34形成的疊層ST上形成層間絕緣層35。例如，形成絕緣層以覆蓋疊層ST。此後，絕緣層被平坦化，直到疊層ST的上表面暴露為止。結果，形成層間絕緣層35。可以進行平面化處理，使得設置在疊層ST的最上部的第二材料層32被暴露。在該過程期間，可以去除形成在疊層ST的上表面上的第二間隔件材料層34。
層間絕緣層35包括相對於第二間隔件材料層34具有高蝕刻選擇性的材料。層間絕緣層35可以包括氧化物，第二間隔件材料層34可以包括氮化物。例如，層間絕緣層35可以是透過高密度電漿化學氣相沉積（high density plasma-chemical vapor deposition, HDP-CVD）法形成的氧化物層。
參照圖3D，選擇性地移除第一材料層31以形成開口OP。例如，形成穿過疊層ST的狹縫，其後蝕刻透過狹縫暴露的第一材料層31。可以在相對第一材料層31的高蝕刻選擇性的條件下進行蝕刻處理。當第一材料層31是多晶矽層時，第二材料層32是氧化物層，並且第一間隔件33A是氧化物層，第一材料層31可以透過使用硝酸的濕蝕刻製程浸漬（dipped out）。因此，第二材料層32、第一間隔件33A和第二間隔件材料層34未被蝕刻。
第二材料層32、第一間隔件33A和第二間隔件材料層34透過開口OP暴露。第二間隔件材料層34的一部分可以被第一間隔件33A保護，使得第二間隔件材料層34可以透過開口OP部分地暴露。例如，第二間隔件材料層34形成在第一材料層31和第二材料層32的相應側壁上的區域34_2被對應的第一間隔件33A保護。第二間隔件材料層34形成在第一材料層31和第二材料層32的相應上表面上的區域34_1透過對應的開口OP暴露。換句話說，沿水平方向形成的第二間隔件材料層34的區域34_1透過相應的開口OP暴露。在垂直方向形成的第二間隔件材料層34的第二區域34_2不暴露。
參照圖3E，透過開口OP暴露的第二間隔件材料層34（圖3D所示）被選擇性地蝕刻。因此，形成覆蓋各個第一間隔件33A的第二間隔件34A。例如，在相對第二間隔件材料層34的高蝕刻選擇性的條件下進行蝕刻製程。當第二間隔件材料層34是氮化物層時，第二材料層32是氧化物層，第一間隔件33A是氧化物層，可以使用磷酸浸漬第二間隔件層34。因此，第二材料層32和第一間隔件33A未被蝕刻。
當形成第二間隔件34A時，使用第一間隔件33A作為蝕刻阻擋層局部蝕刻第二間隔件材料層34（圖3D所示）。例如，選擇性地蝕刻在平方向上形成的第二間隔件材料層34（圖3D所示）中的第一區域34_1（圖3D所示）。結果，開口OP’中的每一個的端部（即要形成焊墊的區域）的厚度被擴大。
彼此對應的各個第一間隔件33A和各個第二間隔件34A插入多個開口OP’中，彼此對應的上開口OP’的端部和下開口OP’的端部之間。換句話說，每個第一間隔件33A和相關聯的第二間隔件34A將要形成焊墊的對應的上開口OP’的區域從要形成焊墊的對應的下開口OP’的區域分開。因此，在擴大開口OP’的端部的程序期間，可以防止每個上開口OP’與對應的下開口OP’耦接。
參照圖3F，在具有擴大端部（圖3E所示）的各個開口OP’中形成導電層36。因此，形成以階梯形式堆疊並且其端部厚度擴大的導電層36。導電層36的被上方第二材料層32覆蓋的區域是導線。導電層36的透過階梯式結構被暴露並且具有增加的厚度的區域可以是焊墊。導線將堆疊的儲存單元、選擇電晶體等的閘極與焊墊電耦接。
根據第二材料層32的材料特性可以執行附加製程。例如，當第一材料層31（圖3C所示）是第一犧牲層並且第二材料層32是第二犧牲層時，可以執行用絕緣層代替第二材料層32的附加製程。
隨後，形成與導電層36的各個焊墊耦接的接觸插塞38。例如，形成穿過層間絕緣層35並暴露導電層36的各個焊墊的孔，然後在各個孔中形成接觸插塞38。由於導電層36中的每個焊墊具有相對較大的厚度，所以當形成孔時可以防止焊墊被完全穿透。即使在由於孔未對準使第二間隔件34A透過對應的孔的底部暴露的情況下，第二間隔件34A用作蝕刻停止層。因此，可以防止對應的下導電層36的焊墊暴露，從而可以防止形成橋接。
根據上述製程，由於使用第一間隔件33A作為蝕刻阻擋層蝕刻第二間隔件材料層34（圖3D示出），因此第二間隔件材料層34的一部分保留在各個上開口OP’和對應的下開口OP’之間。上開口OP’與下開口OP’的端部之間的距離由相應的第一間隔件33A和第二間隔件34A確保。因此，可以防止在上導電層36的每一個的焊墊與對應的下導電層36的焊墊之間形成橋接。
圖4A和圖4B是示出根據本公開的實施方式的製造半導體裝置的方法的剖面圖。在下文中，如果被認為是冗餘的，將省略重複的說明。
參照圖4A，交替地形成第一材料層41和初步第二材料層42A。第一材料層41可以包括相對於初步第二材料層42A具有高蝕刻選擇性的材料。例如，第一材料層41可以是多晶矽層，並且初步第二材料層42A可以是氧化物層。
此後，第一材料層41和初步第二材料層42A被圖案化以形成階梯結構，使得第一材料層41暴露。隨後，在包括階梯結構的第一材料層41和初步第二材料層42A上形成附加初步第二材料層42B。附加初步第二材料層42B可以包括與初步第二材料層42A相同的材料。
參照圖4B，附加初步第二材料層42B被回蝕。由此，將初步第二材料層42B圖案化以形成間隔件形狀的初步第二材料層42B。由於初步第二材料層42A可以包括與間隔件形狀的初步第二材料層42B相同的材料，所以各個初步第二材料層42A和相應的間隔件形狀的初步第二材料層42B（其與初步第二材料層42A耦接）形成單個第二材料層42C。透過上述製程，可以形成端部向上彎曲以覆蓋位於第二材料層42C上的各個第一材料層41的側壁的各個第二材料層42C。
可以與上面參照圖3C和3F所描述的方式類似的方式執行以下處理。簡而言之，在疊層ST上形成用於間隔件的第三材料層（未示出），並且透過狹縫選擇性地蝕刻第一材料層，從而形成開口。第三材料層包括相對於第一材料層41具有高蝕刻選擇性的材料。第三材料層可以包括氮化物，並且第一材料可以包括矽。例如，第三材料層可以是氮化物層，並且第一材料層41中的每一個可以是多晶矽層。第三材料層包括相對於第二材料層42C具有高蝕刻選擇性的材料。第三材料層可以包括氮化物，第二材料層42C可以包括氧化物。
此後，透過開口暴露的第三材料層被選擇性地和局部蝕刻。這形成覆蓋第二材料層42C的各個彎曲端部的間隔件。因此，所述第二材料層42C中的每一個的端部和所述間隔件中的每一個插入所述開口中，彼此對應的上開口的端部與下開口的端部之間。隨後，在開口中形成導電層。
根據上述處理，由於第二材料層42C中的每一個都包括彎曲端部，所以第三材料層可以被局部蝕刻。因此，各個上導電層的焊墊和對應的下導電層的焊墊可以透過對應的第二材料層42C和對應的間隔件的彎曲端部彼此分離。
圖5是示出根據本公開的實施方式的記憶體系統1000的方塊圖。
參照圖5，根據本公開的實施方式的記憶體系統1000包括記憶體裝置1200和控制器1100。
記憶體裝置1200用於儲存具有諸如文字、圖形和軟體碼的各種資料形式的資料資訊。記憶體裝置1200可以是非揮發性記憶體。此外，記憶體裝置1200可以具有以上參照圖1A至圖4B所描述的結構，並且可以透過以上參照圖1A至圖4B所描述的製造方法來製造。在實施方式中，記憶體裝置1200可以包括：各自包括導線和焊墊的導電層，焊墊與導線耦接並且具有大於導線的厚度，導電層以階梯形式堆疊使得焊墊暴露；絕緣層，其插入導電層之間；第一間隔件，每個間隔件插入對應的上導電層的焊墊和對應的下導電層的焊墊之間並且覆蓋對應的絕緣層的側壁；以及第二間隔件，其覆蓋對應的第一間隔件。記憶體裝置1200的結構及其製造方法與上述方法相同；因此，將省略其詳細說明。
控制器1100可以耦接到主機Host和記憶體裝置1200。控制器1100可以回應於來自主機Host的請求而存取記憶體裝置1200。例如，控制器1100可以控制記憶體件1200的讀取、寫入、抹除和背景操作。
控制器1100包括隨機存取記憶體（random access memory, RAM）1110、中央處理單元（central processing unit, CPU）1120、主機介面1130、錯誤修正碼（error correction code, ECC）電路1140和記憶體介面1150。
RAM 1110用作CPU 1120的操作記憶體、記憶體裝置1200和主機Host之間的高速緩衝記憶體、記憶體裝置1200和主機Host之間的緩衝記憶體等等。作為參考，RAM 1110可以靜態隨機存取記憶體（static random access memory, SRAM）、唯讀記憶體（read only memory, ROM）等替代。
CPU 1120可以控制控制器1100的整體操作。例如，CPU 1120可以操作諸如儲存在RAM 1110中的快閃記憶體轉換層（flash translation layer, FTL）的韌體。
主機介面1130可以與主機Host互相聯繫。例如，控制器1100可以透過以下各種介面協定中的至少一種與主機Host通信：諸如通用序列匯流排（universal serial bus, USB）協定、多媒體卡（multimedia card, MMC）協定、周邊元件連接（peripheral component interconnection, PCI）協議、PCI-express（PCI-E）協定、高技術配置（advanced technology attachment, ATA）協定、串列ATA協定、並行ATA協定、小型電腦系統介面（Small Computer System Interface, SCSI）協定、增強型小型磁片介面（enhanced small disk interface, ESDI）協定、以及整合驅動電子（integrated drive electronics, IDE）協定、私有協定等。
ECC電路1140可以使用錯誤修正碼（ECC）來檢測和校正從記憶體裝置1200讀取的資料中的錯誤。
記憶體介面1150可以與記憶體裝置1200介面連接。例如，記憶體介面1150可以包括NAND介面或NOR介面。
供參考，控制器1100還可以包括用於臨時儲存資料的緩衝記憶體（未示出）。緩衝記憶體可以用於臨時儲存將要從主機介面1130傳送到外部設備的資料，或者將要從記憶體介面1150傳送到記憶體裝置1200的資料。此外，控制器1100可以包括ROM，儲存用於與主機Host進行介面連接的代碼資料。
由於根據本發明的實施方式的記憶體系統1000包括具有改進的整合度和特性的記憶體裝置1200，所以還可以改進記憶體系統1000的整合度和特性。
圖6是示出根據本公開的實施方式的記憶體系統的配置的方塊圖。在下文中，如果被認為是冗餘的話，將省略重複的說明。
參照圖6，根據本公開的實施方式的記憶體系統1000’可以包括記憶體裝置1200’和控制器1100。控制器1100包括RAM 1110、CPU 1120、主機介面1130、ECC電路1140、記憶體介面1150等。
記憶體裝置1200’可以是非揮發性記憶體。此外，記憶體裝置1200’可以具有上面參照圖1A至圖4B所描述的結構，並且可以透過上面參照圖1A至圖4B所描述的製造方法來製造。在實施方式中，記憶體裝置1200’可以包括：各自包括導線和焊墊的導電層，焊墊與導線耦接並且具有大於導線的厚度，導電層以階梯形式堆疊，使得焊墊暴露；絕緣層，其插入導電層之間；第一間隔件，每個間隔件插入對應的上導電層的焊墊和對應的下導電層的焊墊之間並且覆蓋對應的絕緣層的側壁；以及第二間隔件，其覆蓋各個第一間隔件。記憶體件1200’的結構及其製造方法與上述方法相同；因此，將省略其詳細說明。
此外，記憶體裝置1200’可以是包括多個記憶體晶片的多晶片封裝。多個記憶體晶片被分成多個組。多個組可以透過第一通道CH1至第k 通道CHk與控制器1100通信。每組的記憶體晶片透過公共通道與控制器1100通信。供參考，可以修改記憶體系統1000’，使得各個單個記憶體晶片耦接到對應的單個通道。
如上所述，由於根據本發明的實施方式的記憶體系統1000’包括具有改進的整合度和特性的記憶體裝置1200’，因此可以改善記憶體系統1000’的整合度和特性。特別地，根據本發明的實施方式的記憶體裝置1200’由多晶片封裝形成，從而可以提高資料儲存容量和操作速度。
圖7是示出根據本公開的實施方式的計算系統的配置的方塊圖。在下文中，如果被認為是冗餘的話，將省略重複的說明。
參照圖7，根據本公開的實施方式的計算系統2000包括記憶體裝置2100、CPU 2200、RAM 2300、使用者介面2400、電源2500、系統匯流排2600等。
記憶體裝置2100儲存經由使用者介面2400提供的資料，由CPU 2200處理的資料等。此外，記憶體裝置2100透過系統匯流排2600電耦接到CPU 2200、RAM 2300、使用者介面2400、電源2500等。例如，記憶體裝置2100可以經由控制器（未示出）耦接到系統匯流排2600，或者另選地可以直接耦接到系統匯流排2600。當記憶體裝置2100直接耦接到系統匯流排2600時，控制器的功能可以由CPU 2200、RAM 2300等執行。
記憶體裝置2100可以是非揮發性記憶體。此外，記憶體裝置2100可以具有上面參照圖1A至圖4B所描述的結構，並且可以透過上面參照圖1A至圖4B所描述的製造方法來製造。在實施方式中，記憶體裝置2100可以包括：各自包括導線和焊墊的導電層，焊墊與導線耦接並且具有大於導線的厚度，導電層以階梯形式堆疊使得焊墊暴露；絕緣層，其插入導電層之間；第一間隔件，每個間隔件插入對應的上導電層的焊墊和對應的下導電層的焊墊之間並且覆蓋對應的絕緣層的側壁；以及第二間隔件，其覆蓋各個第一間隔件。記憶體裝置2100的結構及其製造方法與上述方法相同；因此，將省略其詳細說明。
如上參照圖6所述，記憶體裝置2100可以是配置有多個記憶體晶片的多晶片封裝。
可以提供具有上述配置的計算系統2000作為以下電子設備中的各種元件中的一種，所述電子設備例如是電腦、超移動PC（ultra mobile PC, UMPC）、工作站、小筆電、個人數位助理（personal digital assistants, PDA）、可擕式電腦、網路平板電腦、無線電話、行動電話、智慧型手機、電子書、可擕式多媒體播放機（portable multimedia player, PMP）、遊戲機、導航裝置、黑盒子、數位照相機、三D電視、數位音訊記錄器、數位音訊播放機、數位圖像記錄器、數位圖像播放機，數位視訊記錄器、數位視訊播放機、能夠在無線環境中發送/接收資訊的裝置、用於形成家用網路的各種裝置中的一種、用於形成電腦網路的各種電子裝置中的一種、用於形成遠端資訊處理網路的各種電子裝置中的一種、RFID裝置等中的一種。
如上所述，由於根據實施方式的計算系統2000包括具有改進的整合度和特性的記憶體裝置2100，所以還可以改進計算系統2000的特性。
圖8是示出根據本公開的實施方式的計算系統的方塊圖。
參照圖8，根據本公開的實施方式的計算系統3000可以包括軟體層，其具有作業系統3200、應用程式3100、檔案系統3300、轉換層3400等。此外，計算系統3000包括諸如記憶體裝置3500的硬體層。
作業系統3200管理計算系統3000的軟體資源和硬體資源等，並且可以控制CPU的程式執行（圖7所示）。應用程式3100可以是在計算系統3000中執行的各種應用程式，並且可以是由作業系統3200執行的實用程式。
檔案系統3300是指用於控制存在於計算系統3000中的資料、檔案等的邏輯結構，並且根據給定規則組織要儲存在記憶體裝置3500等中的檔案或資料。可以根據在計算系統3000中使用的作業系統3200來確定檔案系統3300。例如，如果作業系統3200是Microsoft的Windows系統，則檔案系統3300可以是檔案配置表（file allocation table, FAT）、NT檔案系統（NT file system, NTFS）等。如果作業系統3200是Unix / Linux系統，則檔案系統3300可以是延伸檔案系統（extended file system, EXT）、Unix檔案系統（Unix file system, UFS）、日誌檔案系統（journaling file system, JFS）等。
雖然作業系統3200、應用程式3100和檔案系統3300在所附圖式中由單獨的方塊來表示，但是應用程式3100和檔案系統3300可以包括在作業系統3200中。
轉換層3400回應於來自檔案系統3300的請求，將位址轉換為用於記憶體裝置3500的適當形式。例如，轉換層3400將由檔案系統3300產生的邏輯位址轉換為記憶體裝置3500的物理位址。邏輯位址和物理位址的映射資訊可以儲存在位址轉換表中。例如，轉換層3400可以是快閃記憶體轉換層（FTL）、通用快閃記憶體儲存鏈接層（universal flash storage link layer, ULL）等。
記憶體裝置3500可以是非揮發性記憶體。此外，記憶體裝置3500可以具有上面參照圖1A至圖4B所描述的結構，並且可以透過上面參照圖1A至圖4B所描述的製造方法來製造。在實施方式中，記憶體裝置3500可以包括：各自包括導線和焊墊的導電層，焊墊與導線耦接並且具有大於導線的厚度，導電層以階梯形式堆疊，使得焊墊暴露；絕緣層，其插入導電層之間；第一間隔件，每個間隔件插入對應的上導電層的焊墊和對應的下導電層的焊墊之間並且覆蓋對應的絕緣層的側壁；以及第二間隔件，其覆蓋各個第一間隔件。記憶體裝置3500的結構及其製造方法與上述方法相同；因此，將省略其詳細說明。
具有上述配置的計算系統3000可以被劃分為實現在較高級別區域中的作業系統層和在較低級別區域中實現的控制器層。應用程式3100、作業系統3200和檔案系統3300可以包括在作業系統層中，並且可以由計算系統3000的操作記憶體來驅動。轉換層3400可以被包括在作業系統層或控制器層中。
如上所述，由於根據本發明的實施方式的計算系統3000包括具有改進的整合度和特性的記憶體裝置3500，所以還可以改進計算系統3000的特性。
本公開可以提供具有穩定結構和改進的可靠性的半導體裝置。在製造半導體裝置時，製造過程可以被簡化，並且其過程可以被簡化，並且可以降低製造成本。
實施方式的示例已經在本文中被公開，並且儘管採用特定術語，但是僅在通用和描述性意義上使用和解釋這些特定術語，而不是為了限制的目的。在一些情況下，如本申請的提交對於本領域普通技術人員而言顯而易見的是，結合特定實施方式描述的特徵、特性和/或元件可以單獨使用或與其它實施方式的特徵、特性和/或元件結合使用，除非另有具體說明。因此，本領域技術人員將理解，在不脫離如所附申請專利範圍中闡述的本公開的精神和範圍的情況下，可以進行形式和細節上的各種改變。
11‧‧‧導電層
11A‧‧‧導線
11B‧‧‧焊墊
11L‧‧‧下導電層
11U‧‧‧上導電層
12‧‧‧絕緣層
13‧‧‧第一間隔件
14‧‧‧第二間隔件
15‧‧‧接觸插塞
16‧‧‧層間絕緣層
21‧‧‧導電層
21A‧‧‧導線
21B‧‧‧焊墊
21L‧‧‧下導電層
21U‧‧‧上導電層
22‧‧‧絕緣層
22A‧‧‧第一區域
22B‧‧‧第二區域
24‧‧‧間隔件
25‧‧‧接觸插塞
26‧‧‧層間絕緣層
31‧‧‧第一材料層
32‧‧‧第二材料層
33‧‧‧第一間隔件材料層
33A‧‧‧第一間隔件
34‧‧‧第二間隔件材料層
34_1‧‧‧區域
34_2‧‧‧區域
34A‧‧‧第二間隔件
35‧‧‧層間絕緣層
36‧‧‧導電層
38‧‧‧接觸插塞
41‧‧‧第一材料層
42A‧‧‧初步第二材料層
42B‧‧‧附加初步第二材料層
42C‧‧‧第二材料層
1000、1000’‧‧‧記憶體系統
1100‧‧‧控制器
1110‧‧‧隨機存取記憶體
1120‧‧‧中央處理單元
1130‧‧‧主機介面
1140‧‧‧錯誤修正碼電路
1150‧‧‧記憶體介面
1200、1200’‧‧‧記憶體裝置
2000‧‧‧計算系統
2100‧‧‧記憶體裝置
2200‧‧‧中央處理單元
2300‧‧‧隨機存取記憶體
2400‧‧‧使用者介面
2500‧‧‧電源
2600‧‧‧系統匯流排
3000‧‧‧計算系統
3100‧‧‧應用程式
3200‧‧‧作業系統
3300‧‧‧檔案系統
3400‧‧‧轉換層
3500‧‧‧記憶體裝置
CH1~CHk‧‧‧通道
D1‧‧‧第一距離
D2‧‧‧距離
G‧‧‧間隙
Host‧‧‧主機
I-I’‧‧‧第一方向
II-II’‧‧‧第二方向
L1‧‧‧水平面
L2‧‧‧水平面
L3‧‧‧上表面
L4‧‧‧水平面
OP、OP’‧‧‧開口
ST‧‧‧疊層
［圖1A］和［圖1B］是示出根據本公開的實施方式的半導體裝置的結構的剖面圖。 ［圖2A］和［圖2B］是示出根據本公開的實施方式的半導體裝置的結構的剖面圖。 ［圖3A］、［圖3B］、［圖3C］、［圖3D］、［圖3E］和［圖3F］是示出根據本公開的實施方式的製造半導體裝置的方法的剖面圖。 ［圖4A］和［圖4B］是示出根據本公開的實施方式的製造半導體裝置的方法的剖面圖。 ［圖5］和［圖6］是示出根據本公開的實施方式的記憶體系統的方塊圖。 ［圖7］和［圖8］是示出根據本公開的實施方式的計算系統的方塊圖。

Claims (32)

  1. 一種半導體裝置，所述半導體裝置包括： 導電層，所述導電層各自包括導線和焊墊，所述焊墊與所述導線耦接並且具有比所述導線的厚度更厚的厚度，所述導電層被堆疊使得所述焊墊暴露； 絕緣層，所述絕緣層插入各個導電層之間； 第一間隔件，所述第一間隔件各自插入上導電層的焊墊與下導電層的焊墊之間；以及 第二間隔件，所述第二間隔件覆蓋各個第一間隔件。
  2. 如請求項1所述的半導體裝置，其中，所述第一間隔件中的每一個覆蓋對應的絕緣層的側壁。
  3. 如請求項2所述的半導體裝置，其中，所述上導電層的焊墊和所述下導電層的焊墊彼此間隔分開對應的第一間隔件的厚度。
  4. 如請求項2所述的半導體裝置，其中，在所述絕緣層中的每一個與所述下導電層的焊墊之間存在間隙，並且所述間隙由對應的第一間隔件填充。
  5. 如請求項2所述的半導體裝置，其中，所述第二間隔件中的每一個與所述上導電層的焊墊的側壁和所述下導電層的焊墊的上表面接觸。
  6. 如請求項2所述的半導體裝置，其中，所述第二間隔件中的每一個的下表面設置在比對應的絕緣層的下表面更高的水平面上。
  7. 如請求項2所述的半導體裝置，其中，所述第二間隔件中的每一個包括相對於所述絕緣層和對應的所述第一間隔件具有高蝕刻選擇性的材料。
  8. 如請求項2所述的半導體裝置，其中，所述絕緣層中的每一個或所述第一間隔件中的每一個包括氧化物材料，並且所述第二間隔件中的每一個包括氮化物材料。
  9. 一種半導體裝置，所述半導體裝置包括： 導電層，所述導電層各自包括導線和焊墊，所述焊墊與所述導線耦接並且具有比所述導線的厚度更厚的厚度，所述導電層被堆疊使得所述焊墊暴露； 絕緣層，所述絕緣層插入所述導電層之間，所述絕緣層中的每一個具有其端部向上彎曲以覆蓋上導電層的焊墊的形狀；以及 接觸插塞，所述接觸插塞與所述導電層的各個焊墊耦接。
  10. 如請求項9所述的半導體裝置，所述半導體裝置還包括覆蓋所述絕緣層的各個端部的間隔件。
  11. 如請求項10所述的半導體裝置，其中，所述間隔件中的每一個與所述上導電層的焊墊的側壁和下導電層的焊墊的上表面接觸。
  12. 如請求項10所述的半導體裝置，其中，所述絕緣層中的每一個的下表面設置在比對應的間隔件的下表面更低的水平面上。
  13. 如請求項10所述的半導體裝置，其中，所述間隔件中的每一個包括相對於所述絕緣層具有高蝕刻選擇性的材料。
  14. 如請求項10所述的半導體裝置，其中，所述絕緣層中的每一個包括氧化物材料，並且所述間隔件中的每一個包括氮化物材料。
  15. 一種製造半導體裝置的方法，所述方法包括以下步驟： 形成包括以階梯結構交替地堆疊的第一材料層和第二材料層的疊層； 在暴露於所述階梯結構中的所述第一材料層和第二材料層的側壁上形成第一間隔件； 在形成具有所述第一間隔件的疊層上形成第三材料層； 透過選擇性地蝕刻第一材料層形成開口，以透過所述開口暴露所述第三材料層； 透過選擇性地蝕刻經由所述開口暴露的所述第三材料層形成第二間隔件，其中，所述第二間隔件覆蓋各個第一間隔件；以及 在所述開口中形成導電層。
  16. 如請求項15所述的方法，其中，形成所述第二間隔件的步驟包括使用所述第一間隔件作為蝕刻阻擋層來局部蝕刻所述第三材料層。
  17. 如請求項16所述的方法，其中，所述第一間隔件保護所述第三材料層形成在所述第一材料層的側壁和所述第二材料層的側壁上的區域，並且 其中，形成所述第二間隔件的步驟包括蝕刻所述第三材料層形成在所述第一材料層的上表面和所述第二材料層的上表面上的區域。
  18. 如請求項15所述的方法，其中，形成所述第二間隔件的步驟包括透過局部蝕刻所述第三材料層擴大所述開口中的每一個開口的端部的厚度。
  19. 如請求項15所述的方法，其中，彼此對應的所述第一間隔件和所述第二間隔件插入所述開口中，彼此對應的上開口的端部與下開口的端部之間。
  20. 如請求項15所述的方法，其中，所述第一材料層中的每一個包括相對於所述第一間隔件和所述第二材料層具有高蝕刻選擇性的材料。
  21. 如請求項15所述的方法，其中，所述第三材料層包括相對於所述第一間隔件和所述第二材料層具有高蝕刻選擇性的材料。
  22. 如請求項15所述的方法，其中，所述第一材料層中的每一個包括矽，所述第二材料層中的每一個包括氧化物材料，並且所述第三材料層包括氮化物材料。
  23. 如請求項15所述的方法，其中，所述第一材料層中的每一個包括多晶矽層且使用硝酸選擇性地蝕刻，並且所述第三材料層包括氮化物層且使用磷酸選擇性地蝕刻。
  24. 一種製造半導體裝置的方法，所述方法包括以下步驟： 形成包括第一材料層和第二材料層的疊層，所述第一材料層以階梯結構來堆疊，所述第二材料層插入所述第一材料層之間，所述第二材料層中的每一個具有向上彎曲以覆蓋位於該第二材料層上方的所述第一材料層中的每一個的側壁的端部； 在所述疊層上形成第三材料層； 透過選擇性地蝕刻所述第一材料層形成開口，以透過所述開口暴露所述第三材料層； 透過選擇性地蝕刻經由所述開口暴露的所述第三材料層形成間隔件，所述間隔件中的每一個覆蓋對應的第二材料層的所述端部；以及 在所述開口中形成導電層。
  25. 如請求項24所述的方法，其中，形成所述疊層的步驟包括以下步驟： 交替地形成第一材料層和初步第二材料層； 透過對所述第一材料層和所述初步第二材料層進行圖案化而形成階梯結構，以透過所述階梯結構分別暴露所述第一材料層； 在所述第一材料層和所述初步第二材料層上形成附加初步第二材料層；以及 透過回蝕所述附加初步第二材料層形成包括所述初步第二材料層和所述附加初步第二材料層的所述第二材料層。
  26. 如請求項24所述的方法，其中，形成所述間隔件的步驟包括使用所述第二材料層的端部作為蝕刻阻擋層局部蝕刻所述第三材料層。
  27. 如請求項24所述的方法，其中，形成所述間隔件的步驟包括透過局部蝕刻所述第三材料層擴大所述開口中的每一個的端部的厚度。
  28. 如請求項24所述的方法，其中，所述第二材料層中的每一個的端部和所述間隔件中的每一個插入所述開口中，彼此對應的上開口的端部與下開口的端部之間。
  29. 如請求項24所述的方法，其中，所述第一材料層中的每一個包括相對於所述間隔件和所述第二材料層具有高蝕刻選擇性的材料。
  30. 如請求項24所述的方法，其中，所述第三材料層包括相對於所述第二材料層具有高蝕刻選擇性的材料。
  31. 如請求項24所述的方法，其中，所述第一材料層中的每一個包括矽，所述第二材料層中的每一個包括氧化物層，並且所述第三材料層包括氮化物層。
  32. 如請求項24所述的方法，其中，所述第一材料層中的每一個包括多晶矽層且使用硝酸選擇性地蝕刻，並且所述第三材料層包括氮化物層且使用磷酸選擇性蝕刻。
TW106140274A 2017-03-23 2017-11-21 半導體裝置及其製造方法 TWI748002B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0036799 2017-03-23
KR1020170036799A KR20180107905A (ko) 2017-03-23 2017-03-23 반도체 장치 및 그 제조 방법
??10-2017-0036799 2017-03-23

Publications (2)

Publication Number Publication Date
TW201836029A true TW201836029A (zh) 2018-10-01
TWI748002B TWI748002B (zh) 2021-12-01

Family

ID=62683581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140274A TWI748002B (zh) 2017-03-23 2017-11-21 半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US10014313B1 (zh)
KR (1) KR20180107905A (zh)
CN (1) CN108630694B (zh)
TW (1) TWI748002B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749434B (zh) * 2019-11-05 2021-12-11 大陸商長江存儲科技有限責任公司 用於在三維記憶體裝置中形成階梯的方法和結構
TWI757798B (zh) * 2020-03-24 2022-03-11 日商鎧俠股份有限公司 記憶體裝置及記憶體裝置之製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644876B (zh) * 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
JP2019153735A (ja) * 2018-03-06 2019-09-12 東芝メモリ株式会社 半導体装置
JP2020035833A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
EP3966866A4 (en) * 2019-05-09 2022-12-21 INTEL Corporation NON-CONDUCTIVE ETCHING STOP STRUCTURES FOR MEMORY APPLICATIONS WITH SIGNIFICANT CONTACT HEIGHT DIFFERENCE
KR20210017132A (ko) 2019-08-07 2021-02-17 삼성전자주식회사 수직형 반도체 소자
CN114093884A (zh) * 2020-11-03 2022-02-25 长江存储科技有限责任公司 半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230810B (en) * 2004-01-30 2005-04-11 Ind Tech Res Inst Opto-electronic transmission module and fabrication method thereof
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2013058683A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体記憶装置の製造方法
CN105051886B (zh) * 2013-03-25 2018-06-08 瑞萨电子株式会社 半导体装置及其制造方法
KR102023451B1 (ko) * 2013-07-23 2019-09-20 삼성전자주식회사 접이식 포장 상자
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102094470B1 (ko) 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20160024592A (ko) 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그의 제조 방법
US9401309B2 (en) * 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
CN105514018B (zh) * 2014-09-26 2019-02-26 中芯国际集成电路制造(北京)有限公司 制造半导体装置的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749434B (zh) * 2019-11-05 2021-12-11 大陸商長江存儲科技有限責任公司 用於在三維記憶體裝置中形成階梯的方法和結構
US11552097B2 (en) 2019-11-05 2023-01-10 Yangtze Memory Technologies Co., Ltd. Method and structure for forming stairs in three-dimensional memory devices
TWI757798B (zh) * 2020-03-24 2022-03-11 日商鎧俠股份有限公司 記憶體裝置及記憶體裝置之製造方法

Also Published As

Publication number Publication date
US10014313B1 (en) 2018-07-03
CN108630694B (zh) 2021-11-02
US20180277558A1 (en) 2018-09-27
TWI748002B (zh) 2021-12-01
US10411029B2 (en) 2019-09-10
KR20180107905A (ko) 2018-10-04
CN108630694A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
US11342342B2 (en) Semiconductor device
US20220173121A1 (en) Semiconductor device and method of manufacturing the same
US9640542B2 (en) Semiconductor device having contact pads
TWI748002B (zh) 半導體裝置及其製造方法
US10283514B2 (en) Semiconductor device and method of manufacturing the same
US9524903B2 (en) Interconnection structure, semiconductor device, and method of manufacturing the same
US10014058B2 (en) Semiconductor device and method of manufacturing the same
US9502432B1 (en) Semiconductor device comprising a slit insulating layer configured to pass through a stacked structure
US9640550B2 (en) Semiconductor device having three-dimensional structure and method of manufacturing the same
CN111863831A (zh) 半导体装置的制造方法
US11574869B2 (en) Semiconductor device and manufacturing method thereof
US20210249441A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US11037955B2 (en) Semiconductor device and manufacturing method thereof
US9589980B2 (en) Semiconductor device and method of manufacturing the same
CN113078162A (zh) 半导体装置及该半导体装置的制造方法
CN116390486A (zh) 半导体装置及制造半导体装置的方法