TW201824750A - 頻率合成器 - Google Patents

頻率合成器 Download PDF

Info

Publication number
TW201824750A
TW201824750A TW106115336A TW106115336A TW201824750A TW 201824750 A TW201824750 A TW 201824750A TW 106115336 A TW106115336 A TW 106115336A TW 106115336 A TW106115336 A TW 106115336A TW 201824750 A TW201824750 A TW 201824750A
Authority
TW
Taiwan
Prior art keywords
frequency
clock signal
value
output
controller
Prior art date
Application number
TW106115336A
Other languages
English (en)
Inventor
周楙軒
張志強
楊忠傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824750A publication Critical patent/TW201824750A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種頻率合成器，其包括：一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號；及一除法器控制器，其經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值。該除法器控制器經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得控制器輸出值。一除法器經組態以接收該第一時脈訊號及控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號。

Description

頻率合成器
本揭露係關於一種頻率合成器，且更特定而言係關於一種可用於諸如高速電路及/或無線電路等裝置之計數鎖定迴路(CLL)頻率合成器。
電子電路通常包含用於產生一或多個已知頻率之一系統。此等已知頻率通常與時脈訊號有關。時脈訊號可使用振盪器電路及/或一頻率合成器來產生。一振盪器電路通常能夠產生一單個時脈訊號。但頻率合成器通常能夠使用一單個參考訊號來產生多個時脈訊號。該參考訊號可由一振盪器電路產生。一典型頻率合成器電路可利用一鎖相迴路(PLL)電路。PLL電路包含一回饋迴路。PLL之迴路濾波器佔據一相對大區域且該迴路可遭受二階閉合迴路或較高階閉合迴路之穩定性問題。另外，諸如電壓控制振盪器(VCO)及/或數位控制振盪器(DCO)等存在於典型頻率合成器電路中之類比區塊可對特定程序敏感。
根據本發明之實施例，一種頻率合成器包括：一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號；一除法器控制器，其經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值，該除法器控制器經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得一控制器輸出值；及一除法器，其經組態以接收該第一時脈訊號及該控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號。 根據本發明之實施例，一種用於產生一輸出時脈訊號之方法包括：接收一第一時脈訊號及一第二時脈訊號；接收一乘數值；獲得該第一時脈訊號之頻率對該第二時脈訊號之頻率的一比率；藉由將該所得比率除以該乘數值而計算一控制器輸出；及將該第一時脈訊號之該頻率除以該控制器輸出值以獲得一輸出時脈訊號。 根據本發明之實施例，一種頻率合成器包括：一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號；一除法器控制器，其包括一第一計數器電路、一比較電路及一第二計數器電路，該除法器控制器經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值，該除法器控制器經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得一控制器輸出值；一除法器，其經組態以接收該第一時脈訊號及該控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號；及一回饋迴路，其經組態以將誤差資訊自該除法器控制器傳遞至該參考振盪器以使該參考振盪器能夠調整該第一時脈訊號之該頻率且減小該輸出時脈訊號之實際頻率與該輸出時脈訊號之一所要頻率之間的頻率誤差。
以下揭露內容提供用於實施所提供標的物之不同構件之諸多不同實施例或實例。為了簡化本揭露，下文闡述組件及配置之特定實例。當然，此等組件及配置僅係實例且並不意欲係限制性的。舉例而言，以下說明中的一第一構件形成於一第二構件上方或該第二構件上可包含其中第一構件與第二構件直接接觸地形成之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清晰之目的且本身不指定所論述之各種實施例及/或組態之間的一關係。 本揭露，在各種實施例中，提供可解決現有頻率合成器之一或多個缺點之一新穎頻率合成器。在某些實施例中，該頻率合成器可為可用於諸如高速電路及/或無線電路等裝置中之一全數位式計數鎖定迴路(CLL)頻率合成器。在某些實施例中，該頻率合成器可使用用於頻率鎖定之一前饋方法。 圖1係根據某些實施例之頻率合成器之一實例之一示意圖。在某些實施例中，圖1中所圖解說明之頻率合成器100可為一獨立電路及/或可併入至一較大電路中。在某些實施例中，頻率合成器100可實施為一積體電路裝置。頻率合成器100包含用於產生具有一已知頻率之一時脈訊號之一參考振盪器(RO) 101。在圖1中所圖解說明之實例中，參考振盪器101產生具有5 GHZ之一頻率(FRO )之一時脈訊號106。在某些實施例中，該參考振盪器可產生具有10 MHz、100 MHz、250 MHZ、500 MHZ、1 GHz、2 GHZ、2.5 GHz、5 GHZ或另一適合頻率之一頻率之一時脈訊號106。由參考振盪器101產生之時脈訊號之輸出頻率圖解說明為具有頻率(FRO )之時脈訊號106。頻率合成器100亦包含具有頻率(FIN )之另一輸入時脈訊號102。輸入時脈訊號102之頻率亦係一已知頻率。在圖1中所圖解說明之實例中，輸入時脈訊號102之頻率係10 MHz。亦可使用其他頻率。 參考振盪器時脈訊號106及時脈訊號102輸入至除法器控制器103。連同兩個時脈輸入106及102一起，除法器控制器103亦接收被稱為一乘數(M) 104之一第三輸入。在圖1中所圖解說明之實例中，乘數104之值係20。在某些實施例中，亦可選擇其他乘數值。除法器控制器103之輸出係一整數值(Q) 105。如下文更詳細地闡釋，可使用以下關係來判定Q之值： Q = N/M，其中N = FRO / FIN 。 因此，在圖1中所圖解說明之實例中，Q之值係(5 GHz /10 MHz)/ 20 = 25。除法器107接收來自參考振盪器101之時脈訊號及整數值Q且輸出等於FRO / Q之一頻率訊號。如下文更詳細地論述，工作控制器108控制由除法器107輸出之頻率訊號之工作循環(duty cycle)且輸出具有一頻率(FOUT )之一輸出時脈訊號109。如圖1之實例中所圖解說明，輸出時脈訊號109之頻率係200 MHZ。 如圖1中所圖解說明，頻率合成器100包含自輸入時脈訊號106至除法器控制器103且然後至除法器107之一前饋迴路。如上文所論述，前饋迴路有助於為除法器107提供Q值。在某些實施例中，可在電路設計期間預選輸入時脈訊號106之頻率，且可能在藉由調整輸入時脈訊號102及乘數值104之頻率之操作期間產生一所要輸出時脈訊號109。在某些實施例中，可在電路設計期間預選輸入時脈訊號106之頻率及輸入時脈訊號102之頻率，且可能在藉由調整乘數值104之操作期間產生具有一所要頻率之一輸出時脈訊號109。在例示性實施例中，可使用以下關係來計算輸出時脈訊號109之頻率： FOUT = FIN *M。 圖2係圖解說明根據某些實施例之圖1之頻率合成器100之操作之一時序圖。如圖2中所圖解說明，假定具有10 MHz之一頻率之一輸入時脈訊號(Fin)，可藉由在輸入時脈訊號(Fin)之一個循環期間計數輸入(參考)時脈訊號(Fro)之循環之數目而計算值N。在圖2 (及圖1)中所展示之實例中，輸入時脈訊號102之頻率係Fin =10 MHz且輸入(參考)時脈訊號之頻率係Fro = 5 GHz，因此，N等於500。藉由針對輸入(參考)時脈訊號(Fro)之每個N/M循環產生一個脈衝而產生輸出訊號(Fout)之頻率。在圖2所圖解說明之實例中，M等於20，因此在輸入時脈訊號(Fin)之單個循環期間產生總計25個脈衝。該等脈衝之頻率對應於頻率合成器100之輸出時脈訊號(Fout)之所要輸出頻率。在圖2中所圖解說明之實例中，輸出頻率係200 MHz。 圖3係根據某些實施例之一除法器控制器之一實例之一示意圖。在某些實施例中，圖3中所圖解說明之除法器控制器103可實施為圖1 (例如，在103處)中所圖解說明之頻率合成器100之一部分。圖4係圖解說明根據某些實施例之圖3之除法器控制器103之操作之一時序圖。圖4與圖3一起經闡述以輔助對除法器控制器103之理解。在某些實施例中，除法器控制器103經組態以獲得係參考振盪器輸入時脈訊號106與輸入時脈訊號102之頻率比率之N之值。然後N之值除以乘數值104以獲得除法器控制器103之輸出(Q)。在圖3及圖4中，輸入訊號106之頻率係輸入訊號102之頻率的10倍(Fro = 10*Fin)且乘數值(M)係5。此等值有助於圖解說明除法器控制器之操作且不應被視為所闡述實施例之限制構件。舉例而言，在圖1中，輸入時脈訊號106之頻率係輸入時脈訊號102之頻率的500倍且乘數值(M)係20。 如圖3中所圖解說明，除法器控制器103包含一第一計數器201、一比較電路(例如，執行一個==函式) 202及一第二計數器203。第一計數器201接收來自參考振盪器101之第一(參考)時脈訊號106作為一輸入。如圖4中所圖解說明，輸入時脈訊號106之頻率具有係輸入時脈訊號102之頻率之倍數之一頻率。在圖3及圖4中所圖解說明之實例中，輸入時脈訊號之頻率係輸入時脈訊號102之頻率的10倍。因此，如所圖解說明，在與輸入時脈訊號102循環一次相同之時間量中，輸入時脈訊號106循環10次。如上文所論述，此等頻率之比率對應於變數(N)之值。每當輸入(參考)時脈訊號106循環時，第一計數器201遞增一內部計數值且將該計數值輸出至比較電路202。在圖4中所圖解說明之實例中，第一計數器201在輸入時脈訊號106之每一循環之前導邊緣上遞增。在某些實施例中，第一計數器201可在輸入時脈訊號106或與輸入時脈訊號106相關聯之某些其他度量之下降邊緣上遞增。 比較電路202接收第一計數器之輸出及乘數104。在此情形中，乘數值係5 (M(5))。比較電路202經組態以判定乘數104與第一計數器值何時係彼此相等的。因此，一旦第一計數器之值達到5，比較電路之輸出便切換(例如，自一低值切換至一高值)。當比較電路202之輸出切換時，第一計數器201內之值經由一回饋迴路而重設。另外，第二計數器203內之值遞增。再次返回圖4，所得時序圖圖解說明第二計數器203之值在第一計數器201之前導邊緣處遞增。因此，每當第一計數器201達到5之一值時，第二計數器遞增1。在圖3及圖4中所圖解說明之實例中，第二計數器203在輸入時脈訊號之每一循環之結束處輸出2之一值。因此，輸出Q之值係2。如關於圖1而論述，Q係N對M之比率，在圖4之情形中，Q係10對5或10對2之比率。 圖5係闡述根據某些實施例之圖1之頻率合成器100在不同輸出頻率下之操作之一例示性表格。如圖5中所圖解說明，頻率合成器產生不同輸出頻率109可係合意的。在圖5中，例示性目標輸出頻率包含250 MHz、260 MHz、270 MHz、280 MHz、290 MHz及300 MHz。輸入時脈訊號102之頻率固定於10 MHz處且輸入時脈訊號106之頻率固定於5 GHz (或5000 MHz，如圖5中所展示)處。因此，針對目標輸出頻率中之每一者而言，N之值係500。如上文所論述，輸出頻率判定為輸入時脈訊號102之頻率與乘數104之乘積。可藉由將N除以M來計算所要Q值。如在圖5中之表格中所見，Q值(在圖5中展示為N/M)並非總是整數值。在某些情形中，經期望以產生輸出時脈訊號109之目標頻率之Q值可為一複合值。如上文關於圖3及圖4而論述，除法器控制器電路使用一第一計數器及一第二計數器來產生Q值。在此情形中，電路設計產生整數值。因此，除法器控制器在輸出Q值之前將該Q值四捨五入至最接近整數值可為必要的。然而，由於藉由將參考頻率除以Q值而判定輸出頻率109，因此作為該四捨五入操作之一結果而引入一誤差。在圖5中之表格之最後行中圖解說明此潛在誤差值。在某些實施例中，執行誤差減小操作以提供為一目標輸出頻率一較佳匹配。 圖6係圖解說明根據某些實施例之圖3之除法器控制器之一第一誤差減小操作之一時序圖。圖7係圖解說明根據某些實施例之圖3之除法器控制器之一第二誤差減小操作之一時序圖。圖6及圖7中所圖解說明之誤差減小操作幾乎係相同操作，惟在圖6中降低輸入(參考)時脈訊號106之頻率以減小輸出頻率誤差且在圖7中增加參考電壓以減小輸出頻率誤差除外。 如圖6中所圖解說明，輸入(參考)時脈訊號106之頻率係輸入頻率的10倍且乘數值係3。因此，在輸入時脈訊號106之10個循環之後，第一計數器201具有1之一餘數值R。在某些實施例中，餘數值可小於或大於倍數值104之一半。根據本文中所闡述之某些實施例，若R之值小於乘數值104之一半(如圖6中所圖解說明)，則降低輸入時脈訊號106之頻率。在某些實施例中，可將輸入時脈訊號106之頻率降低至導致0之一餘數值R之一值。在圖6中所圖解說明之實例中，可將輸入(參考)時脈訊號106之頻率降低至輸入時脈訊號102之頻率的九(9)倍以將餘數值R減小至0。以此方式，第一計數器值並不包含一餘數值R。 如圖7中所圖解說明，輸入(參考)時脈訊號106之頻率係輸入時脈訊號102之頻率的10倍且乘數值係6。因此，在參考電壓之10個循環之後，第一計數器201具有4之一餘數值R。如上文關於圖6而論述，由於R之值大於乘數值104之一半，因此增加輸入(參考)時脈訊號106之頻率直至餘數值R減小至0為止。在圖7中所圖解說明之實例中，將輸入(參考)時脈訊號106之頻率增加至輸入時脈訊號102之頻率的十二(12)倍，因此餘數值R係0。以此方式，第一計數器值並不包含一餘數值R。 圖8係根據某些實施例之一頻率合成器之一第二實例之一示意圖。如所圖解說明，圖8中之頻率合成器300類似於圖1中所圖解說明之頻率合成器100。頻率合成器300不同於圖1中所圖解說明之實施例，此乃因頻率合成器300包含產生具有一頻率(FDCO )之一數位控制輸入時脈訊號303之一數位控制振盪器302。另外，除法器控制器103產生一餘數值(R) 301且將餘數值301 (或類似誤差資訊)傳遞至數位控制振盪器302。在操作中，數位控制振盪器302使用餘數值301來調整數位控制輸入時脈訊號303之頻率以減小輸出時脈訊號109之頻率之誤差。在某些實施例中，數位控制振盪器302可經組態以按被稱為增益(KDCO )之一預定值(例如，10 MHz、20 MHz、30 MHz、40 MHz、50 MHz等)增加及/或降低數位控制輸入時脈訊號303之頻率。 圖9係闡述根據某些實施例之圖8之頻率合成器在不同輸出頻率下之操作之一例示性表格。在圖9中，輸入時脈訊號102之頻率固定於10 MHz處且所要輸出頻率以10 MHz之增量自200 MHz至300 MHz變化。針對每一目標輸出頻率的數位控制輸入時脈訊號303之初始頻率係5 GHz。然而，使用關於圖8而闡述的包含餘數301之值之回饋，向上或向下調整數位控制輸入時脈訊號303之頻率。如圖9中所圖解說明，以20 MHz之增量調整經調整數位控制頻率。一般而言，藉由KDCO ÷ [四捨五入(N/M)]而給出頻率誤差。因此，N/M越大，頻率誤差將越小，且KDCO 越小，頻率誤差將越小。 為了圖解說明圖8中所圖解說明之回饋之益處，本文中闡述圖5與圖9之一比較。舉例而言，關於圖5中300 MHz之目標輸出頻率，頻率誤差係約2%。此乃因輸入時脈訊號106之頻率固定於5 GHz處且乘數104設定於30之一值處。因此，實際輸出頻率與目標輸出頻率不同。然而，關於圖9，將數位控制輸入時脈訊號303之頻率調整為高出80 MHz (4* KDCO )至5080 MHz。此調整使實際Q值更接近於17之經四捨五入Q值。由於執行Q之較小調整(亦即，存在較小四捨五入之誤差)，因此實際輸出頻率接近於輸出時脈訊號109之所要輸出頻率且減小實際輸出頻率與目標輸出頻率之間的誤差。 在例示性實施例中，可藉由以下關係來判定頻率合成器300之最大頻率誤差： 誤差= KDCO /Q 如上文關於圖2而論述，除法器107之輸出係處於等於輸出頻率之一頻率之一系列脈衝。在某些實施例中，工作控制器108經組態以將此訊號之工作循環調整至所要位準。舉例而言，在某些實施例中，輸出頻率109具有50%或約50% (例如，45%至55%)之一工作循環可係合意的。為了完成此，工作控制器108延伸除法器輸出之高位準直至輸出時脈訊號109之週期之一半為止。在某些實施例中，工作控制器108可比較數位控制輸入時脈訊號與除法器107之輸出。若給定Q之值，則工作控制器108可使輸出時脈訊號之輸出頻率保持處於一高位準直至0.5*Q+1脈衝之上升邊緣為止。若Q之值係奇數，則工作控制器108可使輸出時脈訊號之輸出頻率保持處於一高位準直至0.5*Q脈衝之下降邊緣為止。 圖10係圖解說明根據某些實施例之本文中所闡述之一頻率合成器之一實例之操作之一流程圖。為了易於理解，相對於圖8中所圖解說明之結構來闡述圖10之操作。但是，圖10之操作亦同樣適用於其他結構。如圖10中所圖解說明，在操作1001處，頻率合成器300接收來自數位控制振盪器302之一數位控制輸入時脈訊號303及一第二輸入時脈訊號102。在操作1002中，由頻率合成器300 (且更具體而言，除法器控制器103)接收一乘數值104。在操作1003處，除法器控制器103獲得數位控制輸入時脈訊號303之頻率對第二時脈訊號102之頻率之一比率。在操作1004處，除法器控制器103藉由將該比率除以乘數M而計算Q之值。在步驟1005處，將數位控制時脈訊號106之頻率除以該Q值以獲得具有一所要輸出頻率或接近於該所要輸出頻率之一頻率之一輸出時脈訊號。在操作1006處，一工作控制器108將該輸出時脈訊號之工作循環調整至一所要工作循環(例如，50%)。如圖10中所進一步圖解說明，在操作1007處，除法器控制器103亦將誤差資訊(R)傳遞回至數位控制振盪器302。在操作1008處，數位控制振盪器302調整數位控制輸入時脈訊號303之頻率。經調整時脈訊號替換先前數位控制時脈訊號。 在某些實施例中，本文中所闡述之頻率合成器可受益於以下優點中之一或多者。在某些實施例中，該頻率合成器可不包含可減小由頻率合成器佔據之區域之一迴路濾波器。在某些實施例中，該頻率合成器可不遭受與二階閉合迴路相關聯之不穩定性問題，此乃因該頻率合成器可不包含一回饋迴路或可僅具有一個一階回饋迴路。在某些實施例中，可更易於藉助標準單元設計來實施該頻率合成器，此乃因該頻率合成器係一全數位式設計——亦即，在某些實施例中，該頻率合成器可不包含任何類比組件。 本文中所闡述之實施例可提供一種頻率合成器，該頻率合成器包括：一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號；及一除法器控制器，其經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值。該除法器控制器經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得控制器輸出值。一除法器經組態以接收該第一時脈訊號及控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號。 本文中所闡述之實施例可提供一種全數位式頻率合成器，該全數位式頻率合成器包括：一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號；及一除法器控制器，其包括一第一計數器電路、一比較電路及一第二計數器電路。該除法器控制器可經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值，且可經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得一控制器輸出值。亦可提供一除法器，該除法器經組態以接收該第一時脈訊號及該控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號。可提供一回饋迴路，該回饋迴路經組態以將誤差資訊自該除法器控制器傳遞至該參考振盪器以使該參考振盪器能夠調整該第一時脈訊號之該頻率且減小該輸出時脈訊號之實際頻率與該輸出時脈訊號之一所要頻率之間的頻率誤差。 本文中所闡述之實施例可提供一種用於產生一輸出時脈訊號之方法，該方法包含：接收一第一時脈訊號及一第二時脈訊號；接收一乘數值；及獲得該第一時脈訊號之頻率對該第二時脈訊號之頻率的一比率。該方法可進一步包括藉由將該所得比率除以該乘數值而計算一控制器輸出；及將該第一時脈訊號之該頻率除以該控制器輸出值以獲得一輸出時脈訊號。 在某些實施例中，該頻率合成器可進一步包括：一工作控制器，其經組態以獲得該輸出時脈訊號且調整該輸出時脈訊號之工作循環。在某些實施例中，該工作控制器可經組態以將該輸出時脈訊號之該工作循環調整至50%。在某些實施例中，可僅使用數位電路組件來實施該頻率合成器。在某些實施例中，可選擇該乘數值使得該乘數值與該第二輸入時脈訊號之該頻率之乘積等於該輸出時脈訊號之頻率。在某些實施例中，除法器控制器之輸出可為一整數值。在某些實施例中，該除法器控制器可包括一第一計數器電路、一比較電路及一第二計數器電路。在某些實施例中，該除法器控制器可經組態以將誤差資訊傳遞至一回饋迴路中之參考振盪器以使該參考振盪器能夠調整該第一時脈訊號之該頻率且減小該輸出時脈訊號之實際頻率與該輸出時脈訊號之一所要頻率之間的頻率誤差。在某些實施例中，該參考振盪器可為一數位控制振盪器。在某些實施例中，該數位控制振盪器可經組態以按預定頻率增量調整該第一時脈訊號之該頻率。 前述內容概述數個實施例之構件，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地將本揭露用作用於設計或修改其他程序及結構以實施與本文中所引入之實施例相同之目的及/或達成與本文中所引入之實施例相同之優點的一基礎。熟習此項技術者亦應認識到，此等等效構造並不背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下在本文中做出各種改變、替換及更改。
100‧‧‧頻率合成器
101‧‧‧參考振盪器
102‧‧‧輸入時脈訊號/時脈訊號/時脈輸入/輸入訊號/第二輸入時脈訊號/第二時脈訊號
103‧‧‧除法器控制器
104‧‧‧乘數/乘數值/倍數值
105‧‧‧整數值/除法器控制器
106‧‧‧時脈訊號/參考振盪器時脈訊號/時脈輸入/時脈訊號/輸入時脈訊號/參考振盪器輸入時脈訊號/輸入訊號/(參考)時脈訊號/輸入(參考)時脈訊號/數位控制時脈訊號
107‧‧‧除法器
108‧‧‧工作控制器
109‧‧‧輸出時脈訊號/所要輸出時脈訊號/輸出頻率
201‧‧‧第一計數器
202‧‧‧比較電路
203‧‧‧第二計數器
300‧‧‧頻率合成器
301‧‧‧餘數值/餘數
302‧‧‧數位控制振盪器
303‧‧‧數位控制輸入時脈訊號
Fdco‧‧‧頻率
Fin‧‧‧頻率/輸入時脈訊號
Fout‧‧‧頻率/輸出訊號/輸出時脈訊號
Fro‧‧‧頻率/輸入(參考)時脈訊號
M‧‧‧乘數/乘數值
N‧‧‧值/變數
Q‧‧‧整數值/輸出/值
R‧‧‧餘數值/誤差資訊
當與附圖一起閱讀時，依據以下詳細說明最佳地理解本揭露之態樣。注意，根據行業中之標準實踐，各種構件並未按比例繪製。實際上，為論述之清晰起見，可任意地增加或減小各種構件之尺寸。 圖1係根據某些實施例之頻率合成器之一實例之一示意圖。 圖2係圖解說明根據某些實施例之圖1之頻率合成器之操作之一時序圖。 圖3係根據某些實施例之一除法器控制器之一實例之一示意圖。 圖4係圖解說明根據某些實施例之圖3之除法器控制器之操作之一時序圖。 圖5係闡述根據某些實施例之圖1之頻率合成器在不同輸出頻率下之操作之一例示性表格。 圖6係圖解說明根據某些實施例之圖3之除法器控制器之一第一誤差減小操作之一時序圖。 圖7係圖解說明根據某些實施例之圖3之除法器控制器之一第二誤差減小操作之一時序圖。 圖8係根據某些實施例之頻率合成器之一第二實例之一示意圖。 圖9係闡述根據某些實施例之圖8之頻率合成器在不同輸出頻率下之操作之一例示性表格。 圖10係圖解說明根據某些實施例之本文中所闡述之一頻率合成器之一實例之操作之一流程圖。

Claims (1)

  1. 一種頻率合成器，其包括： 一參考振盪器，其經組態以產生具有一參考頻率之一第一時脈訊號； 一除法器控制器，其經組態以接收該第一時脈訊號、一第二時脈訊號及一乘數值，該除法器控制器經組態以獲得該第一時脈訊號之一頻率對該第二時脈訊號之一頻率的一比率且將該所得比率除以該乘數值以獲得一控制器輸出值；及 一除法器，其經組態以接收該第一時脈訊號及該控制器輸出值且輸出具有等於該第一時脈訊號之該頻率除以該控制器輸出值之一頻率之一輸出時脈訊號。
TW106115336A 2016-09-23 2017-05-09 頻率合成器 TW201824750A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/273,746 2016-09-23
US15/273,746 US9966963B2 (en) 2016-09-23 2016-09-23 Frequency synthesizer

Publications (1)

Publication Number Publication Date
TW201824750A true TW201824750A (zh) 2018-07-01

Family

ID=61685735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115336A TW201824750A (zh) 2016-09-23 2017-05-09 頻率合成器

Country Status (3)

Country Link
US (1) US9966963B2 (zh)
CN (1) CN107872224A (zh)
TW (1) TW201824750A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897260B2 (en) * 2016-09-27 2021-01-19 Marvell Asia Pte, Ltd. Systems and methods for performing phase error correction
TWI675280B (zh) * 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
CN111198835B (zh) * 2018-11-16 2021-07-30 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121417A (en) * 1988-09-02 1992-06-09 Eastman Kodak Company Count-locked loop timing generator
US8134389B2 (en) * 2010-03-25 2012-03-13 Apple Inc. Programmable frequency divider
US8860514B2 (en) * 2012-12-21 2014-10-14 Silicon Laboratories Inc. Time-interleaved digital-to-time converter
US8922260B2 (en) * 2013-05-02 2014-12-30 Mstar Semiconductor, Inc. Method and apparatus for a programmable frequency divider

Also Published As

Publication number Publication date
US9966963B2 (en) 2018-05-08
CN107872224A (zh) 2018-04-03
US20180091161A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
US9479185B2 (en) Modified delta-sigma modulator for phase coherent frequency synthesis applications
US6919744B2 (en) Spectrum profile control for a PLL and the like
US7791415B2 (en) Fractional-N synthesized chirp generator
KR101654218B1 (ko) 스프레드 스펙트럼 클럭 발생기
US6914464B2 (en) Phase locked loop circuit using fractional frequency divider
CN106708166B (zh) 信号生成器和信号生成方法
JP5205427B2 (ja) 局部発振器
US6943598B2 (en) Reduced-size integrated phase-locked loop
TW201824750A (zh) 頻率合成器
JPH0897711A (ja) Ｐｌｌ回路
CN111416616B (zh) 具有宽频率覆盖的pll
US20090261910A1 (en) Method and system for configuration of a phase-locked loop circuit
JP2010288073A (ja) スペクトラム拡散クロック生成器及び半導体装置
EP0929940A1 (en) Frequency synthesizer having phase error feedback for waveform selection
KR100972818B1 (ko) 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법
Kobayashi et al. Spur reduction by self-injection loop in a fractional-N PLL
JP2019047209A (ja) 周波数ロック回路及びクロックデータリカバリ回路
KR102435183B1 (ko) 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법
RU2602991C1 (ru) Быстродействующий синтезатор частот
US8502574B2 (en) Device and method for generating a signal of parametrizable frequency
JP2018504819A (ja) 周波数分周器
Shurender et al. Design of s-band frequency synthesizer for microwave applications
KR20160022071A (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
Gal et al. A 30–40 GHz fractional-N frequency synthesizer development using a Verilog-A high-level design methodology