TW201818528A - 電子封裝模組 - Google Patents

Abstract

一種電子封裝模組，包含一電路載板、至少一晶片，及一突波保護元件。該電路載板包括一基板及至少一嵌設於該基板的導線結構，該導線結構具有一正極部及一負極部，該正極部與該負極部彼此電性絕緣。該至少一晶片，設置於該電路載板的頂面，該晶片包括一與該正極部電連接的正極晶片接點，及一與該負極部電連接的負極晶片接點。該突波保護元件設置於該電路載板的底面，該突波保護元件包括一電連接於該正極部的第一連接點，及一電連接於該負極部的第二連接點。利用將該突波保護元件電連接於該載板底面，能夠有效縮小電子模組的體積，並具有突波保護的功能。

Description

電子封裝模組

本發明是有關於一種電子模組，特別是指一種體積縮小的電子模組。

瞬態電壓抑制二極體(Transient Voltage Suppressors，簡稱：TVS)、齊納二極體(Zener Diode) 、變阻器(Varistor)等突波保護元件是目前電子電路領域普遍使用的電路保護器件，可使其他半導體元件免受高壓瞬態電壓的影響。

突波保護元件通常與待保護的半導體元件並聯且設置於同一平面上，故以往在設計電子封裝模組的電路佈局(Layout)時需預留突波保護元件的裝置區，成為設計體積更微型化的電子封裝模組時所需克服的障礙。

因此，本發明之目的，即在提供一種體積更小的電子封裝模組。

於是，本發明電子封裝模組在一些實施態樣中，包含一電路載板、至少一晶片，及一突波保護元件。該電路載板包括一基板及至少一嵌設於該基板的導線結構，該導線結構具有一正極部及一負極部，該正極部與該負極部彼此電性絕緣。該至少一晶片，設置於該電路載板的頂面，該晶片包括一與該正極部電連接的正極晶片接點，及一與該負極部電連接的負極晶片接點。該突波保護元件設置於該電路載板的底面，該突波保護元件包括一電連接於該正極部的第一連接點，及一電連接於該負極部的第二連接點。

在一些實施態樣中，該正極部具有一設置於該基板之頂面的第一正極導線、一設置於該基板之底面的第二正極導線，及一兩端分別連接該第一正極導線及該第二正極導線且埋設於該基板內的第三正極導線；該負極部具有一設置於該基板之頂面的第一負極導線、一設置於該基板之底面的第二負極導線，及一兩端分別連接該第一負極導線及該第二負極導線且埋設於該基板內的第三負極導線；該晶片的該正極晶片接點電連接於該第一正極導線且該負極晶片接點電連接該第一負極導線，該突波保護元件的該第一連接點電連接該第二正極導線且該第二連接點電連接該第二負極導線。

在一些實施態樣中，該正極部還具有一設置於該第二正極導線底面的第四正極導線；該負極部還具有一位於該第二負極導線底面的第四負極導線，該第四正極導線的底面與該第四負極導線的底面位於同一水平面；該第二正極導線、該第二負極導線、該第四正極導線，及該第四負極導線共同界定一容置空間，該突波保護元件即位於該容置空間內且不超出該水平面。

在一些實施態樣中，該晶片為發光二極體晶粒，該突波保護元件為瞬態電壓抑制二極體、齊納二極體，及變阻器中的其中一者。

在一些實施態樣中，該基板主要為陶瓷材質。

在一些實施態樣中，該基板的面積與該晶片的面積相當。

在一些實施態樣中，還包含一包覆該晶片及該電路載板部分上表面的第一封裝層。

在一些實施態樣中，還包含一包覆該突波保護元件及該電路載板下表面的第二封裝層。

本發明至少具有以下功效：利用將該突波保護元件電連接於該載板底面，能夠有效縮小電子模組的體積，並具有突波保護的功能。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1、圖2，及圖3，本發明電子封裝模組之一實施例，包含一電路載板1、一晶片2、一突波保護元件3、一第一封裝層4，及一第二封裝層5。該晶片2及該突波保護元件3分別設置於該電路載板1之頂面與底面，而非設置於該電路載板1的同一面，如此可有效縮小電路載板1體積，並同樣能藉由該突波保護元件3對該晶片2提供保護的功能。再以該第一封裝層4與該第二封裝層5完成雙面封裝，以保護該電路載板1、該晶片2，及該突波保護元件3不受外界影響。當然，視實際需要，該第一封裝層4及/或該第二封裝層5也可以省略不設置。

以下詳細敘述各元件的細部構造：

參閱圖1及圖2，該電路載板1包括一基板11及至少一嵌設於該基板11的導線結構12。該基板11主要為陶瓷材質，但並不以此為限，也可利用其他散熱良好的材質製作基板11。該導線結構12具有一正極部121及一負極部122，該正極部121與該負極部122彼此電性絕緣。該正極部121具有一設置於該基板11之頂面的第一正極導線121a、一設置於該基板11之底面的第二正極導線121b、一兩端分別連接該第一正極導線121a及該第二正極導線121b且埋設於該基板11內的第三正極導線121c，及一設置於該第二正極導線121b底面的第四正極導線121d。該負極部122具有一設置於該基板11之頂面的第一負極導線122a、一設置於該基板11之底面的第二負極導線122b、一兩端分別連接該第一負極導線122a及該第二負極導線122b且埋設於該基板11內的第三負極導線122c，及一位於該第二負極導線122b底面的第四負極導線122d。該第四正極導線121d的底面與該第四負極導線122d的底面位於同一水平面124。此外，該第二正極導線121b、該第二負極導線122b、該第四正極導線121d，及該第四負極導線122d共同界定一容置空間123。在一實施態樣中，該導線結構12例如是以銅金屬藉由鍍膜、電鍍等方式製作，但不以此實施方式為限。

參閱圖1及圖2，該晶片2以覆晶形式(Flip-Chip)設置於該電路載板1的頂面，且由於該突波保護元件3未與該晶片2位於相同面而能縮減該基板11的面積，因而使該晶片2的面積能與該基板11的面積相當，如此有助於晶片級封裝(Chip scale package)之實現。該晶片2包括一與該載板接觸的連接面21，一設置於該連接面21且與該正極部121電連接的正極晶片接點211，及一設置於該連接面21且與該負極部122電連接的負極晶片接點212。更詳細地說，該正極晶片接點211電連接於該第一正極導線121a，且該負極晶片接點212電連接該第一負極導線122a。於本實施例中，該晶片2為發光二極體晶粒，且該晶片2的數量為一，但實際上也可以以多個晶片2並聯設置於該電路載板1頂面。

參閱圖2及圖3，該突波保護元件3設置於該電路載板1的底面，且包括一電連接於該正極部121的第一連接點31，及一電連接於該負極部122的第二連接點32。更詳細地說，該突波保護元件3設置該容置空間123內且不超出該水平面124而不凸出於該第四正極導線121d及該第四負極導線122d之外，該第一連接點31電連接該第二正極導線121b，該第二連接點32則電連接該第二負極導線122b。於本實施例中，該突波保護元件3為瞬態電壓抑制二極體(Transient Voltage Suppressors)，但並不以此為限，也可以採用齊納二極體(Zener diode)、變阻器(Varistor)等具突波保護功能的電路保護器件。

值得注意的是，本發明將以往設置於電路載板1頂面的突波保護元件3，改為設置於該電路載板1的底面，其帶來的效果如下：一、電子封裝模組體積縮小：在保持突波保護功能的前提下，能夠使該基板11的面積與該晶片2的面積相當，製作體積更小的電子封裝模組。二、當晶片2為發光二極體晶粒時，有助於出光效率提高：若將該晶片2與該突波保護元件3設置於同一面，基於發光二極體的點光源特性，往該晶片2發出的光線會受到其側邊的該突波保護元件3的阻擋，然而本實施例將突波保護元件3改為設置於該電路載板1的底面，將使晶片2側向發出的光線不會受到該突波保護元件3的阻擋，因而能促進出光效率提升。

另外，因應本發明將該突波保護元件3改為設置於該電路載板1的底面，必須採用雙面封裝分別保護該晶片2及該突波保護元件3。參閱圖1及圖2，該第一封裝層4為例如藉由環氧樹脂、矽氧樹脂等材質製成之透明罩，包覆該晶片2及該電路載板1部分上表面，隔絕外界對該晶片2與該導線結構12的影響，並能透過其類似凸透鏡之結構設計而提供匯聚光線的光學效果。該第二封裝層5則包覆該突波保護元件3及該電路載板1下表面，隔絕外界對該突波保護元件3與該導線結構12的影響，但視需要也可以省略該第二封裝層5的設置。

綜上所述，本發明電子封裝模組藉由將以往設置於電路載板1頂面的突波保護元件3，改為設置於該電路載板1的底面，使整個電子封裝模組體積得以縮小，此外還提高了晶片2出光效率，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

1‧‧‧電路載板

11‧‧‧基板

12‧‧‧導線結構

121‧‧‧正極部

121a‧‧‧第一正極導線

121b‧‧‧第二正極導線

121c‧‧‧第三正極導線

121d‧‧‧第四正極導線

122‧‧‧負極部

122a‧‧‧第一負極導線

122b‧‧‧第二負極導線

122c‧‧‧第三負極導線

122d‧‧‧第四負極導線

123‧‧‧容置空間

124‧‧‧水平面

2‧‧‧晶片

21‧‧‧連接面

211‧‧‧正極晶片接點

212‧‧‧負極晶片接點

3‧‧‧突波保護元件

31‧‧‧第一連接點

32‧‧‧第二連接點

4‧‧‧第一封裝層

5‧‧‧第二封裝層

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是本發明電子封裝模組的一實施例的一俯視示意圖，說明該電子封裝模組已設置該第一封裝層的態樣； 圖2是該實施例的一剖視示意圖；及 圖3是該實施例之一仰視示意圖，說明該電子封裝模組尚未設置該第二封裝層的態樣。

Claims (9)

1. 一種電子封裝模組，包含： 一電路載板，包括一基板及至少一嵌設於該基板的導線結構，該導線結構具有一正極部及一負極部，該正極部與該負極部彼此電性絕緣； 至少一晶片，設置於該電路載板的頂面，該晶片包括一與該正極部電連接的正極晶片接點，及一與該負極部電連接的負極晶片接點；及 一突波保護元件，設置於該電路載板的底面，該突波保護元件包括一電連接於該正極部的第一連接點，及一電連接於該負極部的第二連接點。
2. 如請求項1所述電子封裝模組，其中，該正極部具有一設置於該基板之頂面的第一正極導線、一設置於該基板之底面的第二正極導線，及一兩端分別連接該第一正極導線及該第二正極導線且埋設於該基板內的第三正極導線；該負極部具有一設置於該基板之頂面的第一負極導線、一設置於該基板之底面的第二負極導線，及一兩端分別連接該第一負極導線及該第二負極導線且埋設於該基板內的第三負極導線；該晶片的該正極晶片接點電連接於該第一正極導線且該負極晶片接點電連接該第一負極導線，該突波保護元件的該第一連接點電連接該第二正極導線且該第二連接點電連接該第二負極導線。
3. 如請求項2所述電子封裝模組，其中，該正極部還具有一設置於該第二正極導線底面的第四正極導線；該負極部還具有一位於該第二負極導線底面的第四負極導線，該第四正極導線的底面與該第四負極導線的底面位於同一水平面；該第二正極導線、該第二負極導線、該第四正極導線，及該第四負極導線共同界定一容置空間，該突波保護元件即位於該容置空間內且不超出該水平面。
4. 如請求項1所述電子封裝模組，其中，該晶片為發光二極體晶粒。
5. 如請求項1所述電子封裝模組，其中，該突波保護元件為瞬態電壓抑制二極體、齊納二極體，及變阻器中的其中一者。
6. 如請求項1所述電子封裝模組，其中，該基板主要為陶瓷材質。
7. 如請求項1所述電子封裝模組，其中，該基板的面積與該晶片的面積相當。
8. 如請求項1所述電子封裝模組，還包含一包覆該晶片及該電路載板部分上表面的第一封裝層。
9. 如請求項8所述電子封裝模組，還包含一包覆該突波保護元件及該電路載板下表面的第二封裝層。