TW201814866A - 基板結構及其製法 - Google Patents

基板結構及其製法 Download PDF

Info

Publication number
TW201814866A
TW201814866A TW105130309A TW105130309A TW201814866A TW 201814866 A TW201814866 A TW 201814866A TW 105130309 A TW105130309 A TW 105130309A TW 105130309 A TW105130309 A TW 105130309A TW 201814866 A TW201814866 A TW 201814866A
Authority
TW
Taiwan
Prior art keywords
layer
substrate structure
insulating protective
substrate
structure according
Prior art date
Application number
TW105130309A
Other languages
English (en)
Other versions
TWI615936B (zh
Inventor
黃偉益
王汶鑫
謝志毅
王馨妤
黃怡倩
陳嘉音
黃富堂
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105130309A priority Critical patent/TWI615936B/zh
Priority to CN201610856776.2A priority patent/CN107845620A/zh
Application granted granted Critical
Publication of TWI615936B publication Critical patent/TWI615936B/zh
Publication of TW201814866A publication Critical patent/TW201814866A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)

Abstract

一種基板結構，係包括：基板本體、形成於該基板本體上之線路層、形成於該基板本體與該線路層上並外露部分該線路層之絕緣保護層、以及設於該線路層外露之部分表面上之強化層，俾藉由該強化層增加該線路層上方之金屬厚度，避免該基板結構於受力時發生翹曲變形之情況。本發明復提供該基板結構之製法。

Description

基板結構及其製法
本發明係關於一種基板結構，特別是指一種具線路層之基板結構及其製法。
隨著電子產業的蓬勃發展以及封裝技術之演進，半導體封裝結構之尺寸或體積亦隨之不斷縮小，藉以使該半導體封裝結構達到輕薄短小之目的。
第1A及1B圖係為習知封裝結構之製法之剖面示意圖。首先，如第1A圖所示，於一封裝基板1之置晶側10a上設置半導體晶片6，且藉由複數銲線7電性連接該封裝基板1與該半導體晶片6。之後，如第1B圖所示，利用模具9形成封裝膠體8於該封裝基板1上以包覆該半導體晶片6。
習知封裝基板1之結構主要包括一基板本體10、複數線路層11以及至少一防銲層12。該線路層11除了包含導電跡線(圖略)與電性接觸墊110外，還會在基板本體10的空曠區(非電性佈線區)之處增設至少一銅片111(如第1A圖所示之植球側10b)，以改善該封裝基板1散熱的問 題，且可藉由移除該防銲層12之部分材質以形成至少一開口120，而露出該銅片111，進而增加該線路層11的散熱效果。
惟，習知封裝結構1中，當該防銲層12之開口120過大時，該防銲層12與該線路層11之間會產生極大的高度差r，故於該封裝基板1受力時，會產生彎曲的力矩，且該封裝基板1於該開口120的區域之厚度亦較薄，致使應力耐受性較差，以致於當進行模壓製程(即形成該封裝膠體8)時，該封裝膠體8的模流壓力施予在該封裝基板1上後，如第1B圖所示，該基板本體10因上下壓力不同所產生的壓力差而發生翹曲(warpage)變形。
再者，翹曲的情況亦會造成該半導體晶片6發生碎裂(如第1B圖所示之破裂處K)，致使產品良率降低。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種基板結構，係包括：基板本體；線路層，係形成於該基板本體上；絕緣保護層，係形成於該基板本體與該線路層上，且令該線路層之部分表面外露於該絕緣保護層；以及強化層，係設於該線路層之外露部分表面上。
本發明亦提供一種基板結構之製法，係包括：提供一具有線路層與絕緣保護層之基板本體，其中，該線路層係設於該基板本體上，該絕緣保護層係設於該基板本體與該 線路層上，且令該線路層之部分表面外露於該絕緣保護層；以及形成強化層於該線路層之外露部分表面上。
前述之基板結構及其製法中，該絕緣保護層係具有複數開孔，以令該線路層之部分表面外露於該些開孔。
前述之基板結構及其製法中，該線路層係包含電性接觸墊及輔助功能部，以令該電性接觸墊及輔助功能部外露於該絕緣保護層。
前述之基板結構及其製法中，該強化層之材質與該線路層之材質係相同。
前述之基板結構及其製法中，形成該強化層之材質係為金屬。
前述之基板結構及其製法中，復包括形成表面處理層於該強化層上。例如，該表面處理層之表面係齊平該絕緣保護層之表面。又包括形成保護膜於該絕緣保護層與該表面處理層上。
前述之基板結構及其製法中，該強化層之高度係小於、大於或等於該絕緣保護層之高度。
前述之基板結構及其製法中，復包括形成保護膜於該絕緣保護層與該強化層上。
由上可知，本發明之基板結構及其製法，主要藉由該強化層形成於該線路層之外露表面上，以增加該線路層與強化層整體之厚度，亦即增加金屬厚度與提升結構強度，以避免該基板結構於受力時產生彎曲力矩之情況，且能提升該基板結構的應力耐受性，故當進行模壓製程時，能避 免該基板本體發生翹曲變形之情況，且能避免接置於該基板結構上例如晶片之電子裝置發生碎裂之情況，進而提升產品良率。
1‧‧‧封裝基板
10,20‧‧‧基板本體
10a‧‧‧置晶側
10b‧‧‧植球側
11,21‧‧‧線路層
110,210‧‧‧電性接觸墊
111‧‧‧銅片
12‧‧‧防銲層
120‧‧‧開口
2‧‧‧基板結構
211‧‧‧輔助功能部
22‧‧‧絕緣保護層
22a‧‧‧區隔部
22b‧‧‧覆蓋部
220‧‧‧開孔
23,33‧‧‧強化層
24‧‧‧表面處理層
25‧‧‧保護膜
6‧‧‧半導體晶片
7‧‧‧銲線
8‧‧‧封裝膠體
9‧‧‧模具
r‧‧‧高度差
K‧‧‧破裂處
h,t,H‧‧‧高度
第1A至1B圖係為習知封裝結構之製法之剖面示意圖；以及第2A至2C圖係為本發明之基板結構之製法之剖面示意圖；以及第3A及3B圖係為第2B圖之其它實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當 亦視為本發明可實施之範疇。
第2A至2C圖係為本發明之基板結構2之製法的剖面示意圖。
如第2A圖所示，提供一具有至少一線路層21與一絕緣保護層22之基板本體20，其中，該線路層21係設於該基板本體20上，該絕緣保護層22係設於該基板本體20與該線路層21上，且令該線路層21之部分表面外露於該絕緣保護層22。
於本實施例中，該基板本體20係為具有核心層或無核心層(coreless)之線路構造，且該基板本體20係具有相對之置晶側與植球側，其中，第2A圖係顯示該置晶側與植球側之任一者之構造。應可理解地，該基板本體20亦可為其它承載晶片之承載件(如晶圓(wafer))、或其他具有金屬佈線(routing)之載板，並不限於上述。
再者，該線路層21可為單層或多層，其中，第2A圖係顯示最外側線路層之構造。具體地，該線路層21係為扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且形成該線路層21之材質係為金屬，其可選擇延展性較高及傳導性較佳的金屬，如銅材。例如，當該基板本體20為具有核心層之線路構造時，可依上、下線路層21之需求，利用機鑽或雷射等方式並配合電鍍金屬製程以於該核心層中形成導通上、下線路層21的通孔。
又，該線路層21係包含導電跡線(圖略)、電性接觸墊210及輔助功能部211等。具體地，該輔助功能部211 係例如為一片狀，其可改善該基板結構2的電性與機械性質，如提供散熱、防止串音(cross talk)、靜電放電(Electrostatic Discharge，簡稱ESD)與電磁干擾(Electromagnetic interference，簡稱EMI)之發生等功能。
另外，該絕緣保護層22係為防銲層，如綠漆，其具有複數開孔220，以令該線路層21之部分表面外露於該些開孔220。例如，該絕緣保護層22係定義有一區隔部22a(如下半部)與一覆蓋部22b(如上半部)。具體地，該區隔部22a係鄰接該線路層21，以提供各該導電跡線、電性接觸墊210或輔助功能部211之間的絕緣功效，而該覆蓋部22b係覆蓋該線路層21及該區隔部22a，以避免該線路層21發生汙損與提供電性絕緣效果，且於該覆蓋部22b中係形成有該些開孔220，以定義該些電性接觸墊210而進行電性接合、或定義出該輔助功能部211以進行散熱。
如第2B圖所示，形成一強化層23於外露出該些開孔220中之線路層21上，以增強該基板結構2的電性與機械性質，例如，提高結構強度與散熱等功效。
於本實施例中，形成該強化層23之材質係為金屬，例如電鍍銅，使該強化層23之材質與該線路層21之材質相同。應可理解地，該強化層23之材質亦可為其它易於散熱之金屬材，如金、銀、鋁，並可利用其它蒸鍍、濺鍍、化學鍍、無電電鍍等製法形成之。
再者，該強化層23相對該基板本體20之高度h係低於該絕緣保護層22相對該基板本體20之高度t。
又，該強化層23適用於該基板本體20之置晶側與植球側之任一者上的線路層21。
如第2C圖所示，復可選擇形成一表面處理層24於該強化層23上以作為抗氧化層，而避免該強化層23氧化，且該表面處理層24係例如為利於後續進行銲接製程之材質。接著，於後續製程中，該基板結構2可於該些電性接觸墊210(表面處理層24)上結合如銲球之導電元件以供接置如半導體封裝件或其它結構(如晶片)之電子裝置(圖略)，並可供後續再進行模壓製程(即形成封裝膠體)。
於本實施例中，形成該表面處理層24之材質係為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，簡稱ENEPIG)、直接浸金(Direct Immersion Gold，簡稱DIG)或其它材質。
本發明之製法係藉由該強化層23形成於該線路層21之外露表面上，以減少該開孔220處該絕緣保護層22與金屬表面之間的高度差，以避免該基板結構2於受力時產生彎曲力矩之情況，且能提升該基板結構2於該開孔220處的應力耐受性，故當進行模壓製程時，能避免該基板本體20發生翹曲變形之情況，進而避免接置於該基板結構2上如晶片之電子裝置發生碎裂之情況，提升產品良率。
再者，若該表面處理層24之表面齊平該絕緣保護層22之表面，如第2C圖所示，可利於產品之使用。舉例而言，當該基板結構2應用於插拔插座(socket)(如電腦中的直插式記憶體模組或電玩遊戲中的插拔卡夾等)時，藉由 該表面處理層24之表面係齊平該絕緣保護層22之表面，能避免於插拔過程中，發生插拔件卡住或其它插拔不良的情形。應可理解地，如第3A圖所示，若該強化層33相對該基板本體20之高度t等於該絕緣保護層22相對該基板本體20之高度t時，亦能能避免於插拔過程中，發生插拔件卡住或其它插拔不良的情形。
又，可依產品之不同需求，調整該強化層23之厚度。例如，若該基板結構2係藉由異方性導電膠(Anisotropic Conductive Film，簡稱ACF)結合晶片、其它軟硬板件、或液晶顯示器(liquid-crystal display，簡稱LCD)等各式電子元件時，該強化層33相對該基板本體20之高度H可大於該絕緣保護層22相對該基板本體20之高度t，如第3B圖所示，以提供適當的厚度壓碎異方性導電膠(ACF)中的導電粒子。具體地，該強化層33相對該基板本體20之高度H需高於該絕緣保護層22相對該基板本體20之高度t約10um，以利於壓碎異方性導電膠(ACF)中的導電粒子。
另外，不論該強化層23,33之高度h,t,H為何，均可選擇性(如運送該基板結構2之過程中)形成一保護膜25於該絕緣保護層22與該強化層23,33(或該表面處理層24)上，以避免該強化層23,33(或該表面處理層24)刮傷。於一實施例中，該保護膜25可例如為膠帶。
本發明復提供一種基板結構2，係包括：一基板本體20、至少一線路層21、一絕緣保護層22以及一強化層 23,33。
所述之基板本體20上係佈設有至少一線路層21，且該線路層21係包含複數電性接觸墊210及至少一輔助功能部211。
所述之絕緣保護層22係設於該基板本體20與該線路層21上，以令該線路層21之部分表面(該電性接觸墊210及輔助功能部211)外露於該絕緣保護層22。
所述之強化層23,33係設於該線路層21之外露部分表面上。
於一實施例中，該絕緣保護層22係具有複數開孔220，以令該線路層21之部分表面(例如該電性接觸墊210及輔助功能部211)外露於該些開孔220。
於一實施例中，該強化層23,33之材質與該線路層21之材質係相同。
於一實施例中，形成該強化層23,33之材質係為金屬。
於一實施例中，該基板結構2復包括一表面處理層24，係形成於該強化層23上。例如，該表面處理層24之上表面係齊平該絕緣保護層22之上表面。或者，該基板結構2可包括一保護膜25，係形成於該絕緣保護層22與該表面處理層24上。
於一實施例中，該強化層33之高度H,t係大於或等於該絕緣保護層22之高度t。
於一實施例中，該強化層23之高度h係小於該絕緣保護層22之高度t。
於一實施例中，該基板結構2復包括一保護膜25，係形成於該絕緣保護層22與該強化層33上。
綜上所述，本發明之基板結構及其製法，係藉由該強化層之設計，以增加該線路層及強化層之整體厚度，亦即增加金屬厚度與提升結構強度，以避免該基板結構於受力時產生彎曲力矩之情況，且能提升該基板結構的應力耐受性，故能避免該基板本體發生翹曲變形之情況，以提升產品良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (22)

  1. 一種基板結構，係包括：基板本體；線路層，係形成於該基板本體上；絕緣保護層，係形成於該基板本體與該線路層上，且令該線路層之部分表面外露於該絕緣保護層；以及強化層，係形成於該線路層之外露部分表面上。
  2. 如申請專利範圍第1項所述之基板結構，其中，該線路層係包含電性接觸墊及輔助功能部，且令該電性接觸墊及輔助功能部外露於該絕緣保護層。
  3. 如申請專利範圍第1項所述之基板結構，其中，該絕緣保護層係具有複數開孔，以令該線路層之部分表面外露於該些開孔。
  4. 如申請專利範圍第1項所述之基板結構，其中，該強化層之材質與該線路層之材質係相同。
  5. 如申請專利範圍第1項所述之基板結構，其中，形成該強化層之材質係為金屬。
  6. 如申請專利範圍第1項所述之基板結構，復包括形成於該強化層上之表面處理層。
  7. 如申請專利範圍第6項所述之基板結構，其中，該表面處理層之上表面係齊平該絕緣保護層之上表面。
  8. 如申請專利範圍第6項所述之基板結構，復包括形成於該絕緣保護層與該表面處理層上之保護膜。
  9. 如申請專利範圍第1項所述之基板結構，其中，該強化 層之高度係大於或等於該絕緣保護層之高度。
  10. 如申請專利範圍第1項所述之基板結構，其中，該強化層之高度係小於該絕緣保護層之高度。
  11. 如申請專利範圍第1項所述之基板結構，復包括形成於該絕緣保護層與該強化層上之保護膜。
  12. 一種基板結構之製法，係包括：提供一具有線路層與絕緣保護層之基板本體，其中，該線路層係設於該基板本體上，該絕緣保護層係設於該基板本體與該線路層上，且令該線路層之部分表面外露於該絕緣保護層；以及形成強化層於該線路層之外露部分表面上。
  13. 如申請專利範圍第12項所述之基板結構之製法，其中，該線路層係包含電性接觸墊及輔助功能部，且令該電性接觸墊及輔助功能部外露於該絕緣保護層。
  14. 如申請專利範圍第12項所述之基板結構之製法，其中，該絕緣保護層係具有複數開孔，以令該線路層之部分表面外露於該些開孔。
  15. 如申請專利範圍第12項所述之基板結構之製法，其中，該強化層之材質與該線路層之材質係相同。
  16. 如申請專利範圍第12項所述之基板結構之製法，其中，形成該強化層之材質係為金屬。
  17. 如申請專利範圍第12項所述之基板結構之製法，復包括形成表面處理層於該強化層上。
  18. 如申請專利範圍第17項所述之基板結構之製法，其 中，該表面處理層之上表面係齊平該絕緣保護層之表面上。
  19. 如申請專利範圍第17項所述之基板結構之製法，復包括形成保護膜於該絕緣保護層與該表面處理層上。
  20. 如申請專利範圍第12項所述之基板結構之製法，其中，該強化層之高度係大於或等於該絕緣保護層之高度。
  21. 如申請專利範圍第12項所述之基板結構之製法，其中，該強化層之高度係小於該絕緣保護層之高度。
  22. 如申請專利範圍第12項所述之基板結構之製法，復包括形成保護膜於該絕緣保護層與該強化層上。
TW105130309A 2016-09-20 2016-09-20 基板結構及其製法 TWI615936B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105130309A TWI615936B (zh) 2016-09-20 2016-09-20 基板結構及其製法
CN201610856776.2A CN107845620A (zh) 2016-09-20 2016-09-28 基板结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105130309A TWI615936B (zh) 2016-09-20 2016-09-20 基板結構及其製法

Publications (2)

Publication Number Publication Date
TWI615936B TWI615936B (zh) 2018-02-21
TW201814866A true TW201814866A (zh) 2018-04-16

Family

ID=61661041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130309A TWI615936B (zh) 2016-09-20 2016-09-20 基板結構及其製法

Country Status (2)

Country Link
CN (1) CN107845620A (zh)
TW (1) TWI615936B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
TWI829396B (zh) * 2022-10-21 2024-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW461053B (en) * 1999-11-09 2001-10-21 Advanced Semiconductor Eng Strength and electricity enhanced ball grid array package structure and manufacturing method of the same
TW541652B (en) * 2002-07-29 2003-07-11 Megic Corp Method for fabricating a circuit layer
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
TWI360214B (en) * 2008-04-15 2012-03-11 Unimicron Technology Corp Package substrate and method for fabricating the s
CN102054710B (zh) * 2009-11-06 2013-01-16 欣兴电子股份有限公司 无核层封装基板的制法
CN202503808U (zh) * 2012-02-29 2012-10-24 博罗县精汇电子科技有限公司 具有保护胶膜保护邦定区域的线路板
TWI666746B (zh) * 2014-02-17 2019-07-21 矽品精密工業股份有限公司 覆晶式封裝基板、覆晶式封裝件及其製法
TWI548011B (zh) * 2014-05-13 2016-09-01 矽品精密工業股份有限公司 封裝基板及其製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
TWI829396B (zh) * 2022-10-21 2024-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Also Published As

Publication number Publication date
CN107845620A (zh) 2018-03-27
TWI615936B (zh) 2018-02-21

Similar Documents

Publication Publication Date Title
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI426584B (zh) 半導體封裝件及其製法
TWI475935B (zh) 無核心層之封裝基板及其製法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TW201911508A (zh) 電子封裝件
TWI558288B (zh) 中介基板及其製法
TWI446508B (zh) 無核心式封裝基板及其製法
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
TWI615936B (zh) 基板結構及其製法
TWI503935B (zh) 半導體封裝件及其製法
TW201320276A (zh) 封裝基板及其製法
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
TWI389276B (zh) 封裝基板結構及其製法
TWI471989B (zh) 半導體封裝件及其製法
TWI394250B (zh) 封裝結構及其製法
TW201212186A (en) Package structure
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI425887B (zh) 具有支撐體的封裝基板及其製法
TW201126668A (en) Package substrate and fabrication method thereof
TWI435427B (zh) 半導體承載件暨封裝件及其製法
TWI608775B (zh) 焊墊及焊墊製作方法
TWI541952B (zh) 半導體封裝件及其製法
TWI401755B (zh) 四邊扁平無接腳封裝方法
TWI604542B (zh) 封裝基板及其製法