TW201806379A - 成像電路及方法 - Google Patents

成像電路及方法 Download PDF

Info

Publication number
TW201806379A
TW201806379A TW106101273A TW106101273A TW201806379A TW 201806379 A TW201806379 A TW 201806379A TW 106101273 A TW106101273 A TW 106101273A TW 106101273 A TW106101273 A TW 106101273A TW 201806379 A TW201806379 A TW 201806379A
Authority
TW
Taiwan
Prior art keywords
capacitor
amplifier
sample
switch
hold
Prior art date
Application number
TW106101273A
Other languages
English (en)
Other versions
TWI761327B (zh
Inventor
克里斯坦 M. 波英勒
Original Assignee
雷神公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 雷神公司 filed Critical 雷神公司
Publication of TW201806379A publication Critical patent/TW201806379A/zh
Application granted granted Critical
Publication of TWI761327B publication Critical patent/TWI761327B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Amplifiers (AREA)

Abstract

本發明係提供成像電路及一成像方法。一成像電路之一實例包含一跨阻抗放大器電路包含一放大器及一回饋電容器耦接在該放大器之一輸出與該放大器之一反相輸入間之一回饋路徑中，一相關倍取樣電容器，一第一開關選擇性耦接在沿著一第一路徑之該相關倍取樣電容器之一第一端子與該放大器之該輸出之間，一第二開關選擇性耦接在沿著一第二路徑之該相關倍取樣電容器之一第二端子與該放大器之該輸出之間，該第二開關當被致動時係定位成將該相關倍取樣電容器耦接至該回饋路徑內而與該回饋電容器串聯，以及一取樣-保持電容器經由一取樣-保持開關耦接至該放大器之該輸出。

Description

成像電路及方法
發明領域 本發明係有關於成像電路及方法。
發明背景 電容跨阻抗放大器(CTIAs)經常在各種配置中使用以將一焦面陣列之一讀出積體電路單位晶胞內之一光二極體、或其他檢測器之輸出放大至一可使用電壓。一典型焦面陣列包含一由列或行所組織成之二維陣列之檢測器元件、或像素(亦即，單位晶胞)。CTIA對該光二極體提供一低阻抗以及將該光二極體與該CTIA中之一運算放大器之輸出電壓隔離。該CTIA之一回饋迴路內之一回饋電容器通常係用以改善該CTIA之穩定性。傳統成像電路通常亦包含一相關倍取樣(CDS)電容器以及利用CDS方案以改善雜訊效能。CDS係一種成像電路中之雜訊降低之方法其中在每一整合週期結束時一像素之一參考電壓係自該像素之一信號電壓移除。
用於成像電路之現存方案經常使用與取樣-保持電路組合之一CTIA架構及CDS技術。舉例而言，許多傳統讀出積體電路單位胞元包含CTIA及CDS架構俾處理一光二極體所產生之一電荷而該電荷係對應於該光二極體處之各種波長之光通量。通常該電荷係累積在該電路內之一電容器處，該電容器有效整合該電荷以產生一輸出電壓。該輸出電壓係對應於一既定時間區間，通常稱為整合區間，內之通量強度。此類電路通常將該輸出電壓傳送至下游組件以及將該電容器之電壓重設為一重設值。舉例而言，該輸出電壓可在一取樣保持電容器處取樣及保持以及由關聯於該單位胞元之電路週期式取出及數位化以產生一或多個二進制值。
發明概要 此處所討論之態樣及實施例係有關於用以成像之電路及方法。特定地，態樣及實施例係有關於改善電容跨阻抗放大器及相關倍取樣讀出積體電路(ROIC)單位胞元電路之成像電路及方法。在各種態樣中，基於傳統成像電路之一CDS電容器與一取樣-保持電容器間之電容共用之一衰減係藉著將該CDS電容器選擇性耦接至一單位胞元電路之一CTIA電路之一回饋迴路內而免除，藉此直接以該CTIA電路驅動該取樣-保持電容器，而無信號衰減。據此，態樣及實施例所提供之技術優點，相對於傳統架構，至少可包含改良之可行性及雜訊效能。
依據一態樣，係提供一種成像電路。在一實例中，該成像電路包含一跨阻抗放大器電路包含一放大器及一回饋電容器耦接在該放大器之一輸出與該放大器之一反相輸入間之一回饋路徑中，一相關倍取樣電容器，一第一開關選擇性耦接在沿著一第一路徑之該相關倍取樣電容器之一第一端子與該放大器之該輸出之間，一第二開關選擇性耦接在沿著一第二路徑之該相關倍取樣電容器之一第二端子與該放大器之該輸出之間，該第二開關當被致動時係定位成將該相關倍取樣電容器耦接至該回饋路徑內而與該回饋電容器串聯，以及一取樣-保持電容器經由一取樣-保持開關耦接至該放大器之該輸出。
依據一實施例，該取樣保持開關當被致動時係直接耦合該放大器之該輸出與該取樣-保持電容器。在一實施例中，該相關倍取樣電容器之該第一端子係一負向端子以及該相關倍取樣電容器之該第二端子係一正向端子。依據一實施例，該成像電路進一步包含一光二極體耦接至該放大器之該反相輸入。
在一實施例中，該成像電路進一步包含一電壓箝制器而該電壓箝制器經由一箝制開關耦接至該相關倍取樣電容器之該第二端子。依據一進一步之實施例，該成像電路進一步包含一控制器而該控制器與該箝夾開關形成電氣連通，以及在一雜訊取樣作業模式期間該控制器係配置成控制該箝夾開關以將該回饋電容器之kTC雜訊取樣至該相關倍取樣電容器上。在一實施例中，於一整合作業模式期間該跨阻抗放大器電路係配置成整合該回饋電容器處所儲存之一電荷以及在該放大器之該輸出處產生一輸出電壓。
依據一實施例，該控制器係進一步與該第一開關及該第二開關形成電氣連通，以及在一相關倍取樣作業模式期間該控制器係配置成斷開該第一開關以及致動該第二開關以自該輸出電壓移除該回饋電容器之該kTC雜訊。在一實施例中，該控制器係進一步與該取樣-保持開關形成電氣連通，以及在一取樣-保持作業模式期間該控制器係配置成致動該取樣-保持開關以將該輸出電壓直接取樣至該取樣-保持電容器上。
依據一態樣，係提供一種成像方法。在一實例中，該成像方法包含將耦接在一跨阻抗放大器電路之一回饋路徑中之一回饋電容器之kTC雜訊取樣至一相關倍取樣電容器上，至少部分依據該回饋電容器處所儲存之一電荷在該跨阻抗放大器電路之一放大器之一輸出處產生一輸出電壓，切換該相關倍取樣電容器與該回饋電容器串聯以自該輸出電壓移除該回饋電容器之該kTC雜訊，以及將該輸出電壓取樣至一取樣-保持電容器而該取樣-保持電容器係藉著一取樣-保持開關直接耦接該放大器之該輸出。
在一實施例中，該方法進一步包含自耦接至該跨阻抗放大器電路之一光二極體接收一電流。在一實施例中，將該回饋電容器之該kTC雜訊取樣至該相關倍取樣電容器上包含控制一箝夾開關而該箝夾開關係在一電壓箝夾器與該相關倍取樣電容器之一正向端子之間。依據一實施例，在該放大器之該輸出處產生該輸出電壓包含整合該回饋電容器處所儲存之該電荷。在一實施例中，切換該相關倍取樣電容器與該回饋電容器串聯包含將耦接在該相關倍取樣電容器之一負向端子與該放大器之該輸出間之一第一開關斷開，以及將耦接在該相關倍取樣電容器之該正向端子與該放大器之該輸出間之一第二開關致動。在一實施例中，該取樣-保持電容器係進一步耦接至一跟隨放大器之一輸入，以及該方法進一步包含保持該取樣-保持電容器處之該放大器之該輸出電壓；以及感測該取樣-保持電容器處之一取樣-保持電壓。
依據另一態樣，係提供一種用以成像之電路。在一實例中，該電路包含一跨阻抗放大器電路包含一放大器及一回饋電容器而該回饋電容器耦接在該放大器之一輸出與該放大器之一輸入間之一回饋路徑中，一相關倍取樣電容器具有一第一端子及一第二端子，切換裝置用以將該回饋電容器之kTC雜訊取樣至該相關倍取樣電容器之該第一端子上，以及將該相關倍取樣電容器耦接至該回饋路徑內而與該回饋電容器串聯，以及一取樣-保持電容器經由一取樣-保持開關耦接至該放大器之該輸出。
依據一實施例，該取樣-保持開關當被致動時直接耦合該放大器之該輸出與該取樣-保持電容器。在一實施例中，該跨阻抗放大器電路係配置成整合該回饋電容器處所儲存之一電荷及產生一輸出電壓，以及該切換裝置係定位成自該輸出電壓移除該kTC雜訊。依據一實施例，該相關倍取樣電容器之該第一端子係一負向端子以及該相關倍取樣電容器之該第二端子係一正向端子。在一實施例中，該電路進一步包含一光二極體耦接至該放大器之該反相輸入。
此類示範態樣及實施例之其他態樣、實施例、及優點將在下文中詳細討論。此處揭示之實施例可利用與此處所揭示之至少一原理相一致之任何方式和其他實施例組合，以及涉及之”一實施例”、”某些實施例”、”一替代實施例”、”各種實施例”、”一實施例”或類似用語不必然相互排斥且意圖指示所說明之一特定功能、結構、或特性可包含在至少一實施例中。此處之此類術語之外觀不必然全部涉及相同之實施例。此處所說明之各種態樣及實施例均可包含用以執行任何所述方法或功能之手段。
詳細說明 態樣及實施例係有關於成像電路及方法，以及特定地係有關於讀出積體電路(ROIC)單位胞元電路。各種態樣及實施例包含改善現存電容跨阻抗放大器(CTIA)、相關倍取樣(CDS)、以及取樣-保持單位胞元電路之ROIC單位胞元及方法。
圖1係現存CTIA、CDS、及取樣-保持電路設計100之一示意圖。電路100包含一浮動式CDS電容器102耦接在CTIA 104之一輸出與一取樣-保持電容器106之間。據此，浮動式CDS電容器102係在單位胞元電路100之每一次重設之後藉著CTIA 104輸出之kTC雜訊(Johnson-Nyquist雜訊)位準加以箝夾。在一取樣/保持轉換區間之期間，CTIA 104之輸出係經由CDS電容器102取樣以及進入取樣-保持電容器106。基於CDS電容器102與取樣-保持電容器106間之電荷共用衰減之結果，取樣-保持電容器106受驅動之所需數值係遠較CDS電容器102之所需數值為小。該衰減亦可能導致來自電路100內之組件，諸如取樣-保持電容器106及其他下游組件，之雜訊的非期望性放大。
據此，習知配置在CDS電容器102之數值與取樣-保持電容器106之數值間需要一精密平衡以保持一有效雜訊效能。雖然期望選擇一取樣-保持電容器106具有一遠小於CDS電容器102之數值以限制電荷共享衰減，然而選擇一數值太小之一取樣-保持電容器106將造成電路100之kTC雜訊增加。此外，電路100之雜訊係受到一取樣-保持重設開關108之該kTC雜訊之二次影響；首先，當該kTC雜訊係”朝後”充電至CDS電容器102內時，以及其次，當取樣-保持電容器106被取樣時(亦即，當一取樣-保持開關110被致動以快拍該輸出電壓時)。因為習知配置，諸如圖1中所示之電路100，經常需要一數值遠大於其kTC極限之一CDS電容器，所以需要一冗長之箝夾週期。冗長之箝夾週期產生CTIA 104之整合效率，以及複雜化一快速畫面速率作業。
舉例而言，傳統電路可包含一411毫微微-法拉之CDS電容器102以及一110毫微微-法拉之取樣-保持電容器106，此舉將導致CDS電容器102、取樣-保持電容器106電荷共用中之一約.78之衰減。當在傳統電路100之CTIA 104內使用一32毫微微-法拉之回饋電容器112時，取樣-保持電容器106所導致之kTC雜訊將約為31.2e-，而CDS電容器102之kTC雜訊將約為18e-。此一實例揭示在傳統電路中，取樣-保持電容器之kTC雜訊非期望地支配了雜訊底，因為該CDS電容器相對於該取樣-保持電容器之數值無法製作的足夠大。
據此，此處所說明之各種態樣及實施例藉著減少各種習知成像電路之輸入涉及之雜訊以改善雜訊效能。特定地，各種態樣及實施例藉著將相關倍取樣電容器選擇性耦接至一CTIA電路之一回饋迴路內以防止基於一CDS電容器與一取樣-保持電容器間之電容共用所致之衰減，藉此直接以該CTIA電路驅動該取樣-保持電容器。
將理解的是此處所討論之方法及裝置之實施例並非受限於應用至下列說明中所陳述之或隨附圖式中所揭示之組件之結構及配置之細節。該等方法及裝置可在其他實施例中執行以及可以各種方式實施或執行。特定建置之實例僅係基於揭示之目的而在此處提出且並無意圖限制。另，此處所使用之片語及術語係基於說明之目的且不應被視為限制。此處所使用之"包含(including)"、”包含(comprising)”、”具有”、"包含(involving)”以及其變化用語係意為擁有其後所列舉之項目及其等效物以及額外之項目。涉及之”或”可解釋為包含因此使用”或”所說明之任何術語均可指示所說明術語中之一單一、多於一、以及全部中之任何一種。任何涉及前與後、左與右、頂與底、上與下、以及垂直與水平係意圖說明之方便，並非將本系統及方法或其組件限制在任一位置或空間定向。
圖2顯示依據態樣及實施例之一成像電路之一實例之一示意說明圖。電路200可包含一跨阻抗放大器電路204、一CDS電容器202、一取樣-保持電容器206、以及一或多個切換裝置(亦即，開關)。特定地，各種實施例之跨阻抗放大器電路204可包含一運算放大器208具有一反相輸入及一非反相輸入、一回饋電容器212耦接在運算放大器208之輸出226與運算放大器208之一反相輸入228之間的跨阻抗放大器電路204之一回饋路徑中、以及一重設開關220耦接在反相輸入228與運算放大器208之輸出226之間。在此一實施例中，一第一開關210(例如，一整合開關)係定位在沿著箭號234所指示之一第一路徑之CDS電容器202之一第一端子與運算放大器208之輸出之間。一第二開關242(例如，一CDS開關)可定位在沿著箭號236所指示之一第二路徑之CDS電容器202之一第二端子與運算放大器208之輸出226之間。各種實施例之開關可包含任何適當之切換裝置配置成藉著可包含一微控制器之一控制器240被致動(activated)及被斷開(deactivated)(亦即，斷開(open)及閉合(closed))。
如圖2所示，CDS電容器202之該第一端子可包含一負向端子以及CDS電容器202之該第二端子可包含一正向端子。在各種實施例中，取樣-保持電容器206係經由一取樣-保持開關218耦接至運算放大器208之輸出226。如所顯示者，取樣-保持開關218當被致動(亦即，閉合)時係直接耦接運算放大器208之226輸出與取樣-保持電容器206。在各種實施例中，電路200之電容元件可減少至相當小的數值。在特定實施例中，電路200可包含具有實質上相同數值之一取樣-保持電容器206及一CDS電容器202。舉例而言，一實施例之CDS電容器202可具有一260毫微微-法拉之電容值以及取樣-保持電容器206可具有一260毫微微-法拉之電容值。在此一實施例中，回饋電容器212可具有一32毫微微-法拉之電容值。然而，各種其他適當之數值均可在進一步之實施例中使用。
如下文將進一步詳細討論者，電路200可額外包含一光二極體224、一電壓箝夾器214、以及一跟隨放大器222。Cdet 230係顯示代表對應檢測器之寄生電容，以及Cpar 232係顯示代表電路200內之佈線(例如，金屬佈線或金屬-氧化物-金屬電容器底板)所致之寄生電容。依據一實施例，電壓箝夾器214係經由箝夾開關216選擇性耦接至CDS電容器202之第二端子。如圖2所示，光二極體224可耦接至跨阻抗放大器電路204之運算放大器208之反相輸入228。各種實施例之特定光二極體224可包含挑選出來之對一特定光線波長敏感之任何檢測器。舉例而言，光二極體224可包含一檢測器配置成對接收範圍由最小之0.3微米至高達2.5微米及更大之光線波長作出回反應以產生一電流。舉例而言，一期望波長之光線可藉著一關聯照明系統之一或多個光源而產生。
在各種實施例中，跟隨放大器222可包含一運算放大器具有耦接至取樣-保持電容器206之一輸入，如圖2所示。如此處所討論者，各種實施例之取樣-保持電容器206係配置成儲存及提供來自CTIA電路204之一整合信號，舉例而言，至下游組件諸如跟隨放大器222。在一實例中，跟隨放大器222包含一(接近)單一增益放大器，諸如一源極隨耦器。跟隨放大器222之一輸出可隨同其他單位胞元電路之一輸出而連結至一行匯流排。在各種實施例中，跟隨放大器222係配置成感測取樣-保持電容器206處之一取樣-保持電壓以及將此一電壓驅動至該行匯流排。
圖2顯示一第一作業模式期間之電路200之一示意說明圖，該第一作業模式在各種實施例中可為一雜訊取樣作業模式，諸如一kTC雜訊取樣作業模式。如先前所討論者，電路200內之組件的kTC雜訊可能對電路200及下游程序，諸如成像作業，具有非期望之效應。在特定實施例中，CTIA電路204可包含一共用源極放大器其中CTIA電路204之輸出電壓在重設開關220之被致動期間係一CTIA電路204輸入電晶體之一臨界電壓。亦即，運算放大器208之輸出電壓可為運算放大器208之一共用模式電壓(Vcm )。放開重設開關220之後，回饋電容器212造成該輸出電壓中之kTC雜訊，如此處所討論者。基於解釋之目的，在取樣之作業模式期間，以及斷開重設開關220之後，運算放大器208之輸出電壓可以下式為代表： Vtcia = Vcm + VkTC ， 其中 Vcm 係虛擬放大器參考值(例如，等於共用源極放大器輸入電晶體之Vgs )，以及VkTC 係重設開關220斷開之後由回饋電容器212所造成之kTC雜訊。
據此，各種實施例中，在一kTC取樣週期期間以及在重設開關220瞬時斷開之後，電壓箝夾器214係啟動以將該kTC雜訊取樣至CDS電容器202上。在各種實施例中，電壓箝夾器214將一輸入波型之上及下極端值固定至一固定之DC電壓位準，在此情況下該DC電壓位準可包含CTIA電路204之重設位準。亦即，在第一作業模式期間，箝夾開關216被致動以將該重設電壓及回饋電容器212所造成之該kTC雜訊取樣至CDS電容器202上。
在各種實施例中，跨越回饋電容器212之整合光電流Vint 可以下式代表： Vint = ∫(Iphoto /(Cfb *Tint ))， 其中Iphoto 係來自光二極體224之電流， Cfb 係回饋電容器212之值(亦即，電容值)，以及Tint 係整合週期。在特定實施例中，電路100之整合週期之範圍可由1毫秒至30毫秒，以及可與電路200之作業的畫面速率實質相同。如上文參考圖1所討論者，各種傳統架構需要大型CDS電容器值(相對於取樣-保持電容器值而言)以最小化該電路中之衰減。此類配置在重設開關斷開後需要一冗長之時間期間以解決重設位準(亦即，重設電壓及kTC雜訊)。因為該期間可能顯著，所以許多傳統途徑均受苦於不良之整合效率。相較而言，各種態樣及實施例改善了整合效率因為CDS電容器202之數值並非受到取樣-保持電容器206之數值的直接排斥。圖2中，回饋電容器212處之電壓可以下式代表： Vfb = (Vcm + VkTC ) - Vcm ， 以及CDS電容器202處之電壓可以下式代表： V­cds = vClamp – (Vcm + VkTC )， 其中vClamp係電壓箝制器214之電壓。
如圖2所示，在雜訊取樣模式期間，取樣-保持開關218保持斷開以及第二開關242保持斷開。在各種實施例中，電路200係配置成一旦CTIA電路204已經解決kTC雜訊以及將電壓重設至CDS電容器202上，即由第一模式(亦即，雜訊取樣模式)轉換為第二模式(亦即，一整合模式)。舉例而言，控制器240可依據一預定之固定延遲週期而斷開箝夾開關216以由該第一作業模式轉換並開始整合。圖3顯示依據各種態樣及實施例之一整合作業模式(亦即，第二作業模式)中之圖2之該成像電路200之一示意說明圖。在整合作業模式期間，重設開關220保持斷開，第一開關210保持致動，第二開關242保持斷開，取樣-保持開關218保持斷開，以及箝夾開關216係藉著，舉例而言，控制器240而斷開。圖3顯示此一組態。在整合作業模式期間，儲存在回饋電容器212處之電荷係有效整合以產生一輸出電壓而該輸出電壓係對應於經過一既定整合區間後在光二極體224處所接收之通量強度。該輸出電壓係在運算放大器208之輸出226處產生。
在各種實施例中，於整合作業模式期間，由回饋電容器212所造成之kTC雜訊係在CDS電容器202處保持浮動。剛好在電路200配置成執行輸出電壓之一快拍取樣之一第三作業模式期間之前，第一開關210斷開以及第二開關242致動以將CDS電容器202耦接至CTIA電路204之回饋迴路中並與回饋電容器212串聯，將電路200轉換為第三作業模式。在特定實施例中，第一開關210及第二開關242係依據非重疊切換信號來控制，使得第一開關210及第二開關242在不同之時刻受到控制。在各種實施例中，於整合作業模式期間，運算放大器208之輸出電壓可以下式代表： V­ctia = Vcm + VkTC - Vint 。
在此一實施例中，回饋電容器212處之電壓可以下式代表： Vfb = (Vcm + VkTC - Vint ) – Vcm ， 以及CDS電容器202處之電壓可以下式代表： Vcds = vClamp – (Vcm + VkTC )。
當第二開關242被致動(亦即，閉合)以及第一開關210被斷開(亦即，斷開)時，運算放大器208之輸出電壓經歷在CDS電容器202處所儲存之電荷(亦即，回饋電容器212之先前儲存之kTC雜訊)之一瞬間減量。據此，跨接回饋電容器212之僅存雜訊可為可忽略之kTC寄生值，因為回饋電容器212與CDS電容器202之負向端子串聯耦接有效地自運算放大器208之輸出電壓移除kTC雜訊。雖然此處係與第二作業模式(亦即，整合模式)分開討論，然而可理解的是，在各種實施例中，該第三作業模式(亦即，一CDS模式)可在該整合作業模式期間執行，以及特定地，可在該整合作業模式結束時執行。據此，該CDS作業模式在此處與該整合作業模式分開討論僅係基於解釋之便利性而已。
圖4顯示依據各種態樣及實施例之第三作業模式中之圖2所示讀出積體電路200之一示意說明圖。在第三作業模式期間，如所顯示者，重設開關220保持斷開，第一開關210在一第一時刻斷開，第二開關242在一第二時刻被致動，箝夾開關216保持斷開，以及取樣-保持開關218保持斷開。在CDS作業模式期間，回饋電容器212處之電壓可以下式代表： Vfb = (V­cm + VkTC – Vint ) – Vcm ， 以及CDS電容器202處之電壓可以下式代表： Vcds = vClamp – (Vcm + VkTC )。
如上文所討論者，CDS電容器202處之電壓在整合相位期間保持恆定，以及據此，在CDS作業模式期間係保持相同之值。然而，因為在CTIA電路204之回饋路徑內CDS電容器與回饋電容器212串聯耦接，所以電路200係配置成自運算放大器208之輸出電壓中有效減除kTC雜訊，其可以下式代表： Vctia = Vcm + Vfb + Vcds ， 以及簡化如下： V­ctia = Vcm + [(Vcm + VkTC – Vint ) – Vcm ] + [vClamp – (Vcm + VkTC )] = vClamp – Vint 。
在各種實施例中，在 CDS作業模式之後，電路200係配置成轉換為一第四作業模式(例如，一取樣-保持作業模式)。圖5係依據態樣及實施例之一取樣-保持作業模式中之圖2所示成像電路200之一示意說明圖。在取樣-保持作業模式期間，運算放大器208之輸出電壓係直接取樣至取樣-保持電容器206上。在各種實施例中，取樣-保持電容器206係直接由CTIA電路204之輸出驅動，此舉避免且移除傳統方案之取樣-保持重設開關(例如，圖1所示之開關108)之作業所產生之額外雜訊。此外，全部增益對CTIA電路204之輸出均為單一，因為CDS電容器202及取樣-保持電容器206之電容值對上文所提供之電壓方程式均具有一最小之效應。
在一實施例中，致動重設開關220之後的雜訊可藉著將CDS電容器202之數值設定為大約等於取樣-保持電容器206之數值而進一步降低。此一建置將平衡來自CDS電容器202及取樣-保持電容器206之任何輸入涉及之雜訊。此舉進一步改善傳統方案，諸如圖1所示之佈局，而該等傳統方案將需要一 CDS電容器之數值遠大於取樣-保持電容器之數值。此外，將CDS電容器202之數值設定為大約等於取樣-保持電容器206之數值容許短促之箝夾脈波，此舉可進一步改善整合作業模式期間之效率。
據此，在取樣-保持作業模式期間，回饋電容器212處之電壓可以下式代表： Vfb = (V­cm + VkTC – Vint ) – Vcm ， 以及CDS電容器202處之電壓可以下式代表： Vcds = vClamp – (Vcm + VkTC )， 如先前所討論者。此外，取樣-保持電容器206處之電壓可以下式代表： Vsh = Vctia = vClamp – Vint 。
據此，各種實施例避免電荷共用衰減以及解決傳統成像電路內之kTC雜訊之非期望效應，改善電路200之整體雜訊效能。
如上文所討論者，各種實施例可包含一控制器(例如，控制器240)操作性連接至以及配置成致動及/或斷開各種實施例之一或多個開關，諸如第一開關210、第二開關242、箝夾開關216、取樣-保持開關218、以及重設開關220。控制器240可包含一單一控制器；然而，在各種其他實施例中，控制器240可由多數控制器及/或可包含一外部裝置、信號處理電路、或其他控制電路之控制子系統組成。特定地，控制器240可包含類比處理電路(例如，一微控制器)及/或數位信號處理電路(例如，一數位信號處理器(DSP))。舉例而言，各種實施例之微處理器可包含一處理器核心、記憶體、以及可程式輸入/輸出組件。控制器240可配置成自動地控制成像電路之各種組件，諸如一或多個切換裝置。
如上文參考圖2-5所說明者，若干實施例執行程序而該等程序改善了用於CTIA及CDS作業之習知方案。在某些實施例中，此類程序係藉著一成像電路，諸如上文參考圖2-5所說明之電路200，加以執行。此一程序之一實例係揭示在圖6中。依據此實例，程序600可包含取樣一CTIA內之一回饋電容器之kTC雜訊，產生一輸出電壓，切換一CDS電容器而與回饋電容器串聯以移除該kTC雜訊，以及將該輸出電壓取樣至一取樣-保持電容器之動作。圖6係在持續參考圖2-5所示之電路200之範圍內加以討論。
在動作602中，程序600包含將CTIA之回饋路徑內之回饋電容器所造成之kTC雜訊取樣至一相關倍取樣電容器上。如此處所說明者，此一程序可在一第一作業模式(例如，一雜訊取樣作業模式)期間藉著電路加以執行。在放開重設開關之後，程序600可包含致動電壓箝夾開關以將該電路之重設位準取樣至CDS電容器上。如上文所說明者，當該重設開關斷開時，此包含虛擬放大器參考值(Vcm )及該回饋電容器所造成之kTC雜訊。在各種實施例中，於第一作業模式期間，程序600可包含控制耦接在沿著第一路徑之相關倍取樣電容器之第一端子與放大器之輸出間之第一開關(例如，整合開關)保持在一作用位置(亦即，被致動位置)，以及控制在電壓箝夾器與該相關倍取樣電容器之一第二端子間之箝夾開關保持在一作用位置(亦即，被致動位置)。
如此處所討論者，在各種實施例中，電路可配置成由第一模式(亦即，雜訊取樣模式)轉換為第二模式(亦即，一整合模式)。該第二作業模式可包含一或多個程序用以接收一光電流以及在CTIA之輸出處產生一輸出電壓(動作604及動作606)。舉例而言，在各種實施例中，程序600可包含至少部分依據該回饋電容器處所儲存之一電荷而在該 CTIA之一輸出處產生一輸出電壓。在整合作業模式期間，該重設開關保持斷開，該第一開關保持致動，該第二開關保持斷開，該取樣-保持開關保持斷開，以及該箝夾開關保持斷開。在整合作業模式期間，程序600可包含整合該回饋電容器處所儲存之該電荷以產生一電壓而該電壓係對應於經過一既定整合區間後在光二極體處所接收之通量強度。該輸出電壓係在該CTIA之該輸出處產生。
在各種實施例中，於整合作業模式期間，程序600可包含將回饋電容器所造成之kTC雜訊保持在CDS電容器處。剛好在一第四作業模式(亦即，取樣-保持作業模式)之前，而在該第四作業模式期間程序600可包含執行一快拍取樣，程序600可包含斷開第一開關以及致動第二開關以將CDS電容器耦接至CTIA之回饋迴路內並與回饋電容器串聯。在各種實施例中，斷開該第一開關包含在一第一時間斷開該第一開關，以及致動該第二開關包含在一第二時間致動該第二開關，因此該第一開關及該第二開關係依據非重疊切換信號加以致動。特定地，此舉可包含依據CDS電容器處所儲存之電荷，自放大器之輸出處之輸出電壓移除kTC雜訊(動作608)。據此，在此時點，跨接該回饋電容器之僅有雜訊係可忽略之kTC寄生值，因為該回饋電容器與該CDS電容器之負向端子串聯耦接有效地自該輸出電壓移除該kTC雜訊。雖然此處一第三作業模式係與第二作業模式(亦即，一整合模式)分開討論，然而可理解的是，在各種實施例中，該第三作業模式可在該整合作業模式期間執行，以及特定地，可在該整合作業模式結束時執行。據此，該CDS作業模式在此處與該整合作業模式分開討論僅係基於解釋之目的而已。
在各種實施例中，第三作業模式轉換為第四作業模式(亦即，取樣-保持模式)。在各種實施例中，該第四作業模式可包含藉著一取樣-保持開關將輸出電壓取樣至一與放大器之輸出直接耦接之取樣-保持電容器之動作(動作610)。在各種實施例中，該取樣-保持電容器係直接藉著CTIA輸出加以驅動而此舉避免並移除傳統方案之取樣-保持重設開關(例如，圖1所示之開關108)之作業所產生之額外雜訊。此外，全部增益對CTIA之輸出均為單一，因為CDS電容器及取樣-保持電容器之電容值對上文所提供之電壓方程式均具有一最小之效應。
在進一步實施例中，程序600可包含保持放大器之輸出電壓在取樣-保持電容器處，以及提供一整合輸出信號。在各種實施例中，程序600可包含一或多個程序用以至少部分依據該取樣-保持電容器處所儲存之電荷提供一輸出信號。在一實例中，程序600包含感測該取樣-保持電容器處之一取樣-保持電壓以及將該取樣-保持電壓驅動至一行匯流排而不會排洩該取樣-保持電容器處所儲存之該電荷。舉例而言，程序600可包含以一耦接該取樣-保持電容器之源極跟隨放大器將來自該取樣-保持電容器之該取樣-保持電壓緩衝至該行匯流排。
上文已說明至少一實施例之若干態樣，將理解的是，各種變更、修改、以及改良對於熟悉本技藝人士而言將容易地發生。此類變更、修改、以及改良係意圖成為此揭示內容之部份以及意圖落入本發明之範圍內。據此，前述說明及圖式僅係藉由實例而已，以及本發明之範圍應由隨附請求項及其等效物之適當建構予以決定。
100‧‧‧電路
102‧‧‧浮動式CDS電容器
104‧‧‧CTIA
106‧‧‧取樣-保持電容器
108‧‧‧取樣-保持重設開關
110‧‧‧取樣-保持開關
112‧‧‧回饋電容器
200‧‧‧電路
202‧‧‧CDS電容器
204‧‧‧跨阻抗放大器電路(CTIA電路)
206‧‧‧取樣-保持電容器
208‧‧‧運算放大器
210‧‧‧第一開關
212‧‧‧回饋電容器
214‧‧‧電壓箝夾器
216‧‧‧箝夾開關
218‧‧‧取樣-保持開關
220‧‧‧重設開關
222‧‧‧跟隨放大器
224‧‧‧光二極體
226‧‧‧輸出
228‧‧‧反相輸入
230、232‧‧‧寄生電容
234、236‧‧‧箭號
240‧‧‧控制器
242‧‧‧第二開關
600‧‧‧程序
602～610‧‧‧動作
至少一實施例之各種態樣係參考隨附圖式在下文中加以討論，而該等圖式並未意圖依比例繪製。此等圖面係包括來提供各方面與實施例之繪示及進一步的理解，且併進並構成本說明書的一部分，但並不欲作為本發明的限制之定義。在此等圖面中，各圖面中所繪示的每個相同或大約相同的元件由相似的標號表示。為了清楚起見，可能並非每個元件都被標註在每個圖式中。在圖式中： 圖1係一習知成像電路之一實例之一示意說明圖； 圖2係依據本發明之態樣之一第一作業模式中之一成像電路之一實例之一示意說明圖； 圖3係依據本發明之態樣之一第二作業模式中之圖2所示該成像電路之一示意說明圖； 圖4係依據本發明之態樣之一第三作業模式中之圖2所示該成像電路之一示意說明圖； 圖5係依據本發明之態樣之一第四作業模式中之圖2所示之該成像電路之一示意說明圖；以及 圖6係依據本發明之態樣之一例示性程序流程圖。
200‧‧‧電路
202‧‧‧CDS電容器
204‧‧‧跨阻抗放大器電路(CTIA電路)
206‧‧‧取樣-保持電容器
208‧‧‧運算放大器
210‧‧‧第一開關
212‧‧‧回饋電容器
214‧‧‧電壓箝夾器
216‧‧‧箝夾開關
218‧‧‧取樣-保持開關
220‧‧‧重設開關
222‧‧‧跟隨放大器
224‧‧‧光二極體
226‧‧‧輸出
228‧‧‧反相輸入
230、232‧‧‧寄生電容
234、236‧‧‧箭號
240‧‧‧控制器
242‧‧‧第二開關

Claims (20)

  1. 一種成像電路包含： 一跨阻抗放大器電路包含一放大器及一回饋電容器耦接在該放大器之一輸出與該放大器之一反相輸入間之一回饋路徑中； 一相關倍取樣電容器； 一第一開關選擇性耦接在沿著一第一路徑之該相關倍取樣電容器之一第一端子與該放大器之該輸出之間； 一第二開關選擇性耦接在沿著一第二路徑之該相關倍取樣電容器之一第二端子與該放大器之該輸出之間，該第二開關當被致動時係定位成將該相關倍取樣電容器耦接至該回饋路徑內而與該回饋電容器串聯；以及 一取樣-保持電容器經由一取樣-保持開關而耦接至該放大器之該輸出。
  2. 如請求項1之成像電路，其中該取樣-保持開關當被致動時係直接耦合該放大器之該輸出與該取樣-保持電容器。
  3. 如請求項2之成像電路，其中該相關倍取樣電容器之該第一端子係一負向端子以及該相關倍取樣電容器之該第二端子係一正向端子。
  4. 如請求項3之成像電路，進一步包含一光二極體耦接至該放大器之該反相輸入。
  5. 如請求項1之成像電路，進一步包含一電壓箝夾器而該電壓箝夾器經由一箝夾開關而耦接至該相關倍取樣電容器之該第二端子。
  6. 如請求項5之成像電路，進一步包含一控制器而該控制器與該箝夾開關形成電氣連通，其中在一雜訊取樣作業模式期間該控制器係配置成控制該箝夾開關以將該回饋電容器之kTC雜訊取樣至該相關倍取樣電容器上。
  7. 如請求項6之成像電路，其中在一整合作業模式期間該跨阻抗放大器電路係配置成整合該回饋電容器處所儲存之一電荷以及在該放大器之該輸出處產生一輸出電壓。
  8. 如請求項7之成像電路，其中該控制器係進一步與該第一開關及該第二開關形成電氣連通，及其中在一相關倍取樣作業模式期間該控制器係配置成斷開該第一開關及致動該第二開關以自該輸出電壓移除該回饋電容器之該kTC雜訊。
  9. 如請求項8之成像電路，其中該控制器係進一步與該取樣-保持開關形成電氣連通，以及其中在一取樣-保持作業模式期間該控制器係配置成致動該取樣-保持開關以將該輸出電壓直接取樣至該取樣-保持電容器上。
  10. 一種成像方法包含： 將耦接在一跨阻抗放大器電路之一回饋路徑中之一回饋電容器之kTC雜訊取樣至一相關倍取樣電容器上； 至少部分依據該回饋電容器處所儲存之一電荷在該跨阻抗放大器電路之一放大器之一輸出處產生一輸出電壓； 切換該相關倍取樣電容器與該回饋電容器串聯以自該輸出電壓移除該回饋電容器之該kTC雜訊；以及 將該輸出電壓取樣至一取樣-保持電容器而該取樣-保持電容器係藉著一取樣-保持開關直接耦接該放大器之該輸出。
  11. 如請求項10之方法，進一步包含自耦接至該跨阻抗放大器電路之一光二極體接收一電流。
  12. 如請求項10之方法，其中將該回饋電容器之該kTC雜訊取樣至該相關倍取樣電容器上包含控制一箝夾開關而該箝夾開關係在一電壓箝夾器與該相關倍取樣電容器之一正向端子之間。
  13. 如請求項12之方法，其中在該放大器之該輸出處產生該輸出電壓包含整合該回饋電容器處所儲存之該電荷。
  14. 如請求項13之方法，其中切換該相關倍取樣電容器與該回饋電容器串聯包含將耦接在該相關倍取樣電容器之一負向端子與該放大器之該輸出間之一第一開關斷開，以及將耦接在該相關倍取樣電容器之該正向端子與該放大器之該輸出間之一第二開關致動。
  15. 如請求項14之方法，其中該取樣-保持電容器係進一步耦接至一跟隨放大器之一輸入，以及該方法進一步包含： 保持該取樣-保持電容器處之該放大器之該輸出電壓；以及 感測該取樣-保持電容器處之一取樣-保持電壓。
  16. 一種用以成像之電路包含： 一跨阻抗放大器電路包含一放大器及一回饋電容器而該回饋電容器耦接在該放大器之一輸出與該放大器之一輸入間之一回饋路徑中； 一相關倍取樣電容器具有一第一端子及一第二端子； 切換裝置用以將該回饋電容器之kTC雜訊取樣至該相關倍取樣電容器之該第一端子上，以及將該相關倍取樣電容器耦接至該回饋路徑內而與該回饋電容器串聯；以及 一取樣-保持電容器經由一取樣-保持開關耦接至該放大器之該輸出。
  17. 如請求項16之電路，其中該取樣-保持開關當被致動時直接耦合該放大器之該輸出與該取樣-保持電容器。
  18. 如請求項16之電路，其中該跨阻抗放大器電路係配置成整合該回饋電容器處所儲存之一電荷及產生一輸出電壓，以及其中該切換裝置係定位成自該輸出電壓移除該kTC雜訊。
  19. 如請求項16之電路，其中該相關倍取樣電容器之該第一端子係一負向端子以及該相關倍取樣電容器之該第二端子係一正向端子。
  20. 如請求項19之電路，進一步包含一光二極體耦接至該放大器之該反相輸入。
TW106101273A 2016-03-17 2017-01-13 成像電路及方法 TWI761327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/072,836 2016-03-17
US15/072,836 US9699395B1 (en) 2016-03-17 2016-03-17 Imaging circuits and method

Publications (2)

Publication Number Publication Date
TW201806379A true TW201806379A (zh) 2018-02-16
TWI761327B TWI761327B (zh) 2022-04-21

Family

ID=57985028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101273A TWI761327B (zh) 2016-03-17 2017-01-13 成像電路及方法

Country Status (8)

Country Link
US (1) US9699395B1 (zh)
EP (1) EP3403399B1 (zh)
JP (1) JP6475900B1 (zh)
KR (1) KR101928260B1 (zh)
CN (1) CN108496359B (zh)
IL (1) IL259582B (zh)
TW (1) TWI761327B (zh)
WO (1) WO2017160387A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037921A (ja) * 2016-09-01 2018-03-08 ルネサスエレクトロニクス株式会社 撮像素子
CN108881749B (zh) * 2018-03-22 2020-11-06 北京大学（天津滨海）新一代信息技术研究院 一种基于相关双采样的像素单元电路及其相关双采样方法
US10809792B2 (en) * 2018-08-16 2020-10-20 Analog Devices, Inc. Correlated double sampling amplifier for low power
CN111326113B (zh) * 2018-12-17 2022-06-03 乐金显示有限公司 有机发光显示设备
CN111565032B (zh) * 2019-02-13 2023-11-10 上海耕岩智能科技有限公司 信号转换电路及信号读出电路架构
JP2022069132A (ja) * 2020-10-23 2022-05-11 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606277A (en) * 1995-06-23 1997-02-25 Linear Technology Corporation AC coupling loops for current-to-voltage transimpedance amplifiers and methods of using same
US6121843A (en) * 1999-06-04 2000-09-19 Raytheon Company Charge mode capacitor transimpedance amplifier
JP2005229373A (ja) * 2004-02-13 2005-08-25 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP4589030B2 (ja) * 2004-05-10 2010-12-01 浜松ホトニクス株式会社 光検出装置
JP5161676B2 (ja) 2008-07-07 2013-03-13 キヤノン株式会社 撮像装置及び撮像システム
US9112476B2 (en) * 2012-02-27 2015-08-18 Intel Deutschland Gmbh Second-order filter with notch for use in receivers to effectively suppress the transmitter blockers
US9172873B2 (en) 2012-06-01 2015-10-27 Forza Silicon Corporation CTIA in-pixel correlated double sampling with snapshot operation for IR readout integrated circuits
US9590579B2 (en) * 2014-10-07 2017-03-07 Analog Devices, Inc. Wide range transimpedance amplifier
US10139285B2 (en) * 2014-12-23 2018-11-27 Advanced Energy Industries, Inc. Fully-differential amplification for pyrometry
US9686483B2 (en) 2015-01-07 2017-06-20 Forza Silicon, Inc. Pixel with switchable high gain and high capacity modes

Also Published As

Publication number Publication date
IL259582B (en) 2018-12-31
US9699395B1 (en) 2017-07-04
JP2019508922A (ja) 2019-03-28
JP6475900B1 (ja) 2019-02-27
EP3403399A1 (en) 2018-11-21
WO2017160387A1 (en) 2017-09-21
TWI761327B (zh) 2022-04-21
EP3403399B1 (en) 2020-07-22
CN108496359A (zh) 2018-09-04
CN108496359B (zh) 2020-09-18
KR20180107264A (ko) 2018-10-01
KR101928260B1 (ko) 2018-12-11

Similar Documents

Publication Publication Date Title
TW201806379A (zh) 成像電路及方法
US8068155B2 (en) Solid-state image sensor and driving method thereof, and image sensor
US8598506B2 (en) Solid-state image pickup apparatus and driving method therefor
KR102532389B1 (ko) 이득 적응 가능한 유닛 셀
EP3392675B1 (en) Active pixel circuit for a time-of-flight system and method for operating the same
US20020175269A1 (en) Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device
CN102075703B (zh) 固态成像设备以及负载电流源电路
JP2018207488A (ja) 撮像装置
CN105706361A (zh) 适用于cmos成像传感器的放大器
JP6004652B2 (ja) 揚像装置及びその駆動方法
JP4110816B2 (ja) 画素信号処理方法および装置、撮像装置
JP2006148328A (ja) 固体撮像装置
JP2006217421A (ja) 固体撮像装置
WO2020086287A1 (en) Ultra-high dynamic range cmos sensor
US20220014704A1 (en) Imaging processing circuit, imaging system, imaging processing method, and non-transitory storage medium
TW201707442A (zh) 具有電流鏡之緩衝直接注入讀出中的影像滯後緩解
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
TWI842373B (zh) 成像裝置、光電裝置及用於操作成像裝置的方法
JP5258806B2 (ja) 光電変換装置
CN115914872A (zh) 实现像素内cds的具有高动态范围的ctia读出电路
TW202339482A (zh) 成像裝置、光電裝置及用於操作成像裝置的方法
JP2015073148A (ja) サンプルホールド回路