TW201803119A - 在氮化鎵電晶體中的減少的擊穿崩潰 - Google Patents

在氮化鎵電晶體中的減少的擊穿崩潰 Download PDF

Info

Publication number
TW201803119A
TW201803119A TW106104653A TW106104653A TW201803119A TW 201803119 A TW201803119 A TW 201803119A TW 106104653 A TW106104653 A TW 106104653A TW 106104653 A TW106104653 A TW 106104653A TW 201803119 A TW201803119 A TW 201803119A
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
layer
gan
doping
doped
Prior art date
Application number
TW106104653A
Other languages
English (en)
Other versions
TWI721101B (zh
Inventor
馬克 阿姆斯壯
漢威 陳
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201803119A publication Critical patent/TW201803119A/zh
Application granted granted Critical
Publication of TWI721101B publication Critical patent/TWI721101B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

於一例子中揭示有，一種氮化鎵(GaN)場效電晶體(FET)，具有閘極、汲極及源極，其具有：摻雜的GaN緩衝層；在緩衝層之上的第一磊晶層，第一磊晶層具有第一摻雜特性(profile)(例如，摻雜的、或p型摻雜)；及在第一磊晶層之上的第二磊晶層，第二磊晶層具有第二摻雜特性(例如，未摻雜的、或n型摻雜)。

Description

在氮化鎵電晶體中的減少的擊穿崩潰
本發明的實施方式係一般關於半導體裝置，且特別是(但非排除其它)，用於減少在氮化鎵電晶體中的擊穿崩潰的系統及方法。
於製造製程，氮化鎵(GaN)可用以作為半導體基板。例如，GaN可與選擇摻雜一起使用，以作成場效電晶體(FET)、具有閘極、汲極及源極的三端裝置。
於一例子中揭示有，一種氮化鎵(GaN)場效電晶體(FET)，具有閘極、汲極及源極，其具有：摻雜的GaN緩衝層；在緩衝層之上的第一磊晶層，第一磊晶層具有第一摻雜特性(profile)(例如，摻雜的、或p型摻雜)；及在第一磊晶層之上的第二磊晶層，第二磊晶層具有第二摻雜特性(例如，未摻雜的、或n型摻雜)。
100‧‧‧SOC
110‧‧‧處理器
120‧‧‧記憶體
130‧‧‧電源管理器
140‧‧‧輸入/輸出區塊
202‧‧‧輸入電壓
214‧‧‧參考電壓
230‧‧‧驅動電路
240‧‧‧跨導器
250‧‧‧電感
260‧‧‧電容
280‧‧‧電晶體
284‧‧‧負載
290‧‧‧接地
292‧‧‧輸出電壓
300‧‧‧電晶體
310‧‧‧閘極
312‧‧‧閘極氧化物層
320‧‧‧源極
330‧‧‧汲極
340‧‧‧磊晶層
350‧‧‧空乏區
360‧‧‧緩衝
380‧‧‧極化層
380-1‧‧‧極化層
380-2‧‧‧極化層
400‧‧‧電晶體
440‧‧‧摻雜的磊晶層
450‧‧‧未摻雜的磊晶層
450-2‧‧‧未摻雜的磊晶層
600‧‧‧電晶體
700‧‧‧電晶體
800‧‧‧電晶體
900‧‧‧方法
902‧‧‧區塊
904‧‧‧區塊
906‧‧‧區塊
908‧‧‧區塊
910‧‧‧區塊
912‧‧‧區塊
914‧‧‧區塊
999‧‧‧區塊
當閱讀以下的詳細敘述及伴隨的圖式，實施方式可最佳地被理解。強調的是，根據工業中的標準實務，多樣的特徵不需要繪製為實體尺寸，其僅用於說明的目的。明示或暗示地顯示尺寸僅提供一說明的範例。於其它實施方式中，為了討論的清晰度，多樣的特徵的尺度可任意增加或減少。
圖1為系統單晶片的方塊圖，根據本說明書的一或更多例子。
圖2為電源供應的方塊圖，根據本說明書的一或更多例子。
圖3為氮化鎵(GaN)電晶體的截面側視圖，根據本說明書的一或更多例子。
圖4為GaN電晶體的截面側視圖，根據本說明書的一或更多例子。
圖5為GaN電晶體的截面透視圖，根據本說明書的一或更多例子。
圖6為GaN電晶體的截面透視圖，根據本說明書的一或更多例子。
圖7為GaN電晶體的截面透視圖，根據本說明書的一或更多例子。
圖8為GaN電晶體的截面透視圖，根據本說明書的一或更多例子。
圖9為製造GaN電晶體的方法的流程圖，根 據本說明書的一或更多例子。
以下的說明書提供許多不同的實施方式或例子，用於實現本發明的不同特徵。以下敘述組件及配置的特定的例子，以簡化本發明。這些當然僅是例子而無意作為限制。此外，本發明可於不同的例子中重覆參考編號及/或符號。此重覆是為了簡化及清楚的目的且它本身非表示指定於所討論的多樣的實施方式及/或組態之間的關係。不同的實施方式可具有不同的優點，且沒有特定的優點是任何的實施方式所必需的。
對於許多現代半導體製程，包含FET的生產，氮化鎵(GaN)電晶體是有用的。這些FET可包含傳統MOSFET及特殊目的電源FET。
相對於例如矽的其它材料而言，從GaN製造的電源MOSFET裝置可處理較高的最大輸入電壓，因為GaN的電崩潰特性。但GaN FET可能不能利用GaN的全部電強度，因為由電晶體的空乏區造成的基板的擊穿。短通道裝置特別是如此。
許多現有的GaN電源FET被設計用以處理在千伏特或數十千伏特的範圍的輸入電壓。這些電晶體具有相對長的通道，且因此於特定實施方式可經受較少的擊穿，其簡單地因為空乏區具有較大的長度以抵抗。
唯，GaN電源FET不需要被組態為用於千伏 特的輸入電壓。它們亦可被組態為，例如，用以接收在數十或數百伏特的輸入電壓。這類的裝置具有更短許多的通道。使此種GaN FET小於它們的千伏特的對應者是有優點的，因為電晶體特徵尺寸於許多積體電路中為重要的設計考量。於這些例子，有更短的通道，擊穿可成為限制性的因素。GaN FET的實際的最大輸入電壓可由基板中的擊穿限制而非由其它設計考量所限制。這會阻止裝置完整利用GaN的電強度，特別是於短通道裝置中。因此，本發明的實施方式組態用以限制短通道GaN FET中的擊穿效應，包含GaN電源FET。
於例子中，未摻雜的GaN層添加至平面GaN MOSFET，於傳統摻雜的磊晶層之上。這可為離散層，有從摻雜的磊晶層至未摻雜的層的尖銳轉變，或它可為從摻雜的層至在頂部的完全或接近未摻雜的區域的漸變。注意，於一些例子，此區域可不完全地未摻雜，但可具有摻雜，其實質小於普通磊晶層的摻雜。於其它實施方式，磊晶層可為以第一極性摻雜，且「未摻雜的」磊晶層可為以第二極性摻雜。因此，更一般來說，第一磊晶層係根據第一摻雜特性摻雜(於整份說明書中稱為「摻雜的」)。於整份說明書中此層可稱為「摻雜的磊晶層」。第二、較上的磊晶層可為以第二摻雜特性摻雜(於整份說明書中稱為「未摻雜的」)，其可包含少許摻雜、未摻雜、或與摻雜的磊晶層的極性相對的摻雜。於整份說明書中此層可被稱為「未摻雜的磊晶層」，且詞語有意地包含任意此處所述 的實施方式，或與說明書及所附的申請專利範圍一致的任意實施方式。對於積體電路，未摻雜的磊晶層的厚度可在接近20nm至100nm之間。
未摻雜的磊晶層可提供增加的擊穿電壓，因為於摻雜的層中的摻雜可增加而不影響移動率。
於整份說明書中揭示了摻雜的及未摻雜的磊晶層的許多說明實施方式。這些為了幫助對於所請的標的之理解而重要地提供，且應理解為非限制性的例子。實施方式包含，例如，用於增加GaN電源MOSFET的擊穿電壓的逆行的井摻雜特性。包含平面磊晶層的此實施方式的例子，揭示於圖3至5中。於圖6中揭示的第二實施方式，揭示了蝕刻的磊晶層。圖7揭示複合平面/蝕刻磊晶。圖8揭示「鰭狀的」磊晶層。這些多樣的實施方式允許極佳的擊穿控制而不需要重的井摻雜。
現在，用於提供GaN電晶體中的減少的擊穿崩潰的系統及方法將伴隨對於所附的圖式的更特定的參照而被敘述。可以理解的是，於整份圖式中，特定的參考編號可被重覆以表示特定的裝置或方塊在圖之間為完全或實質一致。唯，這非有意暗示所揭示的多樣的實施方式之間的任何特定的關係。於特定的例子，元件的屬可以特定的參考編號表示(「器件10」)，然而此屬的特定的物種或例子可以連字符編號表示(「第一特定器件10-1」及「第二特定器件10-2」)。
圖1系統單晶片(SoC)100的方塊圖，根據 本說明書的一或更多例子。SoC 100揭示為非限制性的例子，但於更一般的理解，說明書的教示可應用於提供任意適合的計算裝置。於多樣的實施方式，「計算裝置」可為或包含，以非限制的方式，電腦、工作站、伺服器、大型主機、虛擬機器(不論仿真的或於「裸機」虛擬超管理機(”bare-metal”hypervisor))、嵌入式電腦、嵌入式控制器、嵌入式感測器、個人數位助理、膝上電腦、行動電話、網路電話(IP電話)、智慧手機、平板電腦、可轉換平板電腦、電腦應用、網路應用、接收器、可穿戴電腦、手持計算機、或用於處理及通訊資料的任意其它電子、微電子、或微機電裝置。
於此例子中，SoC 100包含一些電腦元件，其包含SoC 100的任意主動或被動元件，其使SoC 100執行它想要的功能。於此例子中，處理器110連接於記憶體120，其具有儲存於其中的用於提供適當的軟體的可執行指令，例如作業系統及作業性的軟體。SoC 100的其它組件包含輸入/輸出(I/O)區塊140及電源管理器130。此架構僅以例子的方式提供，且有意的是為非排除性及非限制性。於特定的例子，所列的組件的各者可為實體的分別的智慧財產(IP)區塊，為了於SoC 100上的使用而預先設計，且各可佔據矽晶圓上的分別的空間。分別的IP區塊可藉由晶片上互連結構彼此通訊。
於其它子，多樣的揭示的區塊可僅為邏輯的區分，且不需要帶表實體的分別的硬體及/或軟體組件。 特定的計算裝置提供主要記憶體及儲存，例如，於單實體記憶體裝置，且其它提供它們於分別的裝置中。於虛擬機器或超管理機的例子，所有或部分的功能可以於虛擬化層的軟體或韌體的形式提供，以提供揭示的邏輯功能。於其它例子，例如網路介面的裝置可僅提供需要執行其邏輯運作的最小硬體介面，且可依賴軟體驅動器以提供額外的需要的邏輯。因此，只要對於實施方式是適當的，此處所揭示的各邏輯區塊可廣泛地包含一或更多邏輯元件，其被組態且可運作以提供此區塊的揭示的邏輯運作。如用於整分本說明書的，「邏輯元件」可包含硬體、外接硬體(數位、類比、或混合訊號)、軟體、往復模式軟體、伺服器、驅動器、介面、組件、模組、演算法、感測器、組件、韌體、微碼、可程式邏輯、或可協調以達成邏輯運作的物件。
於一例子中，藉由任意的適合的記憶體匯流排，處理器110可通訊地耦合至記憶體120，其可例如為直接記憶體存取(DMA)或任意其它適合的匯流排。藉由系統匯流排或結構，處理器110可為通訊地耦合至其它裝置。如於整份本說明書中所用的，「結構」(fabric)包含任意的線或無線互連線、網路、連接、束、單匯流排、多匯流排、交叉網路、單階網路、多階網路、或其它導電介質，其可運作以於部分的計算裝置之間或計算裝置之間攜帶資料、訊號或電源。應注意的是這些使用僅以非限制性的例子揭示，且一些實施方式可省略一或更多上述的匯 流排，而其它可配置額外的或不同的匯流排。
於多樣的例子中，「處理器」可包含可運作以執行指令的邏輯元件的任意組合，不論從記憶體載入，或是直接於硬體上實施，以非限制性的例子的方式包含微處理器、數位訊號處理器、場可程式閘極陣列、圖形處理單元、可程式邏輯陣列、應用特定積體電路、或虛擬機器處理器。於特定的架構，可提供多核心處理器，於各情況處理器110可被當作僅為多核心處理器的一核心，或是可被當作整個多核心處理器，若適當。於一些實施方式，用於特定或支持功能的一或更多的共處理器亦可被提供。
為了簡化揭示，記憶體120揭示為單一邏輯區塊，但實體實施方式可包含任意適合的揮發或非揮發記憶體技術或多個技術的一或更多區塊，包含例如DDR RAM、SRAM、DRAM、快取、L1或L2記憶體、晶片上記憶體、暫存器、快閃記憶體、ROM、光學媒體、虛擬記憶體區、磁或帶記憶體、或類似。於特定的實施方式，記憶體120可包含相對低延遲的揮發性主記憶體及相對高延遲的非揮發性記憶體的兩者。唯，記憶體的二種類不需要為實體分別的裝置，且於一些例子可簡單地表示功能的邏輯分別(例如，於一些裝置，所有記憶體為揮發，或所有記憶體為非揮發)。亦應注意的是，雖然DMA以非限制性的例子方式揭示，DMA非僅與說明書規定一致，且其它記憶體架構亦是可用的。
記憶體120可包含一或更多非暫態電腦可讀 媒介，以非限制性例的的方式包含，硬碟、固態硬碟、外接儲存、獨立磁碟冗餘陣列(RAID)、網路附屬儲存、光學儲存、帶碟、備份系統、雲儲存、或上述的任意組合。記憶體120可為，或可包含於其中，資料庫或多資料庫，或儲存於其它組態中的資料，且可包含作業性軟體的儲存的複本，作業性軟體例如作業系統及作業性軟體。許多其它組態亦是可能的，且有意的被涵蓋於本說明書的廣泛範圍中。
可提供I/O區塊140以通訊地耦合SoC 100至有線的或無線的網路。「網路」，如於整份說明書中所使用的，可包含任意可運作以於計算機裝置中或之間交換資料或資訊的平台，以非限制性的例子的方式包含，串列或平行通訊埠、專設區域網路(ad-hoc local network)、提供有能力電互動的計算裝置的網際網路架構、非同步傳送模式(ATM)網路、傳統電話系統(POTS)，其計算裝置可用以執行於交易，其中它們可由人類操作者輔助或其中它們可手動地輸入資料進入電話或其它適合的電子設備、提供系統中的任意二節點之間的通訊介面或交換的任意的分封數據網路(PDN)、或任意區域網路(LAN)、都會區域網路(MAN)、廣域網路(WAN)、無線區域網路(WLAN)、虛擬私人網路(VPN)、內部網路、或任意其它適合的架構或系統，其促進在網路或電話環境中的通訊。
電源管理器130可為或包含電源供應以及用 以對於SoC 100調節電源的邏輯。例如，電源管理器130可包含用以偵測不同運作模式的邏輯，及用以智慧地提供對於晶片上組件的調節的電壓，作為這些運作模式指定的需求。
例如，於電源管理器130中的溫度感測器可偵測處理器110的溫度何時上升到臨界值之上，其可表示處理器110於受到傷害的危險中。為了防止傷害，電源管理器130可降低供應至處理器110的電壓，因此降低運作電源，且降低溫度。
電源管理器130亦可供應不同的輸入電壓至SoC 100的不同的計算元件，根據這些處理元件的電源需求。於多樣的實施方式，電源管理器130亦可包含電流限制器、基準電壓、錶、感測器、轉換器、驅動器、開關、及任意其它元件，其輔助電源管理器130執行它的工作。
圖2為開關調節器200的電區塊圖，根據本說明書的一或更多例子。開關調節器為電源供應的一種，其利用電感及電容的能量儲存特性以接收輸入電壓、步升、步降、或是調節輸出電壓。於開關調節器，在第一時間期間，電感可具有被施加跨接它的多至完全、未調節的輸入電壓。在此第一時間期間，電感的電流建立，儲存
Figure TW201803119AD00001
LI2的能量於它的磁場中。在第二時間期間，能量從電感傳輸至過濾電容，其平滑化輸出。當接地開關設於電感及電容之間，開啟及關閉開關於前述的第一時間區間及第二時間區間之間交替。注意，開關調節器可提供為任意形 式，例如原型板，在商用生產的印刷電路板(PCB)上，或作為例如SoC 100的SoC的部分，於此情況，開關調節器200可不包含任何離散組件。
開關調節器200接收輸入電壓Vin 202，且提供輸出電壓Vout 292。於一例子中，Vin 202可為實質的穩態DC輸入電壓，而Vout為理想的完美DC輸出電壓，其可為從Vin步升或步降(Vout=kVin，其中k為步升或步降係數)。圖2特別顯示，以非限制的例子的方式，「降壓(buck)」型轉換器，其中Vout為從Vin步降，而輸出電流步升。
電感250接收跨接它的電位差，其於一例子中可多至全部Vin，且更特定地可為VL=Vin-Vout。電感250由僅為非限制性的例子的方式提供，且於此處無意為電感250被限制為特定值。此外，電感250可輕易地以可運作而提供有用的電感L的任意電感、變壓器、線圈、電機器或其它裝置替換。相似地，電容260由為非限制性的例子的方式提供，且於此處無意為電容260被限制為特定值。電容260亦可輕易地以可運作以提供有用電容C的任意電容、緩衝器、或儲存單元替換。
電晶體280設置於電感260及接地290之間。於一例子中，電晶體280可為GaN電源FET。於此例子中，電容260亦參照於接地290，其可為任意適合的參考或V-節點。於整份這些圖式，特定的參考電壓條件僅以例子的方式使用，且應可理解於上下文中。例如，特定 的範例電路可包含正節點V+及負節點V-。節點V+及V-的兩者皆具有許多可能的值。如慣例，V+是指作為最「正」的電壓而V-是指作為最「負」的電壓。因此，在適當的環境下，V+或V-可被認為是「供應」或「正」電壓，且在其它環境下V+或V-可被認為是「接地」、「負」或「負供應」電壓。需注意的是，V-不需要為絕對接地(「地球」或「底盤」)，亦不需要對於地球或底盤接地是負的。此外，「正」及「負」可以被理解為簡單地表示於電位的差異中的二相對的側。於一些實施方式，零點定義為地球接地或底盤接地且V+及V-可具有實質相同大小但正負相對的值。
電晶體240作為開關。電晶體240可被理解為一般為任意三節點的跨導器，包含雙極接面電晶體(BJT)、三極體、場效電晶體(FET)、或類似。於一實施方式，電晶體240為GaN電源FET。電晶體240具有由驅動電路230控制的閘極節點。驅動電路230可提供任意適當的開啟-關閉開關波形於電晶體240的閘極，例如有適當占空比的方波。於一些實施方式，驅動電路230亦可控制電晶體280的閘極輸入，其可接收對於電晶體240的互補波形(例如，當電晶體240切換為「開啟」，電晶體280被切換為「關閉」)。於此例子中，驅動電路230設置為與Vout 292為回饋組態且被設置以量測Vout 292且用以提供適當的開關頻率以驅動想要的輸出於Vout 292。
可對負載284提供Vout 292，參考於接地290。電流iload流動經過負載284，而電容電流iC流動經過電容260且電流iL流動經過電感250。因為開關調節器200為降壓型轉換器，開關調節器200從較高輸入電壓轉換至較低輸出電壓，有對應的較高的輸出電流，維持輸入及輸出電源實質相同。
驅動電流230亦可接收輸入參考電壓Vref 214，且可運作以提供控制訊號以調節電晶體240及280，且提供電晶體240的開關頻率。參考電壓Vref 214可被認為是理論地完美的DC電壓等級，其提供Vout 292的標稱值。Vref 214例如可由電壓參考提供，例如一或更多二極體、齊納二極體、寬能帶參考、或其它適合的裝置。
於穩態操作中，跨導器240以重複的週期的方式於開啟及關閉狀態之間交替，使得電感電流形成重覆三角波，它的平均值等於負載電流。電感電流的峰值及谷值由電容260濾掉，其充以此電流的波紋部分充電及放電。
圖3為平面GaN電晶體300的截面前視圖，根據本說明書的一或更多例子。為了簡化的目的，一些實施方式的特定特徵未顯示或標示於此圖中，且是為了集中注意於與本發明最相關的本發明的特定的面向。唯，於此整份說明書中使用的電晶體圖有意為非限制性的，且從圖中省略特定的特徵或項目無意暗示這些特徵或項目必須被省略，或它們與本說明書的實施方式不相容。
相對於矽電晶體而言，基於GaN的電晶體可提供許多優點，例如高效率及高電壓運作。因此，GaN通常被使用作為用於電源FET的基礎，其操作有輸入電壓多至千伏特的範圍，雖然其它應用亦是可能的，例如於數十或數百伏特的輸入電壓。相對於矽而言，GaN電晶體亦可提供的較低的電源電子的損失，且可節省電源消耗，因為與矽的對應部分相較它們可具有低得多的阻抗。
GaN電晶體300可根據傳統方法製造，包含沉積第一GaN緩衝層360。GaN為硬結晶基質，其特別適合於電源電子產品的使用。於GaN電晶體300有意地與基於矽的IC整合的實施方式中，薄膜隔離層，例如氮化鋁(AlN)，可首先生長於矽基板上。相對厚的電阻性GaN的緩衝層360可之後生長於隔離層的頂部上。
磊晶層340可之後生長於緩衝360之上。傳統地，磊晶層340有意地或無意地被摻雜。磊晶層340提供於汲極330及源極320之間的電子移動率，因此形成通道長度L。磊晶層340的摻雜可為p型摻雜。
極化層380與閘極氧化物層312設置於磊晶層340之上，且閘極310設置於其之上。注意，極化層380一般不提供於矽電晶體中，但對GaN電晶體是獨特的。閘極310定義磊晶層340中的通道長度L。極化層380誘發於磊晶層340中的電子累積層，其電連接源極及汲極至通道。源極320及汲極330可典型地以與磊晶層340的極性相對的極性摻雜。閘極氧化物層312設置於磊 晶層340及閘極310之間。
閘極310可由金屬作成，例如鋁、多晶矽或任意其它適合的材料，或不同的材料的多層。設置閘極310以控制源極320及汲極330之間的電流流動。於一些實施方式，當沒有訊號施加於閘極310時，實質穩態的電流流動，且當足夠的電壓(例如，大於臨界電壓Vto)施加於閘極310時停止流動。
亦顯示空乏區350。空乏區350為移動電荷載子已被例如由電場推離擴散的區域。空乏區350的大小一般與輸入電壓的大小(即，源極320及汲極330之間的電位差的大小，VDS)成比例。若空乏區生長的足夠大，它可以跨度跨越長度L的整個通道長度，因此產生不想要的於源極320及汲極330之間的導電性。這會造成漏電流從源極320流動至汲極330，即使當閘極310的偏壓為要關閉裝置時。
於一些情況，此效應多少為自我限制的。對於組態用於千伏特尺度的輸入的電源GaN MOSFET，長度L可為足夠長，即使在或接近最大額定輸入電壓VDS，空乏區350不會到達源極330。但當輸入電壓相對地較小(數十或數百伏特)，有利於建構較小的電晶體。於此情況，L可能不夠長，而不能自己防止空乏區350從汲極320到達至源極330。因此，在低於MOSFET消失空乏區350的限度，不想要的漏電流會開始流動。換而言之，對於較小的L值，電晶體300不能完整地利用它的表現特性，因為 空乏區350變為限制性的因素。因此，有利的是限制空乏區350的大小以允許GaN電晶體利用它的表現特性的完整優點。
於特定的存在的製程方法，藉由於磊晶層340中的有意的或無意的摻雜的使用，空乏區的大小被限制。於NMOS GaN電晶體的情況，此摻雜為p型極性的摻雜。一些普通的例子為Fe或C原子導入晶格。
唯，磊晶層中的有意的或無意的摻雜造成於通道區中的移動率劣化。此劣化的移動率降低在MOSFET中的電流流動，且亦增加在開啟狀態中的裝置的整體阻抗。
圖4為GaN電源MOSFET 400的截面側視圖，根據本說明書的一或更多例子。相對於圖3的電晶體300的設計，電晶體400組態為降低空乏區350的尺寸。
於此例子，電晶體400為與圖3的電晶體300的相似設計。沉積緩衝360，可能是在有AlN隔離層的矽基板上方。如前所述，亦提供閘極310、閘極氧化物層312、極化層380、源極320及汲極330。
不像圖3的電晶體300，GaN電晶體400包含第二磊晶層，此處稱為未摻雜的磊晶層450。未摻雜的磊晶層450在「開啟」狀態提供強化的移動率，而亦提供在「關閉」狀態的良好控制。必須理解的是，未摻雜的磊晶層450可為從摻雜的磊晶層440分開的離散的層。於非限制性的實施方式中，未摻雜的磊晶層450可為在20nm及 100nm之間的厚度。於其它實施方式，未摻雜的磊晶層450可提供從摻雜的磊晶層440的更分度的轉變。亦應注意的是，此處使用的「摻雜」及「未摻雜」不需要指未摻雜的磊晶層450是完全地沒有任何摻雜。而是，它可以是相對於摻雜的磊晶層440而言較少摻雜的。於另一實施方式，「未摻雜」意指未摻雜的磊晶層450缺乏與摻雜的磊晶層440相同極性的摻雜，但未摻雜的磊晶層450可實際上摻雜為相對的極性(例如，摻雜的磊晶層440可包含p型摻雜，未摻雜的磊晶層450可包含n型摻雜)。注意，於未摻雜的磊晶層450包含相對極性摻雜的實施方式，極化層380可為不需要的(雖然它仍可選擇性地被包含)。
有利地，未摻雜的磊晶層450可造成實質較小的空乏區350。未摻雜的磊晶層450允許在通道中的增加的移動率且允許摻雜的磊晶層440中的摻雜增加，因此增加擊穿電阻而不影響通道移動率。因此在數十至數百伏特的範圍的輸入電壓，GaN電晶體400可具有實質地較小的L，例如相較於可具有千伏特的輸入範圍的GaN電晶體300而言。有較小的空乏區，空乏區350仍不擊穿GaN電晶體400的較小的L，且不因此造成不需要的漏電流。
圖5為GaN電晶體400的截面透視圖，根據本說明書的一或更多例子。此實施方式可實質相同於圖4的GaN電晶體400。注意，緩衝360、摻雜的磊晶層440、未摻雜的磊晶層450及極化層380皆如前所示。閘極310及汲極330亦是可見的。於此視圖，為了配合截面 透視圖，未顯示源極320。
於此實施方式，未摻雜的磊晶層450為實質的平面，且極化層380亦以平面的方式上覆未摻雜的磊晶層450。閘極310位於極化層380之上。此實施方式可實現圖4的GaN電晶體400的所有優點。
圖6為GaN電晶體600的截面透視圖，根據本說明書的一或更多例子。GaN電晶體600包含緩衝360、摻雜的磊晶層440、未摻雜的磊晶層450、極化層380、閘極310、汲極330及源極(未顯示)。
GaN電晶體600與GaN電晶體400不同的是摻雜的磊晶層440及未摻雜的磊晶層450被蝕刻成為複數的方形或長方形的脊部。於此例子的蝕刻為相對地方形的。換而言之，各脊部的寬度W與高度H為相似大小，或至少為其相當的部分(例如W
Figure TW201803119AD00002
H或更大)。極化層380可以「蓋帽」組態而被設置為沿著各脊部的頂部。
閘極310、汲極330及源極(未顯示)亦可被蝕刻或沉積以圍繞脊部共形地捲繞。電流沿著脊部的頂部流動，且閘極310圍繞三側捲繞。以不同的方式敘述，有必要的三閘極(左、右及頂)控制在未摻雜的磊晶層450結構中的各脊部的電狀態。這給予閘極310對於未摻雜的磊晶層450的電狀態的更佳的控制。這可進一步降低擊穿。
圖7為GaN電晶體700的截面透視圖，根據本說明書的一或更多例子。GaN電晶體700與GaN電晶 體400的不同在於摻雜的磊晶層440及未摻雜的磊晶層450-2被蝕刻成為複數的方形或長方形脊部。於此例子的蝕刻為相對地方形的。換而言之，各脊部的寬度W與高度H為相似大小，或至少為其相當的部分(例如接近W
Figure TW201803119AD00003
H或更大)。
閘極310、汲極330及源極(未顯示)亦可被蝕刻或沉積以圍繞脊部共形地捲繞。電流沿著脊部的頂部流動，且閘極310圍繞三側捲繞。以不同的方式敘述，有必要的三閘極(左、右及頂)控制在未摻雜的磊晶層450結構中的各脊部的電狀態。這給予閘極310對於未摻雜的磊晶層450的電狀態的更佳的控制。這可進一步降低擊穿。
GaN電晶體700亦與電晶體600不同在於，它不是提供極化層380在單純的「蓋帽」組態中，而是提供混合的極化層380。特別是，第一部分極化層380-1提供為平面組態，於汲極330及閘極310之間。第二部分極化層380-2可提供為「蓋帽」組態，在脊部上方但僅在閘極310、汲極330及源極(未顯示)之下，其圍繞脊部共形地捲繞。
圖8為GaN電晶體800的截面透視圖，根據本說明書的一或更多例子。GaN電晶體800與GaN電晶體400、600及700不同之處在於摻雜的磊晶層440及未摻雜的磊晶層450被蝕刻成為複數「鰭部」。於此例子的蝕刻為相對地非方形的。換而言之，各脊部的寬度W對於 高度H而言為實質較小的大小(例如W≪H)。
閘極310、汲極330及源極(未顯示)亦可被蝕刻或沉積以圍繞鰭部共形地捲繞。電流沿著鰭部的頂部流動，且閘極310圍繞三側捲繞。以不同的方式敘述，有必要的三閘極(左、右及頂)控制在未摻雜的磊晶層450結構中的各脊部的電狀態。這給予閘極310對於未摻雜的磊晶層450的墊狀態的更佳控制。這可以更減少擊穿。
唯，因為各鰭部的寬度非常小，沿著鰭部的頂部沉積有用的極化層380是困難的。而是，未摻雜的磊晶層450可接收與摻雜的磊晶層440相對的極性的摻雜。例如，摻雜的磊晶層440可為根據第一摻雜特性(p型摻雜)摻雜的且未摻雜的磊晶層450可為根據第二摻雜特性(n型摻雜)摻雜的。於一些實施方式，這可以消除對於極化層380的需求。
圖9為方法900的流程圖，根據本說明書的一或更多例子。應注意的是，方法900僅提供為非限制性的例子。方法900的操作以有用的、說明的次序提供，但除非有明確申明，操作不需要依列出的次序特意地執行。此外，若合適，對於多樣的實施方式，一些操作可被省略，而當有需要或想要時，任意數量的其它操作可被插置於這些所揭示的操作之間。
於區塊902，摻雜的GaN緩衝層360及摻雜的磊晶層440沉積於基板上，可能於例如AlN的薄膜隔離層之上。
於區塊904，包含未摻雜的磊晶層450的未摻雜的緩衝層沉積於摻雜的磊晶層440之上。
於區塊906，若對於實施方式是合適的，沉積極化層380(其可包含許多層，例如阻障層及多樣的成分的許多極化層)。注意，於一些實施方式，無沉積極化層380，且未摻雜的磊晶層480可以與摻雜的磊晶層440的極性的相對極性摻雜。
於區塊908，若對於實施方式是適合的，鰭部或脊部可被蝕刻於未摻雜的磊晶層450中，可能地達到下至進入摻雜的磊晶層440。於一些實施方式，蝕刻僅會執行於閘極、汲極及源極下方，使得它們可以在蝕刻附近共形地沉積。
於區塊910，沉積且圖案化閘極金屬310。
於區塊912，可沉積在閘極310、源極320及汲極330之間的間隔物材料。
於區塊914，沉積源極320及汲極330。
於區塊999，方法完成。
前述的列出了許多實施方式的特徵，使得所屬技術領域中具有通常知識者可更佳地理解本發明的許多方面。所屬技術領域中具有通常知識者應可理解的是，他們可輕易地使用本發明作為設計或修改用於實施本發明此揭示的實施方式相同的目的及/或達成相同的優點的其它製程及結構的基礎。所屬技術領域中具有通常知識者亦應體認到此種均等建構不離開本發明的精神及範疇，且它們 可於此作出多樣的改變、替換及變化而不離開本發明的精神及範疇。
此處所揭示的任意硬體元件可輕易地提供於系統單晶片(SoC)中，包含中央處理單元(CPU)封裝。SoC代表整合電腦或其它電子系統的組件於單晶片中的積體電路(IC)。因此，例如，可提供客戶端裝置110或伺服器裝置300的整體或部分於SoC中。SoC可含有數位、類比、混合訊號、及射頻功能，其所有部分可提供於單晶片基板上。其它實施方式可包含多晶片模組(MCM)，其有複數的晶片位於單電子封裝內且組態為經由電子封裝彼此緊密地互動。於多樣的其它實施方式，此處所揭示的計算功能可被實施於一或更多矽核心，於應用特定積體電路(ASIC)、場可程式閘極陣列(FPGA)及其它半導體晶片中。
亦注意，於特定的實施方式，組件的一些可被省略或加強。於一般的情況，於圖中描述的配置在它們的表示時可為更加的邏輯性，然而實體架構可包含多樣的排列、組合、及/或這些元件的複合。特別注意的是，無數的可能的設計組態可被用於達成於此列出的操作性的目標。因此，相關的基礎具有無數的替換配置、設計選擇、裝置可能性、硬體組態、軟體實施例、及裝備選項。
於一般的情況，任意的適合地組態的處理器，例如處理器210，可執行與用以達成此處詳述的操作關聯的資料的指令的任意類型。此處揭示的任意處理器可 轉變為元件或物件(例如，資料)，從一狀態或物至另一狀態或物。於其它例子，此處列出的一些活動可以固定的邏輯或可程式邏輯實施(例如，軟體及/或由處理器執行的電腦指令)且此處認定的元件可為以下的一些類型：可程式處理器、可程式數位邏輯(例如，場可程式閘極陣列(FPGA)、可擦除可程式化唯讀記憶體(EPROM)、電可擦除可程式化唯讀記憶體(EEPROM))、包含數位邏輯的ASIC、軟體、程式碼、電子指令、快閃記憶體、光學碟、CD-ROM、DVD ROM、磁或光學卡、適用於儲存電指令其他類型的電腦可讀媒介、或其任意適合的組合。
於操作中，儲存物可於任意實體的、非暫態儲存媒介中儲存資訊(例如，隨機存取記憶體(RAM)、唯讀記憶體(ROM)、場可程式閘極陣列(FPGA)、可擦除可程式唯讀記憶體(EPROM)、電可擦除可程式唯讀記憶體(EEPROM)等)，軟體、硬體(例如，處理器指令或微碼)，或於任意其它適合的組件、裝置或物件中，其適合且基於特定的需求。此外，可被追蹤、傳送、接收或儲存於處理器中的資訊可提供於任意的資料庫、暫存器、表、快取、隊列、控制表列、或儲存結構中，基於特定的需求及實施例，其皆可被參照於任意的適合的時間框架中。若適當，此處揭示的任意的記憶體或儲存元件應被解釋為以「記憶體」或「儲存器」的寬廣方式而包封於板中。此處的非暫態儲存媒介明確有意地包含任意非暫態特定目的或可程式硬體，其組態以提供所揭示的的操作， 或造成例如處理器110的處理器執行揭示的操作。
實施此處所述的所有或部分的功能的電腦程式邏輯以多樣的形式實施，包含但非限制性的，源碼形式、電腦可執行形式、機器指令或微碼、可程式硬體、及多樣的中介形式(例如，由組譯器、編譯器、連結器或定位器產生的形式)。於一例子中，源碼包含以多樣的程式語言實施的一系列的電腦程式指令，例如物件碼、組合語言、或高階語言，例如OpenCL、FORTRAN、C、C++、JAVA或HTML，其與多樣的作業系統或作業環境一起使用、或硬體描述語言，例如Spice、Verilog及VHDL。源碼可定義及使用多樣的資料結構及通訊訊息。源碼可為電腦可執行形式(例如，藉由釋譯器)，或源碼可被轉換(例如，藉由翻譯器、組合器或編譯器)成為電腦可執行形式，或轉換成為中介形式例如位元組碼。若適當，任意前述的可用於建構或描述適當的離散或積體電路，不論連續的、組合的、狀態機或其它。
於一範例實施方式，圖的任意數量的電子電路可實施於相關的電子裝置的板上。板可為一般電路板，其可保持電子裝置的內部電子系統的多樣的組件，且進一步，提供對於其他週邊的連接器。更特定的是，板可提供電連接，藉由此電連接，系統的其它組件可電通訊。任意適合的處理器及記憶體可適合地耦合於板，基於特定的組態需求、程序需求、及計算設計。其它組件，例如外部儲存器、額外的感測器、用於聲音/影片的顯示器的控制 器，及週邊裝置可附加於板作為插入卡、連通纜線或整合進入板的本身。於其它例子，圖的電子電路可實施為獨立的模組(例如，有組態用以實施特定應用或功能的關聯的組件及電路的裝置)或實施作為插入模組於電子裝置的應用特定硬體中。
注意於此處提供的複數例子，互動可被以二、三、四或更多電子組件的方式敘述。唯，這是為了清楚的目的而作出的，且僅為例子。應理解的是，系統可以任意適合的方是被強化或重組。隨著相似的設計替代物，於圖所示的任意組件、模組及元件可以多樣可能的組態結合，其所有皆於本發明的廣泛範疇中。於特定的例子，由僅參照有限數量的電子元件，可以更容易地敘述流程的給定的組的一或更多功能。應理解的是圖的電子電路及它的教示可輕易地縮放尺寸且可適配大量的組件以及更複雜/精密的配置及組態。因此，提供的例子不應限制範疇或妨礙電子電路的寬廣教示，只要有潛力應用於大量的其它架構。
許多其他改變、置換、變化、替代及修改可為所屬技術領域中具有通常知識者確認，且有意的是本發明涵蓋所有的此種改變、置換、變化、替代及修改，只要落入所附的申請專利範圍的範疇。為了幫助美國專利商標局(USPTO)及任何由本身請所核發的專利的任何的讀者解釋此處所附的申請專利範圍，申請人希望讀者注意到申請人：(a)無意使任何所附的申請專利範圍不符35 U.S.C.112部分的第(6)段(pre-AIA)或同部分的(f)段(post-AIA)，只要它於此在申請日存在，除非特別使用「手段用以」或「步驟用以」的字於特定的請求項中；(b)無意由說明書中的任何敘述來以未明確反映所附的申請專利範圍的任何方式限制本發明。
範例實施例
於一例子中揭示了：一種氮化鎵(GaN)場效電晶體(FET)，具有閘極、汲極及源極，包含：摻雜的GaN緩衝層；在該緩衝層之上的第一磊晶層，該第一磊晶層具有第一摻雜特性(profile)；及在該第一磊晶層之上的第二磊晶層，該第二磊晶層具有第二摻雜特性。
於例子中更揭示了：其中該GaN FET為電源FET。
於例子中更揭示了：其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
於例子中更揭示了：更包含在該第二磊晶層之上的極化層。
於例子中更揭示了：其中該極化層為平面的。
於例子中更揭示了：其中該極化層為部分平面的，且其中該極化層被蝕刻於該閘極之下。
於例子中更揭示了：其中該極化層為鰭狀的。
於例子中更揭示了：其中該第一磊晶層以第一極性摻雜，且該第二磊晶層以第二極性摻雜。
於例子中更揭示了：其中該第二磊晶層為鰭狀的。
於例子中更揭示了：其中該第二磊晶層為脊狀的。
於例子中更揭示了：積體電路，包含如任意前述例子的GaN FET。
於例子中更揭示了：其中，該積體電路為系統單晶片。
於例子中更揭示了：其中，該積體電路為射頻電路。
於例子中更揭示了：一種開關電源供應，包含：電源輸入節點，用以接收未調節的輸入訊號；電源輸出節點，用以提供調節的輸出訊號；及電源調節電路，包含至少一氮化鎵(GaN)電源場效電晶體(FET)，包含：摻雜的GaN緩衝層；在該緩衝層之上的第一磊晶層，該第一磊晶層具有第一摻雜特性；及在該第一磊晶層之上的第二磊晶層，該第二磊晶層具有第二摻雜特性。
於例子中更揭示了：其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
於例子中更揭示了：更包含在該第二磊晶層之上的極化層。
於例子中更揭示了：其中該極化層為平面 的。
於例子中更揭示了：其中該極化層為部分平面的，且其中該極化層被蝕刻於該閘極之下。
於例子中更揭示了：其中該極化層為鰭狀的。
於例子中更揭示了：其中該第一磊晶層以第一極性摻雜，且該第二磊晶層以第二極性摻雜。
於例子中更揭示了：其中該第二磊晶層為鰭狀的。
於例子中更揭示了：其中該第二磊晶層為脊狀的。
於例子中更揭示了：一種系統單晶片，包含電源管理器，該電源管理器用於提供對於複數計算元件的被管理的電源，該電源管理器包含如任意前述例子的開關電源供應。
於例子中更揭示了：一種製造氮化鎵(GaN)電晶體的方法，包含：沉積緩衝層；沉積具有第一摻雜特性的第一磊晶層；沉積具有第二摻雜特性的第二磊晶層；沉積閘極；及沉積汲極及源極。
於例子中更揭示了：其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
於例子中更揭示了：更包含沉積極化層。
於例子中更揭示了：其中該第一摻雜特性為第一極性的摻雜，且該第二摻雜特性為第二極性的摻雜。
於例子中更揭示了：更包含蝕刻該第二磊晶層成為脊部或鰭部。
300‧‧‧電晶體
310‧‧‧閘極
312‧‧‧閘極氧化物層
320‧‧‧源極
330‧‧‧汲極
340‧‧‧磊晶層
350‧‧‧空乏區
360‧‧‧緩衝
380‧‧‧極化層

Claims (25)

  1. 一種氮化鎵(GaN)場效電晶體(FET)，具有閘極、汲極及源極，該GaN FET包含：摻雜的GaN緩衝層；在該緩衝層之上的第一磊晶層，該第一磊晶層具有第一摻雜特性(profile)；及在該第一磊晶層之上的第二磊晶層，該第二磊晶層具有第二摻雜特性。
  2. 如請求項第1項的GaN FET，其中該GaN FET為電源FET。
  3. 如請求項第1項的GaN FET，其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
  4. 如請求項第3項的GaN FET，更包含在該第二磊晶層之上的極化層。
  5. 如請求項第4項的GaN FET，其中該極化層為平面的。
  6. 如請求項第4項的GaN FET，其中該極化層為部分平面的，且其中該極化層被蝕刻於該閘極之下。
  7. 如請求項第4項的GaN FET，其中該極化層為鰭狀的。
  8. 如請求項第1項的GaN FET，其中該第一磊晶層以第一極性摻雜，且該第二磊晶層以第二極性摻雜。
  9. 如請求項第8項的GaN FET，其中該第二磊晶層為鰭狀的。
  10. 如請求項第1項的GaN FET，其中該第二磊晶層為脊狀的。
  11. 一種開關電源供應，包含：電源輸入節點，用以接收未調節的輸入訊號；電源輸出節點，用以提供調節的輸出訊號；及電源調節電路，包含至少一氮化鎵(GaN)電源場效電晶體(FET)，包含：摻雜的GaN緩衝層；在該緩衝層之上的第一磊晶層，該第一磊晶層具有第一摻雜特性；及在該第一磊晶層之上的第二磊晶層，該第二磊晶層具有第二摻雜特性。
  12. 如請求項第11項的開關電源供應，其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
  13. 如請求項第12項的開關電源供應，更包含在該第二磊晶層之上的極化層。
  14. 如請求項第13項的開關電源供應，其中該極化層為平面的。
  15. 如請求項第13項的開關電源供應，其中該極化層為部分平面的，且其中該極化層被蝕刻於該閘極之下。
  16. 如請求項第13項的開關電源供應，其中該極化層為鰭狀的。
  17. 如請求項第11項的開關電源供應，其中該第一磊晶層以第一極性摻雜，且該第二磊晶層以第二極性摻 雜。
  18. 如請求項第17項的開關電源供應，其中該第二磊晶層為鰭狀的。
  19. 如請求項第11項的開關電源供應，其中該第二磊晶層為脊狀的。
  20. 一種系統單晶片，包含電源管理器，該電源管理器用於提供對於複數計算元件的被管理的電源，該電源管理器包含如請求項第11項的開關電源供應。
  21. 一種製造氮化鎵(GaN)電晶體的方法，包含：沉積緩衝層；沉積具有第一摻雜特性的第一磊晶層；沉積具有第二摻雜特性的第二磊晶層；沉積閘極；及沉積汲極及源極。
  22. 如請求項第21項的方法，其中該第一摻雜特性為摻雜的，且該第二摻雜特性為未摻雜的。
  23. 如請求項第21項的方法，更包含沉積極化層。
  24. 如請求項第21項的方法，其中該第一摻雜特性為第一極性的摻雜，且該第二摻雜特性為第二極性的摻雜。
  25. 如請求項第21項的方法，更包含蝕刻該第二磊晶層成為脊部或鰭部。
TW106104653A 2016-03-22 2017-02-13 在氮化鎵電晶體中的減少的擊穿崩潰 TWI721101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/23499 2016-03-22
WOPCT/US16/23499 2016-03-22
PCT/US2016/023499 WO2017164841A1 (en) 2016-03-22 2016-03-22 Reduced punchthrough breakdown in gallium-nitride transistors

Publications (2)

Publication Number Publication Date
TW201803119A true TW201803119A (zh) 2018-01-16
TWI721101B TWI721101B (zh) 2021-03-11

Family

ID=59900628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104653A TWI721101B (zh) 2016-03-22 2017-02-13 在氮化鎵電晶體中的減少的擊穿崩潰

Country Status (3)

Country Link
US (1) US10615280B2 (zh)
TW (1) TWI721101B (zh)
WO (1) WO2017164841A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233142B2 (en) * 2017-10-31 2022-01-25 The Regents of the Unverslty of California Intrinsically tunable and ultra-linear multi-fin MIS-HEMT devices
CN110323269B (zh) * 2019-08-06 2024-04-26 厦门能瑞康电子有限公司 一种基于GaN技术的工业电源
CN118039686A (zh) * 2020-02-06 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303475A (ja) * 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JPWO2011118099A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US9583574B2 (en) * 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9455341B2 (en) * 2013-07-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having a back-barrier layer and method of making the same
US9496168B2 (en) * 2014-03-18 2016-11-15 Infineon Technologies Americas Corp. Semiconductor package with via-coupled power transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法

Also Published As

Publication number Publication date
US10615280B2 (en) 2020-04-07
WO2017164841A1 (en) 2017-09-28
US20190088773A1 (en) 2019-03-21
TWI721101B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI755218B (zh) 基於低功率鐵電體的多數邏輯閘加法器
TWI721101B (zh) 在氮化鎵電晶體中的減少的擊穿崩潰
TWI564971B (zh) 具有組成分層半導體通道的非平面三族氮化物電晶體
TWI753720B (zh) 線性輸入和非線性輸出多數邏輯閘
TWI567932B (zh) 高崩潰電壓之三氮族空乏模式金屬氧化物半導體電容器
US8624261B2 (en) Nitride semiconductor device
US8891266B2 (en) Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
US10756183B2 (en) N-channel gallium nitride transistors
WO2018063226A1 (en) Inverted staircase contact for density improvement to 3d stacked devices
US11862730B2 (en) Top-gate doped thin film transistor
WO2022246340A1 (en) Majority logic gate with non-linear input capacitors
US20220130820A1 (en) Backend electrostatic discharge diode apparatus and method of fabricating the same
WO2019005174A1 (en) APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS
JP2011229262A (ja) 電力変換装置
US20200203358A1 (en) Ferroelectrics using thin alloy of para-electric materials
CN110350037A (zh) 包括环绕式源极和漏极接触部的晶体管