TW201731107A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201731107A
TW201731107A TW105125477A TW105125477A TW201731107A TW 201731107 A TW201731107 A TW 201731107A TW 105125477 A TW105125477 A TW 105125477A TW 105125477 A TW105125477 A TW 105125477A TW 201731107 A TW201731107 A TW 201731107A
Authority
TW
Taiwan
Prior art keywords
source
fins
drain
gate stack
drain features
Prior art date
Application number
TW105125477A
Other languages
English (en)
Other versions
TWI597846B (zh
Inventor
李宜靜
郭紫微
游明華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TW201731107A publication Critical patent/TW201731107A/zh
Publication of TWI597846B publication Critical patent/TWI597846B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

揭露一種半導體裝置和形成的方法。半導體裝置包含基材；在基材上的隔離結構；從基材延伸出並穿透隔離結構的二鰭片；接合二鰭片之通道區的閘極堆疊；設置在隔離結構上且鄰近二鰭片之源/汲極區的介電層；以及在二鰭片之源/汲極區之上的四個源/汲極特徵。四個源/汲極特徵其中每一者皆包含下部分和在下部分之上的上部分。四個源/汲極特徵的下部分至少部分地被介電層包圍。四個源/汲極特徵的上部分合併成二個第二合併的源/汲極特徵，且在閘極堆疊的每一側上有一個合併的源/汲極特徵。二個合併的源/汲極特徵各具有彎曲的上表面。

Description

半導體裝置及其製造方法
本揭露是有關於半導體裝置，且特別是有關於半導體裝置的結構及其製造方法。
半導體積體電路(IC)產業已經歷指數成長。在IC材料和設計的技術進步下已生產許多世代的IC，且每一世代都較前一代具有較小和更複雜的電路。在IC進化的過程中，功能密度(即每個晶片面積中交連裝置的數目)普遍隨著幾何尺寸(即一次製程所能創造最小的組件(或線))的減小而增加。尺度縮小製程提供了增加生產效率和減少相關成本的效益。此類尺度縮小也增加製造和生產IC的複雜度。
舉例來說，當半導體裝置(例如：金氧半場效電晶體(MOSFETs))經過多個技術世代的尺度縮小時，已設置應變型(Strained)源/汲極特徵來增加載子移動率並改善裝置效能。形成具有應變型源/汲極特徵之MOSFET的一種方法成長磊晶矽以形成具有突起源/汲極特徵的N型裝置，並成長磊晶矽鍺以形成具有突起源/汲極特徵的P型裝置。已實施針對這些源/汲極特徵的形狀、外型、材料的各種技術來進一步改革電晶體裝置的效能。雖然現有方法對於其所需目 的通常已足夠，仍然無法完全滿足所有面向。
在一態樣中，本揭露提供一種半導體裝置的製造方法。此方法包含提供前驅物；形成介電層在二鰭片之源/汲極區的側壁上；蝕刻此些鰭片的源/汲極區，從而形成四個溝渠；以及在此些溝渠中分別生長四個源/汲極特徵。前驅物包含基材、在基材上的隔離結構、此些鰭片、和閘極堆疊，此些鰭片從基材延伸出並穿透隔離結構且為並排(Side by Side)設置，每一個鰭片具有通道區和夾住通道區的二源/汲極區。閘極堆疊在隔離結構上並接合二鰭片的通道區。每一個源/汲極特徵各包含下部分及在下部分之上的上部分。此些源/汲極特徵的下部分至少部分被介電層包圍。此些源/汲極特徵的上部分被合併成二個合併的源/汲極特徵，且在閘極堆疊的每一側上有一個合併的源/汲極特徵。每一個合併的源/汲極特徵具有一個彎曲的上表面。
在另一態樣中，本揭露提供一種半導體裝置的製造方法。此方法包含提供前驅物；形成介電層在第一閘極堆疊和第二閘極堆疊的側壁上及在二第一鰭片和二第二鰭片之源/汲極區的側壁上；蝕刻此些第一鰭片的源/汲極區以形成四個第一溝渠；分別在此些第一溝渠中生長四個第一源/汲極特徵；蝕刻此些第二鰭片的源/汲極區以形成四個第二溝渠；以及分別在此些第二溝渠中生長四個第二源/汲極特徵。前驅物包含基材、在基材上的隔離結構、此些第一鰭片、 此些第二鰭片、第一閘極堆疊和第二閘極堆疊。此些第一鰭片和此些第二鰭片從基材延伸出並穿透隔離結構。此些第一鰭片在半導體裝置P型區且為並排設置；此些第二鰭片在半導體裝置N型區且為並排設置。每一個第一鰭片和每一個第二鰭片具有通道區和夾住通道區的此些源/汲極區。第一閘極堆疊和第二閘極堆疊在隔離結構上，其中第一閘極堆疊接合此些第一鰭片的通道區，而第二閘極堆疊接合此些第二鰭片的通道區。每一個第一源/汲極特徵和每一個第二源/汲極特徵包含下部分和在下部分之上的上部分。此些第一源/汲極特徵和此些第二源/汲極特徵的下部分至少部分地被介電層包圍。此些第二源/汲極特徵的上部分合併成二個合併的第二源/汲極特徵，且在第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵。每一個合併的第二源/汲極特徵具有彎曲的上表面。
在又一態樣中，本揭露提供一種半導體裝置。此半導體裝置包含基材、在基材上的隔離結構、二第一鰭片、二第二鰭片、第一閘極堆疊、第二閘極堆疊、介電層、四個第一源/汲極特徵、四個第二源/汲極特徵。此些第一鰭片和此些第二鰭片從基材延伸出並穿透隔離結構。此些第一鰭片在半導體裝置的P型區且為並排設置；此些第二鰭片在半導體裝置的N型區且為並排設置。每一個第一鰭片和每一個第二鰭片具有通道區和夾住通道區的二源/汲極區。第一閘極堆疊和第二閘極堆疊在隔離結構上，其中第一閘極堆疊接合此些第一鰭片的通道區，而第二閘極堆疊接合此些第二 鰭片的通道區。介電層設置在隔離結構上且鄰近此些第一鰭片和此些第二鰭片之源/汲極區。此些第一源/汲極特徵在此些第一鰭片的源/汲極區上；此些第二源/汲極特徵在此些第二鰭片的源/汲極區上。每一個第一源/汲極特徵和每一個第二源/汲極特徵包含下部分及在下部分之上的上部分。此些第一源/汲極特徵和此些第二源/汲極特徵的下部分至少部分地被介電層包圍。此些第二源/汲極特徵之上部分合併成二個合併的第二源/汲極特徵，且在第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵。每一個合併的第二源/汲極特徵具有彎曲的上表面。
100‧‧‧半導體裝置
101P/101N‧‧‧P/N型裝置區
102‧‧‧基材
104‧‧‧隔離結構
106p/106n‧‧‧P/N型鰭片
108p/108n‧‧‧閘極堆疊
110‧‧‧介電層
112‧‧‧罩幕元件
116‧‧‧源/汲極特徵
116U/116L‧‧‧源/汲極特徵之上/下部分
118‧‧‧溝渠
120‧‧‧罩幕元件
122‧‧‧源/汲極特徵
122U/122L‧‧‧源/汲極特徵之上/下部分
123‧‧‧合併的源/汲極特徵
124‧‧‧彎曲的上表面
200‧‧‧方法
202‧‧‧提供前驅物，其具有基材、隔離結構、二個在P型區的第一鰭片、二個在N型區的第二鰭片、接合二個第一鰭片之通道區的第一閘極堆疊、接合二個第二鰭片之通道區的第二閘極堆疊
204‧‧‧形成介電層在鰭片之源/汲極區的側壁上
206‧‧‧蝕刻二個第一鰭片的源/汲極區，形成四個第一溝渠
208‧‧‧在四個第一溝渠生長四個第一源/汲極特徵
210‧‧‧蝕刻二個第二鰭片的源/汲極區，形成四個第二溝渠
212‧‧‧在四個第二溝渠生長四個第二源/汲極特徵，四個第二源/汲極特徵合併成二個具有彎曲上表面的合併的第二源/汲極特徵
214‧‧‧形成最終裝置
根據以下詳細說明並配合附圖閱讀最能理解本揭露的態樣。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。
[圖1]是繪示根據本揭露各種態樣的一種半導體裝置。
[圖2]是繪示根據本揭露各種態樣的一種形成半導體裝置之方法的方塊流程圖。
[圖3]是繪示根據圖2之方法的一實施例的半導體裝置在製作之中間步驟的透視圖。
[圖4]、[圖5A]、[圖5B]、[圖6]、[圖7]、[圖8]和[圖9]是繪示根據一實施例並根據圖2之方法形成一標的半導體裝置的剖面圖。
[圖10A]、[圖10B]、[圖10C]是繪示根據一些實施例以圖2之方法所形成的源/汲極特徵的一些配置。
以下揭露內容提供許多實施例或具體例，使所提供客體的各種特徵得以據以實現。下述的特定具體例的構件及排列是為了簡化本揭露的內容。這些內容當然僅是具體例，並無意成為限制。例如：在說明書中，第一特徵形成在第二特徵之上或上方，可包含有直接接觸的第一特徵和第二特徵的實施例，也可包含在第一和第二特徵之間形成額外特徵以致第一特徵和第二特徵沒有直接接觸的實施例。另外，本揭露可以在各種具體例中重複元件符號及/或字母。此重複的目的是為了簡化和明確，並不表示所討論的各種實施例及/或配置之間具有任何關係。
再者，本文使用之空間相對性的用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上(above)」、「高於(upper)」等，是為了易於描述圖式中一個元件或特徵相對於其他元件或特徵。空間相對性的用語除了包含圖式所繪示的方位外，更包含元件在使用或操作時的不同方位。裝置也可以其他方式定向(旋轉90度或在其他方向)，而本文使用之空間相對性的描述也可以如此解讀。
本揭露一般是關於半導體裝置和形成半導體裝置的方法。特別是，本揭露是關於形成突起的源/汲極特徵 在場效應電晶體中，其中場效應電晶體包含鰭式場效應電晶體(Fin-like FETs；FinFETs)。在本揭露的一態樣中，將兩個或兩個以上突起的源/汲極特徵合併成一個較大且具有彎曲(或不平坦)上表面的源/汲極特徵。彎曲的上表面可比平坦的上表面提供源/汲極的接觸窗結構較大的表面積。再者，突起的源/汲極特徵在其各自的下部分被介電層(或薄膜)包圍。介電層保護突起的源/汲極特徵，以避免在閘極置換製程中金屬材料的潛在汙染。
圖1繪示根據本揭露各種態樣的一種半導體裝置100。半導體裝置100可為積體電路製造過程中之一中間裝置或此中間裝置的一部分，其可包含靜態隨機存取記憶體(SRAM)及/或邏輯迴路、如電阻、電容和電感之被動元件，以及如P型場效應電晶體(PFETs)、N型場效應電晶體(NFETs)、FinFET、MOSFET、互補式金屬氧化半導體(CMOS)電晶體、雙載子電晶體、高電壓電晶體、高頻率電晶體、其他記憶元件，及其組合之主動元件。
請參照圖1，半導體裝置100包含各種裝置區。特別是，其包含P型裝置區101P和N型裝置區101N。裝置區101P是適當地配置以形成PFETs，而裝置區101N是適當地配置以形成NFETs。這些各種裝置區是形成在一共同基材102內或上方。隔離結構104是設置在基材102上。各種鰭片從基材102延伸出並穿透過隔離結構104。這些各種鰭片包含形成PFETs的兩個P型鰭片106p及形成NFETs的兩個N型鰭片106n。雖然未繪示於圖1中，每一個鰭片106p 和106n包含通道區和夾住通道區的二個源/汲極區。圖1是繪示切過源/汲極區之裝置100的剖面視圖。
請仍參照圖1，半導體裝置100更包含分別在鰭片106p和106n之源/汲極區上之突起的源/汲極特徵116和122。在一實施例中，源/汲極特徵116包含p型摻雜矽鍺，而源/汲極特徵122包含n型摻雜矽。每一個源/汲極特徵116包含上部分116U和下部分116L。每一個源/汲極特徵122包含上部分122U和下部分122L。在此實施例中，下部分116L和122L係部分位於隔離結構104中，部分位於隔離結構104上。從俯視觀之，上部分116U和122U比其各自的下部分116L和122L具有較大面積，以提供較小的源/汲極接觸電阻。在此實施例中，上部分116U是彼此分開的。上部分122U合併成一具有彎曲的上表面124的大型源/汲極特徵123。在此剖面視圖中，彎曲的上表面124在接近其中心處具有一凹陷。當源/汲極接觸面共形地沉積在源/汲極特徵123上時，彎曲的上表面124提供大的接觸面積，以進一步減少源/汲極接觸電阻。
請仍參照圖1，半導體裝置100更包含介電層110，介電層110是設置在隔離結構104上且鄰近於鰭片106p和106n之源/汲極區。介電層110包圍源/汲極的下部分116L和122L。在一實施例中，在形成源/汲極特徵116和122後，半導體裝置100經過閘極置換製程。閘極置換製程可引起金屬材料滲漏至合併的源/汲極特徵123下方的空間。在此狀況下，介電層110保護源/汲極特徵122不被金屬 材料所汙染。再者，在製造過程中，介電層110的高度可用來調整源/汲極特徵116和122的高度和尺寸。在一實施例中，介電層110包含如氮化矽、氮氧化矽或氮化碳矽的氮化物。
圖2呈現根據本揭露的各種態樣形成半導體裝置100之實施例的方法200的方塊流程圖。方法200是一個例示，其並無意圖限制本揭露超出已明確敘述的申請專利範圍。可在方法200之前、中途、之後提供額外的操作，而為了額外的實施例，有些在此所述的操作可替換、刪除或移動順序。根據一些實施例，以下配合圖3~9描述方法200，圖3~9是半導體裝置100之透視圖和剖面圖。
在操作202中，方法200(圖2)取得半導體裝置100(圖3)的前驅物。為了討論方便，半導體裝置100的前驅物也可稱為半導體裝置100，或簡稱為裝置100。請參照圖3，裝置100包含具有各種結構形成在其中或其上的基材102。在本實施例中，基材102是一矽基材。或者，基材102可包含其他半導體元素，如鍺；包含如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的半導體化合物；包含如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的半導體合金；或其組合。在又一種選擇中，半導體基材102包含如埋入介電層的絕緣層上覆半導體(Semiconductor-On-Insulator；SOI)。基材102包含如p井和n井的主動區，以形成主動裝置。
請仍參照圖3，二個鰭片(或凸出部)106p從在P 型裝置區101P中的基材102中延伸出，而二個鰭片106n從在N型裝置區101N的基材102中延伸出。鰭片106p和106n分別適合形成P型和N型FinFET。在所示之實施例中，每一個鰭片106p和106n是一細長的凸出物，並縱向位於「y」方向。二個鰭片106p是並排設置，而二個鰭片106n是並排設置。這四個鰭片106p和106n彼此被設置在基材102上的隔離結構104所隔離。
可使用包含光學微影和蝕刻製程之適當的製程來製作鰭片106p和106n。光學微影製程可包含：形成光阻層(光阻)在基材102上；曝光光阻至一圖案；進行曝光後烘烤(Post-Exposure Bake)製程；並對光阻顯影以形成包含此光阻的罩幕元件。然後，使用此罩幕元件來蝕刻多個凹陷部至基材102中，而留下鰭片106p和106n在基材102上。蝕刻製程可包含乾式蝕刻、濕式蝕刻、反應性離子蝕刻(Reactive Ion Etching；RIE)、及/或其他合適製程。例如：乾式蝕刻製程可施加含氧氣體、含氟氣體(如：CF4、SF6、CH2F2、CHF3、及/或C2F6)、含氯氣體(如：Cl2、CHCl3、CCl4、及/或BCl3)、含溴氣體(如：HBr及/或CHBR3)、含碘氣體、其他合適的氣體及/或電漿、及/或其組合。例如：濕式蝕刻可包含在稀釋氫氟酸(DHF)、氫氧化鉀(KOH)水溶液、氨水、含氫氟酸(HF)的水溶液、硝酸(HNO3)及/或醋酸(CH3COOH)或其他合適的濕式蝕刻劑中進行蝕刻。在一實施例中，鰭片106p和106n可包含磊晶半導體層。
隔離結構104可由氧化矽、氮化矽、氮氧化矽、摻雜氟之矽玻璃(FSG)、低介電常數介電材料及/或其他合適的絕緣材料所形成。在一實施例中，隔離結構104的形成是：蝕刻多個溝渠於基材102中(如：為上述鰭片形成製程的一部分)；以隔離材料填充溝渠；進行化學機械平坦化(CMP)；及使隔離材料凹陷以暴露出鰭片106p和106n。亦可使用如場氧化層、區域矽氧化(LOCal Oxidation of Silicon；LOCOS)及/或其他合適結構的其他隔離結構。隔離結構104可包含多層結構，例如：具有一或多個熱氧化襯墊層。
請仍參照圖3，裝置100更包含設置在隔離結構104上的二個閘極堆疊108p和108n。閘極堆疊108p接合通道區的鰭片106p並穿越其寬度(沿著「x」方向)。結果是，鰭片106p的二個源/汲極區是設置在閘極堆疊108p之相對兩側。類似地，閘極堆疊108n接合通道區中的鰭片106n。閘極堆疊108p和108n可各包含閘極介電層、閘極電極層及一或多個附加層。在一實施例中，閘極堆疊108p和108n是犧牲閘極結構(或虛設閘極)，即為最終閘極堆疊的佔位(Placeholder)。
圖4為繪示沿著圖3中的線1-1和線2-2觀之的裝置100的剖面圖。特定地，線1-1和線2-2分別於x-z平面中橫切過鰭片106p和106n之一個源/汲極區。請參照圖4，在所示之實施例中，每一個鰭片106p和106n具有從底部部分(在基材102上)漸縮到頂部部分(遠離基材102)的剖面外 型。在以下討論中，圖5A、6、7、8和9係以如圖4所示之相同的剖面圖來繪示裝置100。
在操作204中，方法200(圖2)形成介電層110在各自的源/汲極區中之鰭片106p和106n的側壁上。請參照圖5A，介電層110可包含單層或多層結構，且可包含如氮化矽或氮氧化矽的介電材料。介電層110可以由化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)、原子層沉積(ALD)、熱沉積或其他合適的方法所形成。在本實施例中，介電層110也設置在閘極堆疊108p和108n的側壁上，如圖5B所示，圖5B為繪示沿著圖3中的線3-3觀之的裝置100的剖面圖。在一實施例中，操作204包含其後接著是蝕刻製程的沉積製程。例如，操作204沉積介電材料在裝置100上為毯覆層，覆蓋隔離結構104、鰭片106p和106n及閘極堆疊108p和108n。然後，操作204進行非等向性蝕刻製程，以從隔離結構104、鰭片106p和106n和閘極堆疊108p和108n的上表面移除部分介電材料，而留下在鰭片106p和106n及閘極堆疊108p和108n之側壁上之介電材料的其餘部分做為介電層110。
在操作206中，方法200(圖2)選擇性地蝕刻鰭片106p的源/汲極區，以形成溝渠(或凹陷)114於其中。請參照圖6，當罩幕元件112覆蓋裝置區101N時，蝕刻鰭片106p。罩幕元件112可被一或多次光學微影製程和蝕刻製程所形成。可使用乾式蝕刻製程、濕式蝕刻製程或其他蝕刻技術來蝕刻鰭片106p。當閘極堆疊108p、介電層110和隔離 結構104實質上維持不變時，選擇性地調整蝕刻製程以移除鰭片106p的材料。在本實施例中，鰭片106p的源/汲極區被凹陷至低於隔離結構104的上表面。操作206不會蝕刻被閘極108p所覆蓋之鰭片106p的通道區(圖3)。操作206形成四個溝渠114，其中閘極堆疊108p的每一側上有二個溝渠。每一個溝渠114具有錐狀(Tapered)的剖面外型(在x-y平面上)，其中底部的開口較其頂部的開口寬。雖未繪示，從俯視(在x-y平面上)觀之，每一個溝渠114具有矩形外觀。在蝕刻製程之後，進行清洗過程，其使用氫氟酸水溶液、稀釋的氫氟酸水溶液或其他合適的清洗劑清洗溝渠114。
在操作208中，方法200(圖2)在四個溝渠114中生長出四個P型摻雜源/汲極特徵116，其中在每一個溝渠中有一個P型摻雜源/汲極特徵。請參照圖7，源/汲極特徵116包含下部分116L和在下部分上的上部分116U。下部分116L填充溝渠114，因此與溝渠114共形(圖6)。上部分116U在介電層110上方，且往側向和向上擴張。在此實施例中，上部分116U在x-z平面上一般為鑽石狀。四個源/汲極特徵116U並未合併(即彼此分開)。在其他實施例中，在閘極堆疊108(圖3)之同側的二個源/汲極特徵116U合併成一大型源/汲極特徵。源/汲極特徵的合併與否是由二個溝渠114(圖6)間的間距、介電層110的高度、源/汲極特徵116的結晶面以及源/汲極特徵116的成長速度和成長時間所控制。在一實施例中，源/汲極特徵116包含矽鍺(SiGe)，其中矽鍺是由一或多次磊晶成長製程所形成。磊晶成長製程可 為低壓化學氣相沉積製程(LPCVD)或選擇性磊晶成長製程(SEG)。又，此一或多次磊晶成長製程可對成長的SiGe原位(In-situ)摻雜如硼或銦之P型摻雜物，以形成P型裝置的摻雜SiGe特徵。
在操作210中，方法200(圖2)選擇性地蝕刻鰭片106n的源/汲極區，以形成溝渠(或凹陷)118於其中。請參照圖8，從裝置區101N中移除罩幕元件112。其他罩幕元件120是形成在裝置區101P上，並覆蓋其上的各種特徵。然後，當閘極堆疊108n、介電層110和隔離結構104實質上保持不變時，使用選擇性地調整的蝕刻製程來蝕刻鰭片106n，以移除鰭片106n的材料。在此所示的實施例中，鰭片106n的源/汲極區被凹陷至低於隔離結構104的上表面。鰭片106n的通道區(其被閘極108n(圖3)所覆蓋)不會被操作210所蝕刻。蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程或其他蝕刻技術。操作210形成四個溝渠118，其中閘極堆疊108n的每一側上各有二個溝渠。每一個溝渠118具有錐狀的剖面外型，其中底部的開口較頂部的開口寬。雖未繪示，從俯視觀之(在x-y平面上)，每一個溝渠118具有矩形外觀。在蝕刻製程之後，可進行清洗過程，其使用氫氟酸水溶液、稀釋的氫氟酸水溶液或其他適合的清洗劑清洗溝渠118。
在操作212中，方法200(圖2)在四個溝渠118生長四個N型摻雜源/汲極特徵122，其中在每一個溝渠中有一個N型摻雜源/汲極特徵。請參照圖9，每一個源/汲極特 徵122包含下部分122L和在下部分上的上部分122U。下部分122L填充溝渠118，因此與溝渠118共形(圖8)。上部分122U在介電層110上方，且往側向和向上擴張。在此實施例中，上部分122U在x-z平面中一般為鑽石狀。再者，在閘極堆疊108n(圖3)之同側的每二個上部分122U合併為一個合併的源/汲極特徵123。源/汲極特徵122的合併是由溝渠118的間距(圖8)、介電層110的高度、源/汲極特徵122的結晶面以及源/汲極特徵122的成長速度和成長時間所控制。在此實施例中，想要源/汲極特徵122的合併是因為其提供了源/汲極的接觸窗結構較大的表面積，藉以降低源/汲極的接觸電阻。又，控制源/汲極特徵122的成長時間，以使合併的源/汲極特徵123可被提供有彎曲的上表面124。如源/汲極特徵122過度成長，合併的源/汲極特徵123可能會具有平坦的上表面。彎曲的上表面124會比平坦的上表面可提供源/汲極接觸窗結構較大的表面積。圖10A、10B和10C繪示合併的源/汲極特徵123的一些實施例。
請參照圖10A，彎曲的上表面124包含在合併的源/汲極特徵123之中心的凹陷。在此實施例中，合併的源/汲極特徵123之中心是沿著「y」方向的中心線，且平行於鑽石狀之源/汲極特徵122U的稜線。請參照圖10B和10C，彎曲的上表面124包含一個凹陷，此凹陷在接近二個上部分122U的中心，其中上部分122U可為規則形或不規則形。在一實施例中，凹陷的深度「D」是介於5奈米至20奈米之間，而凹陷的寬度「W」是介於10奈米至50奈米之間。 如上述之討論，凹陷的尺寸(D和W)可在磊晶成長製程中被控制。
在一實施例中，源/汲極特徵122包含在一或多次磊晶成長製程中形成的矽。磊晶成長製程可以是低壓化學氣相沉積製程或選擇性磊晶成長製程。再者，一或多次磊晶成長製程可對成長的矽原位摻雜如磷或砷或其組合等N型摻雜物，以形成N型裝置的摻雜矽特徵。
在操作214中，方法200(圖2)繼續進行其他步驟，以完成裝置100的製作。在一例示中，方法200使用各種蝕刻和沉積製程來形成源/汲極接觸面(或插塞)在源/汲極特徵116和123上。例如：方法200使用蝕刻製程或剝離製程來移除罩幕元件120。然後，沉積蝕刻中止層，此蝕刻中止層覆蓋閘極堆疊108p和108n、源/汲極特徵116和122和隔離結構104。在一實施例中，蝕刻中止層包含氮化矽，且可使用ALD、CVD或其他合適的方法來沉積。接著，方法200使用PECVD、流動式化學氣相沉積、或其他合適的方法來沉積內層介電層(ILD)在蝕刻中止層上。內層介電層可包含如四乙氧基矽烷(tetraethyl orthosilicate)、未摻雜的矽玻璃的材料或如硼磷矽玻璃(borophosphosilicate glass)、熔融矽石玻璃(fused silica glass)、磷矽酸鹽玻璃(phosphosilicate glass)、摻雜硼的矽玻璃等摻雜的氧化矽，及/或其他合適的介電材料。接著，繼續進行方法200來蝕刻穿透內層介電層和蝕刻中止層的接觸孔，以暴露出源/汲極特徵116和123的上表面。方法200形成源/汲極接觸面 在接觸孔中。源/汲極接觸面可包含鎢(W)、鈷(Co)、銅(Cu)或其他金屬元素、金屬氮化物或其中的組合，且可利用CVD、PVD、電鍍及/或其他合適的製程形成。合併的源/汲極特徵123因為彎曲的上表面124而有利於提供源/汲極接觸面大的表面積。在一實施例中，方法200可形成矽化(silicidation)或矽鍺化(germanosilicidation)特徵在源/汲極接觸面與源/汲極特徵116和123之間。
在閘極堆疊108p和108n做為最終閘極堆疊的佔位(虛設閘極)的實施例中，方法200更進行閘極置換製程，以最終閘極堆疊分別取代閘極堆疊108p和108n。閘極置換製程包含蝕刻和移除閘極堆疊108p和108n，並沉積金屬閘極層接合鰭片106p和106n的通道區。在一具體例中，金屬閘極包含界面層、閘極介電層、功函數金屬層和金屬填充層。界面層包含如氧化矽(SiO2)或氮氧化矽(SiON)的介電材料，且可利用化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他合適的技術形成。閘極介電層包含如二氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化鑭(La2O3)、二氧化鈦(TiO2)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3)、其他合適金屬氧化物或其組合的高介電常數介電層。可使用原子層沉積及/或其他合適的方法形成閘極介電層。功函數金屬層可為p型或n型功函數層。p型功函數層包含氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鎢(W)、鉑(Pt)或其組合。n型功函數層包含鈦(Ti)、鋁(Al)、碳化鉭(TaC)、鉭碳氮化物(TaCN)、鉭矽氮化物(TaSiN)或其組合。可使用化學 氣相沉積、物理氣相沉積及/或其他合適製程沉積包含複數層的功函數金屬層。金屬填充層包含鋁(Al)、鎢(W)、鈷(Co)、銅(Cu)及/或其他適合材料。可使用化學氣相沉積、物理氣相沉積、電鍍及/或其他合適製程形成金屬填充層。在閘極置換製程中各種蝕刻、清洗和沉積操作時，過度蝕刻閘極堆疊108p和108n支腳的介電層110(圖5B)可引起最終閘極堆疊的金屬材料滲漏至源/汲極區。在本實施例中，在源/汲極特徵116和122側壁的介電層110分別保護源/汲極特徵不被滲漏的金屬材料所汙染。
雖然無意成為限制，本揭露的一或多個實施例提供許多半導體裝置和其形成的效益。舉例來說，磊晶特徵可以選擇性地被生長在P型及/或N型裝置區，且選擇性地被合併成具有彎曲上表面的大型源/汲極磊晶特徵。彎曲的上表面提供源/汲極接觸窗結構一較大面積，藉此減少源/汲極接觸電阻。再者，磊晶特徵的底部部分被介電層所包圍。介電層保護磊晶特徵，以避免因為金屬擠壓所造成的潛在汙染。甚至，本揭露實施例可以結合現有的製作流程。
在一態樣中，本揭露是指向一種形成半導體裝置的方法。此方法包含提供前驅物。前驅物包含基材；在基材上的隔離結構；和從基材延伸出並穿透隔離結構的二個鰭片。此些鰭片並排設置。每一個鰭片具有通道區和夾住通道區的二源/汲極區。前驅物更包含在隔離結構上的閘極堆疊及接合此些鰭片的通道區。方法更包含形成介電層在此些鰭片之源/汲極區的側壁上；蝕刻此些鰭片的源/汲極區，從而 形成四個溝渠；且在此些溝渠中分別生長出四個源/汲極特徵。此些源/汲極特徵各包含下部分及在下部分之上的上部分。此些源/汲極特徵的下部分至少部分被介電層包圍。此些源/汲極特徵的上部分合併成二個合併的源/汲極特徵，且在閘極堆疊的每一側上有一個合併的源/汲極特徵。每一個合併的源/汲極特徵具有一個彎曲的上表面。
在另一態樣中，本揭露是指向一種形成半導體裝置的方法。方法包含提供前驅物。前驅物包含基材；在基材上的隔離結構；在半導體裝置P型區的二個第一鰭片；和在半導體裝置N型區的二個第二鰭片。二個第一鰭片和二個第二鰭片從基材延伸出並穿透隔離結構。二個第一鰭片並排設置，二個第二鰭片並排設置，且每一個第一鰭片和每一個第二鰭片具有通道區和夾住通道區的二個源/汲極區。前驅物更包含在隔離結構上的第一閘極堆疊和第二閘極堆疊，其中第一閘極堆疊接合此些第一鰭片的通道區，而第二閘極堆疊接合此些第二鰭片的通道區。方法更包含形成介電層在第一閘極堆疊和第二閘極堆疊的側壁上及在二第一鰭片和二第二鰭片之源/汲極區的側壁上。方法更包含蝕刻此些第一鰭片的源/汲極區以形成四個第一溝渠；且分別在此些第一溝渠中生長出四個第一源/汲極特徵。方法更包含蝕刻此些第二鰭片的源/汲極區以形成四個第二溝渠；且分別在此些第二溝渠中生長出四個第二源/汲極特徵。此些第一源/汲極特徵和此些第二源/汲極特徵各包含下部分及在下部分之上的上部分。此些第一源/汲極特徵和此些第二源/汲極特徵的 下部分至少部分地被介電層包圍。此些第二源/汲極特徵的上部分合併成二個合併的第二源/汲極特徵，且在第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵。每一個合併的第二源/汲極特徵具有彎曲的上表面。
在另一態樣中，本揭露是指向一種半導體裝置。半導體裝置包含基材；在基材上的隔離結構；在半導體裝置的P型區的二個第一鰭片；和在半導體裝置的N型區的二個第二鰭片。此些第一鰭片和此些第二鰭片從基材延伸出並穿透隔離結構。此些第一鰭片並排設置，此些第二鰭片並排設置，且每一個第一鰭片和每一個第二鰭片具有通道區和夾住通道區的二個源/汲極區。半導體裝置更包含在隔離結構上的第一閘極堆疊和第二閘極堆疊。第一閘極堆疊接合此些第一鰭片的通道區。第二閘極堆疊接合此些第二鰭片的通道區。半導體裝置更包含設置在隔離結構上且鄰近此些第一鰭片和此些第二鰭片之源/汲極區的介電層。半導體裝置更包含在此些第一鰭片的源/汲極區上的四個第一源/汲極特徵；和此些第二鰭片的源/汲極區上的四個第二源/汲極特徵。此些第一源/汲極特徵和此些第二源/汲極特徵各包含下部分及在下部分之上的上部分。此些第一源/汲極特徵和此些第二源/汲極特徵的下部分至少部分被介電層包圍。此些第二源/汲極特徵的上部分合併成二個合併的第二源/汲極特徵，且在第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵。每一個合併的第二源/汲極特徵具有彎曲的上表面。
前述概述了許多實施例的特徵，使在此技術領域具有通常知識者更容易理解本揭露的態樣。在此技術領域具有通常知識者應可以理解，他們可以以本揭露做為基礎設計或修飾其他製程和結構，以達到和在這些實施例中相同的目的及/或實現相同的優點。在此技術領域具有通常知識者也應理解，此類相等的架構並不偏離本揭露的精神和範圍，而他們也許可以做出各式的改變、取代和替換而並沒有偏離本揭露的精神和範圍。
100‧‧‧半導體裝置
101P/101N‧‧‧P/N型裝置區
102‧‧‧基材
104‧‧‧隔離結構
106p/106n‧‧‧P/N型鰭片
110‧‧‧介電層
116‧‧‧源/汲極特徵
116U/116L‧‧‧源/汲極特徵之上/下部分
122‧‧‧源/汲極特徵
122U/122L‧‧‧源/汲極特徵之上/下部分
123‧‧‧合併的源/汲極特徵
124‧‧‧彎曲上表面

Claims (10)

  1. 一種半導體裝置的製造方法，包含：提供一前驅物，其中該前驅物包含：一基材；一隔離結構，位於該基材上；二鰭片，由該基材延伸出並穿透該隔離結構，該些鰭片係並排設置，每一該些鰭片具有一通道區與夾住該通道區之二源/汲極區；以及一閘極堆疊，在該隔離結構之上並接合該些鰭片之該通道區；形成一介電層在該些鰭片之該些源/汲極區的側壁上；蝕刻該些鰭片之該些源/汲極區，從而形成四溝渠；以及分別在該些溝渠中生長出四源/汲極特徵，其中：每一該些源/汲極特徵包含一下部分和在該下部分上的一上部分；該些源/汲極特徵之該些下部分至少部分地被該介電層包圍；該些源/汲極特徵之該些上部分合併成二合併的源/汲極特徵，且在該閘極堆疊之每一側上有一個合併的源/汲極特徵；及每一該些合併的源/汲極特徵具有一彎曲的上表面。
  2. 如申請專利範圍第1項所述之方法，更包 含：形成二接觸面，且在每一該些合併的源/汲極特徵上有一接觸面。
  3. 如申請專利範圍第1項所述之方法，其中該閘極堆疊為一虛設閘極，該方法更包含：以一最終閘極堆疊取代該閘極堆疊。
  4. 如申請專利範圍第1項所述之方法，其中該形成該介電層包含：沉積一介電材料，該介電材料覆蓋該閘極堆疊、該二鰭片、和該隔離結構；以及對該介電材料進行一非等向性蝕刻製程，以從該閘極堆疊、該二鰭片及該隔離結構其中每一者之上表面去除該介電材料。
  5. 一種半導體裝置的製造方法，包含：提供一前驅物，其中該前驅物包含：一基材；一隔離結構，位於該基材上；二第一鰭片，在該半導體裝置之一P型區中；二第二鰭片，在該半導體裝置之一N型區中，其中該些第一鰭片和該些第二鰭片從該基材延伸出並穿透該隔離結構，該些第一鰭片並排設置，該些第二鰭片並排設置，且每一該些第一鰭片和每一該些第二鰭 片具有一通道區和夾住該通道區之二源/汲極區；及一第一閘極堆疊和一第二閘極堆疊，在該隔離結構上，該第一閘極堆疊接合該些第一鰭片之通道區，該第二閘極堆疊接合該些第二鰭片之通道區；形成一介電層在該第一閘極堆疊和該第二閘極堆疊之側壁上及在該些第一鰭片和該些第二鰭片之該源/汲極區之側壁上；蝕刻該些第一鰭片之該源/汲極區，從而形成四第一溝渠；分別在該些第一溝渠生長四第一源/汲極特徵；蝕刻該些第二鰭片之該源/汲極區，從而形成四第二溝渠；以及分別在該些第二溝渠生長四第二源/汲極特徵，其中：每一該些第一源/汲極特徵和每一該些第二源/汲極特徵包含一下部分和在該下部分之上之一上部分；該些第一源/汲極特徵和該些第二源/汲極特徵之該下部分至少部分地被該介電層包圍；該些第二源/汲極特徵之該上部分合併成二合併的第二源/汲極特徵，且在該第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵；及每一該些合併的第二源/汲極特徵具有一彎曲的上表面。
  6. 如申請專利範圍第5項所述之方法，其中該彎曲的上表面具有一凹陷，該凹陷位於接近彎曲上表面 之一中心，且具有一剖面外型，該剖面外型係從其頂部漸縮至其底部。
  7. 如申請專利範圍第5項所述之方法，其中：每一該些第一源/汲極特徵及每一該些第二源/汲極特徵之該下部分具有一剖面外型，該剖面外型朝各自的上部分漸縮；以及從一俯視觀之，每一該些上部分比各自之下部分具有一較大面積。
  8. 一種半導體裝置，包含：一基材；一隔離結構，位於該基材上；二第一鰭片在該半導體裝置之一p型區內；二第二鰭片在該半導體裝置之一n型區內，其中該些第一鰭片和該些第二鰭片從該基材延伸出並穿透該隔離結構，該些第一鰭片係並排設置，該些第二鰭片係並排設置，且每一該些第一鰭片和每一該些第二鰭片具有一通道區和夾住該通道區之二源/汲極區；一第一閘極堆疊和一第二閘極堆疊，在該隔離結構上，該第一閘極堆疊接合該些第一鰭片之通道區，該第二閘極堆疊接合該些第二鰭片之通道區；一介電層，設置在該隔離結構之上且鄰近該些第一鰭片和該些第二鰭片之源/汲極區；四第一源/汲極特徵，在該些第一鰭片之源/汲極區 上；以及四第二源/汲極特徵，在該些第二鰭片之源/汲極區之，其中：每一該些第一源/汲極特徵和每一該些第二源/汲極特徵包含一下部分和在該下部分上之一上部分；該些第一源/汲極特徵和該些第二源/汲極特徵之下部分至少部分地被該介電層包圍；該些第二源/汲極特徵之上部分合併成二合併的第二源/汲極特徵，且在該第二閘極堆疊之每一側上有一個合併的第二源/汲極特徵；及每一該些合併的第二源/汲極特徵具有一彎曲的上表面。
  9. 如申請專利範圍第8項所述之半導體裝置，其中該彎曲的上表面具有一凹陷，該凹陷位於接近彎曲的上表面之一中心，且該凹陷具有一深度介於5奈米至20奈米且一頂部開口介於10奈米至50奈米。
  10. 如申請專利範圍第8項所述之半導體裝置，其中：每一該些第一源/汲極特徵和每一該些第二源/汲極特徵之該下部分具有一剖面外型，該剖面外型朝各自的上部分漸縮；以及從一俯視觀之，每一該些上部分比各自之下部分具有一較大面積。
TW105125477A 2016-02-23 2016-08-10 半導體裝置及其製造方法 TWI597846B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/051,072 US9825036B2 (en) 2016-02-23 2016-02-23 Structure and method for semiconductor device

Publications (2)

Publication Number Publication Date
TW201731107A true TW201731107A (zh) 2017-09-01
TWI597846B TWI597846B (zh) 2017-09-01

Family

ID=59629546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125477A TWI597846B (zh) 2016-02-23 2016-08-10 半導體裝置及其製造方法

Country Status (3)

Country Link
US (3) US9825036B2 (zh)
CN (1) CN107104147B (zh)
TW (1) TWI597846B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505021B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFet device and method of forming the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490459B2 (en) * 2017-08-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for source/drain contact formation in semiconductor devices
DE102016119024B4 (de) 2015-12-29 2023-12-21 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum Herstellen einer FinFET-Vorrichtung mit epitaktischen Elementen mit flacher Oberseite
US9825036B2 (en) 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device
US10049936B2 (en) 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
US10355105B2 (en) * 2017-10-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors and methods of forming the same
US10490650B2 (en) 2017-11-14 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k gate spacer and methods for forming the same
US10658242B2 (en) 2017-11-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with Fin structures
KR102472070B1 (ko) 2018-06-12 2022-11-30 삼성전자주식회사 반도체 소자
KR102626334B1 (ko) 2018-07-27 2024-01-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11222951B2 (en) * 2018-08-31 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain structure and method
US11404417B2 (en) * 2020-02-26 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low leakage device
DE102020129842A1 (de) 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtungen mit rückseitiger stromschiene und rückseitiger selbstjustierender durchkontaktierung
US11362213B2 (en) * 2020-03-31 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a FinFET device with a backside power rail and a backside self-aligned via by etching an extended source trench
KR20220049088A (ko) 2020-10-13 2022-04-21 삼성전자주식회사 반도체 장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8558279B2 (en) 2010-09-23 2013-10-15 Intel Corporation Non-planar device having uniaxially strained semiconductor body and method of making same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
CN103187445B (zh) * 2011-12-30 2016-06-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
KR101876793B1 (ko) * 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US20140054646A1 (en) * 2012-08-24 2014-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Multiple Gate Transistors
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9087724B2 (en) 2013-03-21 2015-07-21 International Business Machines Corporation Method and structure for finFET CMOS
US9853154B2 (en) * 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US9171935B2 (en) * 2014-03-07 2015-10-27 Globalfoundries Inc. FinFET formation with late fin reveal
US9123744B1 (en) * 2014-03-07 2015-09-01 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR101738510B1 (ko) 2014-03-22 2017-05-22 알테라 코포레이션 고성능 핀펫 및 그 형성 방법
US9443963B2 (en) * 2014-04-07 2016-09-13 International Business Machines Corporation SiGe FinFET with improved junction doping control
US9583625B2 (en) * 2014-10-24 2017-02-28 Globalfoundries Inc. Fin structures and multi-Vt scheme based on tapered fin and method to form
US9899268B2 (en) * 2015-03-11 2018-02-20 Globalfoundries Inc. Cap layer for spacer-constrained epitaxially grown material on fins of a FinFET device
US10032910B2 (en) * 2015-04-24 2018-07-24 GlobalFoundries, Inc. FinFET devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same
US9553194B1 (en) * 2015-07-29 2017-01-24 Globalfoundries Inc. Method for improved fin profile
US10580882B2 (en) * 2015-12-21 2020-03-03 Intel Corporation Low band gap semiconductor devices having reduced gate induced drain leakage (GIDL)
WO2017111846A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Transistor with sub-fin dielectric region under a gate
US10157748B2 (en) * 2016-02-08 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
US9825036B2 (en) 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505021B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFet device and method of forming the same
TWI707388B (zh) * 2017-09-29 2020-10-11 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置的製造方法
US10840357B2 (en) 2017-09-29 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same

Also Published As

Publication number Publication date
CN107104147A (zh) 2017-08-29
US20170243868A1 (en) 2017-08-24
CN107104147B (zh) 2020-06-19
US20200075597A1 (en) 2020-03-05
US10727229B2 (en) 2020-07-28
US11031398B2 (en) 2021-06-08
TWI597846B (zh) 2017-09-01
US9825036B2 (en) 2017-11-21
US20180076203A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
TWI597846B (zh) 半導體裝置及其製造方法
US11610983B2 (en) Epitaxial features confined by dielectric fins and spacers
US11239341B2 (en) Horizontal gate all-around device having wrapped-around source and drain
CN109860117B (zh) 用于减小晶体管间隔的切割金属栅极工艺
US10490552B2 (en) FinFET device having flat-top epitaxial features and method of making the same
TW201715615A (zh) 半導體元件及其製造方法
CN111128887B (zh) 形成半导体器件的方法
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
TW202005087A (zh) 半導體結構及半導體製程方法
TW201919119A (zh) 製造半導體結構之方法
TW202213789A (zh) 半導體結構之製造方法
US20220293601A1 (en) FINFET Device Having Flat-Top Epitaxial Features and Method of Making the Same
TW202433559A (zh) 半導體裝置及其製造方法