TW201727793A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201727793A
TW201727793A TW105135752A TW105135752A TW201727793A TW 201727793 A TW201727793 A TW 201727793A TW 105135752 A TW105135752 A TW 105135752A TW 105135752 A TW105135752 A TW 105135752A TW 201727793 A TW201727793 A TW 201727793A
Authority
TW
Taiwan
Prior art keywords
fin
epitaxial
height
spacer
width
Prior art date
Application number
TW105135752A
Other languages
English (en)
Inventor
宋學昌
張智強
李昆穆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201727793A publication Critical patent/TW201727793A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一半導體結構包含裝置區域和測試區域。在裝置區域，第一鰭狀間隔物覆蓋第一鰭狀結構且具有第一高度，且第一磊晶結構配置於第一鰭狀結構，第一磊晶結構的一部分高於第一鰭狀間隔物且具有第一寬度。在測試區域，第二鰭狀間隔物覆蓋第二鰭狀結構的側壁且具有第二高度，且第二高度大於第一高度。第二磊晶結構配置於第二鰭狀結構，且第二磊晶結構的一部分高於第二鰭狀間隔物且具有第二寬度，第二寬度小於第一寬度。

Description

半導體結構及其製造方法
本揭露內容實施方式係有關於一種在裝置區域和測試區域有不同磊晶結構構體積之鰭式場效電晶體及其製造方法。
積體電路(IC)的製造，在相當程度上由在半導體裝置中增加所形成的積體電路密度的需求所趨動。這通常是透過執行更積極的設計規則，以允許形成較大的IC裝置的密度來完成。然而，IC裝置，例如電晶體，其密度的增加，也增加了在具有縮小特徵尺寸之半導體裝置之製程上的複雜性。
舉例而言，隨著如鰭式場效電晶體(FinFET)的半導體元件經過各種微縮的技術世代，已使用磊晶(epi)半導體材料來實現應變源極/漏極特徵(例如，應力源區(stressor regions))以增強載流子遷移率並提高元件性能。形成具有應力源區域之FinFET通常以磊晶生長之矽(Si)形成用於n型元件的凸起的源極和漏極特徵，以及以磊晶生長矽鍺(SiGe)形成用於p型元件之凸起的源極和漏極元件。在 應力源的製造過程中，不斷需要進一步的改進以滿足微縮製程中對於性能的要求。
一種半導體結構，包含一裝置區域及一測試區域。裝置區域包含：一第一鰭狀結構；第一鰭狀間隔物覆蓋該第一鰭狀結構的側壁且具有一第一高度；以及一第一磊晶結構配置於該第一鰭狀結構，且該第一磊晶結構的一部分位在該第一鰭狀間隔物之上且具有一第一寬度。測試區域，包含：一第二鰭狀結構；第二鰭狀間隔物覆蓋該第二鰭狀結構的側壁且具有一第二高度，且該第二高度大於該第一高度；以及一第二磊晶結構配置於該第二鰭狀結構，且該第二磊晶結構的一部分位在該第二鰭狀間隔物之上且具有一第二寬度，且該第二寬度小於該第一寬度。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧裝置區域
114‧‧‧測試區域
120a‧‧‧第一鰭狀結構
120b‧‧‧第二鰭狀結構
130a‧‧‧第一鰭狀物間隔物
130b‧‧‧第二鰭狀物間隔物
140‧‧‧第一磊晶結構
142‧‧‧第一部分
144‧‧‧第二部分
144a‧‧‧頂點
144b‧‧‧上部
150‧‧‧第二磊晶結構
152‧‧‧第一部分
154‧‧‧第二部分
154a‧‧‧頂點
154b‧‧‧上部
160‧‧‧隔離結構
170‧‧‧閘極結構
172‧‧‧閘極介電層
174‧‧‧閘極電極
176‧‧‧硬遮罩
200‧‧‧半導體結構
230a‧‧‧第一鰭狀間隔物
240‧‧‧磊晶結構
315‧‧‧凹陷
320‧‧‧光阻
325‧‧‧凹陷
330‧‧‧光阻
415‧‧‧凹陷
d1、d2、d3‧‧‧深度
D1、D2‧‧‧距離
H1、H2、H3‧‧‧高度
L1‧‧‧水平面
S1、S2、S3、S4‧‧‧琢面
W、W1、W2‧‧‧寬度
第1A圖為根據本揭露內容之各實施方式中的半導體結構。
第1B圖為根據各實施方式，在第1A圖中沿著AA線之半導體結構的剖面視圖。
第2A圖為根據本揭露內容之各實施方式中的半導體結構。
第2B圖為根據各實施方式，在第2A圖中沿著AA線之半導體結構的剖面視圖。
第3A至3E圖為根據各實施方式中在製造的中間階段，在第1A圖中沿著AA線之半導體結構的剖面視圖。
第4A和4B圖為根據各實施方式中在製造的中間階段，在第2A圖中沿著AA線之半導體結構的剖面視圖。
在結合所附圖式閱讀時，由以下詳細的描述內容將很好地理解本揭露容的觀點。要注意的是，根據產業上的標準做法，各個特徵不是按比例繪製。事實上，為了論述的清晰起見，各個特徵的尺寸可任意地增加或縮小。
為了實現所提供的申請標的的諸多不同特徵，以下揭露內容提供許多不同的實施方式或實施例。為了簡化本揭露內容，成分和配置的特定實施例如後描述。當然，這僅是實施例，目的不在於進行限制。例如，在敘述中提及形成第一特徵高於或在第二特徵上，之後可能包含實施方式，在其中第一和第二特徵以直接接觸形成，且也可能包含實施方式，在其中附加的特徵可能形成於第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸。此外，在各實施例中，本揭露內容可能重複標號和/或字母。這樣的重複是為了簡化和清晰的目的，並不是所討論的各個實施方式和/或配置之間有關係存在。
更進一步地，空間上相關的用語，例如「之下」、 「在下方」、「低於」、「高於」、「上面的」和類似的用語，可能在此使用以簡化敘述，以描述在所繪示的圖式中，一個元件或特徵和另一個元件或特徵之間的關係。這些空間上相對的用語目的在於除了繪示在圖式中的方向以外，包含正使用或正操作中的裝置的不同方向。這些設施可能有其他的位向(旋轉90度或其他方位)，且在此空間上的相對的描述符號同樣可以相應地進行解釋。
圖式第1A圖為根據本揭露內容各實施方式中的半導體結構，而圖式第1B圖為根據各個實施方式中，圖式1A中沿著線AA的剖面視圖。描述於圖式第1A圖和第1B圖中的半導體結構100，其可能包括被動成分例如電阻、電容、電感，和主動成份，包括P-通道場效電晶體(PFETs)、N-通道場效電晶體(NFET)、金屬-氧化物-半導體場效電晶體(MOSFETs)、互補性金屬-氧化物-半導體電晶體(CMOS)，高電壓電晶體，和/或高頻電晶體，其他合適的成份，和/或其組合。更進一步須理解的是，對於半導體結構100的附加的實施方式，附加的特徵可增加至半導體結構100中，且一些如下所述的特徵可被置換或刪除。
如在第1A圖及在第1B圖中所示，半導體結構100包含基板110，第一鰭狀結構120a，第二鰭狀結構120b，第一鰭狀物間隔物130a，第二鰭狀物間隔物130b，第一磊晶結構140和第二磊晶結構150。第一鰭狀結構120a和第二鰭狀結構120b自基板110形成，第一鰭狀結構120a配置在基板110的裝置區域112中，且第二鰭狀結構120b配 置在基板110的測試區域114中。在一些實施方式中，基板110可能包括元素半導體，包含矽或鍺結晶、多晶矽、和/或非晶結構。在各實施方式中，基板110可能包括化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦。在各實施方式中，基板110可包括合金半導體包含矽鍺、磷化砷鎵、砷化銦鋁、砷化鋁鎵、砷化銦鎵、磷化銦鎵，和/或磷砷化銦鎵；任何其他何適的材料；和/或其組合。
在一些實施方式中，半導體結構100更進一步地包含隔離結構160配置於兩相鄰的第一鰭狀結構120a或兩相鄰第二鰭狀結構120b之間。換句話說，隔離結構160分離且電性隔離相鄰的鰭狀結構。在各實施方式中，隔離結構160為淺溝槽隔離(STI)結構包含氧化矽、氮化矽、旋塗玻璃、其組合、或其他合適的材料。
第一鰭狀間隔物130a覆蓋第一鰭狀結構120a的側壁，且第二鰭狀間隔物130b覆蓋第二鰭狀結構120b的側壁。在一些實施方式中，第一鰭狀間隔物130a和第二鰭狀間隔物130b更進一步地延伸至覆蓋隔離結構160的上表面。在一些實施方式中，第一鰭物間隔物130a和第二鰭狀間隔物130b可能包括氮化矽、碳化矽、氮氧化矽，或其組合。
如在圖式第1A圖中所示，第一鰭狀結構120a的一部分和第一鰭狀間隔物130a的一部分為凹陷的，且第一磊晶結構140配置於第一鰭狀結構120a的凹陷部分。類似 地，第二鰭狀結構120b的一部分和第二鰭狀間隔物130b的一部分為凹陷的，且第二磊晶結構150配置於第二鰭狀結構120b的凹陷部分。
在一些實施方式中，第一磊晶結構140和第二磊晶結構150包含矽、矽鍺或其組合。例如，半導體結構100為N-通道場效電晶體(NFET)裝置，且第一磊晶結構140和第二磊晶結構150由矽形成以提高應變性，導致在操作NFET裝置時有較高的電子遷移率。在另一個實施例中，半導體結構100為P-通道場效電晶體(PFET)裝置，且第一磊晶結構140和第二磊晶結構150由矽鍺形成以增加應變性，導致在操作PFET裝置時有較高的電洞遷移率。
圖式第1B圖顯示第一鰭狀結構120a、第二鰭狀結構120b、第一鰭狀間隔物130a、第二鰭狀間隔物130b、在凹陷部位中的第一磊晶結構140和第二磊晶結構150。在圖式第1B圖中，每一個第一鰭狀間隔物130a具有第一高度H1其高於隔離結構160，且第一磊晶結構140分別地配置在第一鰭狀結構120a中。具體而言，在裝置區域112中，第一磊晶結構140具有第一部分142，其插入二個第一鰭狀間隔物130a之間，且第一部分142的寬度與第一鰭狀結構120a的寬度W相同。第一磊晶結構140的第二部分144高於第一鰭狀間隔物130a，第二部分144水平地延伸以逐漸增加寬度W至第一寬度W1。換句話說，第一磊晶結構140的第二部分144高於第一鰭狀間隔物130a，且具有第一寬度W1其大於第一鰭狀結構120a的寬度W。此外，第一近端距離D1介 於兩個相鄰第一磊晶結構140之間，第一近端距離D1定義為介於兩個相鄰第一磊晶結構140的兩個最近頂點144a之間的距離。
在測試區域114中，每一個第二鰭狀間隔物130b具有第二高度H2，其高於隔離結構160，第二高度H2大於第一高度H1，且第二磊晶結構150分別地配置於第二鰭狀結構120b中。具體而言，第二磊晶結構150具有第一部分152插入於二個第二間隔物130b之間，且第一部分152的寬度與第二鰭狀結構120b的寬度W相同。第二磊晶結構150的第二部分154高於第二鰭狀間隔物130b，第二部分154水平地延伸以逐漸增加寬度W至第二寬度W2。換句話說，第二磊晶結構150的第二部分154高於第二鰭狀間隔物130b，且具有第二寬度W2其大於第二鰭狀結構120b的寬度W。此外，第二近端距離D2介於二個相鄰第二磊晶結構150之間，第二近端距離定義為二個相鄰第二磊晶結構150的二個最近頂點154a之間的距離。
在各實施方式中，半導體結構100更進一步地包含覆蓋層，其分別地位在第一磊晶結構140和第二磊晶結構150上以保護它們不受後續暴露和蝕刻製程的損害。在一些實施方式中，第一磊晶結構140、第二磊晶結構150和覆蓋層由矽鍺形成，覆蓋層的矽鍺具有鍺的比例範圍從大約0至大約30%，且第一磊晶結構140和第二磊晶結構150的矽鍺具有鍺的比率大於約30%以上。
值得注意的是，第一近端距離D1和第二近端距 離D2的值分別地由第一鰭狀間隔物130a的第一高度H1和第二鰭狀間隔物130b的第二高度H2決定，其理由如下所述。在第一鰭狀間隔物130a或第二鰭狀間隔物130b之上，第一磊晶結構140或第二磊晶結構150的第二部分144或154開始水平地延伸且形成琢面，而且第一磊晶結構140的上部144b和第二磊晶結構150的上部154b在相同的L1層。既然第二高度H2大於第一高度H1，在厚度上，第一磊晶結構140的第二部分144大於第二磊晶結構150的第二部分154。因此，第二磊晶結構150的第二部分154水平地延伸至其體積小於第一磊晶結構140的第二部分144的體積，且第二部分154的第二寬度W2小於第二部分144的第一寬度W1。
在一些實施方式中，第一寬度W1延伸至一個與第二寬度W2不同的水平面。在各實施方式中，第一寬度W1延伸至低於第二寬度W2的水平面。
此外，如在圖式第1B圖所示，第一磊晶結構140的第二部分144具有較大的第一寬度W1，其減少介於兩個相鄰第一磊晶結構140之間的空間。因而，介於二個相鄰第二磊晶結構之間的第二近端距離D2大於介於二個相鄰第一磊晶結構140之間的第一近端距離D1，而且在測試區域114的二個相鄰第二磊晶結構150並無相互接觸，以增加半導體結構100的產率。在一些實施方式中，第二近端距離D2範圍自大約5奈米至大約25奈米。在各實施方式中，在裝置區域114二個相鄰的第一磊晶結構140並無互相接觸。
在一些實施方式中，第一磊晶結構140的第二部分144和第二磊晶結構150的第二部分154為鑽石形狀。在各實施方式中，每一個第一磊晶結構140的第二部分144和第二磊晶結構150的第二部分154有4個琢面，S1、S2、S3、S4。每一個琢面有(111)晶面取向。在各個不同的實施方式中，琢面S1平行於琢面S3，且琢面S2平行於琢面S4。琢面S1和S4與鰭狀物間隔物130a或130b的上部之間有固定的角度α，且琢面S2和S4與平行於鰭狀物間隔物130a或130b上部的方向之間有固定的角度β。作為實施例，固定的角度α是54.7度，固定的角度β也是。
半導體結構100更進一步地包含閘極結構170分別地高於且橫跨第一鰭狀結構120a和第二鰭狀結構120b。在一些實施方式中，閘極結構170包含，依序為閘極介電層172、閘極電極174、硬遮罩176。閘極介電層172沉積在第一鰭狀結構120a或第二鰭狀結構120b且包含介電材料。例如氧化矽、氮氧化矽、氮化矽、高介電常數介電材料、其他合適的介電材料，或其組合。實施例的高介電常數介電材料包含二氧化鉿(HfO2)、矽氧化鉿(HfSiO)、矽氧氮化鉿(HfSiON)、氧鉭化鉿(HfTaO)、氧鈦化鉿(HfTiO)、氧化鋯鉿(HfZrO)、其他合適的材料、或其組合。
在各實施方式中，閘極介電層172為多層的結構，例如，包含一介面層，一高介電常數介電材料層位在介面層之上。實施例的介面層可能形成自熱製程或原子層沉積(ALD)製程成長的氧化矽層。
閘極電極174配置在閘極介電層172之上。在一些實施方式中，閘極電極174由多結晶型矽(多晶矽)形成，且為了合適的導電度，將多晶矽做摻雜處理。或者，假如虛擬閘極形成且之後以金屬閘極置換製程替代，多晶矽不需摻雜。在各實施方式中，閘極電極174包含具有適當功函數的導電材料，其也稱為功函數層。功函數層包含合適的材料，因此調整該層使具有合適的功函數以增進相關裝置的性能。例如，假如對於PFET裝置，理想的是p-型功函數金屬，利用氮化鈦或氮化鉭以製備功函數層。另一方面，假如對於NFET裝置，理想的是n-型功函數金屬，利用鉭、鋁鈦、氮化鋁鈦、或碳氮化鉭，以製備功函數層。在各實施方式中，閘極電極174包含其他導電材料，例如鋁、銅、鎢、金屬合金、金屬矽化物、其他合適的材料、或其組合。具體而言，閘極電極174包含功函數層和其他導電層位於功函數層上。
硬遮罩176配置在閘極電極174之上並保護之。在一些實施方式中，硬遮罩176包含氧化矽、氮化矽、氮氧化矽、碳化矽、其他合適的介電材料、或其組合。在各實施方式中，硬遮罩176為多層的結構。
現參看圖式第2A圖及第2B圖。圖式第2A圖為根據本揭露內容各實施方式中的半導體結構，且圖式第2B為根據不同的實施方式，在圖式第2A圖中沿著AA線的剖面圖。在圖式第1A圖和第1B圖中的半導體結構100和在圖式第2A圖和第2B圖中的半導體結構200之間的不同如下所述。在圖式第2B圖中第一鰭狀間隔物230a具有第三高度 H3，其小於在圖式第1B圖中所示的第一鰭狀間隔物130a的第一高度H1。在圖式第1B圖中如後所示，第一磊晶結構140的第二部分144於高於第一鰭狀間隔物130a之處開始水平延伸，且形成S1、S2、S3、S4琢面，而且介於二個鄰近第一磊晶結構140的第一近端距離D1之值由第一鰭狀間隔物130a的高度所決定。既然第一鰭狀間隔物230a的第三高度H3小於第一鰭狀間隔物130a的第一高度H1，第一磊晶結構140的第二部分144水平地延伸以形成寬於第一寬度W1的寬度，因而縮短第一近端距離D1。當第一近端距離D1小於0，在裝置區域112的二個相鄰的第一磊晶結構140彼此互相接觸且合併成一個合併的磊晶結構240，其具有較大的體積且因此增加半導體結構200的性能。值得注意的是，在測試區域114的二個相鄰第二磊晶結構150仍然被第二近端距離D2分隔，以增加半導體結構200的產率。
根據一些實施方式，提供製造半導體結構100的方法。圖式第3A至3E圖為根據各實施方式，在製造的中間階段，沿著圖式第1A圖的AA線的半導體結構100的剖面圖。值得注意的是，可提供額外的步驟於這個方法的之前、之中、之後，且對於此方法額外的實施方式，一些以下所述的步驟可被取代或刪除。
在圖式第3A圖，第一鰭狀結構120a和第二鰭狀結構120b自基板110形成。基板110包含裝置區域112和測試區域114，第一鰭狀結構120a位在裝置區域112，和第二鰭狀結構120b位在測試區域114。此外，第一鰭狀結構120a 和第二鰭狀結構120b都具有寬度W，以及介於相鄰第一鰭狀結構120a或相鄰第二鰭狀結構120b之間的距離D。
在一些實施方式中，製造第一鰭狀結構120a和第二鰭狀結構120b，可使用合適的製程，其包含光刻和蝕刻製程。光刻製程可能包括形成光阻層(未繪示)在基板110之上，暴露光阻層以形成圖案，執行曝光後烘烤製程，顯影圖案以形成遮罩元件。以上所述的遮罩元件用以在蝕刻製程形成溝槽時保護基板110，留下延伸的第一鰭狀結構120a和第二鰭狀結構120b。
在各實施方式中，隔離結構160形成於相鄰的第一鰭狀結構120a和相鄰的第二鰭狀結構120b之間。在一些實施方式中，溝槽利用反應性離子蝕利(RIE)和/或其他合適的製程，和隔離材料，例如氧化矽、氮化矽、旋塗玻璃、其組合、或其他合適的材料，以填充在溝槽中。之後，執行化學機械研磨(CMP)製程以移除過量的隔離材料。也可能使用其他關於製造隔離結構160的技術。
在各實施方式中，顯示於圖式第1A圖的閘極結構170分別地形成在第一鰭狀結構120a和第二鰭狀結構120b之上且橫跨其上。在這個步驟，閘極介電層172、閘極電極174、和硬遮罩176接續地形成在第一鰭狀結構120a和第二鰭狀結構120b之上，藉由沉積製程、例如化學氧象沉積(CVD)、物理氣象沉積(PVD)、原子層沉積(ALD)、熱氧化、其他合適的技術、或其組合。之後，閘極介電層172，閘極電極174，和硬遮罩176圖案化以形成閘極結構170其 覆蓋第一鰭狀結構120a和第二鰭狀結構120b的上表面和側壁。換句話說，當施加電壓於閘極結構170時，第一鰭狀結構120a和第二鰭狀結構120b的上表面和側壁的功能為通道。
在一些實施方式中，圖案化製程更進一步地包含光刻製程和蝕刻製程。光刻製程包含光阻(阻擋)塗層(例如：旋塗)、軟烤、遮罩對準、曝光、曝光後烘烤、顯影成光阻層、漂洗、乾燥(如：硬烤)、其他合適的製程、和/或其組合。蝕刻製程包含乾式蝕刻、濕式蝕刻、和/或其他蝕刻方法(如：反應性離子蝕刻)。
在圖式第3B圖，第一鰭狀間隔物130a覆蓋在第一鰭狀結構120a的側壁上，且第二鰭狀間隔物130b覆蓋在第二鰭狀結構120b之上。在一些實施方式中，藉由保形地覆蓋介電材料在第一鰭狀結構120a、第二鰭狀結構120b和隔離結構160之上，形成第一鰭狀間隔物130a和第二鰭狀間隔物130b。之後，蝕刻位在第一鰭狀結構120a和第二鰭狀結構120b之上的介電材料以維持第一鰭狀間隔物130a和第二鰭狀間隔物130b分別地在第一鰭狀結構120a和第二鰭狀結構120b的側壁上。蝕刻製程可能包含多步驟蝕刻以達成蝕刻選擇性、靈活性和理想的過蝕刻控制。
在圖式第3C圖，第二鰭狀結構120b和第二鰭狀間隔物130b凹陷化以形成第二凹陷315，其在第二鰭狀結構120b具有深度d2。具體而言，在凹陷化前，第二鰭狀結構120b的上表面位在水平面L1上，且之後上表面形成凹陷至 低於水平面L1的水平面，其深度d2定義為介於凹陷315底部和水平面L1之間的距離。在這個步驟，運用第一光阻320以保護裝置區域112，且藉由選擇性蝕刻製程，在測試區域114的第二鰭狀結構120b和第二鰭狀間隔物130b同時地凹陷化，並且在第二時間期T2，其第二鰭狀結構120a的移除率大於第二鰭狀間隔物130b的移除率。因此，在凹陷化製程後，位在隔離結構160之上的第二鰭狀結構120b的高度低於第二鰭狀間隔物130b的第二高度H2。
在一些實施方式中，選擇性蝕刻製程是乾蝕刻製程或濕蝕刻製程，使用合適的溶劑或是電漿氣體。在各實施方式中，第二鰭狀結構120b移除率的範圍為第二鰭狀間隔物130b移除率的大約1.5至大約2倍。
在圖式第3D圖，第一鰭狀結構120a和第一鰭狀間隔物130a凹陷化以形成第一凹陷325，其在第一鰭狀結構120a內具有深度d1。類似地，在凹陷化前，第一鰭狀結構120a的上表面位在水平面L1上，之後上表面凹陷化至低於水平面L1的水平面，其深度d1定義為介於凹陷325和水平面L1之間的距離。在這個步驟，運用第二光阻330以保護測試區域114，且在裝置區域112的第一鰭狀結構120a和第一鰭狀間隔物130a同時地凹陷化，藉由在第一時間期T1選擇性蝕刻製程，第一鰭狀結構120a的移除率大於第一鰭狀間隔物130a的移除率。因此，在凹陷化製程後，位在高於隔離結構160之第一鰭狀結構120a的高度低於第一鰭狀間隔物130a的第一高度H1。
在一些實施方式中，選擇性的蝕刻製程為乾蝕刻製程或濕蝕刻製程，其使用合適的溶劑或電漿氣體。在各實施方式中，第一鰭狀結構120a的移除率範圍為第一鰭狀間隔物130a移除率的大約1.5至大約2倍。
值得注意的是，第一時間期T1長於第二時間期T2。具體而言，在凹陷化前，第一鰭狀間隔物130a和第二鰭狀間隔物130b具有同樣的高度，在第一時間期T1期間，第一鰭狀間隔物130a的高度凹陷化至第一高度H1，且在第二時間期T2期間，第二鰭狀間隔物130b的高度凹陷化至第二高度H2。既然第一時間期T1長於第二時間期T2，第二鰭狀間隔物130b的第二高度H2大於第一鰭狀間隔物130a的第一高度H1。設計第一高度H1和第二高度H2以達到後續磊晶結構的目標尺寸，之後將詳細描述。
類似地，凹陷化前，第一鰭狀結構120a和第二鰭狀結構120b具有同樣的高度，在第一時間期T1內，第一鰭狀結構120a凹陷化以形成凹陷325，其具有深度d1，且在第二時間期T2內，第二鰭狀結構120b凹陷化以形成凹陷315其具有深度d2。既然第一時間期T1長於第二時間期T2，凹陷315的深度d2小於第一凹陷325的深度d1。
在圖式第3E圖，第一磊晶結構140和第二磊晶結構150分別地成長於且填充凹陷315和325。在一些實施方式中，第一磊晶結構140和第二磊晶結構150同時地藉由磊晶製程成長，磊晶製程包括含矽氣體(如：矽烷或二氯矽烷(DCS))，含鍺氣體(如：鍺烷、四氯化鍺)、載氣(如：氫 氣)，和/或選擇性蝕刻氣體(如：鹽酸)。磊晶製程執行在溫度範圍介於大約500℃和大約800℃之間，且於壓力範圍介於大約10Torr至大約100Torr之間。
具體而言，第一鰭狀間隔物130a功能為阻擋以限制第一磊晶結構140使其在二個第一鰭狀結構130a之間成長，且形成第一磊晶結構140的第一部分142，而且第一部分142的寬度與第一鰭狀結構120a的寬度相同。之後，第一磊晶結構140在高於第一鰭狀間隔物130a之處開始水平地延伸，以逐漸增加寬度W至第一寬度W1，因而形成第一磊晶結構140的第二部分144。此外，第一近端距離D1形成於二個相鄰第一磊晶結構140之間，第一近端距離D1定義為介於二個相鄰第一磊晶結構140的二個最近頂點144a之間的距離。
類似地，第二鰭狀間隔物130b功能為阻擋以限制第二磊晶結構150使其成長在介於兩個第二鰭狀間隔物130b之間，且形成第二磊晶結構150的第一部分152。之後，第二磊晶結構150在高於第二鰭狀間隔物130b之處開始水平地延伸，以逐漸增加寬度W至第二寬度W2，因而形成第二磊晶結構150的第二部分154。此外，第一近端距離D2介於二個相鄰第二磊晶結構150之間，第一近端距離D2定義為介於二個相鄰第二磊晶結構150的二個最近頂點154a之間。
如在圖式第1A圖和第1B圖所述，第一近端距離D1和第二近端距離D2分別由第一鰭狀間隔物130a的第 一高度H1和第二鰭狀間隔物130b的第二高度H3所決定。既然第二高度H2大於第一高度H1，在厚度上，第一磊晶結構140的第二部分144大於第二磊晶結構150的第二部分154。因此，第二磊晶結構150的第二部分154水平地延伸，其體積小於第一磊晶結構140的第二部分144的體積，所以第二部分154的第二寬度W2小於第二部分144的第一寬度W1。較小的第二寬度W2擴大了介於二個相鄰第二磊晶結構150之間的第二近端距離D2，所以第二近端距離D2大於第一近端距離D1。更進一步而言，第二近端距離D2具有較大的值，其確保在測試區域114的二相鄰第二磊晶結構150之間沒有互相接觸，因此增加半導體結構100的產率。另一方面，在裝置區域112的第一磊晶結構140維持較大的體積以增加半導體結構100的性能。
在一些實施方式中，覆蓋層分別地形成在第一磊晶結構140和第二磊晶結構150之上以保護它們免受後續暴露和蝕刻製程的破壞。在一些實施方式中，第一磊晶結構140，第二磊晶結構150和覆蓋層由矽鍺形成，覆蓋層的矽鍺具有鍺的百分比範圍從大約0至大約30%，且第一磊晶結構140的矽鍺和第二磊晶結構150具有鍺的百分比大於約30%。
參看圖式第4A圖和4B圖，圖式第4A圖和第4B圖為根據各實施方式，在製造的中間階段，在圖式第2A圖和第2B圖的半導體結構200的剖面視圖。具體而言，圖式第4A圖和第4B圖，為如圖式第3C所示之凹陷化第二鰭狀結構 120b和第二鰭狀間隔物130b之後的下一個階段的剖面視圖。在圖式第4A圖，第一鰭狀結構120a和第一鰭狀間隔物230a凹陷化以在第一鰭狀結構120a形成第三凹陷415，其具有深度d3。在凹陷化前，第一鰭狀結構120a的上表面在水平面L1上，之後上表面凹陷化至低於水平面L1的水平面，深度d3定義為介於凹陷415底部和水平面L1間的距離。在這個步驟，運用第二光阻330以保護測試區域114，且在裝置區域112中的第一鰭狀結構120a和第一鰭狀間隔物230a同時凹陷化，藉由在第三時間期T3以選擇性蝕刻製程，其第一鰭狀結構120a的移除率大於第一鰭狀間隔物230a的移除率。因此，凹陷化製程後，在隔離結構160之上的第一鰭狀結構120a的高度低於第一鰭狀間隔物230a的第三高度H3。
值得注意的是，第三時間期T3長於第一時間期T1，所以第一鰭狀間隔物230a的高度凹陷至第三高度H3，其小於第一高度H1。設計第三高度和第二高度以達到後續磊晶結構的目標尺寸，之後下詳細描述。
在圖式第4B圖，第一磊晶結構140和第二磊晶結構150分別成長且填滿凹陷315和325之內。這個步驟類似在圖式第3E圖所描述的步驟，所以在此不描述細節。值得注意的是，第一近端距離D1的值和第二近端距離D2的值分別地由第一鰭狀間隔物230a的第三高度H3和第二鰭狀間隔物130b的第二高度H2所決定。既然第一鰭狀間隔物230a的第三高度H3小於第一鰭狀間隔物130a的第一高度 H1，第一磊晶結構140的第二部分144水平地延伸以形成寬於第一寬度W1的寬度，且進一步地縮短第一近端距離D1。當第一近端距離D1小於0，在裝置區域112中二個相鄰第一磊晶結構140互相接觸而且合併成一個合併的磊晶結構240，其具有較大的體積因此增加半導體結構200的性能。值得注意的是，在測試區域二個相鄰的第二磊晶結構150仍然由第二近端距離D2分隔以增加半導體結構200的產率。
上述本揭露內容所討論的實施方式具有優於現有方法和結構的優點，這些優點總結如下。根據一些實施方式，提供改良的結構其在裝置區域和測試區域分別地具有不同的磊晶體積。在測試區域的磊晶結構具有較小的體積以將它們以理想的距離分隔開來，所以防止磊晶結構合併而降低半導體結構的產率。另一方面，在裝置區域的磊晶結構成長至較大的體積，其甚至藉由合併兩個相鄰的磊晶結構，以增加半導體結構的性能和效率。總結以上要點，提供改良的方法和/或結構以在裝置區域形成較大的磊晶結構以增加性能，同時在測試區域形成較小的磊晶結構以增加產率。
上述列出了數個實施方式的特徵，以便那些習知技藝的人士可更好地理解本揭露內容所揭露的觀點。那些習知技藝的人士應理解他們可快速地運用本揭露內容做為設計或修改其他製程或結構的基礎，以實現相同的目的和/或達到如在此介紹的實施方式同樣的優點。那些習知技藝的人士也應理解如此相應的配置並不脫離本揭露內容的精神和範圍，且他們可做各式改變、替換、改造而不脫離本揭露 內容的精神和範圍。
根據一些實施方式，本揭露內容揭露一包含裝置區域和測試區域的半導體結構。裝置區域包含第一鰭狀結構，第一鰭狀間隔物，第一磊晶結構。第一鰭狀間隔物覆蓋第一鰭狀結構的側壁且具有第一高度，第一磊晶結構配置在第一鰭狀結構，且第一磊晶結構構的一部分位在第一鰭狀間隔物之上且具有第一寬度。測試區域鄰接於第一區域且包含第二鰭狀結構，第二鰭狀間隔物和第二磊晶結構。第二鰭狀間隔物覆蓋第二鰭狀結構且具有第二高度，且第二高度大於第一高度。第二磊晶結構配置於第二鰭狀結構，且第二磊晶結構的一部分位在第二鰭狀間隔物之上且具有第二寬度，第二寬度小於第一寬度。
根據各實施方式，本揭露內容揭露半導體結構其包含第一鰭狀結構、第一鰭狀間隔物、第一磊晶結構、第二鰭狀結構、第二鰭狀間隔物和第二磊晶結構。第一鰭狀間隔物覆蓋第一鰭狀結構側壁且具有第一高度。第一磊晶結構分別地配置在第一鰭狀結構，且第一近端距離介於兩個相鄰的第一磊晶結構之間。第二鰭狀間隔物覆蓋第二鰭狀結構的側壁且具有第二高度，且第二高度大於第一高度。第二磊晶結構分別地配置於第二鰭狀結構，且第二近端距離介於二個相鄰第二磊晶結構之間，第二近端距離大於第一近端距離。
根據各實施方式，本揭露內容揭露製造半導體結構的方法，此方法包含如下的步驟。第一鰭狀結構和第二鰭狀結 構自基板形成，且第一鰭狀間隔物和第二鰭狀間隔物分別地覆蓋在第一鰭狀結構和第二鰭狀結構的側壁。將第一鰭狀結構和第一鰭狀間隔物凹陷化以在第一鰭狀結構形成第一凹陷，且將第二鰭狀結構和第二鰭狀間隔物凹陷化以在第二鰭狀結構形成第二凹陷，且第二凹陷的深度小於第一凹陷的深度。第一磊晶結構和第二磊晶結構分別地成長在第一凹陷和第二凹陷。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧裝置區域
114‧‧‧測試區域
120a‧‧‧第一鰭狀結構
120b‧‧‧第二鰭狀結構
130a‧‧‧第一鰭狀物間隔物
130b‧‧‧第二鰭狀物間隔物
140‧‧‧第一磊晶結構
150‧‧‧第二磊晶結構
160‧‧‧隔離結構
170‧‧‧閘極結構
172‧‧‧閘極介電層
174‧‧‧閘極電極
176‧‧‧硬遮罩

Claims (1)

  1. 一種半導體結構，包含：一裝置區域，包含：一第一鰭狀結構；第一鰭狀間隔物覆蓋該第一鰭狀結構的側壁且具有一第一高度；以及一第一磊晶結構配置於該第一鰭狀結構，且該第一磊晶結構的一部分位在該第一鰭狀間隔物之上且具有一第一寬度；以及一測試區域，包含：一第二鰭狀結構；第二鰭狀間隔物覆蓋該第二鰭狀結構的側壁且具有一第二高度，且該第二高度大於該第一高度；以及一第二磊晶結構配置於該第二鰭狀結構，且該第二磊晶結構的一部分位在該第二鰭狀間隔物之上且具有一第二寬度，且該第二寬度小於該第一寬度。
TW105135752A 2015-11-06 2016-11-03 半導體結構及其製造方法 TW201727793A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/934,517 US10026662B2 (en) 2015-11-06 2015-11-06 Semiconductor structure and fabricating method thereof

Publications (1)

Publication Number Publication Date
TW201727793A true TW201727793A (zh) 2017-08-01

Family

ID=58664339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135752A TW201727793A (zh) 2015-11-06 2016-11-03 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US10026662B2 (zh)
CN (1) CN106684149A (zh)
TW (1) TW201727793A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535652B2 (en) * 2016-10-27 2020-01-14 International Business Machines Corporation Fabrication of vertical fin field effect transistors having top air spacers and a self-aligned top junction
US11605556B2 (en) 2017-03-30 2023-03-14 Intel Corporation Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
US10483266B2 (en) * 2017-04-20 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible merge scheme for source/drain epitaxy regions
US10147787B1 (en) * 2017-05-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
CN109300845A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
KR102432467B1 (ko) 2017-08-30 2022-08-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2019066958A1 (en) * 2017-09-29 2019-04-04 Intel Corporation IMPROVED CONTACTS OF N-TYPE L-CHANNEL CHANNEL TRANSISTORS
CN109728088A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110634951B (zh) * 2018-06-25 2022-12-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11217585B2 (en) 2018-09-25 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Forming dielectric dummy fins with different heights in different regions of a semiconductor device
CN112582347A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体装置的形成方法
US11527650B2 (en) * 2019-10-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having a source/drain region with a multi-sloped undersurface
US11532520B2 (en) 2020-08-14 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20230143986A1 (en) * 2021-11-09 2023-05-11 Invention And Collaboration Laboratory Pte. Ltd. Transistor structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US8937353B2 (en) * 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US20140273365A1 (en) * 2013-03-13 2014-09-18 Globalfoundries Inc. Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9647113B2 (en) * 2014-03-05 2017-05-09 International Business Machines Corporation Strained FinFET by epitaxial stressor independent of gate pitch
US9159630B1 (en) * 2014-07-14 2015-10-13 Globalfoundries Inc. Fin field-effect transistor (FinFET) device formed using a single spacer, double hardmask scheme
US9312274B1 (en) * 2014-10-15 2016-04-12 Globalfoundries Inc. Merged fin structures for finFET devices

Also Published As

Publication number Publication date
US10026662B2 (en) 2018-07-17
CN106684149A (zh) 2017-05-17
US20170133286A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
US11508825B2 (en) Semiconductor device and manufacturing method thereof
TW201727793A (zh) 半導體結構及其製造方法
US10553706B2 (en) Method for manufacturing semiconductor fin structure with extending gate structure
US9397097B2 (en) Gate structure for semiconductor device
US9882029B2 (en) Semiconductor device including Fin-FET and manufacturing method thereof
US9450046B2 (en) Semiconductor structure with fin structure and wire structure and method for forming the same
US9461041B2 (en) Metal gate finFET device
TWI524531B (zh) 鰭型場效電晶體與半導體裝置之製造方法
US11114436B2 (en) Metal gate structure and methods thereof
US8609495B2 (en) Hybrid gate process for fabricating finfet device
US8486770B1 (en) Method of forming CMOS FinFET device
TWI604516B (zh) 半導體裝置及其製造方法
TWI641135B (zh) 具有磊晶結構之鰭狀場效電晶體
KR101672602B1 (ko) Ｓｒａｍ ｆｉｎｆｅｔ 소자에 대한 구조물 및 방법
US20130228862A1 (en) Semiconductor device having a strained region
TW201822263A (zh) 半導體元件及其製作方法
TW201528345A (zh) 半導體裝置的形成方法
US9601626B2 (en) Semiconductor device including fin structure with two channel layers and manufacturing method thereof
TW201903856A (zh) 半導體元件及其製作方法
TW201724215A (zh) 半導體裝置及其製造方法