TW201727645A - 非揮發性記憶體裝置及其即時自適應讀取電壓調整方法 - Google Patents

非揮發性記憶體裝置及其即時自適應讀取電壓調整方法 Download PDF

Info

Publication number
TW201727645A
TW201727645A TW105119428A TW105119428A TW201727645A TW 201727645 A TW201727645 A TW 201727645A TW 105119428 A TW105119428 A TW 105119428A TW 105119428 A TW105119428 A TW 105119428A TW 201727645 A TW201727645 A TW 201727645A
Authority
TW
Taiwan
Prior art keywords
read voltage
corresponding data
voltage parameter
controller
page
Prior art date
Application number
TW105119428A
Other languages
English (en)
Other versions
TWI603332B (zh
Inventor
穎煜 戴
江力 朱
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Priority to CN201610878546.6A priority Critical patent/CN107025940B/zh
Publication of TW201727645A publication Critical patent/TW201727645A/zh
Application granted granted Critical
Publication of TWI603332B publication Critical patent/TWI603332B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

非揮發性記憶體裝置包括非揮發性儲存電路以及控制器。非揮發性儲存電路讀取一組對應資料電壓，以及依照控制器的讀取電壓參數將該組對應資料電壓轉換為對應資料。依據對應資料的錯誤位元數量，控制器決定是否執行即時自適應讀取電壓調整。即時自適應讀取電壓調整包括：提供左（或低）讀取電壓參數給非揮發性儲存電路以將該組對應資料電壓轉換為左對應資料；提供右（或高）讀取電壓參數給非揮發性儲存電路以將該組對應資料電壓轉換為右對應資料；以及依照對應資料、左對應資料與右對應資料的關係，而決定讀取電壓參數的調整方向與調整量。

Description

非揮發性記憶體裝置及其即時自適應讀取電壓調整方法
本發明是有關於一種非揮發性記憶體，且特別是有關於一種非揮發性記憶體裝置及其即時自適應讀取電壓調整的方法。
與傳統的硬碟設備相比，快閃記憶體（FLASH memory）具有快速讀/寫性能和低功耗等特性。快閃記憶體是一種常用的資料儲存設備。快閃記憶體可以依據控制器所發出的讀取命令的讀取電壓參數來設定讀取電壓。快閃記憶體還可以依據讀取命令的位址來讀取資料電壓。快閃記憶體依照所述讀取電壓將該資料電壓轉換為對應資料給控制器。為了降低成本，快閃記憶體技術發展至越來越小的幾何形狀和越來越高的密度（每一個記憶胞有更多位元），使得讀取錯誤成為快閃記憶體可靠性的一個主要的問題。因為資料保持特性（Data Retention）、讀取干擾（read disturb）或編程干擾（program disturb）等因素會引起記憶胞所輸出的資料電壓偏移至較低（或較高）的電壓，而經偏移的資料電壓可能會造成資料讀取錯誤。如果所述讀取電壓未處於適當的準位，則可能在經讀取/轉換後的對應資料中造成更多的錯誤位元。
本發明提供一種非揮發性記憶體裝置及其即時自適應讀取電壓調整的方法，可以適應性決定讀取電壓參數的調整方向與調整量。
本發明的實施例提供一種非揮發性記憶體裝置。非揮發性記憶體裝置包括非揮發性儲存電路以及控制器。非揮發性儲存電路用以依據讀取命令的讀取電壓參數設定至少一讀取電壓，依據讀取命令的位址讀取一組對應資料電壓，以及依照所述至少一讀取電壓將該組對應資料電壓轉換為對應資料。控制器耦接至非揮發性儲存電路，以提供讀取命令並接收該對應資料。依據該對應資料的錯誤位元數量，控制器決定是否執行即時自適應讀取電壓調整（On-The-Fly Self-Adaptive Read Voltage Adjustment）。其中，所述即時自適應讀取電壓調整包括：提供左（或較低）讀取電壓參數以使非揮發性儲存電路依照左讀取電壓參數將該組對應資料電壓轉換為左對應資料；提供右（或較高）讀取電壓參數以使非揮發性儲存電路依照右讀取電壓參數將該組對應資料電壓轉換為右對應資料；以及依照該對應資料與左對應資料的關係以及該對應資料與右對應資料的關係而適應性決定讀取電壓參數的調整方向與調整量。其中，左讀取電壓參數所對應的至少一左讀取電壓小於所述至少一讀取電壓，以及右讀取電壓參數所對應的至少一右讀取電壓大於所述至少一讀取電壓。
本發明的實施例提供一種非揮發性記憶體裝置的即時自適應讀取電壓調整的方法。所述即時自適應讀取電壓調整的方法包括：由控制器提供讀取命令給非揮發性儲存電路，以接收非揮發性儲存電路所回傳的對應資料，其中非揮發性儲存電路依據該讀取命令的讀取電壓參數設定至少一讀取電壓，依據讀取命令的位址讀取一組對應資料電壓，以及依照所述至少一讀取電壓將組對應資料電壓轉換為對應資料；由控制器提供左（或較低）讀取電壓參數給非揮發性儲存電路，以使非揮發性儲存電路依照左讀取電壓參數將該組對應資料電壓轉換為左對應資料，其中左讀取電壓參數所對應的至少一左讀取電壓小於所述至少一讀取電壓；由控制器提供右（或較高）讀取電壓參數給非揮發性儲存電路，以使非揮發性儲存電路依照右讀取電壓參數將該組對應資料電壓轉換為右對應資料，其中右讀取電壓參數所對應的至少一右讀取電壓大於所述至少一讀取電壓；以及依照對應資料與左對應資料的關係以及對應資料與右對應資料的關係而適應性決定讀取電壓參數的調整方向與調整量。
基於上述，本發明的實施例所提供非揮發性記憶體裝置及其即時自適應讀取電壓調整的方法可以提供讀取電壓參數、左（或較低）讀取電壓參數與右（或較高）讀取電壓參數給非揮發性儲存電路，以使非揮發性儲存電路分別依照讀取電壓參數、左讀取電壓參數與右讀取電壓參數將該組對應資料電壓轉換為對應資料、左對應資料與右對應資料。控制器可以依照對應資料、左對應資料與右對應資料的關係而適應性決定所述讀取電壓參數（門檻電壓參數）的調整方向與調整量。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明一實施例所繪示一種非揮發性記憶體裝置100的電路方塊示意圖。依照設計需求，非揮發性記憶體裝置100可以是隨身碟、固態硬碟（solid state disc, SSD）或是其他儲存裝置。非揮發性記憶體裝置100可以耦接至主機（host）10。此主機10可以是電腦、手持式電話、多媒體播放器、相機或是其他電子裝置。當主機10發出一個讀取命令（read command）給非揮發性記憶體裝置100時，非揮發性記憶體裝置100可以依據此讀取命令的定址來回傳對應資料給主機10。
於圖1所示實施例中，非揮發性記憶體裝置100包括非揮發性儲存電路110與控制器120。依照設計需求，非揮發性儲存電路110可以是反及快閃記憶體（NAND flash memory）或是其他非揮發性儲存電路/元件。當主機10發出一個讀取命令時，控制器120依據該讀取命令來定址非揮發性儲存電路110，以便從非揮發性儲存電路110中讀取一筆對應資料111，然後將此對應資料回傳給主機10。
詳而言之，非揮發性儲存電路110可以依據讀取命令的一個（或一組）讀取電壓參數來設定至少一讀取電壓（或稱門檻電壓），以及依據該讀取命令的位址來讀取一組對應資料電壓。依照所述至少一讀取電壓，非揮發性儲存電路110可以將該組對應資料電壓轉換為對應資料111。在此以多層記憶胞（Multi-Level Cell, MLC）快閃記憶體作為圖1所示非揮發性儲存電路110的說明例。其他類型的快閃記憶體，例如單層記憶胞（Single Level Cell, SLC）、三層記憶胞（Triple Level Cell, TLC）、四層記憶胞（Quadruple Level Cell，QLC）或其他類型快閃記憶體，可以依照多層記憶胞快閃記憶體的相關說明而類推。非揮發性儲存電路110可以依據控制器120的命令來設定上頁（upper page）讀取電壓VtU1、上頁讀取電壓VtU2與下頁（lower page）讀取電壓VtL。依照這些讀取電壓VtU1、VtU2與VtL，非揮發性儲存電路110可以將該組對應資料電壓轉換為對應資料111。
舉例來說，圖2是說明多層記憶胞快閃記憶體的對應資料電壓的分佈示意圖。圖2所示橫軸表示電壓，縱軸表示分佈量。圖1所示非揮發性儲存電路110可以參照圖2的相關說明而類推。多層記憶胞快閃記憶體的讀取電壓（或稱門檻電壓）包含上頁讀取電壓VtU1、上頁讀取電壓VtU2與下頁讀取電壓VtL。圖2繪示了四條常態分佈（normal distribution）曲線201、202、203與204，其中常態分佈曲線201表示具有上頁資料為「1」且下頁資料為「1」的記憶胞的資料電壓分佈，常態分佈曲線202表示具有上頁資料為「0」且下頁資料為「1」的記憶胞的資料電壓分佈，常態分佈曲線203表示具有上頁資料為「0」且下頁資料為「0」的記憶胞的資料電壓分佈，常態分佈曲線204表示具有上頁資料為「1」且下頁資料為「0」的記憶胞的資料電壓分佈。當某一記憶胞的資料電壓小於讀取電壓VtL時，非揮發性儲存電路110即可獲知此記憶胞的下頁資料為「1」。當此記憶胞的資料電壓大於讀取電壓VtL時，非揮發性儲存電路110即可獲知此記憶胞的下頁資料為「0」。當此記憶胞的資料電壓小於讀取電壓VtU1與VtU2時，或是當此記憶胞的資料電壓大於讀取電壓VtU1與VtU2時，非揮發性儲存電路110即可獲知此記憶胞的上頁資料為「1」。當此記憶胞的資料電壓在讀取電壓VtU1與VtU2之間時，非揮發性儲存電路110即可獲知此記憶胞的上頁資料為「0」。因此，依照這些讀取電壓VtU1、VtU2與VtL，非揮發性儲存電路110可以將對應資料電壓轉換為對應資料111。
習知讀取電壓是固定的，這些讀取電壓VtU1、VtU2與VtL並不會隨著經轉換後的對應資料111來適應性地調整。因為資料保持特性（Data Retention）、讀取干擾（read disturb）或編程干擾（program disturb）等因素會引起記憶胞所輸出的資料電壓偏移至較低（或較高）的電壓，而經偏移的資料電壓可能會造成資料讀取錯誤。舉例來說，圖3是說明多層記憶胞快閃記憶體的對應資料電壓的偏移示意圖。圖3所示橫軸表示電壓，縱軸表示分佈量。比較圖2與圖3可以發現，記憶胞所輸出的資料電壓已偏移至較低的電壓，造成常態分佈曲線201偏移至常態分佈曲線201’，常態分佈曲線202偏移至常態分佈曲線202’，常態分佈曲線203偏移至常態分佈曲線203’，以及常態分佈曲線204偏移至常態分佈曲線204’。若讀取電壓VtU1、VtU2與VtL不會隨著經轉換後的對應資料111來適應性地調整，則可能在經讀取/轉換後的對應資料111中造成更多的錯誤位元。
控制器120耦接至非揮發性儲存電路110。控制器120可以提供讀取命令給非揮發性儲存電路110，以及從非揮發性儲存電路110接收對應資料111。控制器120可以對所述對應資料111進行錯誤檢查和糾正（Error Checking and Correcting，以下稱ECC）操作。此ECC操作可以檢查對應資料111的錯誤位元數量。在對應資料111的錯誤位元數量不超過容忍範圍的情況下，此ECC操作還可以修正對應資料111的錯誤位元。控制器120可以依據對應資料111的錯誤位元數量而決定是否執行「即時自適應讀取電壓調整」（On-The-Fly Self-Adaptive Read Voltage Adjustment）。例如，當對應資料111的錯誤位元數量超過容忍範圍時，控制器120可以執行「即時自適應讀取電壓調整」。
所述「即時自適應讀取電壓調整」包括下述步驟。控制器120提供讀取命令給非揮發性儲存電路110，其中非揮發性儲存電路110依據讀取命令的讀取電壓參數設定讀取電壓，依據讀取命令的位址讀取一組對應資料電壓，以及依照所述讀取電壓將該組對應資料電壓轉換為對應資料。控制器120還可以提供左（或較低）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照左讀取電壓參數將所述同一組對應資料電壓轉換為左對應資料。控制器120還可以提供右（或較高）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照右讀取電壓參數將所述同一組對應資料電壓轉換為右對應資料。其中，左讀取電壓參數所對應的左讀取電壓小於所述讀取電壓，以及右讀取電壓參數所對應的右讀取電壓大於所述讀取電壓。也就是說，控制器120可以控制非揮發性儲存電路110去以不同的讀取電壓對相同位址進行資料讀取（或以不同的讀取電壓將同一組對應資料電壓轉換為不同對應資料），而獲得三筆對應資料，即所述對應資料、所述左對應資料與所述右對應資料。依照所述對應資料與所述左對應資料的關係，以及依照所述對應資料與所述右對應資料的關係，控制器120可以適應性決定所述讀取電壓參數的調整方向與調整量，以便控制非揮發性儲存電路110去調整讀取電壓（例如去調整圖2與圖3所示讀取電壓VtU1、VtU2與/或VtL）。
於圖1所示實施例中（其他實施例不限於圖1所示），控制器120包括控制電路121、計算電路122、資料緩衝器123以及錯誤檢查和糾正（ECC）解碼器124。控制電路121耦接至非揮發性儲存電路110，以提供讀取命令。非揮發性儲存電路110依照控制電路121來決定讀取電壓Vt（例如圖2與圖3所示讀取電壓VtU1、VtU2與VtL）的準位。非揮發性儲存電路110將依據讀取電壓Vt而從對應的多個快閃記憶胞中讀取一筆對應資料111。資料緩衝器123耦接至非揮發性儲存電路110，以接收對應資料111。ECC解碼器124耦接至資料緩衝器123，以檢查對應資料111的錯誤位元數量。在對應資料111的錯誤位元數量不超過容忍範圍的情況下，此ECC解碼器124還可以修正對應資料111的錯誤位元，然後將經修正的對應資料回傳給主機10。本實施例並不限制ECC解碼器124所執行的糾錯碼演算法。例如，在一些實施例中，ECC解碼器124可以執行BCH（Bose-Chaudhuri-Hocquengh）碼演算法、低密度同位檢查（Low Density Parity Check，LDPC）碼演算法或是其他ECC演算法。
藉由ECC解碼器124的檢查，控制電路121可以依據對應資料111的錯誤位元數量而決定是否執行「即時自適應讀取電壓調整」。例如，當對應資料111的錯誤位元數量超過容忍範圍時，控制電路121可以執行「即時自適應讀取電壓調整」。計算電路122耦接至資料緩衝器123。基於控制電路121的控制，計算電路122可以執行「即時自適應讀取電壓調整」，以決定所述讀取電壓參數的調整方向與調整量，並將所述調整方向與所述調整量回給控制電路121。控制電路121可以基於計算電路122所提供的所述調整方向與所述調整量去適應性調整所述讀取電壓參數，以便將調整後的讀取電壓參數提供給非揮發性儲存電路110。基於控制電路121所提供的調整後的讀取電壓參數的控制，非揮發性儲存電路110可以適應性調整讀取電壓Vt（例如去調整圖2與圖3所示讀取電壓VtU1、VtU2與/或VtL）。
圖4是依照本發明一實施例說明一種即時自適應讀取電壓調整的方法的流程示意圖。請參照圖1與圖4，在非揮發性儲存電路110以讀取電壓Vt讀出對應資料111（例如對應資料R1）後，ECC解碼器124在步驟S410中將對此讀出的對應資料R1進行糾錯（error correction）。控制電路121可以在步驟S420判斷ECC解碼器124是否糾錯成功。如果ECC解碼器124糾錯成功（對應資料R1的錯誤位元數量不超過容忍範圍），則控制器120進入步驟S430，亦即不執行「即時自適應讀取電壓調整」。如果ECC解碼器124糾錯失敗，則控制器120進入步驟S440，亦即執行「即時自適應讀取電壓調整」。
於圖4所示實施例中，步驟S440包括子步驟S441與S442。於步驟S441中，控制器120可以控制非揮發性儲存電路110去以不同的讀取電壓對相同位址進行資料讀取（或以不同的讀取電壓將同一組對應資料電壓轉換為不同對應資料），而獲得三筆對應資料，在此稱為對應資料R1、左對應資料R2與右對應資料R3。詳而言之，控制器120的控制電路121可以在步驟S441中提供讀取命令給非揮發性儲存電路110，以接收非揮發性儲存電路110所回傳的對應資料R1。其中，非揮發性儲存電路110依據該讀取命令的讀取電壓參數設定讀取電壓Vt，依據該讀取命令的位址讀取一組對應資料電壓，以及依照所述讀取電壓Vt將該組對應資料電壓轉換為對應資料R1。控制器120的控制電路121在步驟S441中還提供左（或較低）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照左讀取電壓參數將該組對應資料電壓轉換為左對應資料R2，其中左讀取電壓參數所對應的左讀取電壓Vt_left小於所述讀取電壓Vt。控制器120的控制電路121在步驟S441中還提供右（或較高）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照右讀取電壓參數將該組對應資料電壓轉換為右對應資料R3，其中右讀取電壓參數所對應的右讀取電壓Vt_right大於所述讀取電壓Vt。非揮發性儲存電路110分別使用讀取電壓Vt左側（低側）的一個左讀取電壓Vt_left以及在讀取電壓Vt右側（高側）的一個右讀取電壓Vt_right來將同一組對應資料電壓轉換為不同對應資料，即左對應資料R2和右對應資料R3。
於步驟S442中，依照所述對應資料R1與所述左對應資料R2的關係，以及依照所述對應資料R1與所述右對應資料R3的關係，控制器120的計算電路122可以執行自適應Vt計算（Self-Adaptive Vt Calculation），以適應性決定所述讀取電壓參數的調整方向與調整量，進而控制非揮發性儲存電路110去調整讀取電壓Vt（例如去調整圖2與圖3所示讀取電壓VtU1、VtU2與/或VtL）。因此，控制器120可以動態地找出一個更好的讀取電壓Vt。
完成讀取電壓Vt的調整後，控制器120的控制電路121可以控制非揮發性儲存電路110去使用經調整後的讀取電壓Vt去讀取對應資料111。在非揮發性儲存電路110以經調整後的讀取電壓Vt讀出對應資料111（例如對應資料R1’）後，ECC解碼器124在步驟S450中將對此讀出的對應資料R1’進行糾錯。控制電路121可以在步驟S460判斷ECC解碼器124是否糾錯成功。如果ECC解碼器124糾錯成功（對應資料R1’的錯誤位元數量不超過容忍範圍），則控制器120進入步驟S430，亦即不執行「即時自適應讀取電壓調整」。如果ECC解碼器124糾錯失敗，則控制器120進入步驟S440，亦即再一次執行「即時自適應讀取電壓調整」。
以下將以多層記憶胞（MLC）快閃記憶體作為說明範例，以說明「即時自適應讀取電壓調整」的實施例。所述「即時自適應讀取電壓調整」可以參照以下實施例的相關說明而類推/擴展到單層記憶胞（SLC）、三層記憶胞（TLC）、四層記憶胞（QLC）或其他類型快閃記憶體。
在此針對下頁（Lower Page）資料說明控制器120對非揮發性儲存電路110（例如MLC快閃記憶體）進行「即時自適應讀取電壓調整」的實施例。多層記憶胞快閃記憶體的讀取電壓（或稱門檻電壓）Vt包含上頁讀取電壓VtU1、上頁讀取電壓VtU2與下頁讀取電壓VtL。圖5與圖6是依照本發明一實施例說明在進行「即時自適應讀取電壓調整」時，多層記憶胞快閃記憶體的對應資料電壓的分佈示意圖。圖5與圖6所示橫軸表示電壓，縱軸表示分佈量。比較圖2與圖5（或比較圖2與圖6）可以發現，記憶胞所輸出的資料電壓已偏移至較低的電壓，造成常態分佈曲線201偏移至常態分佈曲線201”，常態分佈曲線202偏移至常態分佈曲線202”，常態分佈曲線203偏移至常態分佈曲線203”，以及常態分佈曲線204偏移至常態分佈曲線204”。當非揮發性儲存電路110以讀取電壓Vt讀出的資料R1進行ECC解碼失敗時，控制器120的控制電路121可以控制計算電路122去進行「即時自適應讀取電壓調整」。
首先，控制器120的控制電路121可以在不同時間提供讀取電壓參數、左（或較低）讀取電壓參數與右（或較高）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110分別依照所述讀取電壓參數、所述左讀取電壓參數與所述右讀取電壓參數將同一組對應資料電壓轉換為對應資料R1、左對應資料R2與右對應資料R3。其中，所述讀取電壓參數包括下頁讀取電壓參數（對應於圖5所示下頁讀取電壓VtL）、第一上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU1）與第二上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU2），所述左讀取電壓參數包括下頁左讀取電壓參數（對應於圖5所示下頁左讀取電壓VtL-left）、第一上頁左讀取電壓參數（對應於圖6所示上頁左讀取電壓VtU1-left）與第二上頁左讀取電壓參數（對應於圖6所示上頁左讀取電壓VtU2-left），而所述右讀取電壓參數包括下頁右讀取電壓參數（對應於圖5所示下頁右讀取電壓VtL-right）、第一上頁右讀取電壓參數（對應於圖6所示上頁右讀取電壓VtU1-right）與第二上頁右讀取電壓參數（對應於圖6所示上頁右讀取電壓VtU2-right）。所述對應資料R1包括下頁對應資料R1L與上頁對應資料R1U，所述左對應資料R2包括下頁左對應資料R2L與上頁左對應資料R2U，而所述右對應資料R3包括下頁右對應資料R3L與上頁右對應資料R3U。
控制器120的控制電路121提供下頁讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照所述下頁讀取電壓參數將所述對應資料電壓轉換為下頁對應資料R1L。控制器120的控制電路121還提供下頁左讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照該下頁左讀取電壓參數將所述對應資料電壓轉換為下頁左對應資料R2L。控制器120的控制電路121更提供下頁右讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照該下頁右讀取電壓參數將所述對應資料電壓轉換為下頁右對應資料R3L。
在獲得下頁對應資料R1L、下頁左對應資料R2L和下頁右對應資料R3L後，控制器120的計算電路122可以進行下述計算。控制器120的計算電路122可以計算R12L = R1L XOR R2L而獲得計算結果R12L，以及計算R13L = R1L XOR R3L而獲得計算結果R13L，其中「XOR」表示「互斥或」（exclusive OR）運算。控制器120的計算電路122可以計數計算結果R12L中邏輯1的位元個數N12，以及計數計算結果R13L中邏輯1的位元個數N13。舉例來說，假設計算結果R12L為「01001010」（以8位元為例，但不限於此），則計算結果R12L中邏輯1的位元個數N12為3。控制器120的計算電路122可以依據位元個數N12與位元個數N13的關係而決定所述下頁讀取電壓參數的調整方向與調整量。
在此說明計算電路122如何依據位元個數N12與位元個數N13的關係來決定所述下頁讀取電壓參數（對應於圖5所示下頁讀取電壓VtL）的調整方向。當N12 - N13 ＞ 0時，控制器120的計算電路122可以通知控制電路121去調高下頁讀取電壓參數，亦即將圖5所示下頁讀取電壓VtL往右移動。當N12 - N13 ＜ 0時，控制器120的計算電路122可以通知控制電路121去調低下頁讀取電壓參數，亦即將圖5所示下頁讀取電壓VtL往左移動。若以圖5所示情境為例，位元個數N12將小於位元個數N13，致使控制器120的計算電路122可以通知控制電路121去調低下頁讀取電壓參數（將圖5所示下頁讀取電壓VtL往左移動）。
在此說明計算電路122如何依據位元個數N12與位元個數N13的關係來決定所述下頁讀取電壓參數（對應於圖5所示下頁讀取電壓VtL）的調整量。基於快閃記憶體的特徵資料（characterization data）、方程式（equation）或查找表（lookup table），計算電路122可以獲得下頁讀取電壓參數的調整量AdjL，其中調整量AdjL正比於|N12 - N13|。舉例來說，控制器120的計算電路122可以計算AdjL = kL * |N12 - N13|，其中係數kL為實數，而獲得下頁讀取電壓參數的調整量AdjL。係數kL可以視設計需求來決定。
在此針對上頁（Upper Page）資料說明控制器120對非揮發性儲存電路110（例如MLC快閃記憶體）進行「即時自適應讀取電壓調整」的實施例。請參照圖1與圖6，控制器120的控制電路121提供第一上頁讀取電壓參數以及第二上頁讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110依照所述第一上頁讀取電壓參數以及第二上頁讀取電壓參數將所述對應資料電壓轉換為上頁對應資料R1U。控制器120的控制電路121還提供第一上頁左讀取電壓參數（對應於圖6所示上頁左讀取電壓VtU1-left）與第二上頁左讀取電壓參數（對應於圖6所示上頁左讀取電壓VtU2-left）給非揮發性儲存電路110，以使非揮發性儲存電路110依照第一上頁左讀取電壓參數與第二上頁左讀取電壓參數將該組對應資料電壓轉換為上頁左對應資料R2U。控制器120的控制電路121還提供第一上頁右讀取電壓參數（對應於圖6所示上頁右讀取電壓VtU1-right）與第二上頁右讀取電壓參數（對應於圖6所示上頁右讀取電壓VtU2-right）給非揮發性儲存電路110，以使非揮發性儲存電路110依照第一上頁右讀取電壓參數與第二上頁右讀取電壓參數將該組對應資料電壓轉換為上頁右對應資料R3U。
在獲得上頁對應資料R1U、上頁左對應資料R2U和上頁右對應資料R3U後，控制器120的計算電路122可以進行下述計算。控制器120的計算電路122可以比較上頁對應資料R1U與上頁左對應資料R2U，以計數上頁對應資料R1U與上頁左對應資料R2U之間位元從邏輯1變至邏輯0的位元個數NA12以及位元從邏輯0變至邏輯1的位元個數NC12。舉例來說，假設上頁對應資料R1U為「0100 1010」而上頁左對應資料R2U為「0110 1100」（以8位元為例，但不限於此），則從邏輯1變至邏輯0的位元個數NA12為1，而從邏輯0變至邏輯1的位元個數NC12為2。相類似的計算方式，控制器120的計算電路122還可以比較上頁對應資料R1U與上頁右對應資料R3U，以計數上頁對應資料R1U與上頁右對應資料R3U之間位元從邏輯0變至邏輯1的位元個數NA13以及位元從邏輯1變至邏輯0的位元個數NC13。舉例來說，假設上頁對應資料R1U為「0100 1010」而上頁右對應資料R3U為「1110 0101」（以8位元為例，但不限於此），則從邏輯1變至邏輯0的位元個數NC13為2，而從邏輯0變至邏輯1的位元個數NA13為4。控制器120的計算電路122可以依據位元個數NA12與位元個數NA13的關係，而決定第一上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU1）的調整方向與調整量。控制器120的計算電路122可以依據位元個數NC12與位元個數NC13的關係，而決定第二上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU2）的調整方向與調整量。
在此說明計算電路122如何依據位元個數NA12與位元個數NA13的關係來決定所述第一上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU1）的調整方向，以及如何依據位元個數NC12與位元個數NC13的關係來決定所述第二上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU2）的調整方向。當NA12 - NA13 ＞ 0時，控制器120的計算電路122可以通知控制電路121去調高第一上頁讀取電壓參數，亦即將圖6所示上頁讀取電壓VtU1往右移動。當NA12 - NA13 ＜ 0時，控制器120的計算電路122可以通知控制電路121去調低第一上頁讀取電壓參數，亦即將圖6所示上頁讀取電壓VtU1往左移動。若以圖6所示情境為例，位元個數NA12將大於位元個數NA13，致使控制器120的計算電路122可以通知控制電路121去調高第一上頁讀取電壓參數（將圖6所示上頁讀取電壓VtU1往右移動）。當NC12 - NC13 ＞ 0時，控制器120的計算電路122可以通知控制電路121去調高第二上頁讀取電壓參數，亦即將圖6所示上頁讀取電壓VtU2往右移動。當NC12 - NC13 ＜ 0時，控制器120的計算電路122可以通知控制電路121去調低該第二上頁讀取電壓參數，亦即將圖6所示上頁讀取電壓VtU2往左移動。若以圖6所示情境為例，位元個數NC12將大於位元個數NC13，致使控制器120的計算電路122可以通知控制電路121去調高第二上頁讀取電壓參數（將圖6所示上頁讀取電壓VtU2往右移動）。
在此說明計算電路122如何依據位元個數NA12與位元個數NA13的關係來決定所述第一上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU1）的調整量，以及如何依據位元個數NC12與位元個數NC13的關係來決定所述第二上頁讀取電壓參數（對應於圖6所示上頁讀取電壓VtU2）的調整量。基於快閃記憶體的特徵資料、方程式或查找表，計算電路122可以獲得第一上頁讀取電壓參數的調整量AdjU1以及第二上頁讀取電壓參數的調整量AdjU2，其中調整量AdjU1正比於|NA12 – NA13|，而調整量AdjU2正比於|NC12 – NC13|。舉例來說，控制器120的計算電路122可以計算AdjU1 = kU1 * |NA12 - NA13|而獲得第一上頁讀取電壓參數的調整量AdjU1，以及計算AdjU2 = kU2 * |NC12 - NC13|而獲得第二上頁讀取電壓參數的調整量AdjU2，其中係數kU1與係數kU2為實數。係數kU1與係數kU2可以視設計需求來決定。
值得注意的是，在不同的應用情境中，控制器120、控制電路121、計算電路122、資料緩衝器123及/或ECC解碼器124的相關功能可以利用一般的編程語言（programming languages，例如C或C++）、硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為軟體、韌體或硬體。可執行所述相關功能的軟體（或韌體）可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述軟體（或韌體）。所述軟體（或韌體）可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述軟體（或韌體）的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述，本發明諸實施例所提供非揮發性記憶體裝置100及其即時自適應讀取電壓調整的方法可以提供讀取電壓參數、左（或較低）讀取電壓參數與右（或較高）讀取電壓參數給非揮發性儲存電路110，以使非揮發性儲存電路110分別依照讀取電壓參數、左讀取電壓參數與右讀取電壓參數將同一組對應資料電壓轉換為對應資料R1、左對應資料R2與右對應資料R3。控制器120可以依照對應資料R1、左對應資料R2與右對應資料R3的關係而適應性決定所述讀取電壓參數（門檻電壓參數）的調整方向與調整量。所述非揮發性記憶體裝置100及其即時自適應讀取電壓調整的方法可以即時自適應地調整讀取電壓，以涵蓋所有的變異，例如頁對頁、字線對字線、塊對塊、晶片對晶片、通道對通道與驅動器對驅動器的變異。所述非揮發性記憶體裝置100及其即時自適應讀取電壓調整的方法可以有效地減少從非揮發性儲存電路110所讀取的對應資料111的錯誤位元數量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧主機
100‧‧‧非揮發性記憶體裝置
110‧‧‧非揮發性儲存電路
111‧‧‧對應資料
120‧‧‧控制器
121‧‧‧控制電路
122‧‧‧計算電路
123‧‧‧資料緩衝器
124‧‧‧錯誤檢查和糾正（ECC）解碼器
201、202、203、204、201’、202’、203’、204’、201”、202”、203”、204”‧‧‧常態分佈曲線
S410~S460‧‧‧步驟
VtL‧‧‧下頁讀取電壓
VtL-left‧‧‧下頁左讀取電壓
VtL-right‧‧‧下頁右讀取電壓
VtU1、VtU2‧‧‧上頁讀取電壓
VtU1-left、VtU2-left‧‧‧上頁左讀取電壓
VtU1-right、VtU2-right‧‧‧上頁右讀取電壓
圖1是依照本發明一實施例所繪示一種非揮發性記憶體裝置100的電路方塊示意圖。 圖2是說明多層記憶胞快閃記憶體的對應資料電壓的分佈示意圖。 圖3是說明多層記憶胞快閃記憶體的對應資料電壓的偏移示意圖。 圖4是依照本發明一實施例說明一種即時自適應讀取電壓調整的方法的流程示意圖。 圖5與圖6是依照本發明一實施例說明在進行「即時自適應讀取電壓調整」時，多層記憶胞快閃記憶體的對應資料電壓的分佈示意圖。
S410~S460‧‧‧步驟

Claims (12)

  1. 一種非揮發性記憶體裝置，包括： 一非揮發性儲存電路，用以依據一讀取命令的一讀取電壓參數設定至少一讀取電壓，依據該讀取命令的一位址讀取一組對應資料電壓，以及依照所述至少一讀取電壓將該組對應資料電壓轉換為一對應資料；以及 一控制器，耦接至該非揮發性儲存電路以提供該讀取命令並接收該對應資料，以及依據該對應資料的錯誤位元數量而決定是否執行一即時自適應讀取電壓調整，其中該即時自適應讀取電壓調整包括：提供一左讀取電壓參數以使該非揮發性儲存電路依照該左讀取電壓參數將該組對應資料電壓轉換為一左對應資料，提供一右讀取電壓參數以使該非揮發性儲存電路依照該右讀取電壓參數將該組對應資料電壓轉換為一右對應資料，以及依照該對應資料與該左對應資料的關係以及該對應資料與該右對應資料的關係而適應性決定該讀取電壓參數的調整方向與調整量，其中該左讀取電壓參數所對應的至少一左讀取電壓小於所述至少一讀取電壓，以及該右讀取電壓參數所對應的至少一右讀取電壓大於所述至少一讀取電壓。
  2. 如申請專利範圍第1項所述的非揮發性記憶體裝置，其中該非揮發性儲存電路為多層記憶胞快閃記憶體，該對應資料包括一下頁對應資料R1L，該控制器提供該左讀取電壓參數的一下頁左讀取電壓參數以使該非揮發性儲存電路依照該下頁左讀取電壓參數將該組對應資料電壓轉換為該左對應資料的一下頁左對應資料R2L，該控制器提供該右讀取電壓參數的一下頁右讀取電壓參數以使該非揮發性儲存電路依照該下頁右讀取電壓參數將該組對應資料電壓轉換為該右對應資料的一下頁右對應資料R3L，該控制器計算R1L XOR R2L而獲得一計算結果R12L，該控制器計數該計算結果R12L中邏輯1的位元個數N12，該控制器計算R1L XOR R3L而獲得一計算結果R13L，該控制器計數該計算結果R13L中邏輯1的位元個數N13，該控制器依據該位元個數N12與該位元個數N13的關係而決定該讀取電壓參數的一下頁讀取電壓參數的調整方向與調整量。
  3. 如申請專利範圍第2項所述的非揮發性記憶體裝置，其中當N12 - N13 ＞ 0時該控制器調高該下頁讀取電壓參數，當N12 - N13 ＜ 0時該控制器調低該下頁讀取電壓參數，以及該控制器計算AdjL = kL * |N12 - N13|而獲得該讀取電壓參數的該下頁讀取電壓參數的調整量AdjL，其中kL為實數。
  4. 如申請專利範圍第1項所述的非揮發性記憶體裝置，其中該非揮發性儲存電路為多層記憶胞快閃記憶體，該對應資料包括一上頁對應資料R1U，該控制器提供該左讀取電壓參數的一第一上頁左讀取電壓參數與一第二上頁左讀取電壓參數以使該非揮發性儲存電路依照該第一上頁左讀取電壓參數與該第二上頁左讀取電壓參數將該組對應資料電壓轉換為該左對應資料的一上頁左對應資料R2U，該控制器提供該右讀取電壓參數的一第一上頁右讀取電壓參數與一第二上頁右讀取電壓參數以使該非揮發性儲存電路依照該第一上頁右讀取電壓參數與該第二上頁右讀取電壓參數將該組對應資料電壓轉換為該右對應資料的一上頁右對應資料R3U，該控制器計數該上頁對應資料R1U與該上頁左對應資料R2U之間位元從邏輯1變至邏輯0的位元個數NA12以及位元從邏輯0變至邏輯1的位元個數NC12，該控制器計數該上頁對應資料R1U與該上頁右對應資料R3U之間位元從邏輯0變至邏輯1的位元個數NA13以及位元從邏輯1變至邏輯0的位元個數NC13，該控制器依據該位元個數NA12與該位元個數NA13的關係而決定該讀取電壓參數的一第一上頁讀取電壓參數的調整方向與調整量，以及該控制器依據該位元個數NC12與該位元個數NC13的關係而決定該讀取電壓參數的一第二上頁讀取電壓參數的調整方向與調整量。
  5. 如申請專利範圍第4項所述的非揮發性記憶體裝置，其中當NA12 - NA13 ＞ 0時該控制器調高該第一上頁讀取電壓參數，當NA12 - NA13 ＜ 0時該控制器調低該第一上頁讀取電壓參數，當NC12 - NC13 ＞ 0時該控制器調高該第二上頁讀取電壓參數，當NC12 - NC13 ＜ 0時該控制器調低該第二上頁讀取電壓參數，該控制器計算AdjU1 = kU1 * |NA12 - NA13|而獲得該讀取電壓參數的該第一上頁讀取電壓參數的調整量AdjU1，以及該控制器計算AdjU2 = kU2 * |NC12 - NC13|而獲得該讀取電壓參數的該第二上頁讀取電壓參數的調整量AdjU2，其中kU1與kU2為實數。
  6. 如申請專利範圍第1項所述的非揮發性記憶體裝置，其中該控制器包括： 一資料緩衝器，耦接至該非揮發性儲存電路以接收該對應資料； 一錯誤檢查和糾正解碼器，耦接至該資料緩衝器以檢查該對應資料的錯誤位元數量； 一計算電路，耦接至該資料緩衝器，用以執行該即時自適應讀取電壓調整以決定該讀取電壓參數的該調整方向與該調整量；以及 一控制電路，耦接至該非揮發性儲存電路以提供該讀取命令，以及依據該計算電路所提供的該調整方向與該調整量來調整該讀取電壓參數，以便將該讀取電壓參數提供給該非揮發性儲存電路。
  7. 一種非揮發性記憶體裝置的即時自適應讀取電壓調整的方法，包括： 由一控制器提供一讀取命令給一非揮發性儲存電路，以接收該非揮發性儲存電路所回傳的一對應資料，其中該非揮發性儲存電路依據該讀取命令的一讀取電壓參數設定至少一讀取電壓，依據該讀取命令的一位址讀取一組對應資料電壓，以及依照所述至少一讀取電壓將該組對應資料電壓轉換為該對應資料； 由該控制器提供一左讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該左讀取電壓參數將該組對應資料電壓轉換為一左對應資料，其中該左讀取電壓參數所對應的至少一左讀取電壓小於所述至少一讀取電壓； 由該控制器提供一右讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該右讀取電壓參數將該組對應資料電壓轉換為一右對應資料，其中該右讀取電壓參數所對應的至少一右讀取電壓大於所述至少一讀取電壓；以及 依照該對應資料與該左對應資料的關係以及該對應資料與該右對應資料的關係而適應性決定該讀取電壓參數的調整方向與調整量。
  8. 如申請專利範圍第7項所述即時自適應讀取電壓調整的方法，其中該非揮發性儲存電路為多層記憶胞快閃記憶體，該對應資料包括一下頁對應資料R1L，所述適應性決定該讀取電壓參數的調整方向與調整量之步驟包括： 由該控制器提供該左讀取電壓參數的一下頁左讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該下頁左讀取電壓參數將該組對應資料電壓轉換為該左對應資料的一下頁左對應資料R2L； 由該控制器提供該右讀取電壓參數的一下頁右讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該下頁右讀取電壓參數將該組對應資料電壓轉換為該右對應資料的一下頁右對應資料R3L； 由該控制器計算R1L XOR R2L而獲得一計算結果R12L； 由該控制器計數該計算結果R12L中邏輯1的位元個數N12； 由該控制器計算R1L XOR R3L而獲得一計算結果R13L； 由該控制器計數該計算結果R13L中邏輯1的位元個數N13；以及 由該控制器依據該位元個數N12與該位元個數N13的關係而決定該讀取電壓參數的一下頁讀取電壓參數的調整方向與調整量。
  9. 如申請專利範圍第8項所述即時自適應讀取電壓調整的方法，其中所述決定該讀取電壓參數的該下頁讀取電壓參數的調整方向與調整量之步驟包括： 當N12 - N13 ＞ 0時，由該控制器調高該下頁讀取電壓參數； 當N12 - N13 ＜ 0時，由該控制器調低該下頁讀取電壓參數；以及 由該控制器計算AdjL = kL * |N12 - N13|而獲得該讀取電壓參數的該下頁讀取電壓參數的調整量AdjL，其中kL為實數。
  10. 如申請專利範圍第7項所述即時自適應讀取電壓調整的方法，其中該非揮發性儲存電路為多層記憶胞快閃記憶體，該對應資料包括一上頁對應資料R1U，所述適應性決定該讀取電壓參數的調整方向與調整量之步驟包括： 由該控制器提供該左讀取電壓參數的一第一上頁左讀取電壓參數與一第二上頁左讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該第一上頁左讀取電壓參數與該第二上頁左讀取電壓參數將該組對應資料電壓轉換為該左對應資料的一上頁左對應資料R2U； 由該控制器提供該右讀取電壓參數的一第一上頁右讀取電壓參數與一第二上頁右讀取電壓參數給該非揮發性儲存電路，以使該非揮發性儲存電路依照該第一上頁右讀取電壓參數與該第二上頁右讀取電壓參數將該組對應資料電壓轉換為該右對應資料的一上頁右對應資料R3U； 由該控制器計數該上頁對應資料R1U與該上頁左對應資料R2U之間位元從邏輯1變至邏輯0的位元個數NA12； 由該控制器計數該上頁對應資料R1U與該上頁左對應資料R2U之間位元從邏輯0變至邏輯1的位元個數NC12； 由該控制器計數該上頁對應資料R1U與該上頁右對應資料R3U之間位元從邏輯0變至邏輯1的位元個數NA13； 由該控制器計數該上頁對應資料R1U與該上頁右對應資料R3U之間位元從邏輯1變至邏輯0的位元個數NC13； 由該控制器依據該位元個數NA12與該位元個數NA13的關係而決定該讀取電壓參數的一第一上頁讀取電壓參數的調整方向與調整量；以及 由該控制器依據該位元個數NC12與該位元個數NC13的關係而決定該讀取電壓參數的一第二上頁讀取電壓參數的調整方向與調整量。
  11. 如申請專利範圍第10項所述即時自適應讀取電壓調整的方法，其中所述決定該讀取電壓參數的該第一上頁讀取電壓參數的調整方向與調整量之步驟包括： 當NA12 - NA13 ＞ 0時，由該控制器調高該第一上頁讀取電壓參數； 當NA12 - NA13 ＜ 0時，由該控制器調低該第一上頁讀取電壓參數；以及 由該控制器計算AdjU1 = kU1 * |NA12 - NA13|而獲得該讀取電壓參數的該第一上頁讀取電壓參數的調整量AdjU1，其中kU1為實數。
  12. 如申請專利範圍第10項所述即時自適應讀取電壓調整的方法，其中所述決定該讀取電壓參數的該第二上頁讀取電壓參數的調整方向與調整量之步驟包括： 當NC12 - NC13 ＞ 0時，由該控制器調高該第二上頁讀取電壓參數； 當NC12 - NC13 ＜ 0時，由該控制器調低該第二上頁讀取電壓參數；以及 由該控制器計算AdjU2 = kU2 * |NC12 - NC13|而獲得該讀取電壓參數的該第二上頁讀取電壓參數的調整量AdjU2，其中kU2為實數。
TW105119428A 2016-01-19 2016-06-21 非揮發性記憶體裝置及其即時自適應讀取電壓調整方法 TWI603332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610878546.6A CN107025940B (zh) 2016-01-19 2016-10-09 非易失性存储器装置及其实时自适应读取电压调整方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280129P 2016-01-19 2016-01-19
US15/172,162 US9747974B2 (en) 2016-01-19 2016-06-03 Non-volatile memory apparatus and on-the-fly self-adaptive read voltage adjustment method thereof

Publications (2)

Publication Number Publication Date
TW201727645A true TW201727645A (zh) 2017-08-01
TWI603332B TWI603332B (zh) 2017-10-21

Family

ID=59314837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119428A TWI603332B (zh) 2016-01-19 2016-06-21 非揮發性記憶體裝置及其即時自適應讀取電壓調整方法

Country Status (2)

Country Link
US (1) US9747974B2 (zh)
TW (1) TWI603332B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10783973B1 (en) 2019-11-26 2020-09-22 Winbond Electronics Corp. Memory device having parameter adjusting mechanism and method of adjusting parameter by memory device
TWI768496B (zh) * 2020-10-07 2022-06-21 群聯電子股份有限公司 讀取電壓控制方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US8854882B2 (en) * 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8116139B2 (en) * 2010-01-29 2012-02-14 Sandisk Technologies Inc. Bit line stability detection
TWI455132B (zh) * 2010-06-23 2014-10-01 Phison Electronics Corp 資料讀取方法、控制電路與記憶體控制器
US8793558B2 (en) 2012-08-27 2014-07-29 Freescale Semiconductor, Inc. Adaptive error correction for non-volatile memories
US9454420B1 (en) * 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9152495B2 (en) * 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
KR102244618B1 (ko) * 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
US9653156B2 (en) * 2015-02-20 2017-05-16 Kabushiki Kaisha Toshiba Memory controller, nonvolatile semiconductor memory device and memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Also Published As

Publication number Publication date
US9747974B2 (en) 2017-08-29
TWI603332B (zh) 2017-10-21
US20170206953A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
TWI603332B (zh) 非揮發性記憶體裝置及其即時自適應讀取電壓調整方法
TWI612525B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US8499217B2 (en) Memory device and error control codes decoding method
TWI582779B (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
US9092350B1 (en) Detection and handling of unbalanced errors in interleaved codewords
US10580485B2 (en) System and method for adjusting read levels in a storage device based on bias functions
US11120882B2 (en) Error recovery of data in non-volatile memory during read
US10895999B2 (en) Data reading method, storage controller and storage device
US20170308432A1 (en) Decoding method, memory storage device and memory control circuit unit
TWI668695B (zh) 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
US9947417B2 (en) Memory management method, memory storage device and memory controlling circuit unit
CN112562766A (zh) 一种重读管理方法、固态硬盘控制器及固态硬盘
TWI725368B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TW201928975A (zh) 位元標記方法、記憶體控制電路單元以及記憶體儲存裝置
TW202029188A (zh) 資料讀取方法、儲存控制器與儲存裝置
TWI614756B (zh) 讀取電壓追蹤方法、記憶體儲存裝置及記憶體控制電路單元
US10984870B2 (en) Adjusting read voltage level in rewritable nonvolatile memory module
WO2018003050A1 (ja) 不揮発メモリデバイスを有する装置、および、誤り訂正制御方法
CN107025940B (zh) 非易失性存储器装置及其实时自适应读取电压调整方法
US11954020B2 (en) Memory adaptive temperature controlling method, storage device and control circuit unit
TW201727661A (zh) 三維架構非依電性記憶體的控制器裝置與操作方法
US9570162B2 (en) Data read method for flash memory
US11528039B2 (en) Error recovery using adaptive LLR lookup table
KR101982381B1 (ko) 소프트 정보에 대한 데이터 전송의 수행 최적화
TWI754303B (zh) 等化器電路、記憶體儲存裝置及訊號調整方法