TW201727489A - 記憶體裝置以及映射表保證方法 - Google Patents

記憶體裝置以及映射表保證方法 Download PDF

Info

Publication number
TW201727489A
TW201727489A TW105101895A TW105101895A TW201727489A TW 201727489 A TW201727489 A TW 201727489A TW 105101895 A TW105101895 A TW 105101895A TW 105101895 A TW105101895 A TW 105101895A TW 201727489 A TW201727489 A TW 201727489A
Authority
TW
Taiwan
Prior art keywords
mapping table
memory device
unit
guarantee
memory
Prior art date
Application number
TW105101895A
Other languages
English (en)
Other versions
TWI587132B (zh
Inventor
陳彥仲
陳政宇
簡志清
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105101895A priority Critical patent/TWI587132B/zh
Priority to US15/299,477 priority patent/US10255123B2/en
Application granted granted Critical
Publication of TWI587132B publication Critical patent/TWI587132B/zh
Publication of TW201727489A publication Critical patent/TW201727489A/zh
Priority to US16/299,276 priority patent/US10866850B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種記憶體裝置及一種映射表保證方法於此揭露。記憶體裝置包含一記憶體模組以及一控制模組。控制模組耦接記憶體模組且用以依據一第一映射表將一資料儲存至記憶體模組。控制模組包含一儲存單元及一保證單元。儲存單元用以儲存第一映射表。保證單元耦接儲存單元且用以判斷第一映射表是否正確。保證單元更用以在第一映射表不正確的情況下發出一錯誤訊號。

Description

記憶體裝置以及映射表保證方法
本揭露中所述實施例內容是有關於一種記憶體技術，且特別是有關於一種記憶體裝置以及映射表保證方法。
在現有技術中，記憶體裝置(例如：固態硬碟)是依據其內部的映射表將資料儲存至特定的記憶區塊。若記憶體裝置被不正常斷電，此映射表容易變成不正確。在映射表不正確的情況下，記憶體裝置的資料儲存將會非常容易發生錯誤。換言之，映射表在記憶體裝置的儲存運作方面扮演非常重要的角色。
本揭露內容之一實施方式係關於一種記憶體裝置。記憶體裝置包含一記憶體模組及一控制模組。控制模組耦接記憶體模組且用以依據一第一映射表將一資料儲存至記憶體模組。控制模組包含一儲存單元及一保證單元。儲存單元用以儲存第一映射表。保證單元耦接儲存單元且用以判 斷第一映射表是否正確。保證單元更用以在第一映射表不正確的情況下發出一錯誤訊號。
本揭露內容之一實施方式係關於一種記憶體裝置。記憶體裝置包含一記憶體模組、一儲存單元以及一控制模組。儲存單元用以儲存一第一映射表。控制模組耦接記憶體模組且用以依據第一映射表將一資料儲存至記憶體模組。控制模組包含一保證單元。保證單元耦接儲存單元且用以判斷第一映射表是否正確。保證單元更用以在第一映射表不正確的情況下發出一錯誤訊號。
本揭露內容之一實施方式係關於一種映射表保證方法。映射表保證方法包含：藉由一記憶體裝置之一保證單元判斷儲存於記憶體裝置之一儲存單元中的一第一映射表是否正確；以及藉由保證單元在第一映射表不正確的情況下發出一錯誤訊號。
綜上所述，本揭露的記憶體裝置藉由保證單元確保第一映射表的正確性，使得記憶體裝置得以正常地運作及提高記憶體裝置的穩定度。
100、300‧‧‧記憶體裝置
110、310‧‧‧記憶體模組
120、320‧‧‧控制模組
122、322‧‧‧處理單元
124、324‧‧‧儲存單元
126、326‧‧‧保證單元
128、328‧‧‧維護單元
200、400‧‧‧主機
L1、L2、L3、L4‧‧‧邏輯位址
P1、P2、P3、P4‧‧‧實體位址
500‧‧‧映射表保證方法
S502、S504‧‧‧步驟
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本揭露一實施例所繪示的一種記憶體裝置與一主機的示意圖； 第2A圖是依照本揭露一實施例所繪示的將一第一映射表轉換成一第二映射表的示意圖；第2B圖是依照本揭露一實施例所繪示的將一第一映射表轉換成複數第二映射表的示意圖；第3圖是依照本揭露一實施例所繪示的一種記憶體裝置與一主機的示意圖；以及第4圖是依照本揭露一實施例所繪示的一種映射表保證方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。
第1圖是依照本揭露一實施例所繪示的一種記憶體裝置100與主機200的示意圖。如第1圖所示，記憶體裝置100耦接主機200。在一些實施例中，記憶體裝置100可為固態硬碟(SSD)，而主機200可為電腦，但本揭露不以此為限制。記憶體裝置100用以儲存來自主機200的資料。
如第1圖所示，記憶體裝置100包含記憶體模組110以及控制模組120。記憶體模組110耦接控制模組120。 在一些實施例中，記憶體模組110可為非揮發性(non-volatile)記憶體模組，例如：NAND型快閃記憶體陣列。控制模組120可為控制器或控制晶片。在一些實施例中，控制模組120包含處理單元122、儲存單元124及保證單元126。在進一步的實施例中，控制模組120更包含維護單元128。
儲存單元124用以儲存第一映射表。在此些實施例中，儲存單元124可例如為靜態隨機存取記憶體(SRAM)或其它儲存單元。第一映射表為邏輯位址-實體位址(Logical address-To-Physical address；L2P)映射表。處理單元122耦接儲存單元124。處理單元122用以依據儲存單元124中的第一映射表將來自主機200的資料儲存至記憶體模組110中的特定儲存區塊。詳細而言，處理單元122可接收到來自主機200的邏輯位址，且依據邏輯位址查詢儲存單元124中的第一映射表，以得知對應於邏輯位址的實體位址。接著，處理單元122可依據實體位址將欲儲存的資料儲存至記憶體模組110中對應於實體位址的儲存區塊。
保證單元126耦接儲存單元126及維護單元128。保證單元126用以判斷儲存單元124中的第一映射表是否正確。當保證單元126判斷第一映射表為不正確時，保證單元126可發出一錯誤訊號予維護單元128，以使維護單元128去修復第一映射表。
如上所述之保證單元126及維護單元128，其具體實施方式可為韌體(FW)或硬體(HW)。舉例來說，若以執 行速度及精確性為首要考量，則上述該些單元基本上可選用硬體為主；若以設計彈性為首要考量，則上述模組基本上可選用韌體為主。
在一些實施例中，儲存在儲存單元124中的第一映射表可被處理單元122即時地更新。當記憶體裝置100被正常斷電時，儲存在儲存單元124中的第一映射表將被傳輸至且儲存於記憶體模組110中。如此，若記憶體裝置100再次上電，儲存在記憶體模組110中的第一映射表將會被傳送至儲存單元124，以使第一映射表可被處理單元122即時地更新。另外，被維護單元128所修復的第一映射表亦可被傳輸至且儲存於記憶體模組110中。
以下將針對保證單元126如何判斷第一映射表是否正確進行詳述。第2A圖是依照本揭露一實施例所繪示的將一第一映射表轉換成一第二映射表的示意圖。
如第2A圖所示，在一些實施例中，保證單元126可利用演算法以將邏輯位址-實體位址映射表(第一映射表)轉換成實體位址-邏輯位址映射表(第二映射表)。為了便於瞭解，後述將第一映射表稱為L2P映射表，且將第二映射表稱為P2L映射表。被保證單元126所轉換出來的P2L映射表會被儲存於儲存單元124中。接著，保證單元126將依據P2L映射表判斷L2P映射表是否正確。
在L2P映射表中(如第2A圖左方)包含邏輯位址L1、L2、L3及L4。邏輯位址L1對應於實體位址P1，邏輯位址L2對應於實體位址P2，邏輯位址L3對應於實體位址 P3，且邏輯位址L4對應於實體位址P1。換句話說，該些邏輯位址與該些實體位址之間的對應關係並非是一對一。此時，若處理單元122依據此L2P映射表將資料儲存到記憶體模組110中，不同的資料可能會被儲存到記憶體模組110中相同的記憶區塊。也就是說，此L2P映射表是不正確的。
為了判斷L2P映射表是否正確，在一些實施例中，保證單元126會將L2P映射表(如第2A圖左方)轉換出P2L映射表(如第2A圖右方)。在P2L映射表中，實體位址P1對應於邏輯位址L1及邏輯位址L4，實體位址P2對應於邏輯位址L2，且實體位址P3對應於邏輯位址L3。
由於實體位址P1對應於複數個邏輯位址(L1及L4)，因此保證單元126可依據P2L映射表判斷L2P映射表為不正確，以發出錯誤訊號予維護單元128。在一些實施例中，錯誤訊號可包含邏輯位址(L1及L4)，使得維護單元128可將L2P映射表進行復原。
在一些實施例中，保證單元126的運作時間為記憶體裝置100的上電期間。在一些其他實施例中，保證單元126的運作時間為記憶體裝置100的整個運作時間。
第2B圖是依照本揭露一實施例所繪示的將一第一映射表轉換成複數第二映射表的示意圖。第2B圖與第2A圖之間不同的地方在於，第2B圖中的L2P映射表是分批進行轉換。換句話說，保證單元126是分別將不同部分的L2P映射表轉換成複數P2L映射表。以第2B圖例示而言，保證單元126先將L2P映射表中對應於實體位址P1及實體位址P2 部分轉換成上方的P2L映射表，且將對應於實體位址P3及實體位址P4的部分轉換成下方的P2L映射表。當L2P映射表中所有實體位址皆被轉換成P2L映射表，且將所有P2L映射表檢查完，即完成L2P映射表的檢查。由於每此轉換過程只有部分的L2P映射表被轉換成P2L映射表，因此可節省用來儲存被轉換出來之P2L映射表的儲存空間。
第3圖是依照本揭露一實施例所繪示的一種記憶體裝置300與一主機400的示意圖。除了標號增加200之外，第3圖的記憶體裝置300類似於第1圖的記憶體裝置100。另外，除了標號增加200之外，第3圖的主機400類似於第1圖的主機200。
第3圖的記憶體裝置300與第1圖的記憶體裝置100之間不同的地方在於，儲存單元324位於控制模組320的外部。在此些實施例中，儲存單元324可例如為動態隨機存取記憶體(DRAM)、磁阻式隨機存取記憶體(MRAM)、電阻式隨機存取記憶體(RRAM)或其它儲存單元。關於記憶體裝置300與主機400之間的運作請參考前述實施例，於此不再贅述。
第4圖是依照本揭露一實施例所繪示的一種映射表保證方法500的流程圖。如第4圖所示，映射表保證方法500至少包含步驟S502及步驟S502。在一些實施例中，映射表保證方法500可應用於第1圖中的記憶體裝置100及主機200。在一些其他實施例中，映射表保證方法500可應用於第3圖中的記憶體裝置300及主機400。
以第1圖例示而言，在步驟S502中，藉由記憶體裝置100之保證單元126判斷儲存於記憶體裝置100之儲存單元124中的第一映射表是否正確。在步驟S504中，藉由保證單元126在第一映射表不正確的情況下發出一錯誤訊號。
以第3圖例示而言，在步驟S502中，藉由記憶體裝置300之保證單元326判斷儲存於記憶體裝置300之儲存單元324中的第一映射表是否正確。在步驟S504中，藉由保證單元326在第一映射表不正確的情況下發出一錯誤訊號。
上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本案的考量範圍內。另外，在本揭露之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
綜上所述，本揭露的記憶體裝置藉由保證單元確保第一映射表的正確性，使得記憶體裝置得以正常地運作及提高記憶體裝置的穩定度。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體裝置
110‧‧‧記憶體模組
120‧‧‧控制模組
122‧‧‧處理單元
124‧‧‧儲存單元
126‧‧‧保證單元
128‧‧‧維護單元
200‧‧‧主機

Claims (10)

  1. 一種記憶體裝置，包含：一記憶體模組；以及一控制模組，耦接該記憶體模組且用以依據一第一映射表將一資料儲存至該記憶體模組，該控制模組包含：一儲存單元，用以儲存該第一映射表；以及一保證單元，耦接該儲存單元且用以判斷該第一映射表是否正確，該保證單元更用以在該第一映射表不正確的情況下發出一錯誤訊號。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中該保證單元更用以將該第一映射表之部分轉換成一第二映射表，且用以依據該第二映射表判斷該第一映射表是否正確。
  3. 如申請專利範圍第2項所述之記憶體裝置，其中該第一映射表為一邏輯位址-實體位址(Logical address-To-Physical address)映射表，該第二映射表為一實體位址-邏輯位址(Physical address-To-Logical address)映射表，且該保證單元更用以在該第二映射表顯示一實體位址對應至複數個邏輯位址的情況下，判斷該第一映射表為不正確。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中該控制模組更包含： 一維護單元，耦接該保證單元及該儲存單元，該維護單元用以接收該錯誤訊號且依據該錯誤訊號修復該第一映射表；其中該記憶體模組用以儲存該修復後的第一映射表。
  5. 一種記憶體裝置，包含：一記憶體模組；一儲存單元，用以儲存一第一映射表；以及一控制模組，耦接該記憶體模組且用以依據該第一映射表將一資料儲存至該記憶體模組，該控制模組包含：一保證單元，耦接該儲存單元且用以判斷該第一映射表是否正確，該保證單元更用以在該第一映射表不正確的情況下發出一錯誤訊號。
  6. 如申請專利範圍第5項所述之記憶體裝置，其中該保證單元更用以將該第一映射表之部分轉換成一第二映射表，且依據該第二映射表判斷該第一映射表是否正確。
  7. 一種映射表保證方法，包含：藉由一記憶體裝置之一保證單元判斷儲存於該記憶體裝置之一儲存單元中的一第一映射表是否正確；以及藉由該保證單元在該第一映射表不正確的情況下發出一錯誤訊號。
  8. 如申請專利範圍第7項所述之映射表保證方法，其中判斷該第一映射表是否正確包含：藉由該保證單元將該第一映射表之部分轉換成一第二映射表，且藉由該保證單元依據該第二映射表判斷該第一映射表是否正確。
  9. 如申請專利範圍第8項所述之映射表保證方法，其中該第一映射表為一邏輯位址-實體位址映射表，該第二映射表為一實體位址-邏輯位址映射表，且判斷該第一映射表是否正確更包含：藉由該保證單元在該第二映射表顯示一實體位址對應至複數個邏輯位址的情況下，判斷該第一映射表為不正確。
  10. 如申請專利範圍第7項所述之映射表保證方法，更包含：藉由該記憶體裝置之一維護單元依據該錯誤訊號修復該第一映射表。
TW105101895A 2016-01-21 2016-01-21 記憶體裝置以及映射表保證方法 TWI587132B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105101895A TWI587132B (zh) 2016-01-21 2016-01-21 記憶體裝置以及映射表保證方法
US15/299,477 US10255123B2 (en) 2016-01-21 2016-10-21 Memory device and method for guaranteeing a mapping table
US16/299,276 US10866850B2 (en) 2016-01-21 2019-03-12 Memory device for guaranteeing a mapping table and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105101895A TWI587132B (zh) 2016-01-21 2016-01-21 記憶體裝置以及映射表保證方法

Publications (2)

Publication Number Publication Date
TWI587132B TWI587132B (zh) 2017-06-11
TW201727489A true TW201727489A (zh) 2017-08-01

Family

ID=59360517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101895A TWI587132B (zh) 2016-01-21 2016-01-21 記憶體裝置以及映射表保證方法

Country Status (2)

Country Link
US (2) US10255123B2 (zh)
TW (1) TWI587132B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587132B (zh) * 2016-01-21 2017-06-11 瑞昱半導體股份有限公司 記憶體裝置以及映射表保證方法
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534509A (zh) 2003-03-27 2004-10-06 太和科技股份有限公司 具有快速且预防不当操作功效的快闪记忆体演算法及其控制系统
US7917803B2 (en) * 2008-06-17 2011-03-29 Seagate Technology Llc Data conflict resolution for solid-state memory devices
US8732388B2 (en) * 2008-09-16 2014-05-20 Micron Technology, Inc. Embedded mapping information for memory devices
US20100306451A1 (en) * 2009-06-01 2010-12-02 Joshua Johnson Architecture for nand flash constraint enforcement
CN101876949B (zh) * 2009-11-30 2012-04-25 威盛电子股份有限公司 数据储存系统与方法
US8407449B1 (en) * 2010-02-26 2013-03-26 Western Digital Technologies, Inc. Non-volatile semiconductor memory storing an inverse map for rebuilding a translation table
JP4901987B1 (ja) * 2010-09-14 2012-03-21 株式会社東芝 記憶装置、電子機器及び誤りデータの訂正方法
CN101980177B (zh) 2010-10-21 2013-07-31 北京握奇数据系统有限公司 一种操作Flash的方法和装置
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
CN103902406A (zh) * 2012-12-31 2014-07-02 杨威锋 高可靠性固态存储设备的映射表信息的保存和恢复技术
TWI548990B (zh) * 2013-05-17 2016-09-11 宇瞻科技股份有限公司 記憶體儲存裝置及其還原方法與記憶體控制器
TWI522804B (zh) * 2014-04-23 2016-02-21 威盛電子股份有限公司 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法
CN104134447B (zh) 2014-05-04 2017-01-25 武汉光忆科技有限公司 一种光盘存储系统以及光盘数据读写方法
TWI546666B (zh) * 2014-11-03 2016-08-21 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
TWI587132B (zh) * 2016-01-21 2017-06-11 瑞昱半導體股份有限公司 記憶體裝置以及映射表保證方法
US10127103B2 (en) 2016-09-07 2018-11-13 Sandisk Technologies Llc System and method for detecting and correcting mapping table errors in a non-volatile memory system

Also Published As

Publication number Publication date
US10866850B2 (en) 2020-12-15
TWI587132B (zh) 2017-06-11
US20170212796A1 (en) 2017-07-27
US20190213066A1 (en) 2019-07-11
US10255123B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
US9223648B2 (en) Memory storage device, memory controller thereof, and method for processing data thereof
SG10201900023RA (en) Semiconductor Memory Devices, Memory Systems And Methods Of Operating Semiconductor Memory Devices
US20130339820A1 (en) Three dimensional (3d) memory device sparing
US20170169905A1 (en) Dram row sparing
US10127103B2 (en) System and method for detecting and correcting mapping table errors in a non-volatile memory system
TWI720246B (zh) 資料儲存裝置以及其操作方法
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US10248497B2 (en) Error detection and correction utilizing locally stored parity information
US9454429B2 (en) Protection against word line failure in memory devices
GB2585514A (en) Efficient and selective sparing of bits in memory systems
KR20210029661A (ko) 메모리 액세스와 관련하여 결함 있는 비트 라인 관리
TWI587132B (zh) 記憶體裝置以及映射表保證方法
US9773571B2 (en) Memory repair redundancy with array cache redundancy
TWI527049B (zh) 操作記憶體之方法及記憶體裝置
US10176066B2 (en) Memory module, memory system including the same and operation method thereof
US10078548B2 (en) Memory controller, semiconductor device and method of controlling semiconductor device
US10628258B2 (en) Die-level error recovery scheme
CN107015913B (zh) 记忆体装置以及映射表保证方法
US9128887B2 (en) Using a buffer to replace failed memory cells in a memory component
TW201503150A (zh) 具分散錯誤功能的記憶體及其分散錯誤位元的方法
US10140025B2 (en) Memory system including memory controller and operation method thereof
JPWO2020123471A5 (zh)
US11836035B2 (en) Data storage device with data verification circuitry
US11163638B2 (en) Memory device for swapping data and operating method thereof
JP2017054303A (ja) ディスクアレイ装置、ディスクアレイシステム、制御方法、および、制御プログラム