TWI548990B - 記憶體儲存裝置及其還原方法與記憶體控制器 - Google Patents

Description

記憶體儲存裝置及其還原方法與記憶體控制器

本發明關於一種記憶體儲存裝置，特別是指一種記憶體儲存裝置之資料還原方法。

隨著微電子技術的快速成長，各類電腦產品的週邊設備亦漸驅高級且多元化，如今，消費者使用電腦不僅是為了處理一般的文書作業及瀏覽網路，更為了能觀賞高畫質影音檔案、享受3D線上遊戲或處理複雜的應用程式，但無論是高畫質影音檔案或是各類電子資料文件，其檔案大小必然會隨著資料的複雜及精細度而提昇，因此，高容量的硬碟遂成為所有電腦產品所不可或缺的必要配備。

目前，一般的常規硬碟(Hard Disk Drive，簡稱HDD)雖然已能儲存高達TB級的電子資料，然而，常規硬碟卻限於自身的機械式結構，致使其讀寫速度難以提昇至與中央處理器(Central processing unit，簡稱CPU)之處理速度相匹配的程度，且常規硬碟具有消耗功率大及不耐震動等特性，並不利於應用在各類行動電子裝置上，因此，近年來業者不斷地進行研究及開發，期能尋找出一種新的儲存裝置，其中，又以固態硬碟最具發展性，固態硬碟(Solid State Disk、 Solid State Drive，簡稱SSD)，是一種基於永久性記憶體(如快閃記憶體)的電腦資料儲存裝置，其主要技術

是將數個記憶體(如：NAND記憶體)連接起來，再搭配適當的控制晶片及電路，所形成之一儲存裝置。在固態硬碟的規格方面，由於固態硬碟常作為傳統常規硬碟的替代品，故大多數的製造廠商會將固態硬碟設計為和常規硬碟相同的規格，例如常見的1.8英寸、2.5英寸或3.5英寸規格。而在固態硬碟與電腦的連接介面方面，目前的固態硬碟普遍採用SATA2介面，但亦有部分固態硬碟採用IDE、SATA、SATA3、1394、USB、或PCI-E等連接介面。此外，在固態硬碟中所採用的記憶體，大致上可分為兩大類：MLC(Multi-Level Cell，多層式儲存)及SLC(Single-Level Cell，單層式儲存)，另外較新型的還有TLC(Triple-Level Cell)記憶體。就目前的技術而言，使用MLC的固態硬碟成本較使用SLC的低，但是寫入速度較低、使用壽命也較短。

固態硬碟與常規硬碟相較之下，具備了無噪音、低功耗、讀寫中耐震性高、低發熱及易輕量化等優點，這也使得固態硬碟十分適合應用在行動電子裝置上，除此之外，根據相關測試數據顯示，固態硬碟的讀取速度約可達到常規硬碟的2~3倍以上，寫入速度亦可達到常規硬碟的1.5倍以上。在目前常規硬碟成為系統效能瓶頸的情況下，採用固態硬碟應是一種不錯的解決方案。

先前技藝下，請參照圖1，圖1為習知記憶體儲存裝置回復資料之示意圖。記憶體晶片之多個實體區塊區分為系統分割區SP’與保留分割區RP’，主機系統在備份時會將系統分割區SP’內之資料D100~D500(為方便表示圖1中僅示意D100~D102)完全複製一份且儲存在保留分割區RP’內。之後，主機系統在進行資料讀取與新資料寫入之操作時，會透過映射表M來進行存取。如果主機 系統欲對記憶體儲存裝置進行還原時，就需要將儲存在保留分割區RP’內之資料D100~D500再搬移至系統分割區SP’以覆蓋系統分割區SP’內之資料，藉此進行資料還原。然而，這樣的備份資料與還原資料，需要花費很長的時間來搬移資料，而這會對硬體設備因為閒置時間過長而遭到主機系統判定為失效裝置而被剔除。

有鑑於此，本發明提供一種記憶體儲存裝置及其還原方法與記憶體控制器，能夠讓使用者透過映射表的備份來更快速地還原資料或系統。

本發明實施例提出一種記憶體儲存裝置，記憶體儲存裝置包括可複寫式非揮發性記憶體晶片、連接器與記憶體控制器。可複寫式非揮發性記憶體晶片具有多個實體區塊。連接器電性連接主機系統。記憶體控制器電性連接可複寫式非揮發性記憶體晶片與連接器，所述記憶體控制器用以配置多個邏輯區塊以映射部分的實體區塊，並將實體區塊邏輯上至少劃分為系統分割區與保留分割區。記憶體控制器將所配置的邏輯區塊提供給主機系統，並且維護第一映射表與建立第二映射表，第二映射表為在系統初始化時間點之第一映射表之備份且被儲存於保留分割區，之後，資料寫入操作在保留分割區上執行，並且資料讀取操作在系統分割區與保留分割區上執行。當主機系統進行資料還原操作時，記憶體控制器根據主機系統所傳送之還原指令，利用在保留分割區上之第二映射表來回復第一映射表，藉此以進行資料還原。

在本發明其中一個實施例中，第二映射表為將多個邏輯區塊映射至系統分割區之多個實體區塊，並且第二映射表為第一映射表之初始狀態。

在本發明其中一個實施例中，初始狀態為主機系統建立系統還原時間點之狀態。

在本發明其中一個實施例中，當主機系統存取邏輯存取位址時，所述記憶體控制器根據主機系統之指令將邏輯存取位址轉換為對應的邏輯區塊的邏輯頁面，再透過第一映射表找到其所映射的實體頁面來進行存取。

在本發明其中一個實施例中，當主機系統進行資料寫入操作時，則資料會被寫入至保留分割區之實體區塊，並且第一映射表上之對應的邏輯區塊位址鏈結會指向保留分割區之實體區塊。

在本發明其中一個實施例中，第一映射表為邏輯區塊-實體區塊映射表，並且第二映射表為邏輯區塊-實體區塊備份映射表，其中在系統初始化時間點之第一映射表上的邏輯區塊位址鏈結對應地指向系統保留區之實體區塊。

本發明實施例另提出一種記憶體儲存裝置，用於管理記憶體儲存裝置中的可複寫式非揮發性記憶體晶片，記憶體控制器包括主機系統介面、記憶體介面與記憶體管理電路。主機系統介面電性連接主機系統。記憶體介面電性連接可複寫式非揮發性記憶體晶片，其中可複寫式非揮發性記憶體晶片具有多個實體區塊。記憶體管理電路電性連接主機系統介面與記憶體介面，所述記憶體管理電路用以控制記憶體控制器的整體運作，並且配置多個邏輯區塊以映射部分的多個實體區塊，並將多個實體區塊邏輯上至少劃分為系統分割區與保留分割區，記憶體管理電路將所配置的邏輯區塊提供給主機系統，並且維護第一映射表與建立第二映射表，所述第二映射表為在系統初始化時間點之第一映射表之備份且被儲存於保留分割區，之後，資料寫入操作在保留分割區上執行，且資料讀取操作在系統分割區與保留分割區上執行。當主機系統進行資料還原 操作時，所述記憶體管理電路根據主機系統所傳送之還原指令，利用在保留分割區上之邏輯區塊-實體區塊備份映射表來回復邏輯區塊-實體區塊映射表，藉此以進行資料還原。

在本發明其中一個實施例中，記憶體控制器更包括緩衝記憶體、電源管理電路與錯誤檢查與校正電路。緩衝記憶體電性連接記憶體管理電路，所述緩衝記憶體用以暫存來自主機系統的資料，或者是暫存來自於可複寫式非揮發性記憶體晶片的資料。電源管理電路電性連接記憶體管理電路，所述電源管理電路用以控制記憶體儲存裝置的電源。錯誤檢查與校正電路電性連接記憶體管理電路，所述錯誤檢查與校正電路用以執行錯誤檢查與校正程序以確保資料的正確性。

本發明實施例再提出一種記憶體儲存裝置的資料還原方法，所述記憶體儲存裝置具有可複寫式非揮發性記憶體晶片、連接器與記憶體控制器，並且可複寫式非揮發性記憶體晶片具有多個實體區塊，連接器電性連接主機系統，所述記憶體控制器電性連接可複寫式非揮發性記憶體晶片與連接器。資料還原方法包括以下步驟：配置多個邏輯區塊以映射部分的該些實體區塊；將多個實體區塊邏輯上至少劃分為系統分割區與保留分割區；將所配置的多個邏輯區塊提供給主機系統，並且維護第一映射表與建立第二映射表，其中第二映射表為在系統初始化時間點之第一映射表之備份且被儲存於保留分割區；在保留分割區上執行資料寫入操作，並且在系統分割區與保留分割區上執行資料讀取操作；當主機系統進行資料還原操作時，所述記憶體控制器根據主機系統所傳送之還原指令，利用在保留分割區上之第二映射表來回復第一映射表。

綜上所述，本發明實施例所提出之記憶體儲存裝置及其還原方法與記憶體控制器，將多個實體區塊區分為系統分割區與保留分割區，接著透過將第一映射表予以備份以作為第二映射表(第一映射表的備份)並且儲存在保留分割區，以在主機系統在進行資料還原時能夠讓使用者快速地還原所備份的資料或系統以回溯至第一映射表的初始狀態。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1000‧‧‧主機系統

1100‧‧‧電腦

1102‧‧‧微處理器

1104‧‧‧隨機存取記憶體

1106‧‧‧輸入/輸出裝置

1108‧‧‧系統匯流排

1110‧‧‧資料傳輸介面

1202‧‧‧滑鼠

1204‧‧‧鍵盤

1206‧‧‧顯示器

1208‧‧‧印表機

1212‧‧‧隨身碟

1214‧‧‧記憶卡

1216‧‧‧固態硬碟

1310‧‧‧數位相機

1312‧‧‧SD卡

1314‧‧‧MMC卡

1316‧‧‧記憶棒

1318‧‧‧CF卡

1320‧‧‧嵌入式儲存裝置

100‧‧‧記憶體儲存裝置

102‧‧‧連接器

104‧‧‧記憶體控制器

106‧‧‧可複寫式非揮發性記憶體模組

202‧‧‧記憶體管理電路

204‧‧‧主機介面

206‧‧‧記憶體介面

208‧‧‧資料壓縮/解壓縮電路

210‧‧‧錯誤校正電路

252‧‧‧緩衝記憶體

254‧‧‧電源管理電路

D100、D101、D102、D102’‧‧‧資料

Da100~Da500‧‧‧資料

Da102’、Da500’‧‧‧資料

M‧‧‧映射表

M1‧‧‧第一映射表

M2‧‧‧第二映射表

L100、L101、L102、LB100~LB500‧‧‧邏輯區塊位址

S1010、S1020、S1030、S1040、S1050‧‧‧步驟

SP、SP'‧‧‧系統分割區

RP、RP'‧‧‧保留分割區

圖1為習知記憶體儲存裝置回復資料之示意圖。

圖2是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。

圖3為根據本發明示範實施例所繪示的電腦，輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖4為根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖5是繪示圖2所示的記憶體儲存裝置的概要方塊圖。

圖6是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。

圖7為根據本發明範例實施例之多個邏輯區塊映射至部份的實體區塊之示意圖。

圖8為根據本發明一範例實施例之將第一映射表予以備份的示意圖。

圖9為根據本發明一範例實施例之利用第二映射表來回復資料之示意圖。

圖10為根據本發明實施例之記憶體儲存裝置的資料還原方法之流程圖。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔記憶體儲存裝置的實施例〕

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括記憶體晶片與控制器(亦稱，控制電路)。通常記憶體儲存裝置會與主機系統一起使用， 以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。另外，亦有記憶體儲存裝置是包括嵌入式記憶體與可執行於主機系統上以實質地作為此嵌入式記憶體之控制器的軟體。

請參照圖2，圖2是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖3的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖3所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖3所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置 1320(如圖4所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

請參照圖5，圖5是繪示圖2所示的記憶體儲存裝置的概要方塊圖。記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

關於記憶體控制器104，記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。

關於可複寫式非揮發性記憶體晶片106，可複寫式非揮發性記憶體晶片106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。在本範例實施例中，可複寫式非揮發性記憶體晶片106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。可複寫式非揮發性記憶體晶片106具有 多個實體區塊。例如，此些實體區塊可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。此外，記憶體控制器104配置多個邏輯區塊以映射部分的實體區塊並且將多個實體區塊邏輯上至少劃分為系統分割區SP與保留分割區RP(請同時參照圖7)，如圖7所示，圖7為根據本發明範例實施例之多個邏輯區塊映射至部份的實體區塊之示意圖。

例如，每一實體區塊是由128個實體頁面所組成。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意數目之實體頁面所組成。每一實體頁面包括使用者資料(user data)位元區與冗餘(redundancy)位元區。使用者資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤校正碼)。在此，一個實體頁面的容量是定義為包含使用者資料位元區的容量與冗餘位元區的容量。例如，在本範例實施例中，每一實體頁面的使用者資料位元區的容量為2千位元組(Kilobyte,KB)並且冗餘位元區的容量為64位元組(byte)，然而，必須瞭解的是，本發明不限於此。

請參照圖6，圖6是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。記憶體控制器104包括記憶體管理電路202、主機介面204、記憶體介面206、資料壓縮/解壓縮電路208與錯誤校正電路210。

關於記憶體管理電路202，記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且 在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

例如，在實體區塊中，資料必須依據實體頁面的順序依序地被寫入。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。因此，在本範例實施例中，記憶體管理電路202會將實體區塊區分為資料區(data area)與閒置區(free area)。資料區的實體區塊是已儲存資料之實體區塊(例如，已儲存主機系統所寫入的資料)。閒置區的實體區塊是用以輪替資料區中的實體區塊。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，而閒置區的實體區塊是被設計用於寫入更新資料以替換原先映射邏輯區塊的實體區塊。據此，在閒置區中的實體區塊為空或可使用的區塊，即無記錄資料或標記為已沒用的無效資料。

如上所述，由資料區之實體區塊的實體頁面與閒置區之實體區塊的實體頁面是以輪替方式來以儲存主機系統1000所寫入的資料。為了能夠讓主機系統1000能夠順利地存取以輪替方式儲存資料的實體頁面，記憶體管理電路202會配置邏輯區塊並且將主機系統1000所存取之邏輯存取位址對應至此些邏輯區塊的邏輯頁面。

具體來說，記憶體儲存裝置100會將主機系統1000所存取的邏輯存取位址轉換至對應的邏輯頁面，並且透過在映射表(mapping table)中記錄邏輯頁面與資料區的實體頁面之間的映射關係來反映實體頁面的輪替。所以，主機系統1000僅需依據邏輯存取位址進行存取，而記憶體管理電路202會依據映射表在所映射的實體頁面上進行資料的讀取或寫入。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體晶片106的特定區域(例如，可複寫式非揮發性記憶體晶片中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體晶片106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。

關於主機介面204，主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

關於記憶體介面206，記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體晶片106。也就是說，欲寫入至可複寫式非揮發性記憶體晶片106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

關於資料壓縮/解壓縮電路208，資料壓縮/解壓縮電路208是耦接至記憶體管理電路202。在此，資料壓縮/解壓縮電路208用以壓縮欲寫入至可複寫式非揮發性記憶體晶片106的資料並且用以解壓縮從可複寫式非揮發性記憶體晶片106中所讀取之資料。例如，資料壓縮/解壓縮電路208包含壓縮器(compressor)及解壓縮器(decompressor)。壓縮器用以找出原始資料(original data)中存在的資料累贅(data redundancy)、移除所找出之累贅，將剩餘的必要資料編碼並且輸出編碼結果(即，壓縮資料(compressed data)。而，解壓縮器用以將讀入的壓縮資料依據既定的步驟解碼並送出解碼結果(即，解壓縮資料(decompressed data)。在本範例實施例中，資料壓縮/解壓縮電路208是使用無失真壓縮演算法來壓縮資料，以使壓縮後之資料能夠被還原。

關於錯誤校正電路210，錯誤校正電路210是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，在執行寫入指令時，錯誤校正電路210會為欲寫入之資料產生對應的錯誤校正碼，並且記憶體管理電路202會將此資料與對應的錯誤校正碼寫入至可複寫式非揮發性記憶體晶片106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體晶片106中讀取資料時會同時讀取此資料對應的錯誤校正碼，並且錯誤校正電路210會依據此錯誤校正碼對所讀取的資料執行錯誤檢查與校正程序。

具體來說，記憶體管理電路202會依據所接收之資料及對應的錯誤校正碼來產生錯誤校正碼框(ECC Frame)並且將錯誤校正碼框寫入至可複寫式非揮發性記憶體晶片106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體晶片106讀取資料時，錯誤校正電路210會根據錯誤校正碼框中的錯誤校正碼來驗證所讀取之資料的正確性。在本範例實施例中，一個錯誤校正碼框所包含的使用者資料的大小是設計為2KB，因此，1個實體頁面可儲存1個錯誤校正碼框。然而，必須瞭解的是，本發明不限於此，在本發明另一範例實施例中，一個錯誤校正碼框所包含的使用者資料的大小亦可設計為512Byte或1KB。也就是說，1個實體頁面可儲存多個錯誤校正碼框。

值得一提的是，錯誤校正電路210能夠校正之錯誤位元的數目會與所產生之錯誤校正碼的大小成正比。也就是說，當錯誤校正電路210被設計能夠校正之錯誤位元的數目越多時，則需要越多儲存空間來儲存所產生之錯誤校正碼。值得一提的是，用以儲存錯誤校正碼之冗餘位元區的容量是固定的(根據不同種類之可複寫式非揮發性記憶體晶片而不同)。因此，實作於錯誤校正電路210中的錯誤校正演算法會受限於可複寫式非揮發性記憶體晶片106的類型。例如，在本範例實施例中，錯誤校正電路210最多能夠校正40個錯誤位元。也就是說，只要發生在所讀取之資料上的錯誤位元的數目不超過40，錯誤校正電路210皆能夠順利地將錯誤位元更正。

必須瞭解的是，在本發明另一範例實施例中，記憶體控制器104更包括其他功能模組。例如，記憶體控制器104還包括緩衝記憶體252與電源管理電路254。緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體晶片106的資料。電 源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

在本範例實施例中，當欲寫入資料至可複寫式非揮發性記憶體晶片106時，資料壓縮/解壓縮電路208會將欲寫入之資料進行壓縮並且錯誤校正電路210會根據壓縮後的資料來產生對應的錯誤校正碼。由於壓縮後之資料長度較短，因此，相對的提升了錯誤校正電路210的保護能力。

承上述，本揭露內容所提供之記憶體儲存裝置具有快速還原能力，以下將進一步說明具資料快速還原能力之記憶體儲存裝置之工作機制。請同時參照圖5、圖8與圖9，圖8為根據本發明一範例實施例之將第一映射表予以備份的示意圖。圖9為根據本發明一範例實施例之利用第二映射表來回復資料之示意圖。記憶體控制器104將所配置的邏輯區塊提供給主機系統1000，並且維護第一映射表M1與建立一第二映射表M2，其中第二映射表M2為在系統初始化時間點之第一映射表M1之備份且被儲存於保留分割區RP，並且第二映射表M2為將邏輯區塊映射至系統分割區SP之實體區塊，例如邏輯區塊位址LB100~LB500分別依序地映射至系統分割區之實體區塊內之資料Da100~Da500，須注意的是，第二映射表M2為第一映射表M1之初始狀態，而此初始狀態為主機系統1000建立一系統還原時間點之狀態，其中第一映射表M1為邏輯區塊-實體區塊映射表，並且第二映射表M2為邏輯區塊-實體區塊備份映射表。接著，當主機系統1000存取一邏輯存取位址時，記憶體控制器104根據主機系統1000之指令將邏輯存取位址轉換為對應的邏輯區塊的邏輯頁面，再透過第一映射表M1找到其所映射的實體頁面來進行存取。也就是說，當主機系統透過記憶體控制器將資料寫入至可複寫式非揮發性記憶體晶片106時，則資料會被寫入至可複寫式非揮發性記憶 體晶片106之保留分割區RP，亦即當主機系統1000進行資料寫入操作，則資料會被寫入至保留分割區RP之實體區塊之實體頁面，並且第一映射表M1上之對應的邏輯區塊位址鏈結會指向保留分割區RP之實體區塊。值得一提的是，在主機系統1000寫入資料至可複寫式非揮發性記憶體晶片106，此時資料是絕對不會被寫入到系統分割區SP之實體區塊上以避免覆蓋到原本的資料或系統。

例如，邏輯區塊位址LB102及LB500所分別映射的實體區塊內之內容為資料Da102與Da500，在經過資料寫入操作後，邏輯區塊位址LB102及LB500會映射至保留分割區內之資料Da102’與Da500’所在的實體區塊位址，如圖9所示。另外，當欲將資料從可複寫式非揮發性記憶體晶片106讀取時，則會記憶體控制器104透過第一映射表M1進行讀取，以到保留分割區RP或系統分割區SP上之實體區塊之實體頁面讀取資料。在主機系統1000對可複寫式非揮發性記憶體晶片106進行多次的讀取與寫入操作時，此時的第一映射表M1已經可能不會是系統還原時間點時的第一映射表了，所以當使用者欲進行資料還原(或主機系統1000進行一資料還原操作時)時，則記憶體控制器104根據主機系統1000所傳送的還原指令並且利用儲存在保留分割區RP的第二映射表M2來回復此時的第一映射表M1以快速還原主機系統1000的狀態，因為第二映射表M2為第一映射表M1之初始狀態，亦即主機系統1000建立系統還原時間點之狀態。據此，本揭露內容在備份資料或系統之階段時，不需要耗費大量的時間與空間來儲存資料與系統，並且在還原資料或系統之階段時，也不需要再耗費龐大的時間與空間來回復資料與系統。

〔記憶體儲存裝置的資料還原方法的一實施例〕

請參照圖10，圖10為根據本發明實施例之記憶體儲存裝置的資料還原方法之流程圖。本實施例所述之例示步驟流程請一併參照圖5~圖9以利說明及理解。如圖10所示，記憶體儲存裝置的資料還原方法包括以下步驟：配置多個邏輯區塊以映射部分的實體區塊(步驟S1010)；將多個實體區塊邏輯上至少劃分為系統分割區與保留分割區(步驟S1020)；將所配置的多個邏輯區塊提供給主機系統，並且維護第一映射表與建立第二映射表，其中第二映射表為在系統初始化時間點之第一映射表之備份且被儲存於保留分割區(步驟S1030)；在保留分割區上執行資料寫入操作，並且在系統分割區與保留分割區上執行資料讀取操作(步驟S1040)；當主機系統進行資料還原操作時，記憶體控制器根據主機系統所傳送之還原指令，利用在保留分割區上之第二映射表來回復第一映射表(步驟S1050)。

關於記憶體儲存裝置的資料還原方法之各步驟的相關細節在上述圖2~圖9實施例已詳細說明，在此恕不贅述。

在此須說明的是，圖10實施例之各步驟僅為方便說明之須要，本發明實施例並不以各步驟彼此間的順序作為實施本發明各個實施例的限制條件。

〔實施例的可能功效〕

綜上所述，本發明實施例所提供的記憶體儲存裝置及其還原方法與記憶體控制器，在備份資料或系統之階段時，不需要耗費大量的時間與空間來儲存資料與系統，並且在還原資料或系統之階段時，也不需要再耗費龐大的時間與空間來回復資料與系統。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

S1010、S1020、S1030、S1040、S1050‧‧‧步驟

Claims (17)

1. 一種記憶體儲存裝置，包括：一可複寫式非揮發性記憶體晶片，具有多個實體區塊；一連接器，電性連接一主機系統；以及一記憶體控制器，電性連接該可複寫式非揮發性記憶體晶片與該連接器，該記憶體控制器用以配置多個邏輯區塊以映射部分的該些實體區塊，並將該些實體區塊邏輯上至少劃分為一系統分割區與一保留分割區，其中該記憶體控制器將所配置的該些邏輯區塊提供給該主機系統，並且維護一第一映射表與建立一第二映射表，該第二映射表為在一系統初始化時間點之該第一映射表之備份且被儲存於該保留分割區，之後，一資料寫入操作在該保留分割區上執行，並且一資料讀取操作在該系統分割區與該保留分割區上執行，其中當該主機系統進行一資料還原操作時，該記憶體控制器根據該主機系統所傳送之一還原指令，利用在該保留分割區上之該第二映射表來回復該第一映射表，藉此以進行資料還原；其中該第二映射表為將該些邏輯區塊映射至該系統分割區之該些實體區塊，並且該第二映射表為該第一映射表之一初始狀態。
2. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該初始狀態為該主機系統建立一系統還原時間點之狀態。
3. 如申請專利範圍第1項所述之記憶體儲存裝置，其中當該主機系統存取一邏輯存取位址時，該記憶體控制器根據該主機系統之指令將該邏輯存取位址轉換為對應的該邏輯區塊的邏輯頁面，再透過該第一映射表找到其所映射的實體頁面來進行存取。
4. 如申請專利範圍第1項所述之記憶體儲存裝置，其中當該主機系統進行該資料寫入操作時，則資料會被寫入至該保留分割區之該實體區塊，並且該第一映射表上之對應的邏輯區塊位址鏈結會指向該保留分割區之該實體區塊。
5. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該第一映射表為一邏輯區塊-實體區塊映射表，並且該第二映射表為一邏輯區塊-實體區塊備份映射表，其中在該系統初始化時間點之該第一映射表上的邏輯區塊位址鏈結對應地指向該系統保留區之該實體區塊。
6. 一種記憶體控制器，用於管理一記憶體儲存裝置中的一可複寫式非揮發性記憶體晶片，該記憶體控制器包括：一主機系統介面，電性連接一主機系統；一記憶體介面，電性連接該可複寫式非揮發性記憶體晶片，其中該可複寫式非揮發性記憶體晶片具有多個實體區塊；一記憶體管理電路，電性連接該主機系統介面與該記憶體介面，該記憶體管理電路用以控制該記憶體控制器的整體運作，並且配置多個邏輯區塊以映射部分的該些實體區塊，並將該些實體區塊邏輯上至少劃分為一系統分割區與一保留分割區，該記憶體管理電路將所配置的該些邏輯區塊提供給該主機 系統，並且維護一第一映射表與建立一第二映射表，該第二映射表為在一系統初始化時間點之該第一映射表之備份且被儲存於該保留分割區，之後，一資料寫入操作在該保留分割區上執行，且一資料讀取操作在該系統分割區與該保留分割區上執行，其中當該主機系統進行一資料還原操作時，該記憶體管理電路根據該主機系統所傳送之一還原指令，利用在該保留分割區上之該邏輯區塊-實體區塊備份映射表來回復該邏輯區塊-實體區塊映射表，藉此以進行資料還原；其中該第二映射表為將該些邏輯區塊映射至該系統分割區之該些實體區塊，並且該第二映射表為該第一映射表之一初始狀態。
7. 如申請專利範圍第6項所述之記憶體控制器，該初始狀態為該主機系統建立一系統還原時間點之狀態。
8. 如申請專利範圍第6項所述之記憶體控制器，其中當該主機系統存取一邏輯存取位址時，該記憶體管理電路根據該主機系統之指令將該邏輯存取位址轉換為對應的該邏輯區塊的邏輯頁面，再透過該第一映射表找到其所映射的實體頁面來進行存取。
9. 如申請專利範圍第6項所述之記憶體控制器，其中當該主機系統進行該資料寫入操作時，則資料會被寫入至該保留分割區之該實體區塊，並且該第一映射表上之對應的邏輯區塊位址鏈結會指向該保留分割區之該實體區塊。
10. 如申請專利範圍第6項所述之記憶體控制器，更包括： 一緩衝記憶體，電性連接該記憶體管理電路，該緩衝記憶體用以暫存來自該主機系統的資料，或者是暫存來自於該可複寫式非揮發性記憶體晶片的資料；一電源管理電路，電性連接該記憶體管理電路，該電源管理電路用以控制該記憶體儲存裝置的電源；以及一錯誤檢查與校正電路，電性連接該記憶體管理電路，該錯誤檢查與校正電路用以執行錯誤檢查與校正程序以確保資料的正確性。
11. 如申請專利範圍第6項所述之記憶體控制器，其中該第一映射表為一邏輯區塊-實體區塊映射表，並且該第二映射表為一邏輯區塊-實體區塊備份映射表，其中在該系統初始化時間點之該第一映射表上的邏輯區塊位址鏈結對應地指向該系統保留區之該實體區塊。
12. 一種記憶體儲存裝置的資料還原方法，其中該記憶體儲存裝置具有一可複寫式非揮發性記憶體晶片、一連接器與一記憶體控制器，並且該可複寫式非揮發性記憶體晶片具有多個實體區塊，該連接器電性連接一主機系統，該記憶體控制器電性連接該可複寫式非揮發性記憶體晶片與該連接器，該方法包括：配置多個邏輯區塊以映射部分的該些實體區塊；將該些實體區塊邏輯上至少劃分為一系統分割區與一保留分割區；將所配置的該些邏輯區塊提供給該主機系統，並且維護一第一映射表與建立一第二映射表，其中該第二映射表為在一系統 初始化時間點之該第一映射表之備份且被儲存於該保留分割區；在該保留分割區上執行一資料寫入操作，並且在該系統分割區與該保留分割區上執行一資料讀取操作；以及當該主機系統進行一資料還原操作時，該記憶體控制器根據該主機系統所傳送之一還原指令，利用在該保留分割區上之該第二映射表來回復該第一映射表；其中該第二映射表為將該些邏輯區塊映射至該系統分割區之該些實體區塊，並且該第二映射表為該第一映射表之一初始狀態。
13. 如申請專利範圍第12項所述之記憶體儲存裝置的資料還原方法，其中該初始狀態為該主機系統建立一系統還原時間點之狀態。
14. 如申請專利範圍第12項所述之記憶體儲存裝置的資料還原方法，其中當該主機系統存取一邏輯存取位址時，該記憶體控制器根據該主機系統之指令將該邏輯存取位址轉換為對應的該邏輯區塊的邏輯頁面，再透過該第一映射表找到其所映射的實體頁面來進行存取。
15. 如申請專利範圍第12項所述之記憶體儲存裝置的資料還原方法，其中當該主機系統進行該資料寫入操作時，則資料會被寫入至該保留分割區之該實體區塊，並且該第一映射表上之對應的邏輯區塊位址鏈結會指向該保留分割區之該實體區塊。
16. 如申請專利範圍第12項所述之記憶體儲存裝置的資料還原方法，其中該記憶體控制器包括： 一主機系統介面，電性連接該主機系統；一記憶體介面，電性連接該可複寫式非揮發性記憶體晶片，其中該可複寫式非揮發性記憶體晶片具有多個實體區塊；一記憶體管理電路，電性連接該主機系統介面與該記憶體介面，該記憶體管理電路用以控制該記憶體控制器的整體運作；一緩衝記憶體，電性連接該記憶體管理電路，該緩衝記憶體用以暫存來自該主機系統的資料，或者是暫存來自於該可複寫式非揮發性記憶體晶片的資料；一電源管理電路，電性連接該記憶體管理電路，該電源管理電路用以控制該記憶體儲存裝置的電源；以及一錯誤檢查與校正電路，電性連接該記憶體管理電路，該錯誤檢查與校正電路用以執行錯誤檢查與校正程序以確保資料的正確性。
17. 如申請專利範圍第12項所述之記憶體儲存裝置的資料還原方法，其中該第一映射表為一邏輯區塊-實體區塊映射表，並且該第二映射表為一邏輯區塊-實體區塊備份映射表，其中在該系統初始化時間點之該第一映射表上的邏輯區塊位址鏈結對應地指向該系統保留區之該實體區塊。