CN107015913B - 记忆体装置以及映射表保证方法 - Google Patents
记忆体装置以及映射表保证方法 Download PDFInfo
- Publication number
- CN107015913B CN107015913B CN201610058852.5A CN201610058852A CN107015913B CN 107015913 B CN107015913 B CN 107015913B CN 201610058852 A CN201610058852 A CN 201610058852A CN 107015913 B CN107015913 B CN 107015913B
- Authority
- CN
- China
- Prior art keywords
- mapping table
- unit
- memory device
- error signal
- physical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种记忆体装置及一种映射表保证方法于此揭露。记忆体装置包含一记忆体模组以及一控制模组。控制模组耦接记忆体模组且用以依据一第一映射表将一资料储存至记忆体模组。控制模组包含一储存单元及一保证单元。储存单元用以储存第一映射表。保证单元耦接储存单元且用以判断第一映射表是否正确。保证单元更用以在第一映射表不正确的情况下发出一错误讯号。
Description
技术领域
本揭露中所述实施例内容是有关于一种记忆体技术,且特别是有关于一种记忆体装置以及映射表保证方法。
背景技术
在现有技术中,记忆体装置(例如:固态硬碟)是依据其内部的映射表将资料储存至特定的记忆区块。若记忆体装置被不正常断电,此映射表容易变成不正确。在映射表不正确的情况下,记忆体装置的资料储存将会非常容易发生错误。换言之,映射表在记忆体装置的储存运作方面扮演非常重要的角色。
发明内容
本揭露内容的一实施方式是关于一种记忆体装置。记忆体装置包含一记忆体模组及一控制模组。控制模组耦接记忆体模组且用以依据一第一映射表将一资料储存至记忆体模组。控制模组包含一储存单元及一保证单元。储存单元用以储存第一映射表。保证单元耦接储存单元且用以判断第一映射表是否正确。保证单元更用以在第一映射表不正确的情况下发出一错误讯号。
本揭露内容的一实施方式是关于一种记忆体装置。记忆体装置包含一记忆体模组、一储存单元以及一控制模组。储存单元用以储存一第一映射表。控制模组耦接记忆体模组且用以依据第一映射表将一资料储存至记忆体模组。控制模组包含一保证单元。保证单元耦接储存单元且用以判断第一映射表是否正确。保证单元更用以在第一映射表不正确的情况下发出一错误讯号。
本揭露内容的一实施方式是关于一种映射表保证方法。映射表保证方法包含:藉由一记忆体装置的一保证单元判断储存于记忆体装置的一储存单元中的一第一映射表是否正确;以及藉由保证单元在第一映射表不正确的情况下发出一错误讯号。
综上所述,本揭露的记忆体装置藉由保证单元确保第一映射表的正确性,使得记忆体装置得以正常地运作及提高记忆体装置的稳定度。
附图说明
为让本揭露的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1是依照本揭露一实施例所绘示的一种记忆体装置与一主机的示意图;
图2A是依照本揭露一实施例所绘示的将一第一映射表转换成一第二映射表的示意图;
图2B是依照本揭露一实施例所绘示的将一第一映射表转换成复数第二映射表的示意图;
图3是依照本揭露一实施例所绘示的一种记忆体装置与一主机的示意图;以及
图4是依照本揭露一实施例所绘示的一种映射表保证方法的流程图。
符号说明
100、300:记忆体装置
110、310:记忆体模组
120、320:控制模组
122、322:处理单元
124、324:储存单元
126、326:保证单元
128、328:维护单元
200、400:主机
L1、L2、L3、L4:逻辑位址
P1、P2、P3、P4:实体位址
500:映射表保证方法
S502、S504:步骤
具体实施方式
下文是举实施例配合所附图式作详细说明,但所提供的实施例并非用以限制本揭露所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本揭露所涵盖的范围。此外,图式仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件或相似元件将以相同的符号标示来说明。
图1是依照本揭露一实施例所绘示的一种记忆体装置100与主机200的示意图。如图1所示,记忆体装置100耦接主机200。在一些实施例中,记忆体装置100可为固态硬碟(SSD),而主机200可为电脑,但本揭露不以此为限制。记忆体装置100用以储存来自主机200的资料。
如图1所示,记忆体装置100包含记忆体模组110以及控制模组120。记忆体模组110耦接控制模组120。在一些实施例中,记忆体模组110可为非挥发性(non-volatile)记忆体模组,例如:NAND型快闪记忆体阵列。控制模组120可为控制器或控制晶片。在一些实施例中,控制模组120包含处理单元122、储存单元124及保证单元126。在进一步的实施例中,控制模组120更包含维护单元128。
储存单元124用以储存第一映射表。在此些实施例中,储存单元124可例如为静态随机存取记忆体(SRAM)或其它储存单元。第一映射表为逻辑位址-实体位址(Logicaladdress-To-Physical address;L2P)映射表。处理单元122耦接储存单元124。处理单元122用以依据储存单元124中的第一映射表将来自主机200的资料储存至记忆体模组110中的特定储存区块。详细而言,处理单元122可接收到来自主机200的逻辑位址,且依据逻辑位址查询储存单元124中的第一映射表,以得知对应于逻辑位址的实体位址。接著,处理单元122可依据实体位址将欲储存的资料储存至记忆体模组110中对应于实体位址的储存区块。
保证单元126耦接储存单元126及维护单元128。保证单元126用以判断储存单元124中的第一映射表是否正确。当保证单元126判断第一映射表为不正确时,保证单元126可发出一错误讯号予维护单元128,以使维护单元128去修复第一映射表。
如上所述的保证单元126及维护单元128,其具体实施方式可为韧体(FW)或硬体(HW)。举例来说,若以执行速度及精确性为首要考量,则上述该些单元基本上可选用硬体为主;若以设计弹性为首要考量,则上述模组基本上可选用韧体为主。
在一些实施例中,储存在储存单元124中的第一映射表可被处理单元122即时地更新。当记忆体装置100被正常断电时,储存在储存单元124中的第一映射表将被传输至且储存于记忆体模组110中。如此,若记忆体装置100再次上电,储存在记忆体模组110中的第一映射表将会被传送至储存单元124,以使第一映射表可被处理单元122即时地更新。另外,被维护单元128所修复的第一映射表亦可被传输至且储存于记忆体模组110中。
以下将针对保证单元126如何判断第一映射表是否正确进行详述。图2A是依照本揭露一实施例所绘示的将一第一映射表转换成一第二映射表的示意图。
如图2A所示,在一些实施例中,保证单元126可利用演算法以将逻辑位址-实体位址映射表(第一映射表)转换成实体位址-逻辑位址映射表(第二映射表)。为了便于了解,后述将第一映射表称为L2P映射表,且将第二映射表称为P2L映射表。被保证单元126所转换出来的P2L映射表会被储存于储存单元124中。接著,保证单元126将依据P2L映射表判断L2P映射表是否正确。
在L2P映射表中(如图2A左方)包含逻辑位址L1、L2、L3及L4。逻辑位址L1对应于实体位址P1,逻辑位址L2对应于实体位址P2,逻辑位址L3对应于实体位址P3,且逻辑位址L4对应于实体位址P1。换句话说,该些逻辑位址与该些实体位址之间的对应关系并非是一对一。此时,若处理单元122依据此L2P映射表将资料储存到记忆体模组110中,不同的资料可能会被储存到记忆体模组110中相同的记忆区块。也就是说,此L2P映射表是不正确的。
为了判断L2P映射表是否正确,在一些实施例中,保证单元126会将L2P映射表(如图2A左方)转换出P2L映射表(如图2A右方)。在P2L映射表中,实体位址P1对应于逻辑位址L1及逻辑位址L4,实体位址P2对应于逻辑位址L2,且实体位址P3对应于逻辑位址L3。
由于实体位址P1对应于复数个逻辑位址(L1及L4),因此保证单元126可依据P2L映射表判断L2P映射表为不正确,以发出错误讯号予维护单元128。在一些实施例中,错误讯号可包含逻辑位址(L1及L4),使得维护单元128可将L2P映射表进行复原。
在一些实施例中,保证单元126的运作时间为记忆体装置100的上电期间。在一些其他实施例中,保证单元126的运作时间为记忆体装置100的整个运作时间。
图2B是依照本揭露一实施例所绘示的将一第一映射表转换成复数第二映射表的示意图。图2B与图2A之间不同的地方在于,图2B中的L2P映射表是分批进行转换。换句话说,保证单元126是分别将不同部分的L2P映射表转换成复数P2L映射表。以图2B例示而言,保证单元126先将L2P映射表中对应于实体位址P1及实体位址P2部分转换成上方的P2L映射表,且将对应于实体位址P3及实体位址P4的部分转换成下方的P2L映射表。当L2P映射表中所有实体位址皆被转换成P2L映射表,且将所有P2L映射表检查完,即完成L2P映射表的检查。由于每此转换过程只有部分的L2P映射表被转换成P2L映射表,因此可节省用来储存被转换出来的P2L映射表的储存空间。
图3是依照本揭露一实施例所绘示的一种记忆体装置300与一主机400的示意图。除了标号增加200之外,图3的记忆体装置300类似于图1的记忆体装置100。另外,除了标号增加200之外,图3的主机400类似于图1的主机200。
图3的记忆体装置300与图1的记忆体装置100之间不同的地方在于,储存单元324位于控制模组320的外部。在此些实施例中,储存单元324可例如为动态随机存取记忆体(DRAM)、磁阻式随机存取记忆体(MRAM)、电阻式随机存取记忆体(RRAM)或其它储存单元。关于记忆体装置300与主机400之间的运作请参考前述实施例,于此不再赘述。
图4是依照本揭露一实施例所绘示的一种映射表保证方法500的流程图。如图4所示,映射表保证方法500至少包含步骤S502及步骤S502。在一些实施例中,映射表保证方法500可应用于图1中的记忆体装置100及主机200。在一些其他实施例中,映射表保证方法500可应用于图3中的记忆体装置300及主机400。
以图1例示而言,在步骤S502中,藉由记忆体装置100的保证单元126判断储存于记忆体装置100的储存单元124中的第一映射表是否正确。在步骤S504中,藉由保证单元126在第一映射表不正确的情况下发出一错误讯号。
以图3例示而言,在步骤S502中,藉由记忆体装置300的保证单元326判断储存于记忆体装置300的储存单元324中的第一映射表是否正确。在步骤S504中,藉由保证单元326在第一映射表不正确的情况下发出一错误讯号。
上述例示包含依序的示范步骤,但该些步骤不必依所显示的顺序被执行。以不同顺序执行该些步骤皆在本案的考量范围内。另外,在本揭露的实施例的精神与范围内,可视情况增加、取代、变更顺序及/或省略该些步骤。
综上所述,本揭露的记忆体装置藉由保证单元确保第一映射表的正确性,使得记忆体装置得以正常地运作及提高记忆体装置的稳定度。
虽然本揭露已以实施方式揭露如上,然其并非用以限定本揭露,任何本领域具通常知识者,在不脱离本揭露的精神和范围内,当可作各种的更动与润饰,因此本揭露的保护范围当视后附的申请专利范围所界定者为准。
Claims (9)
1.一种记忆体装置,包含:
一记忆体模组;以及
一控制模组,耦接该记忆体模组且用以依据一第一映射表将一资料储存至该记忆体模组,该控制模组包含:
一储存单元,用以储存该第一映射表;以及
一保证单元,耦接该储存单元且用以判断储存于该储存单元的该第一映射表是否正确,该保证单元更用以在该第一映射表不正确的情况下发出一错误讯号,其中该错误讯号包含一实体位址对应至复数个逻辑位址的信息;以及
一维护单元,耦接该保证单元及该储存单元,该维护单元用以接收该错误讯号且依据该错误讯号修复该第一映射表。
2.根据权利要求1所述的记忆体装置,其中该保证单元更用以将该第一映射表的部分转换成一第二映射表,且用以依据该第二映射表判断该第一映射表是否正确。
3.根据权利要求2所述的记忆体装置,其中该第一映射表为一逻辑位址-实体位址(Logical address-To-Physical address)映射表,该第二映射表为一实体位址-逻辑位址(Physical address-To-Logical address)映射表,且该保证单元更用以在该第二映射表显示一实体位址对应至复数个逻辑位址的情况下,判断该第一映射表为不正确。
4.根据权利要求1所述的记忆体装置,
其中该记忆体模组用以储存该修复后的第一映射表。
5.一种记忆体装置,包含:
一记忆体模组;
一储存单元,用以储存一第一映射表;以及
一控制模组,耦接该记忆体模组且用以依据该第一映射表将一资料储存至该记忆体模组,该控制模组包含:
一保证单元,耦接该储存单元且用以判断储存于该储存单元的该第一映射表是否正确,该保证单元更用以在该第一映射表不正确的情况下发出一错误讯号,其中该错误讯号包含一实体位址对应至复数个逻辑位址的信息;以及
一维护单元,耦接该保证单元,该维护单元用以接收该错误讯号且依据该错误讯号修复该第一映射表。
6.根据权利要求5所述的记忆体装置,其中该保证单元更用以将该第一映射表的部分转换成一第二映射表,且依据该第二映射表判断该第一映射表是否正确。
7.一种映射表保证方法,包含:
藉由一记忆体装置的一保证单元判断储存于该记忆体装置的一储存单元中的一第一映射表是否正确;以及
藉由该保证单元在该第一映射表不正确的情况下发出一错误讯号,其中该错误讯号包含一实体位址对应至复数个逻辑位址的信息;以及
藉由该记忆体装置的一维护单元接收该错误讯号且依据该错误讯号修复该第一映射表。
8.根据权利要求7所述的映射表保证方法,其中判断该第一映射表是否正确包含:
藉由该保证单元将该第一映射表的部分转换成一第二映射表,且藉由该保证单元依据该第二映射表判断该第一映射表是否正确。
9.根据权利要求8所述的映射表保证方法,其中该第一映射表为一逻辑位址-实体位址映射表,该第二映射表为一实体位址-逻辑位址映射表,且判断该第一映射表是否正确更包含:
藉由该保证单元在该第二映射表显示一实体位址对应至复数个逻辑位址的情况下,判断该第一映射表为不正确。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610058852.5A CN107015913B (zh) | 2016-01-28 | 2016-01-28 | 记忆体装置以及映射表保证方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610058852.5A CN107015913B (zh) | 2016-01-28 | 2016-01-28 | 记忆体装置以及映射表保证方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107015913A CN107015913A (zh) | 2017-08-04 |
CN107015913B true CN107015913B (zh) | 2020-06-05 |
Family
ID=59439109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610058852.5A Active CN107015913B (zh) | 2016-01-28 | 2016-01-28 | 记忆体装置以及映射表保证方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107015913B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534509A (zh) * | 2003-03-27 | 2004-10-06 | 太和科技股份有限公司 | 具有快速且预防不当操作功效的快闪记忆体演算法及其控制系统 |
US20100306451A1 (en) * | 2009-06-01 | 2010-12-02 | Joshua Johnson | Architecture for nand flash constraint enforcement |
CN101980177B (zh) * | 2010-10-21 | 2013-07-31 | 北京握奇数据系统有限公司 | 一种操作Flash的方法和装置 |
US9311226B2 (en) * | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
TWI522804B (zh) * | 2014-04-23 | 2016-02-21 | 威盛電子股份有限公司 | 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法 |
CN104134447B (zh) * | 2014-05-04 | 2017-01-25 | 武汉光忆科技有限公司 | 一种光盘存储系统以及光盘数据读写方法 |
US10127103B2 (en) * | 2016-09-07 | 2018-11-13 | Sandisk Technologies Llc | System and method for detecting and correcting mapping table errors in a non-volatile memory system |
-
2016
- 2016-01-28 CN CN201610058852.5A patent/CN107015913B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107015913A (zh) | 2017-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9817749B2 (en) | Apparatus and method of offloading processing from a data storage device to a host device | |
KR101969008B1 (ko) | 영구 메모리에서의 에러 처리 기술 | |
US10891185B2 (en) | Error counters on a memory device | |
US10248497B2 (en) | Error detection and correction utilizing locally stored parity information | |
CN109426441B (zh) | 数据储存装置以及其操作方法 | |
US10127103B2 (en) | System and method for detecting and correcting mapping table errors in a non-volatile memory system | |
CN102483710A (zh) | 纠错 | |
TWI632459B (zh) | 記憶體位址保護電路與方法 | |
KR20210029661A (ko) | 메모리 액세스와 관련하여 결함 있는 비트 라인 관리 | |
US20180358108A1 (en) | Semiconductor systems | |
TWI527049B (zh) | 操作記憶體之方法及記憶體裝置 | |
US20130151886A1 (en) | Computing device and method for switching physical links of a sas expander of the computing device | |
CN109493911B (zh) | 存储器控制器的操作方法、以及存储器件及其操作方法 | |
TWI697908B (zh) | 使用階層式解碼器之誤差校正 | |
US9613717B2 (en) | Error correction circuit and semiconductor memory device including the same | |
US10671477B2 (en) | Memory device and operation method of the same | |
CN107015913B (zh) | 记忆体装置以及映射表保证方法 | |
TWI587132B (zh) | 記憶體裝置以及映射表保證方法 | |
US20240086319A1 (en) | Virtual and physical extended memory array | |
US10180888B2 (en) | Memory sparing on memory modules | |
KR102638789B1 (ko) | 테스트방법 및 이를 이용한 반도체시스템 | |
TW201606785A (zh) | 記憶體控制器 | |
US11836035B2 (en) | Data storage device with data verification circuitry | |
US11650873B2 (en) | Memory controller, method of operating the memory controller, and storage device including memory controller | |
US10896133B2 (en) | Combinational address repair in memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20190419 Address after: 230012 Hefei Intelligent Industrial Park Standardized Workshop No. 11 at the junction of Wenzhong Road and Qianjiang Road, Xinzhan District, Hefei City, Anhui Province Applicant after: Hefei Peirui Microelectronics Co., Ltd. Address before: No. 2 Innovation Road, Xinzhu Science Industrial Park Applicant before: Ruiyu Semiconductor Co., Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |