TW201725767A - 磁阻元件之製造方法及磁阻元件之製造系統 - Google Patents

磁阻元件之製造方法及磁阻元件之製造系統 Download PDF

Info

Publication number
TW201725767A
TW201725767A TW105133052A TW105133052A TW201725767A TW 201725767 A TW201725767 A TW 201725767A TW 105133052 A TW105133052 A TW 105133052A TW 105133052 A TW105133052 A TW 105133052A TW 201725767 A TW201725767 A TW 201725767A
Authority
TW
Taiwan
Prior art keywords
layer
conductive amorphous
amorphous layer
metal layer
magnetoresistive element
Prior art date
Application number
TW105133052A
Other languages
English (en)
Inventor
Kenichi Imakita
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201725767A publication Critical patent/TW201725767A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

本發明能夠製造RA及MR比優異之磁阻元件。 一實施形態之磁阻元件之製造方法包括如下步驟:於基底基板上,形成構成下部電極之第1積層體;於第1積層體之上,形成作為磁阻效應積層體之第2積層體;及於第2積層體之上形成上部電極。形成第1積層體之步驟包括於基底基板之上形成金屬層之步驟、於金屬層之上形成導電性非晶層之步驟、及對導電性非晶層進行離子蝕刻之步驟。

Description

磁阻元件之製造方法及磁阻元件之製造系統
本發明之實施形態係關於一種磁阻元件之製造方法及磁阻元件之製造系統。
磁頭或磁阻記憶體(MRAM:Magnetoresistive Random Access Memory)等裝置中使用有磁阻元件。磁阻元件包含下部電極、上部電極、及設置於下部電極與上部電極之間之磁阻效應積層體。於此種磁阻元件之製造中,使下部電極成膜於基底基板之上,繼而,使構成磁阻效應積層體之複數層依序成膜,其後,使上部電極成膜於磁阻效應積層體之上。 一般而言,下部電極包含具有較大之膜厚之金屬層,且該金屬層於其剛成膜後具有較大之表面粗糙度。即,金屬層之表面具有較大之起伏。因使磁阻效應積層體成膜於包含此種金屬層之下部電極之上,故而該磁阻效應積層體之各層亦成為具有較大之起伏者。若磁阻效應積層體之各層具有較大之起伏,則該磁阻效應積層體中之相鄰之層之密接面積變大。又,於磁阻效應積層體產生原子能階之失序較大之晶界。於磁阻元件之製造中,一般而言,對該磁阻元件進行加熱處理,但於加熱處理後,因較大之密接面積及較大之晶界等產生原子於層間之移動,從而RA(Resistance Area product,阻抗面積乘積)及MR比之類之磁阻元件之特性劣化。 為了處理此種磁阻元件之特性之劣化之問題,於專利文獻1中記載有對構成磁阻元件之層進行電漿處理,使該層之表面平坦化之情況。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2009-158089號公報
[發明所欲解決之問題] 上述磁阻效應積層體之各層之起伏係因下部電極之起伏引起者。因此,必須使下部電極之起伏減少。構成下部電極之金屬層係一般藉由濺鍍而成膜,故包含多個晶粒與結晶晶界之多晶膜。若藉由電漿處理而蝕刻此種金屬層,則於蝕刻之初始階段,該金屬層之凸部、例如晶粒之前端被蝕刻,從而該金屬層之其表面之起伏減少。然而,若為了進一步之平坦化而進一步對金屬層進行蝕刻,則原子密度較小之部分、即存在結晶晶界之部分優先被蝕刻。因此,於電漿處理之蝕刻中,金屬層之表面之起伏無法充分減少。因此,無法獲得RA及MR比優異之磁阻元件。 [解決問題之技術手段] 於一態樣中,提供一種磁阻元件之製造方法。該製造方法包括如下步驟:於基底基板上,形成構成磁阻元件之下部電極之第1積層體;於第1積層體之上,形成磁阻元件之磁阻效應積層體即第2積層體;及於第2積層體之上形成磁阻元件之上部電極。形成第1積層體之步驟包括於基底基板之上形成金屬層之步驟、於金屬層之上形成導電性非晶層之步驟、及對導電性非晶層進行離子蝕刻之步驟。 於該製造方法中,於下部電極之金屬層上形成導電性非晶層。與多晶膜不同,於導電性非晶層實質上不存在晶粒及結晶晶界。因此,藉由離子蝕刻,減少導電性非晶層之表面之起伏。因於包含該導電性非晶層之下部電極之上形成磁阻效應積層體、即第2積層體,故而獲得各層之起伏較小之磁阻效應積層體,從而晶界之產生得到抑制。其結果,提供RA及MR比優異之磁阻元件。 於一實施形態中,形成第1積層體之步驟亦可更包括於形成導電性非晶層之步驟執行前,對金屬層進行離子蝕刻之步驟。 於一實施形態中,導電性非晶層可包含三元素或四元素之合金,亦可包含硼(B)、碳(C)、氮(N)、鎂(Mg)、鋁(Al)、矽(Si)、及鈦(Ti)中之至少一種元素、以及銅(Cu)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鉿(Hf)、鉭(Ta)、及鎢(W)中之至少一種元素。於一實施形態中,導電性非晶層亦可包含CuZrAl、CuTiAl、TaZrN、或TaZrNbB。 於一實施形態中,金屬層及導電性非晶層亦可藉由濺鍍而形成。 於另一態樣中,提供一種磁阻元件之製造系統。該製造系統包含搬送模組、複數個處理模組、及控制部。搬送模組具有可減壓之容器、及設置於該容器內之用以搬送基板之搬送裝置。複數個處理模組係連接於搬送模組。該等處理模組係用於金屬層之成膜、導電性非晶層之成膜、離子蝕刻、磁阻效應積層體之成膜、及上部電極之成膜之模組。控制部係以控制搬送模組及複數個處理模組之方式構成。控制部係控制搬送裝置及複數個處理模組,以使上述金屬層成膜於基底基板之上,使導電性非晶層成膜於金屬層之上,對導電性非晶層進行離子蝕刻,使磁阻效應積層體成膜於導電性非晶層之上,且使上部電極成膜於磁阻效應積層體之上。於該製造系統中,能夠於減壓環境下進行磁阻元件之各層之成膜及導電性非晶層之平坦化。因此,無需於大氣壓環境下進行平坦化處理之裝置(例如化學機械研磨裝置),便可謀求步驟之縮短化。 於一實施形態中,控制部亦可以於使導電性非晶層成膜前對金屬層進行離子蝕刻之方式,進一步控制複數個處理模組中之一個處理模組。 於一實施形態中,複數個處理模組亦可包含用於金屬層之成膜及導電性非晶層之成膜之一個以上之濺鍍裝置。 [發明之效果] 如以上所說明般,能夠獲得其表面之起伏減少之下部電極,從而能夠提供RA及MR比優異之磁阻元件。
以下,參照圖式,對各種實施形態進行詳細說明。再者,於各圖式中,對同一或相似之部分標註同一符號。 圖1係表示一實施形態之磁阻元件之製造方法之流程圖。圖2、圖4、及圖6~7係表示於圖1所示之製造方法中製成之中間產物之一部分的放大剖視圖。圖8係表示於圖1所示之製造方法中製成之最終產物之一部分的放大剖視圖。圖3及圖5係用以說明圖1所示之製造方法中之離子蝕刻之圖。 圖1所示之製造方法MT係由步驟ST1開始。於步驟ST1中,如圖6所示,於基底基板BS上形成磁阻元件之下部電極LE。下部電極LE係包含第1積層體L1。第1積層體L1包含複數層。具體而言,下部電極LE包含金屬層ML及導電性非晶層AL。於一例中,下部電極LE可更包含下層BL及上層TL。於形成該例之下部電極LE之情形時,製造方法MT之步驟ST1如圖1所示般,包括步驟ST11~步驟ST16。 於步驟ST11中,於基底基板BS上形成下層BL。下層BL例如為鉭(Ta)製。下層BL例如藉由濺鍍而形成。於接下來之步驟ST12中,於基底基板BS之上,介隔下層BL,形成金屬層ML。金屬層ML例如為釕(Ru)製。金屬層ML例如可具有50 nm之膜厚。該金屬層ML例如藉由濺鍍而形成。藉由執行該步驟ST12,獲得圖2之(a)所示之中間產物。 如圖2之(b)所示,藉由步驟ST12形成之金屬層ML係包含多個晶粒CG與結晶晶界CB之多晶膜,其表面具有起伏。於一實施形態之製造方法MT中,為了使此種金屬層ML之表面之起伏減少,執行步驟ST13。於步驟ST13中,對金屬層ML進行離子蝕刻。於步驟ST13之離子蝕刻中,如圖3所示般將稀有氣體離子(例如Ar離子)照射至金屬層ML之表面。於圖3中,圓形之圖形表示稀有氣體離子。若將稀有氣體離子照射至金屬層ML之表面,則將晶粒CG之前端切削,而減少金屬層ML之表面之起伏。再者,步驟ST13之離子蝕刻可為電漿蝕刻,或者亦可為氣體團簇離子束之蝕刻。 於接下來之步驟ST14中,於金屬層ML之上形成導電性非晶層AL。導電性非晶層AL包含三元素或四元素之合金,可包含硼(B)、碳(C)、氮(N)、鎂(Mg)、鋁(Al)、矽(Si)、及鈦(Ti)中之至少一種元素、以及銅(Cu)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鉿(Hf)、鉭(Ta)、及鎢(W)中之至少一種元素。例如,導電性非晶層AL包含CuZrAl、CuTiAl、TaZrN、或TaZrNbB。該導電性非晶層AL例如藉由濺鍍而形成。藉由執行該步驟ST14,獲得圖4之(a)所示之中間產物。 如圖4之(b)所示,於執行步驟ST14後之狀態下,導電性非晶層AL具有反映金屬層ML之起伏所得之起伏。為了使該導電性非晶層AL之表面之起伏減少,繼而執行步驟ST15。於步驟ST15中,對導電性非晶層AL進行離子蝕刻。於步驟ST15之離子蝕刻中,如圖5所示般將稀有氣體離子(例如Ar離子)照射至導電性非晶層AL之表面。於圖5中,圓形之圖形表示稀有氣體離子。與如金屬層ML之多晶膜不同,於導電性非晶層AL實質上不存在晶粒及結晶晶界。因此,若將稀有氣體離子照射至導電性非晶層AL之表面,則初期將於導電性非晶層AL之表面之整個區域中突出之部分優先蝕刻,其後,將該表面之整體大致均勻地蝕刻。其結果,導電性非晶層AL之表面之起伏減少。即,使導電性非晶層AL之表面平坦化。再者,步驟ST15之離子蝕刻可為電漿蝕刻,或者亦可為氣體團簇離子束之蝕刻。 於接下來之步驟ST16中,於導電性非晶層AL上形成上層TL。上層TL例如為鉭(Ta)製。上層TL例如藉由濺鍍而形成。藉由執行該步驟ST16,獲得如圖6所示般包含下部電極LE之中間產物。 於接下來之步驟ST2中,於下部電極LE之上形成作為磁阻元件積層體之第2積層體L2。第2積層體L2於一例中包含第1層L21~第10層L30。第1層L21例如為鉑(Pt)製。第2層L22~第6層L26構成磁通釘扎層PL。例如,第2層L22及第5層L25可為包含鈷(Co)膜及Pt膜之多層膜。又,第3層L23可為Co製,第4層L24可為Ru製,第6層L26可為Co製。又,第7層L27例如為Ta製。 第8層L28構成參照層,第10層L30構成自由層。第8層L28及第10層L30例如包含CoFeB、即Co、鐵(Fe)、及硼(B)。第9層L29係設置於第8層L28與第10層L30之間之絕緣層,構成隧道障壁層。第9層L29例如包含MgO、即氧化鎂。 構成第2積層體L2之複數層、即第1層L21~第10層L30依序成膜於下部電極LE之上。例如,構成第2積層體L2之複數層可藉由濺鍍而形成。再者,第9層L29亦可藉由絕緣體之濺鍍而形成。或者,第9層L29亦可藉由利用金屬材料(例如Mg)之濺鍍形成金屬膜並對該金屬膜進行氧化處理而形成。藉由執行該步驟ST2,獲得如圖7所示般包含下部電極LE以及第2積層體L2即磁阻效應積層體之中間產物。 於接下來之步驟ST3中,於第2積層體L2之上形成上部電極UE。上部電極UE例如可由包含Ta膜及Ru膜之多層膜構成。上部電極UE例如藉由濺鍍而形成。藉由該步驟ST3,獲得圖8所示之最終產物、即磁阻元件。 於該製造方法MT中,如上所述般,於下部電極LE之金屬層ML上形成導電性非晶層AL。與多晶膜不同,於導電性非晶層AL實質上不存在晶粒及結晶晶界。因此,藉由離子蝕刻,減少導電性非晶層AL之表面之起伏。由於在包含該導電性非晶層AL之下部電極LE之上形成磁阻效應積層體、即第2積層體L2,故而獲得各層之起伏較小之磁阻效應積層體,從而抑制晶界之產生。其結果,提供RA及MR比優異之磁阻元件。 再者,圖8所示之磁阻元件係具有MTJ(Magnetic Tunnel Junction,磁穿隧接面)結構之元件,且係用於磁阻記憶體之元件。然而,藉由製造方法MT製造之磁阻元件並不限定於具有MTJ結構之磁阻元件,亦可為具有自旋閥結構之磁阻元件。又,藉由製造方法MT製造之磁阻元件並不限定於用於磁阻記憶體之元件,亦可為用於磁頭之元件。 又,第1層L21至第7層L27亦可以與圖8所示之積層順序相反之積層順序,形成於第10層L30與上部電極UE之間。於此情形時,第10層L30成為參照層,第8層L28成為自由層。 又,於圖1所示之製造方法MT中,於金屬層ML上形成有導電性非晶層AL,亦可於上層TL之上形成導電性非晶層AL。又,亦可自圖1所示之製造方法MT中省略步驟ST13、即對金屬層ML之離子蝕刻。 以下,對可用於實施製造方法MT之製造系統進行說明。圖9係概略性地表示一實施形態之磁阻元件之製造系統之圖。圖9所示之製造系統100包含載入器模組102、加載互鎖模組104及106、搬送模組108、複數個處理模組110a~110h、以及控制部112。再者,複數個處理模組110a之個數於圖9所示之製造系統100中為八個,亦可為任意個數。 載入器模組102係於大氣壓環境下搬送基板之裝置。於載入器模組102安裝有複數個台114。於複數個台114之各者之上,分別搭載能夠收容複數個基板之晶圓搬送盒116。 載入器模組102於其內部之搬送室102c具有搬送裝置102t。搬送裝置102t可包含用以保持基板並搬送該基板之機械臂。於該載入器模組102連接有加載互鎖模組104及加載互鎖模組106。搬送裝置102t於晶圓搬送盒116與加載互鎖模組104之間、或晶圓搬送盒116與加載互鎖模組106之間搬送基板。 加載互鎖模組104及加載互鎖模組106分別分別提供用以進行預減壓之室104c及室106c。於加載互鎖模組104及加載互鎖模組106連接有搬送模組108。搬送模組108提供能夠進行減壓之搬送室108c,於該搬送室108c具有搬送裝置108t。搬送裝置108t可包含用以保持基板並搬送該基板之機械臂。於該搬送模組108連接有複數個處理模組110a~110h。搬送模組108之搬送裝置108t於加載互鎖模組104及加載互鎖模組106中之任一者與複數個處理模組110a~110h中之任一者之間、及複數個處理模組110a~110h中之任意兩個處理模組間搬送基板。 複數個處理模組110a~110h包含用以金屬層ML之成膜、導電性非晶層AL之成膜、離子蝕刻、磁阻效應積層體、即第2積層體之成膜、及上部電極UE之成膜之若干裝置。又,複數個處理模組110a~110h包含用以下部電極LE之下層BL及上層TL之成膜之一個以上之裝置。於一實施形態中,複數個處理模組110a~110h包含複數個濺鍍裝置。複數個濺鍍裝置分別以進行一個以上之靶材物質之成膜之方式構成。於製造系統100以製造圖8所示之磁阻元件之方式構成之情形時,複數個濺鍍裝置分別包含Ta靶材、Ru靶材、Pt靶材、Co靶材、CoFeB靶材、氧化鎂靶材、及導電性非晶層AL用之靶材、即包含上述三元素或四元素之靶材中對應之一個以上之靶材。於一例中,可使複數個濺鍍裝置分別為包含四個靶材並進行該四個靶材中所選擇之靶材之構成物質之濺鍍的濺鍍裝置。 再者,亦可使複數個濺鍍裝置中之一個不包含MgO靶材而包含Mg靶材。於此情形時,可使複數個處理模組110a~110h中之一個為用以使Mg膜氧化之氧化處理裝置。氧化處理裝置可為於氧氣環境下對Mg膜進行加熱之裝置,或者亦可為產生氧氣之電漿之電漿處理裝置。該電漿處理裝置可為電容耦合型電漿處理裝置、電感耦合型電漿處理裝置、或藉由微波等表面波產生電漿之電漿處理裝置等任意電漿處理裝置。 又,亦可使複數個處理模組110a~110h中之一個為用以上述製造方法MT中之離子蝕刻之離子蝕刻裝置。離子蝕刻裝置亦可為產生稀有氣體之電漿之電漿處理裝置。該電漿處理裝置可為電容耦合型電漿處理裝置、電感耦合型電漿處理裝置、或藉由微波等表面波產生電漿之電漿處理裝置等任意電漿處理裝置。或者,離子蝕刻裝置亦可為產生稀有氣體之離子束之氣體團簇離子束裝置。或者,亦可將複數個濺鍍裝置中之一個用作離子蝕刻裝置。於此情形時,於複數個濺鍍裝置中之一個濺鍍裝置產生稀有氣體之電漿。 又,於一實施形態中,複數個處理模組110a~110h可包含用以對磁阻元件進行加熱之加熱處理裝置。該加熱處理裝置例如於製成圖8所示之磁阻元件後,為了對該磁阻元件進行加熱而使用。 控制部112以控制搬送模組108及複數個處理模組110a~110h之方式構成。又,控制部112以進一步控制載入器模組102之方式構成。控制部112例如可為包含處理器、及記憶體等記憶裝置之電腦裝置。於記憶裝置中記憶有用以控制製造系統100之各部之程式、及用以於製造系統100中實施上述製造方法MT之製程配方資料。處理器根據記憶於記憶裝置之程式及製程配方資料而動作,將用以控制製造系統100之各部之控制信號輸出至該各部。 於實施製造方法MT時,控制部112以將基底基板BS自晶圓搬送盒116搬送至加載互鎖模組104或加載互鎖模組106中之任一者之方式控制載入器模組102之搬送裝置102t。繼而,控制部112以將被搬入至加載互鎖模組104或加載互鎖模組106中之任一者之基底基板BS搬送至包含下層BL用之靶材之濺鍍裝置之方式控制搬送模組108之搬送裝置108t。繼而,控制部112以於基底基板BS上形成下層BL之方式,控制濺鍍裝置。 繼而,控制部112以將包含基底基板BS及下層BL之中間產物搬送至包含金屬層ML用之靶材之濺鍍裝置之方式,控制搬送模組108之搬送裝置108t。再者,於下層BL用之靶材與金屬層ML用之靶材設置於一個濺鍍裝置之情形時,無須進行該搬送。繼而,控制部112以於下層BL上形成金屬層ML之方式,控制濺鍍裝置。 於一實施形態中,控制部112以將包含基底基板BS、下層BL、金屬層ML之中間產物搬送至用以對金屬層ML進行離子蝕刻之處理模組之方式,控制搬送模組108之搬送裝置108t。再者,於該處理模組為包含金屬層ML用之靶材之濺鍍裝置之情形時,無須進行搬送。繼而,控制部112以對金屬層ML進行離子蝕刻之方式,控制該處理模組。 繼而,控制部112以將金屬層ML之離子蝕刻後之中間產物搬送至包含導電性非晶層AL用之靶材之濺鍍裝置之方式,控制搬送模組108之搬送裝置108t。再者,於該濺鍍裝置與金屬層ML之離子蝕刻用之處理模組相同之情形時,無須進行搬送。繼而,控制部112以於金屬層ML之上形成導電性非晶層AL之方式,控制濺鍍裝置。 繼而,控制部112以將導電性非晶層AL之形成後之中間產物搬送至用以對導電性非晶層AL進行離子蝕刻之處理模組之方式,控制搬送模組108之搬送裝置108t。再者,於該處理模組為包含導電性非晶層AL用之靶材之濺鍍裝置之情形時,無須進行搬送。繼而,控制部112以對導電性非晶層AL進行離子蝕刻之方式,控制該處理模組。 繼而,控制部112以將導電性非晶層AL之離子蝕刻後之中間產物搬送至包含上層TL用之靶材之濺鍍裝置之方式,控制搬送模組108之搬送裝置108t。再者,於濺鍍裝置與導電性非晶層AL之離子蝕刻用之處理模組相同之情形時,無須進行搬送。繼而,控制部112以於導電性非晶層AL上形成上層TL之方式,控制濺鍍裝置。藉此,獲得如圖6所示般包含下部電極LE之中間產物。 繼而,控制部112為了依序形成第2積層體L2、即磁阻效應積層體之各層,控制搬送模組108之搬送裝置108t、及複數個處理模組110a~110h中之應於該各層之形成中動作之若干處理模組。藉此,獲得圖7所示之中間產物。 繼而,控制部112以將包含第2積層體L2之中間產物搬送至具有上部電極UE用之靶材之濺鍍裝置之方式,控制搬送模組108之搬送裝置108t。繼而,控制部112以於第2積層體L2上形成上部電極UE之方式,控制濺鍍裝置。藉此,獲得圖8所示之最終產物。再者,如上所述,為了對最終產物進行加熱處理,控制部112亦可以將該最終產物搬送至加熱處理裝置之方式,控制搬送模組108之搬送裝置108t,繼而,以進行加熱處理之方式控制該加熱處理裝置。於該製造系統100中,能夠於減壓環境下連續地進行磁阻元件之各層之成膜及導電性非晶層之平坦化。因此,無需於大氣壓環境下進行平坦化處理之裝置(例如化學機械研磨裝置),而能夠謀求步驟之縮短化。 以下,對製造系統100之複數個處理模組110a~110h中所包含之濺鍍裝置之構成進行例示。圖10係概略性地表示可用作圖9所示之製造系統之處理模組的濺鍍裝置之一例之圖。圖11係表示自平台側觀察所得之濺鍍裝置之擋板之俯視圖。 圖10所示之濺鍍裝置10包含處理容器12。處理容器12例如包含鋁,且連接於接地電位。處理容器12係於其內部提供空間S。於該處理容器12之底部,連接有用以將空間S減壓之排氣裝置14。排氣裝置14例如可包含低溫泵、及乾式泵。又,於處理容器12之側壁,形成有基板WH之搬送用之開口。為了開關該開口,閘閥GV沿著處理容器12之側壁而設置。 於處理容器12內設置有平台16。平台16可包含基底部16a及靜電吸盤16b。基底部16a例如包含鋁,且具有大致圓盤形狀。 於基底部16a上設置有靜電吸盤16b。靜電吸盤16b包含介電膜、及作為該介電膜之內層設置之電極。於靜電吸盤16b之電極連接有直流電源SDC。載置於靜電吸盤16b上之基板WH(基底基板BS及中間產物等)藉由靜電吸盤16b所產生之靜電力而吸附於該靜電吸盤16b。 平台16係連接於平台驅動機構18。平台驅動機構18包含支軸18a及驅動裝置18b。支軸18a為大致柱狀之構件。支軸18a之中心軸線係與沿著鉛垂方向延伸之軸線AX1大致一致。該軸線AX1係沿鉛垂方向通過平台16之中心之軸線。支軸18a係自平台16之正下方通過處理容器12之底部延伸至處理容器12之外部。於該支軸18a與處理容器12之底部之間設置有密封構件SL1。密封構件SL1係以支軸18a能夠旋轉及上下移動之方式,將處理容器12之底部與支軸18a之間之空間密封。此種密封構件SL1例如可為磁性流體軸封。 於支軸18a之上端結合有平台16,且於該支軸18a之下端連接有驅動裝置18b。驅動裝置18b產生用以使支軸18a旋轉及上下移動之動力。伴隨著支軸18a藉由該動力旋轉,平台16以軸線AX1為中心旋轉,且伴隨著支軸18a上下移動,平台16上下移動。 如圖10及圖11所示,於平台16之上方設置有四個靶材(陰極靶材)20。該等靶材20沿著以軸線AX1為中心之圓弧排列。 靶材20由金屬製之載具22a保持。載具22a係介隔絕緣構件22b支持於處理容器12之頂部。於靶材20,經由載具22a連接有電源24。電源24係將負直流電壓施加於靶材20。再者,電源24亦可為將電壓選擇性施加於複數個靶材20之單一電源。或者,電源24亦可為分別連接於複數個靶材20之複數個電源。又,電源24亦可為高頻電源。 於濺鍍裝置10中,磁鐵(陰極磁鐵)26以介隔載具22a而與對應之靶材20對向之方式設置於處理容器12之外部。 又,濺鍍裝置10包含向處理容器12內供給氣體之氣體供給部30。氣體供給部30係於一實施形態中包含氣體源30a、質量流量控制器等流量控制器30b、及氣體導入部30c。氣體源30a係於處理容器12內被激發之氣體之來源,且係稀有氣體(例如Ar氣體)之來源。氣體源30a係經由流量控制器30b連接於氣體導入部30c。氣體導入部30c係將來自氣體源30a之氣體導入至處理容器12內之氣體管線。 若將氣體自該氣體供給部30供給至處理容器12內,且藉由電源24而將電壓施加至靶材20,則供給至處理容器12內之氣體被激發。又,藉由磁鐵26,而於對應之靶材20之附近產生磁場。藉此,電漿集中於靶材20之附近。而且,藉由電漿中之正離子碰撞於靶材20,而將該靶材20之構成物質自靶材20釋出。藉此,於基板WH上形成膜。 又,於靶材20與平台16之間設置有擋板SH1及擋板SH2。擋板SH1係以與靶材20之表面對向之方式延伸。擋板SH1例如具有沿著以軸線AX1為中心軸線之圓錐面之形狀。擋板SH2係介置於擋板SH1與平台16之間。擋板SH2例如具有沿著以軸線AX1為中心軸線之圓錐面之形狀,沿著擋板SH1且與擋板SH1分開地設置。 於擋板SH1設置有開口AP1。於擋板SH1之中央部分結合有旋轉軸RS1。又,於擋板SH2形成有開口AP2。於擋板SH2之中央部分結合有旋轉軸RS2。旋轉軸RS1之中心軸線及旋轉軸RS2之中心軸線係與軸線AX1大致一致。即,旋轉軸RS1及旋轉軸RS2係同軸地設置。旋轉軸RS1及旋轉軸RS2係延伸至處理容器12之外部,且連接於驅動裝置RD。驅動裝置RD係以使旋轉軸RS1及旋轉軸RS2以軸線AX1為中心相互獨立地旋轉之方式構成。擋板SH1係伴隨著旋轉軸RS1之旋轉而以軸線AX1為中心旋轉,且擋板SH2係伴隨著旋轉軸RS2之旋轉而以軸線AX1為中心旋轉。開口AP1、開口AP2、及靶材20之相對位置因擋板SH1及擋板SH2之旋轉而變化。藉此,靶材20經由擋板SH1之開口AP1及擋板SH2之開口AP2而相對於平台16露出(參照圖11之(a)),或者藉由擋板SH1及擋板SH2而相對於平台16被遮蔽(參照圖11之(b))。 於圖11之(a)所示之狀態下,能夠於基板WH上形成膜。另一方面,於圖11之(b)所示之狀態下,自靶材20釋出之物質被擋板SH1及擋板SH2遮蔽,而不沈積於基板WH上。但,於圖11之(b)所示之狀態下,於處理容器12內產生稀有氣體之電漿。因此,藉由形成圖11之(b)所示之狀態,濺鍍裝置10能夠進行上述導電性非晶層AL及金屬層ML之離子蝕刻。再者,可為了進行離子蝕刻,而於平台16連接高頻偏壓用之高頻電源。於此情形時,濺鍍裝置10亦可包含用以形成下部電極LE之複數個靶材。藉此,能夠於單一之濺鍍裝置中,執行下部電極LE之各層之形成及離子濺鍍。 本發明可於隨附之申請專利範圍內所記載之本發明之主旨之範圍內變化。例如,於藉由濺鍍裝置進行導電性非晶層AL之成膜之情形時,該濺鍍裝置亦可包含具有複數個開口之擋板,且以自複數個靶材同時地朝向基板釋出該複數個靶材之構成元素之方式構成。作為更具體之例,濺鍍裝置亦可以藉由將Ta、Zr、Nb、及B分別自Ta靶材、Zr靶材、Nb靶材、及B靶材之四個靶材朝向基板釋出而將TaZrNbB層成膜之方式構成。
10‧‧‧濺鍍裝置
12‧‧‧處理容器
14‧‧‧排氣裝置
16‧‧‧平台
16a‧‧‧基底部
16b‧‧‧靜電吸盤
18‧‧‧平台驅動機構
18a‧‧‧支軸
18b‧‧‧驅動裝置
20‧‧‧靶材
22a‧‧‧載具
22b‧‧‧絕緣構件
24‧‧‧電源
26‧‧‧磁鐵
30‧‧‧氣體供給部
30a‧‧‧氣體源
30b‧‧‧流量控制器
30c‧‧‧氣體導入部
100‧‧‧製造系統
102‧‧‧載入器模組
102c‧‧‧搬送室
102t‧‧‧搬送裝置
104、106‧‧‧加載互鎖模組
104c‧‧‧室
106c‧‧‧室
108‧‧‧搬送模組
108t‧‧‧搬送裝置
110a~110h‧‧‧處理模組
112‧‧‧控制部
114‧‧‧台
116‧‧‧晶圓搬送盒
AL‧‧‧導電性非晶層
AP1‧‧‧開口
AP2‧‧‧開口
AX1‧‧‧軸線
BS‧‧‧基底基板
BL‧‧‧下層
CB‧‧‧結晶晶界
CG‧‧‧晶粒
GV‧‧‧閘閥
LE‧‧‧下部電極
L1‧‧‧第1積層體
L2‧‧‧第2積層體
L21‧‧‧第1層
L22‧‧‧第2層
L23‧‧‧第3層
L24‧‧‧第4層
L25‧‧‧第5層
L26‧‧‧第6層
L27‧‧‧第7層
L28‧‧‧第8層
L29‧‧‧第9層
L30‧‧‧第10層
ML‧‧‧金屬層
MT‧‧‧製造方法
PL‧‧‧磁通釘扎層
RD‧‧‧驅動裝置
RS1‧‧‧旋轉軸
RS2‧‧‧旋轉軸
S‧‧‧空間
SDC‧‧‧直流電源
SH1‧‧‧擋板
SH2‧‧‧擋板
SL1‧‧‧密封構件
ST1‧‧‧步驟
ST11~ST16‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟
TL‧‧‧上層
UE‧‧‧上部電極
WH‧‧‧基板
圖1係表示一實施形態之磁阻元件之製造方法之流程圖。圖2(a)、(b)係於圖1所示之製造方法中製成之中間產物之放大剖視圖。圖3係用以說明圖1所示之製造方法中之離子蝕刻之圖。
圖4(a)、(b)係於圖1所示之製造方法中製成之中間產物之放大剖視圖。 圖5係用以說明圖1所示之製造方法中之離子蝕刻之圖。 圖6係於圖1所示之製造方法中製成之中間產物之放大剖視圖。 圖7係於圖1所示之製造方法中製成之中間產物之放大剖視圖。 圖8係於圖1所示之製造方法中製成之最終產物之放大剖視圖。 圖9係概略性地表示一實施形態之磁阻元件之製造系統之圖。 圖10係概略性地表示可用作圖9所示之製造系統之處理模組的濺鍍裝置之一例之圖。 圖11(a)、(b)係自平台側觀察所得之濺鍍裝置之擋板之俯視圖。
MT‧‧‧製造方法
ST1‧‧‧步驟
ST11~ST16‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟

Claims (10)

  1. 一種磁阻元件之製造方法,其包括如下步驟: 於基底基板上,形成構成上述磁阻元件之下部電極之第1積層體; 於上述第1積層體之上,形成上述磁阻元件之磁阻效應積層體即第2積層體;及 於上述第2積層體之上形成上述磁阻元件之上部電極; 形成第1積層體之上述步驟包括如下步驟: 於上述基底基板之上形成金屬層; 於上述金屬層之上形成導電性非晶層;及 對上述導電性非晶層進行離子蝕刻。
  2. 如請求項1之製造方法,其中形成第1積層體之上述步驟更包括於形成導電性非晶層之上述步驟執行前,對上述金屬層進行離子蝕刻之步驟。
  3. 如請求項1之製造方法,其中上述導電性非晶層包含三元素或四元素之合金,且包含硼、碳、氮、鎂、鋁、矽、及鈦中之至少一種元素、以及銅、鋅、鋯、鈮、鉬、鉿、鉭、及鎢中之至少一種元素。
  4. 如請求項2之製造方法,其中上述導電性非晶層包含三元素或四元素之合金,且包含硼、碳、氮、鎂、鋁、矽、及鈦中之至少一種元素、以及銅、鋅、鋯、鈮、鉬、鉿、鉭、及鎢中之至少一種元素。
  5. 如請求項1至4中任一項之製造方法,其中上述導電性非晶層包含CuZrAl、CuTiAl、TaZrN、或TaZrNbB。
  6. 如請求項1至4中任一項之製造方法,其中上述金屬層及上述導電性非晶層係藉由濺鍍而形成。
  7. 如請求項5之製造方法,其中上述金屬層及上述導電性非晶層係藉由濺鍍而形成。
  8. 一種磁阻元件之製造系統,其包含: 搬送模組,其具有可減壓之容器、及設置於該容器內之用以搬送基板之搬送裝置; 複數個處理模組,其等係用於金屬層之成膜、導電性非晶層之成膜、離子蝕刻、磁阻效應積層體之成膜、及上部電極之成膜者,且連接於上述搬送模組;及 控制部,其控制上述搬送模組及上述複數個處理模組; 上述控制部係控制上述搬送裝置及上述複數個處理模組,以使 上述金屬層成膜於基底基板之上, 使上述導電性非晶層成膜於上述金屬層之上, 對上述導電性非晶層進行離子蝕刻, 使上述磁阻效應積層體成膜於上述導電性非晶層之上,以及 使上部電極成膜於上述磁阻效應積層體之上。
  9. 如請求項8之製造系統,其中上述控制部係以於使上述導電性非晶層成膜前對上述金屬層進行離子蝕刻之方式,進一步控制上述複數個處理模組中之一個處理模組。
  10. 如請求項8或9之製造系統,其中上述複數個處理模組包含用於上述金屬層之成膜及上述導電性非晶層之成膜之一個以上之濺鍍裝置。
TW105133052A 2015-10-22 2016-10-13 磁阻元件之製造方法及磁阻元件之製造系統 TW201725767A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015207745A JP2017079089A (ja) 2015-10-22 2015-10-22 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム

Publications (1)

Publication Number Publication Date
TW201725767A true TW201725767A (zh) 2017-07-16

Family

ID=58559110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133052A TW201725767A (zh) 2015-10-22 2016-10-13 磁阻元件之製造方法及磁阻元件之製造系統

Country Status (4)

Country Link
US (1) US20170117460A1 (zh)
JP (1) JP2017079089A (zh)
KR (1) KR20170047171A (zh)
TW (1) TW201725767A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068012A (ja) * 2017-10-05 2019-04-25 東京エレクトロン株式会社 被加工物の処理方法。
JP2020161604A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 磁気センサおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011333A (ja) * 1998-06-19 2000-01-14 Sumitomo Metal Ind Ltd トンネリング磁気抵抗効果素子およびその製造方法
JP2003031870A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2005101441A (ja) * 2003-09-26 2005-04-14 Anelva Corp 磁気抵抗多層膜
JP4705478B2 (ja) * 2006-01-19 2011-06-22 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 磁気ヘッド
JP2009055050A (ja) * 2008-10-06 2009-03-12 Canon Anelva Corp スピンバルブ型巨大磁気抵抗薄膜またはtmr膜の製造方法

Also Published As

Publication number Publication date
KR20170047171A (ko) 2017-05-04
JP2017079089A (ja) 2017-04-27
US20170117460A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
JP5650760B2 (ja) 製造装置
US10468237B2 (en) Substrate processing apparatus
US9017535B2 (en) High-frequency sputtering device
US9929340B2 (en) Method of manufacturing perpendicular MTJ device
KR101862632B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
JP5745699B2 (ja) トンネル磁気抵抗素子の製造装置
JP6163064B2 (ja) 成膜装置及び成膜方法
TW201725767A (zh) 磁阻元件之製造方法及磁阻元件之製造系統
JP5190316B2 (ja) 高周波スパッタリング装置
JP4885769B2 (ja) 磁気抵抗素子の製造方法、磁気デバイスの製造方法、磁気抵抗素子の製造装置および磁気デバイスの製造装置
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
JP5624931B2 (ja) スピネルフェライト薄膜の製造方法
WO2010038593A1 (ja) ハードバイアス積層体の成膜装置および成膜方法、並びに磁気センサ積層体の製造装置および製造方法
JP2023032920A (ja) 真空処理装置及び基板処理方法
US20220341028A1 (en) Vacuum processing apparatus
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
KR101602869B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
JP2011168828A (ja) 基板処理装置及び半導体装置の製造方法
JP2011058072A (ja) 基板処理装置及び半導体装置の製造方法
JP2008103026A (ja) 金属保護膜の形成方法及び金属保護膜の成膜システム
JP2009147351A (ja) 磁気抵抗デバイスの製造方法及び製造装置
JP2009041105A (ja) スパッタ装置及びスパッタ成膜方法