TW201725596A - 可調整多匝磁性耦合裝置 - Google Patents

可調整多匝磁性耦合裝置 Download PDF

Info

Publication number
TW201725596A
TW201725596A TW105135345A TW105135345A TW201725596A TW 201725596 A TW201725596 A TW 201725596A TW 105135345 A TW105135345 A TW 105135345A TW 105135345 A TW105135345 A TW 105135345A TW 201725596 A TW201725596 A TW 201725596A
Authority
TW
Taiwan
Prior art keywords
inductor
magnetic coupling
transformer
turns
magnetically coupled
Prior art date
Application number
TW105135345A
Other languages
English (en)
Inventor
黎兆杰
詹豪傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201725596A publication Critical patent/TW201725596A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根據某些實施例，揭示一種積體電路裝置。該積體電路裝置包含：至少一個電感器，其具有至少一個匝；磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少兩個磁性耦合匝，該至少兩個磁性耦合匝毗鄰於該至少一個匝而放置以實現該至少兩個磁性耦合匝與該至少一個匝之間的磁性耦合。該積體電路裝置亦包含電力電極及接地電極，其中該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合環以在該至少一個電感器中提供具有與該磁性耦合環中之第二電流相反之方向之第一電流，以抵消由該至少一個電感器產生之磁場之至少一部分。

Description

可調整多匝磁性耦合裝置
本發明實施例係有關一種可調整多匝磁性耦合裝置。
全數位鎖相環路(ADPLL)廣泛用於先進CMOS技術中。ADPLL通常包含高解析度時間-數位轉換器(TDC)及基於LC之數位控制振盪器(LC-DCO)。此組態減小ADPLL中之面積消耗及電力耗散。ADPLL亦通常包含數位環路濾波器、參考時脈累加器、可變時脈累加器及回饋分頻器。 與類比鎖相環路相比，具有LC-DCO之ADPLL展現較低相位雜訊，伴隨較低電力消耗及較低頻率推移(亦即，歸因於供應電壓變化之較小輸出頻率變化及/或雜訊)。另外，LC-DCO通常免於程序及溫度變化。然而，舉例而言與類比PLL相比，具有LC-DCO之ADPLL具有相對較小調諧範圍且在晶片上佔據相對大空間。 可使用磁性耦合技術來藉由降低LC-DCO之基於電感器或變壓器之LC槽路之電感而在不具有因LC-DCO之額外面積消耗之情況下增加調諧範圍。然而，利用單匝且固定開關之實施方案提供有限調諧範圍擴展。另外，此等磁性耦合技術歸因於開關電阻器耦合效應而降低LC DCO之LC槽路之總品質因子。
本發明的一實施例係關於一種積體電路裝置，其包括：至少一個電感器，其具有至少一個匝；磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少兩個磁性耦合匝，其中該至少兩個磁性耦合匝毗鄰於該至少一個電感器而放置以實現該至少兩個磁性耦合匝與該至少一個匝之間的磁性耦合；以及電力電極及接地電極，其中該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合環，以在該至少一個電感器中提供具有與該磁性耦合環中之第二電流相反之方向之第一電流。 本發明的一實施例係關於一種積體電路裝置，其包括：至少一個電感器，其具有至少一個匝；磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少一個磁性耦合匝，其中該至少一個磁性耦合匝毗鄰於該至少一個電感器而放置以實現該至少一個磁性耦合匝與該至少一個電感器之間的磁性耦合；複數個開關，其耦合至該至少一個磁性耦合匝以用於接通及關斷該至少一個磁性耦合匝；以及電力電極及接地電極，其中該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合環，以在該至少一個電感器中提供具有與該磁性耦合環中之第二電流相反之方向之第一電流。 本發明的一實施例係關於一種積體電路裝置，其包括：第一變壓器，其包括第一電感器、第二電感器及第一磁性耦合環；第二變壓器，其包括第三電感器、第四電感器及第二磁性耦合環；其中該第一電感器相對於該積體電路裝置之中心點而相對於該第三電感器點對稱，該第二電感器相對於該中心點與該第四電感器點對稱，且該第一磁性耦合環相對於該中心點而相對於該第二磁性耦合環點對稱；以及電力電極及接地電極，其中該電力電極及該接地電極耦合至該第一電感器及該第二電感器以及該第一磁性耦合環，以在該第一電感器及該第二電感器中提供具有與該第一磁性耦合環中之第二電流相反之方向之第一電流，且其中該電力電極及該接地電極耦合至該第三電感器及該第四電感器以及該第二磁性耦合環，以在該第三電感器及該第四電感器中提供具有與該第二磁性耦合環中之第四電流相反之方向之第三電流。
以下揭露提供用於實施標的物之不同構件之諸多不同實施例或實例。下文闡述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且並非意欲為限制性的。舉例而言，在以下說明中第一構件在第二構件上方或該第二構件上形成可包含其中第一構件與第二構件直接接觸地形成之實施例且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考編號及/或字母。此重複係出於簡單及清晰目的且並非本質上指示所論述之各種實施例及/或組態之間的關係。 此外，可在本文中為易於闡述而使用空間相對術語(諸如「下面」、「下方」、「下部」、「上方」、「上部」及諸如此類)來闡述一個元件或構件與另一元件或構件之關係，如各圖中所圖解說明。該等空間相對術語意欲囊括在使用或操作中之裝置之除圖中所繪示之定向之外的不同定向。設備可以其他方式定向(旋轉90度或以其他定向)且可因此同樣地理解本文中所使用之空間相對描述語。另外，將理解，當元件稱為「連接至」或「耦合至」另一元件時，其可直接連接至或耦合至另一元件或者可存在一或多個介入元件。 圖1A係根據某些實施例之包含兩個電感器—第一電感器(L1 ) 101及第二電感器(L2 ) 102之堆疊式精巧變壓器150之三維佈局視圖。根據某些實施例，第一電感器101及第二電感器102兩者皆部署於兩個疊層中：疊層A及疊層B。在某些實施例中，疊層A及疊層B彼此平行。根據某些實施例，第一電感器之疊層A部分101A逆時針運行，而第一電感器之疊層B部分101B亦逆時針運行。根據某些實施例，線圈101A之內端為101VA，且101B之內端為101VB。內端101VA與101VB對準，且實施複數個通路(亦即，101V)以跨越疊層A及B將線圈101A之內端101VA與線圈101B之內端101VB電連接。類似地，實施複數個通路102V以將線圈102A之內端102VA與線圈102B之內端102VB電連接。 根據某些實施例，當線圈101A與101B藉由通路101V連接以形成電感器101時，電流自L1A端流動至電感器101中且然後逆時針流動至內端101VA。在透過通路101V自疊層A跨越至疊層B之後，電流自內端101VB逆時針流動至L1B端。類似地，電流自L2A端流動至電感器102中且自L2B端流動出。 圖1B係圖解說明具有第一電感器101 (L1 )、第二電感器102 (L2 )以及分別在第一電感器101及第二電感器102外部且毗鄰於該第一電感器及該第二電感器而放置之磁性耦合環103之變壓器100之佈局圖。根據某些實施例，第一電感器L1 101及第二電感器L2 102具有圖1A中所圖解說明之三維佈局。圖1B圖解說明第一電感器L1 101及第二電感器L2 102之俯視圖，其中磁性耦合環103放置於外部。在當前俯視圖中，疊層A中之線圈101A及102A重疊於疊層B中之線圈101B及102B之頂部上。如上文圖1A中所解釋，電流流動至電感器102之L2A端中且逆時針流動。當電流到達內端102VA時，電流透過通路102V自疊層A跨越至疊層B。在此俯視圖中，電流在疊層B中之流動為不可見的，此乃因其被疊層A重疊。電流在L2B端處離開電感器102。類似地，電流自L1A端流動至電感器101中且自L1B端流動出。 舉例而言，根據某些實施例，變壓器100可用於LC-DCO中。可實施由磁性耦合環103提供之一或多個匝(N ≥ 1)之磁性耦合以增強磁場抵消效應，因此增強DCO之操作頻率。在圖1B及圖1C中所圖解說明之實施例中，磁性耦合環103僅具有單個匝103 (N=1)。匝之增加可產生較大磁場以用於抵消由第一電感器101及第二電感器102產生之磁場，此導致變壓器100之較小總電感，如下文進一步詳細地論述。根據某些實施例，可變開關104 (在圖中表示為可變電阻器)控制磁性耦合環103之接通及關斷狀態。根據某些實施例，可變開關104包含一個以上開關。固定開關可僅在兩個狀態之間切換：接通及關斷。作為比較，可變開關可具有介於接通與關斷之間的一或多個狀態，使得該開關可處於部分接通狀態中。下文將與圖5A至圖5D、圖6A至圖6B及圖7一起論述可變開關。當可變開關104切換至關斷狀態時，在磁性耦合環103中無電流流動。當可變開關104接通時，電流在磁性耦合環103中流動。 在圖1B中，將第二電感器102接通，使得AC電流流動穿過該第二電感器。然而，磁性耦合環103處於關斷狀態中，使得在磁性耦合匝101中無電流流動。因此，無由磁性耦合匝101產生之額外磁場。如圖1B中所展示，第二電感器102放置於磁性耦合環103內部且電流在第二 L2 電感器102中逆時針流動以產生磁場。第一L1 電感器101放置於第二L2 電感器102內部。如下文進一步詳細地論述，舉例而言，磁性耦合匝103可由可變開關104接通及關斷以降低變壓器100之總磁場且增加LC-DCO之調諧範圍。根據某些實施例，L1 電感器101與L2 電感器102耦合以根據法拉第(Faraday)定律形成4埠變壓器。 四個埠指定為L1A、L2A、L1B及L1B，其中L1A係第一L1 電感器101之輸入埠、L1B係第一L1 電感器101之輸出埠、L2A係第二L2 電感器102之輸入埠且L2B係第二L2 電感器102之輸出埠。在圖1B、圖1C及所有後續圖中以不同陰影來圖解說明電感器101及102。由第二L2 電感器102中之電流流動產生之磁場之方向圖解說明為位於匝之中心之⊙，該⊙意指磁場之方向向下指向至匝中(亦即，垂直地指向至頁面之平面中)。當電流在電感器101及102中流動時，該等電感器磁性耦合以形成變壓器。舉例而言，根據某些實施例，電感器101及102以及磁性耦合環103之尺寸(例如，長度、寬度、厚度)處於微米尺度，如圖9中所展示。 當磁性耦合環103關斷時，磁性耦合環103不產生額外磁場。當磁性耦合環103接通時，磁性耦合環103產生沿與由電感器101及102中之電流產生之磁場相反之方向之磁場以降低變壓器100之總體磁場。 圖1C係根據某些實施例之圖解說明磁性耦合環103之接通狀態之佈局圖。在接通狀態中，磁性耦合環103藉由適當切換機構而切換至接通狀態。當接通時，電流在磁性耦合環103內部順時針流動，此產生與由L2 匝或電感器102中之電流產生之磁場相反之磁場。由磁性耦合環103中之電流產生之磁場之方向圖解說明為位於匝之中心之帶有圓圈之十字，其自頁面之平面垂直向外。根據某些實施例，用於磁性耦合環103之切換機構可為MOS電晶體或雙極接面電晶體或者MOS電晶體與雙極接面電晶體之組合。 根據某些實施例，總磁場BTOTAL = BTF -BMC ，其中BTF 係由分別第一電感器101及第二電感器102所形成之變壓器產生之磁場，且BMC 係由磁性耦合環103產生之磁場。磁性耦合場BMC 與耦合係數KM 成比例，使得BMC ∝ I KM ，其中I係穿過磁性耦合環103之電流且磁性耦合係數KM 受金屬設計規則之間隔限制。當第二電感器102與磁性耦合環103之間的間隔降低時，KM 增加。依據關係BMC ∝ I KM ，為使BMC 最大化，應使I最大化，此又建議使切換機構之電阻最小化。根據某些實施例，當將MOS電晶體實施為切換機構時，則應使MOS開關電阻Ron 最小化。 根據某些實施例，藉由接通磁性耦合環103，總磁場BTOTAL 減小，此導致變壓器(包括電感器L1 101及L2 102)之互電感(L)之降低。根據式子：fosc = 1/[2π•Sqrt(L•C)]，當L降低時，fosc 增加。更特定而言，當L降低33％時，fosc 增加大約25％。當未將磁性耦合接通時，基於LC之數位控制振盪器(LC-DCO)之調諧範圍為10 GHz至17 GHz。當磁性耦合接通且L減小達33％時，頻率調諧範圍增加至10 GHz至20 GHz (大約25％增加)。 圖2A係根據某些實施例之圖解說明具有第一L1 電感器201、第二L2 電感器202及兩匝(N=2)磁性耦合環203之變壓器200之佈局圖。電感器201及202具有與圖1A中所圖解說明類似之三維佈局。磁性耦合電感器203包含第一磁性耦合匝203A及放置於第一磁性耦合匝203A外部之第二磁性耦合匝203B。磁性耦合匝203A及203B形成由可變開關204控制之磁性耦合環203。第一磁性耦合匝203A及第二磁性耦合匝203B經連接使得電流在兩個匝中沿相同方向流動。根據某些實施例，當磁性耦合環203切換至接通狀態(亦即，當可變開關204接通時)，電流在磁性耦合匝203A及203B內部沿與分別第一電感器201及第二電感器202內部之電流之方向相反之方向流動。因此，由磁性耦合匝203A及203B中之AC電流產生之磁場沿與由第一電感器201及第二電感器202中之AC電流產生之磁場相反之方向。因此，磁性耦合匝203A及203B中之交流電流(AC)流動相對於第一電感器201及第二電感器202中之AC電流流動為大約180度異相。因此，根據楞次(Lenzs)定律，兩個磁場對彼此具有抵消效應且減小變壓器200之總磁場，此導致變壓器200之總電感(L)之減小。如上文關於圖1B及圖1C所論述，當電感減小時，頻率調諧範圍擴展大約25％。 圖2B係根據某些實施例之圖解說明具有第一L1 電感器211、第二L2 電感器212及三匝(N=3)磁性耦合環213之變壓器210之佈局圖。電感器211及212具有與圖1A中所圖解說明類似之三維佈局。除兩個磁性耦合匝213A及213B之外，第三磁性耦合匝213C亦放置於磁性耦合匝213A及213B外部。磁性耦合匝213A、213B及213C形成由可變開關214控制之磁性耦合環213。磁性耦合匝213A、213B及213C全部經連接使得在將全部三個磁性耦合匝切換至接通(或部分接通)狀態時，AC電流在磁性耦合匝213A、213B及213C內部沿相同方向流動。因此，由磁性耦合匝213A、213B及213C產生磁場。因此，磁性耦合匝213A、213B及213C中之交流電流(AC)流動相對於第一電感器211及第二電感器212中之AC電流流動為大約180度異相。根據某些實施例，由磁性耦合匝213A、213B及213C產生之磁場之方向與由電感器211及212產生之磁場相反。類似於圖1B及圖1C中之論述，以不同陰影來圖解說明L1 電感器211及L2 電感器212。 圖2C係根據某些實施例之圖解說明在磁性耦合環具有一個、兩個及三個匝(N =1、2及3)時之效能增強之比較之條形圖表示圖。效能藉由頻率調諧範圍之擴展而量測為百分比。如圖中所圖解說明，當匝數目N = 2時，效能增強達到約24％之最大值。當匝數目增加至N = 3時，誘導寄生電容且效能增強下降至約21％。當匝數目進一步增加至N = 4時，誘導進一步寄生電容且效能增強進一步降低至約15％，其接近於在N=1時之相同位準。根據某些實施例，針對圖1A至圖2B中所圖解說明之實施例及組態，N = 2達到效能之最優增強。根據替代實施例，在替代組態中磁性耦合環可毗鄰於電感器L1 及/或L2 而放置，且N可為大於1之任何整數。 圖3A係根據某些實施例之圖解說明具有變壓器/電感器302以及兩個外部磁性耦合匝301A及301B之變壓器300之佈局圖。磁性耦合匝301A及301B形成磁性耦合環301。變壓器/電感器302可為電感器或變壓器但出於簡單目的而圖解說明為單匝電感器。磁性耦合匝301A及301B係放置於電感器或變壓器302外部之外部耦合匝，此意指磁性耦合匝301A及301B兩者皆具有比變壓器302大之大小。根據某些實施例，匝302係具有兩個電感器(圖3A中未圖解說明)之變壓器，類似於圖1B及圖1C中之實施例。根據某些實施例，變壓器/電感器302係具有兩個以上電感器之變壓器。根據某些實施例，磁性耦合匝301A及301B與變壓器/電感器302磁性耦合以形成變壓器300。根據某些實施例，磁性耦合匝301A、301B及變壓器/電感器302全部在積體電路之相同平面或層中。磁性耦合匝301A及301B經電連接以允許電流沿相同方向流動穿過該兩者。根據某些實施例，可將額外匝添加至變壓器/電感器302。根據某些實施例，可將額外匝添加於變壓器/電感器302外部且電連接至磁性匝301A及301B以形成具有較多匝之磁性耦合環。在某些實施例中，變壓器/電感器302與磁性匝301A、301B之間的空間填充有非磁性材料。 圖3B係根據某些實施例之圖解說明具有變壓器/電感器312以及兩個內部磁性耦合匝311A及311B之變壓器310之佈局圖。磁性耦合匝311A及311B形成磁性耦合環311。變壓器/電感器312為電感器或變壓器，磁性耦合匝311A及311B係放置於變壓器/電感器312內部之內部耦合匝，此意指磁性耦合匝311A及311B兩者皆具有比變壓器312小之大小。根據某些實施例，磁性耦合匝311A及311B與變壓器/電感器312磁性耦合以形成變壓器310。根據某些實施例，磁性耦合匝311A、311B及變壓器/電感器312全部為形成於積體電路中之相同平面或層上之平坦匝。磁性耦合匝311A及311B經電連接以允許電流沿相同方向流動穿過該兩者。根據某些實施例，可將額外匝添加至變壓器/電感器312。根據某些實施例，可將額外匝添加於變壓器/電感器312內部且電連接至磁性耦合匝311A及311B以形成具有較多匝之磁性耦合環。在某些實施例中，變壓器/電感器312與磁性耦合匝311A及311B之間的空間填充有非磁性材料。 圖3C係根據某些實施例之圖解說明具有變壓器/電感器322、外部磁性耦合匝321A及內部磁性耦合匝321B之變壓器320之佈局圖。磁性耦合匝321A及321B形成磁性耦合環321。磁性耦合匝321A係放置於變壓器/電感器322外部之外部耦合匝，此意指磁性耦合匝321A具有比變壓器/電感器322大之大小。磁性耦合匝321B係放置於電感器322內部之內部耦合匝，此意指磁性耦合匝321B具有比變壓器/電感器322小之大小。磁性耦合匝321A及321B經電連接以允許電流沿相同方向流動穿過該兩者。根據某些實施例，磁性耦合匝321A、321B及變壓器/電感器322全部在相同平面中。根據某些實施例，可將額外匝添加至變壓器/電感器322。根據某些實施例，可將額外匝添加於變壓器/電感器322外部。根據某些實施例，可將額外匝添加於變壓器/電感器322內部且電連接至磁性耦合匝321A及321B以形成具有較多匝之磁性耦合環。 根據某些實施例，圖3A、圖3B及圖3C中之佈局在本文中稱為「邊緣耦合」，此乃因所有磁性耦合匝及變壓器匝皆為放置於積體電路裝置之相同平坦表面或層上之平坦匝。如上文所論述，變壓器/電感器322可與磁性耦合匝321A及321B彼此磁性耦合以形成一或多個變壓器。根據某些實施例，電感器/變壓器可為4埠變壓器/電感器、6埠三線、多埠(8埠、10埠或N埠)變壓器或可產生磁場之任何佈局之裝置。在某些實施例中，變壓器/電感器322與磁性耦合匝321A及321B之間的空間填充有非磁性材料。然而，在替代實施例中，磁性耦合匝無需與初級電感器或變壓器之匝在相同平面中。 圖4A係根據某些實施例之圖解說明具有變壓器/電感器402以及放置於變壓器/電感器402外部及上方之兩個磁性耦合匝401A及401B之變壓器400之三維(3-D)佈局圖。磁性耦合匝401A及401B形成磁性耦合環401。根據某些實施例，變壓器/電感器402係具有兩個電感器L1 及L2 (圖4A中未圖解說明)之變壓器，類似於圖1A、圖1B及圖1C中所圖解說明之實施例。根據某些實施例，變壓器/電感器402係具有兩個以上電感器之變壓器。磁性耦合匝401A及401B係位於變壓器/電感器402上方之頂部耦合匝，此意指磁性耦合匝401A及401B兩者皆在變壓器/電感器402上方凸起。根據某些實施例，磁性耦合匝401A及401B具有比變壓器/電感器402大之大小。根據某些實施例，磁性耦合匝401A及401B具有比變壓器/電感器402小之大小。根據某些實施例，磁性耦合匝401A及401B具有與變壓器/電感器402相同之大小。根據某些實施例，磁性耦合匝401A及401B中之一者具有比變壓器/電感器402大之大小。根據某些實施例，磁性耦合匝401A及401B中之一者具有比變壓器/電感器402小之大小。根據某些實施例，磁性耦合匝401A及401B中之一者具有與變壓器/電感器402相同之大小。磁性耦合匝401A及401B經電連接以允許電流流動穿過該兩者。根據某些實施例，可將額外匝添加至變壓器/電感器402。根據某些實施例，可將額外匝添加於變壓器/電感器402上方且電連接至磁性耦合匝401A及401B以形成具有較多匝之磁性耦合環。如上文所論述，變壓器/電感器402可與磁性耦合匝401A、401B彼此磁性耦合以形成一或多個變壓器400。在某些實施例中，變壓器/電感器402與磁性耦合匝401A及401B之間的空間填充有非磁性材料作為空間填充物。 圖4B係根據某些實施例之圖解說明具有變壓器/電感器412以及放置於變壓器/電感器412之匝外部及下方之兩個磁性耦合匝411A及411B之變壓器410之佈局圖。磁性耦合匝411A及411B形成磁性耦合環411。根據某些實施例，磁性耦合匝411A及411B具有比變壓器/電感器412大之大小。根據某些實施例，磁性耦合匝411A及411B具有比變壓器/電感器412小之大小。根據某些實施例，磁性耦合匝411A及411B具有與變壓器/電感器412相同之大小。根據某些實施例，磁性耦合匝411A及411B中之一者具有比變壓器/電感器412大之大小。根據某些實施例，磁性耦合匝411A及411B中之一者具有比變壓器/電感器412小之大小。根據某些實施例，磁性耦合匝411A及411B中之一者具有與變壓器/電感器412相同之大小。磁性耦合匝411A及411B經電連接以允許電流流動穿過該兩者。根據某些實施例，可將額外匝添加至變壓器/電感器412。根據某些實施例，可將額外匝添加於變壓器/電感器412上方且電連接至磁性耦合匝411A及411B以形成具有較多匝之磁性耦合環。變壓器/電感器412、磁性耦合匝411A及411B可彼此磁性耦合以形成一或多個變壓器410。在某些實施例中，變壓器/電感器412與磁性耦合匝411A、411B之間的空間填充有非磁性材料。 圖4C係根據某些實施例之圖解說明具有變壓器/電感器422以及頂部磁性耦合匝421A及底部磁性耦合匝421B之變壓器420之佈局圖。磁性耦合匝421A及421B形成磁性耦合環421。變壓器/電感器422為變壓器或電感器，磁性耦合匝421A為放置於變壓器/電感器422外部及上方之耦合匝，此意指磁性耦合匝421A為較大的且在變壓器/電感器422上方凸起。磁性耦合匝421B係放置於變壓器/電感器422外部及下方之耦合匝，此意指磁性耦合匝421B為較大的且位於變壓器/電感器422下方。根據某些實施例，磁性耦合匝421A及421B具有比變壓器/電感器422大之大小。根據某些實施例，磁性耦合匝421A及421B具有比變壓器/電感器422小之大小。根據某些實施例，磁性耦合匝421A及421B具有與變壓器/電感器422相同之大小。根據某些實施例，磁性耦合匝421A及421B中之一者具有比變壓器/電感器422大之大小。根據某些實施例，磁性耦合匝421A及421B中之一者具有比變壓器/電感器422小之大小。根據某些實施例，磁性耦合匝421A及421B中之一者具有與變壓器/電感器422相同之大小。磁性耦合匝421A及421B經電連接以允許電流流動穿過該兩者。根據某些實施例，可將額外匝添加至變壓器/電感器422。根據某些實施例，可將額外匝添加於變壓器/電感器422上方且電連接至磁性耦合匝421A及421B以形成具有較多匝之磁性耦合環。 根據某些實施例，圖4A、圖4B及圖4C中所圖解說明之佈局在本文中稱為「寬邊耦合」，此乃因所有磁性耦合匝及電感器匝皆不在相同平坦表面中。變壓器/電感器422、磁性耦合匝421A及421B可彼此磁性耦合以形成一或多個變壓器420。在某些實施例中，變壓器/電感器422與磁性耦合匝421A、421B之間的空間填充有非磁性材料。 根據某些實施例，電感器/變壓器可為4埠變壓器或電感器、6埠三線、多埠(8埠、10埠或N埠)變壓器或可產生磁場之任何佈局之裝置。根據某些實施例，圖3A、圖3B、圖3C中之實施方案中之每一者可與4A、4B及4C中之實施方案中之每一者組合。舉例而言，可將外部磁性匝全部添加於初級電感器上方或全部添加於初級電感器下方，或者將匝中之某些匝添加於初級電感器上方且將匝中之某些匝添加於初級電感器下方，或者全部匝位於與初級電感器相同之表面上。上述情況亦適用於內部匝。更一般而言，根據某些實施例，可將額外匝添加於初級電感器上方、下方、內部或外部，額外匝可具有與初級電感器相同之大小，額外匝可位於與初級電感器相同之表面上。可將額外匝作為以上組態中之任一者之組合而添加。根據某些實施例，初級電感器之匝數目不小於1。根據某些實施例，磁性耦合之匝數目不小於2。 圖5A及圖5B提供圖解說明對控制磁性耦合環之單個開關之品質因子之磁性耦合接通效應之圖表。水平軸係以GHz為單位之頻率，且垂直軸係品質因子。品質因子Q定義為：，此意指當電感L降低且電阻R增加時，Q降低。振盪頻率fosc 定義為：，此意指隨著L降低大約33％ (圖5B中所展示，介於圖表505與506之間)，fosc 增加大約25％，藉此增加調諧範圍。在圖5A中圖解說明調諧範圍之增加。曲線501圖解說明在磁性耦合關斷時之品質-頻率關係。當磁性耦合關斷時，電感器之頻率調諧範圍係自10 GHz至17 GHz。曲線501之加深分段503指定在頻率範圍10 GHz至17 GHz (展示為介於垂直虛線520與521之間)內之品質-頻率關係。調諧範圍係10 GHz至17GHz，此歸因於在將開關關斷時電感器中之寄生電流之影響。因此，必須將單個開關接通以將調諧範圍擴展超過17 GHz。當開關接通時，曲線501改變為曲線502，且調諧範圍擴展至10 GHz至20 GHz (如展示於垂直線520與522之間)。因此，當開關接通時，在引入磁性耦合之情況下達成10 GHz至20 GHz之調諧範圍。 當頻率接近17 GHz時，磁性耦合接通。當磁性耦合接通時，品質-頻率關係自曲線501上之加深分段503下降至曲線502上之加深分段504。在17 GHz下，加深分段504上之對應品質因子下降至低於分段503上之最低品質因子值3.8 (其由水平虛線519指定)。隨著頻率自17 GHz改變至20 GHz，品質因子增加至高於3.8 (由虛線519所圖解說明)。 圖5B圖解說明在磁性耦合關斷(505)及在磁性耦合接通(506)時之電感改變。在頻率20.0 GHz下，電感下降約33％。 因此，磁性耦合提供多於20％之調諧頻率範圍增強。在頻率範圍10 GHz至17 GHz (圖解說明為介於垂直線520與521之間的加深分段503)中，最低品質因子值係大約3.8。當開關接通時，在曲線502中，品質因子歸因於磁性耦合而降低大約32％，但調諧範圍擴展達大約20％。在圖5A中指定為加深分段504之經擴展調諧範圍中，調諧範圍504之至少部分之品質低於503之係3.8 (展示為水平虛線519)之最低品質值。 圖5C及圖5D提供圖解說明對兩個開關之品質因子之磁性耦合接通效應之圖表。曲線510圖解說明在開關全部關斷時之品質-頻率關係。曲線511圖解說明在一個開關接通時之品質-頻率關係。曲線512圖解說明在兩個開關接通時之品質-頻率關係。在磁性耦合中使用兩個開關之後，所有圖表之磁性品質因子皆高於在圖5A中展示為519之最低品質值3.8而不使整體頻帶效能降級。與圖5A相比，當一個開關(S0)接通(曲線511中)時，頻率調諧範圍(10 GHz至17 GHz )擴展，如由垂直箭頭523與524之間的加深分段513所展示。當第二開關(S1)接通時，調諧範圍進一步擴展至大約20 GHz，如由曲線512上之加深分段514所展示。如圖5C中所展示，經擴展範圍513 (511上)及514 (512上)中之品質因子高於頻率範圍10 GHz至17 GHz中之最低品質值3.8。(圖解說明為水平虛線519)。在某些實施例中，總體上，品質因子增強大約16％而不使整個頻帶之效能降級。 圖5D圖解說明在磁性耦合關斷(516)、在一個磁性耦合接通(517)及在兩個磁性耦合接通(518)時之電感改變。 圖6A係根據某些實施例之圖解說明具有兩個開關之可調整多匝磁性耦合變壓器之佈局圖。變壓器600包含第一電感器601、第二電感器602、第一磁性耦合匝603A、第二磁性耦合匝603B以及具有兩個電晶體604A及604B之可變開關604。電感器601及602具有與圖1A中所圖解說明類似之三維佈局。根據某些實施例，可調整MOS開關經實施以透過數位控制改變電感。磁性耦合匝603A及603B形成磁性耦合環603。根據某些實施例，整個頻帶之品質因子增強。根據某些實施例，兩個匝603A及603B實施於兩個電感器601及602外部，類似於圖1A及圖1B中之論述。以不同陰影來圖解說明電感器602及601，類似於先前各圖。兩個電晶體S0 604A及S1 604B實施為用於對應磁性耦合匝603A及603B之開關。當對應電晶體接通時，電流然後在對應匝內部流動。因此，由對應匝產生磁場。根據某些實施例，電晶體係N-MOS電晶體。根據某些其他實施例，電晶體係P-MOS電晶體。根據某些實施例，電晶體係P-MOS與N-MOS電晶體之組合。根據某些實施例，電晶體由對應控制邏輯單元控制。MOS電晶體之大小藉由W/L量測，其中W係MOS電晶體之寬度且L係MOS電晶體之長度。根據某些實施例，S1 604B之大小係S0 604A之大小之10倍。在某些實施例中，由電阻符號604指示之MOS開關之電阻與MOS開關之大小成反比例。開關604實際上係由MOS開關604A及604B形成之可變電阻器。 圖6B係根據某些實施例之圖解說明具有兩個開關之可調整多匝磁性耦合變壓器之電感與開關電阻之比較之圖表。水平軸係以歐姆為單位之電阻，且垂直軸係以微微亨利(pico Henries) (pH)為單位之電感。關斷(OFF)指定在電晶體603A及603B兩者皆關斷時之對應電阻及電感。S0指定在電晶體603A (S0)接通時之對應電阻及電感。S1指定在電晶體603A (S0)及603B(S1)兩者皆接通時之對應電阻及電感。根據某些實施例，電阻係。 圖7係根據某些實施例之圖解說明具有複數個NMOS開關704A至704N之可調整多匝磁性耦合變壓器700之佈局圖。變壓器700包含第一電感器701、第二電感器702、第一磁性耦合匝703A、第二磁性耦合匝703B以及具有N個電晶體704A至704N之可變開關704。電感器701及702具有與圖1A中所圖解說明類似之三維佈局。磁性耦合匝703A及703B形成磁性耦合環703。類似於圖6A及圖6B之論述，磁性耦合匝703A及703B由可變開關704 (展示為可變電阻器)控制，該可變開關由連接為平行開關之N個NMOS電晶體實施。根據某些實施例，NMOS開關之大小可按需要變化。根據某些實施例，所有NMOS開關之相對大小自S0至SN遵循二進位序列：1、2、4、8、16等。根據某些實施例，所有NMOS開關之相對大小自S0至SN遵循十進位序列：1、10、100、1000、10000等。在某些實施例中，由可變電阻器符號704指示之MOS開關之電阻與MOS開關之大小成反比例。根據某些實施例，可變開關704包含N個NMOS電晶體704A、704B、...704N，且上文關於具有NMOS電晶體之可變開關之所有論述亦適用於具有PMOS電晶體之可變開關。 根據某些實施例，N個開關係相同類型的。根據某些實施例，N個開關係不同類型的。根據某些實施例，N個開關係NMOS、PMOS及雙極接面電晶體之組合。在替代實施例中，N個開關可為可接通及關斷、在接通時具有所要量之電阻之任何類型之開關裝置。 圖8A係根據某些實施例之圖解說明可調整多匝磁性耦合變壓器800之電路實施方案之示意圖。第一電晶體801及第二電晶體802並聯連接，且其進一步連接至電感器815及816以形成環路。當電晶體801及802中之任一者或兩者接通時，電流在由電感器815、電感器816以及電晶體801及802形成之環路中流動。由此電流產生之磁場沿與下文所論述之電路之其他部分中之變壓器相同或相反之方向。電感器809及810串聯連接。電容器803及805藉由開關804分離。電容器806及808藉由開關807分離。以類似組態，電感器811及812串聯連接。電容器817及819藉由開關818分離。電容器820及822藉由開關821分離。電阻器827在一端處連接至預定電壓供應(VB)且在第二端處連接至電感器811與812之間的節點。電容器828具有連接至接地之一個板及連接至電感器811與812之間的節點之第二板。 根據某些實施例，電晶體801及802形成可變開關。由電感器815及816形成之環路為磁性耦合環，且磁性耦合環由包含兩個電晶體801及802之可變開關控制。根據某些實施例，在磁性耦合環中存在複數個磁性耦合匝。根據某些實施例，可變開關包含兩個以上電晶體。根據某些實施例，可變開關包含其他切換裝置。根據某些實施例，電感器809及810形成L1 電感器(舉例而言，101)且電感器811及812形成L2 電感器(舉例而言，102)，如圖1B及圖1C中所圖解說明。 電晶體813之閘極連接至電感器811。類似地，電晶體814之閘極連接至電感器812。電晶體813之源極連接至電晶體814之源極。電晶體813之汲極連接至823之源極。類似地，814之汲極連接至826之源極。823、824、825及826之閘極以圖中所圖解說明之方式連接。823、824、825及826之汲極適當接地。下文結合圖8B中之對應佈局圖進一步詳細地論述圖8A之電路之操作。 圖8B係根據某些實施例之圖解說明分別VD+/-、VG+/-、BUF+/-及FOUT上之訊號波形之示意性曲線圖。訊號波形891係VD+及VD-上之波形，具有峰間值500 mV及平均值VDD。訊號波形892係VG+及VG-上之波形，具有峰間值1000 mV及平均值VDD。訊號波形893係BUF+及BUF-上之波形，具有峰間值400 mV及平均值VDD/2。訊號波形894係FOUT上之波形，具有峰間值800 mV及平均值VDD/2。 圖9係根據某些實施例之圖解說明對應於圖8A中之可調整多匝磁性耦合變壓器之電路實施方案之點對稱偽差動佈局之佈局圖。佈局包含第一變壓器910、第二變壓器920、第一切換式電容器組904A及第二切換式電容器組904B。第一變壓器910包含第一電感器902A、第二電感器903A及第一磁性耦合環901A。電感器902A及903A具有與圖1A中所圖解說明類似之三維佈局。第二變壓器920包含第三電感器902B、第四電感器903B及第二磁性耦合環901B。電感器902B及903B具有與圖1A中所圖解說明類似之三維佈局。 由開關801、802及電感器815、816形成之環路對應於外部磁性耦合環901A及901B (舉例而言，其對應於上文所論述之圖1B及圖1C之磁性耦合匝101以及圖2A、圖2B及圖2C之磁性耦合匝201A、201B及201C且具有與該等磁性耦合匝類似之功能性)。圖3A、圖3B、圖3C、圖4A、圖4B及圖4C展示可由圖9之匝901A及901B實施之磁性耦合匝之額外實施例。電感器809、810對應於電感器902A及902B，且電感器811、812對應於電感器903A及903B。根據某些實施例，電感器902A/902B與903A/903B耦合以形成變壓器，該變壓器亦論述於圖1A至圖4C中。上文關於磁性耦合匝及變壓器之所有論述在此處係針對901A/901B、902A/902B及903A/903B以及圖8A中之其對應示意圖。電容器803、805、806、808、817、819、820及822對應於切換式電容器組904A及904B中之電容器。 根據某些實施例，圖8A之可變開關801及802控制圖9之磁性耦合環901A及901B。另外，開關804及807並聯連接以為電感器809及810提供可變阻抗開關。類似地，開關818及821亦並聯連接以為電感器811及812提供可變阻抗開關。 根據某些實施例，變壓器/電感器以及磁性耦合匝901A、902A及903A相對於幾何中心點990與變壓器/電感器以及磁性耦合匝901B、902B及903B點對稱。如本文中所使用，若圖或圖表可圍繞中心點P旋轉180°且所得圖或圖表與原始圖或圖表相同，那麼該圖或圖表據稱為相對於對稱點P「點對稱」。磁性耦合匝901A相對於點990與磁性耦合匝901B點對稱意指當磁性耦合匝901A以990作為旋轉中心旋轉180度時，磁性耦合匝901A與磁性耦合匝901B重疊。相同情況適用於電感器902A/B、903A/B及電容器組904A/B。切換式電容器組904A亦以與切換式電容器組904B點對稱之方式來配置。根據某些實施例，磁性耦合匝901A及電感器902A、903A內部之電流之方向與磁性耦合匝901B及電感器902B、903B內部之電流之方向相反，使得與磁性耦合匝以及電感器901B、902B及903B內部之磁場相比，磁性耦合匝以及電感器901A、902A及903A內部之總體磁場具有相反方向。 根據某些實施例，接地905及電力906藉由複數個電容器分離。電力906及接地905將電力提供至磁性耦合匝901A/B、變壓器/電感器902A/B、903A/B及電容器組904A/B。根據某些實施例，電力906配置為具有長度係125 μm之邊之正方形。接地配置為在電力906之正方形內部之另一正方形且藉由電容器907分離。總體方案係點對稱。如較早所指示，圖1A至圖7B之所有論述適用於示意圖圖8A及佈局圖8B。 根據某些實施例，揭示一種積體電路裝置。該積體電路裝置包含：至少一個電感器，其具有至少一個匝；磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少兩個磁性耦合匝，該至少兩個磁性耦合匝毗鄰於該至少一個匝而放置以實現該至少兩個磁性耦合匝與該至少一個匝之間的磁性耦合。該積體電路裝置亦包含電力電極及接地電極，其中該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合環以在該至少一個電感器中提供具有與該磁性耦合環中之第二電流相反之方向之第一電流。根據某些實施例，所有該至少兩個磁性耦合匝在該電感器之該至少一個匝外部。根據某些實施例，所有該至少兩個磁性耦合匝在該電感器之該至少一個匝內部。根據某些實施例，該至少兩個磁性耦合匝中之至少一者在該電感器之該至少一個匝外部，且該至少兩個磁性耦合匝中之至少一者在該電感器之該至少一個匝內部。根據某些實施例，所有該至少兩個磁性耦合匝在該電感器之該至少一個匝上方。根據某些實施例，所有該至少兩個磁性耦合匝在該電感器之該至少一個匝下方。根據某些實施例，該至少兩個磁性耦合匝中之至少一者在該電感器之該至少一個匝上方，且該至少兩個磁性耦合匝中之至少一者在該電感器之該至少一個匝下方。 根據某些實施例，揭示另一積體電路裝置。該裝置包含：至少一個電感器，其具有至少一個匝；磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少一個磁性耦合匝，其中該至少一個磁性耦合匝毗鄰於該至少一個匝而放置以實現該至少一個磁性耦合匝與該至少一個匝之間的磁性耦合。該積體電路裝置亦包含：複數個開關，其耦合該至少一個磁性耦合匝以用於接通及關斷該至少一個磁性耦合匝；以及電力電極及接地電極，該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合匝以在該至少一個電感器中提供具有與該磁性耦合匝中之第二電流相反之方向之第一電流。根據某些實施例，該複數個開關係MOS電晶體。根據某些實施例，該複數個開關係PMOS電晶體。根據某些實施例，該複數個開關係NMOS電晶體。根據某些實施例，該複數個開關係雙極接面電晶體。根據某些實施例，該複數個開關係PMOS、NMOS及雙極接面電晶體之組合。根據某些實施例，該複數個MOS電晶體中之第N MOS與第一MOS電晶體之大小比率為2^(N-1)。根據某些實施例，該複數個MOS電晶體中之第N MOS與第一MOS電晶體之大小比率為10^(N-1)。 根據某些實施例，揭示另一積體電路裝置。該積體電路裝置包含：第一變壓器，其包括第一電感器、第二電感器及第一磁性耦合環；以及第二變壓器，其包括第三電感器、第四電感器及第二磁性耦合環。該第一電感器相對於該積體電路裝置之中心點而相對於該第三電感器點對稱。該第二電感器相對於該中心點與該第四電感器點對稱。該第一磁性耦合環相對於該中心點而相對於第二磁性耦合匝點對稱。該積體電路裝置亦包含電力電極及接地電極，該電力電極及該接地電極耦合至該第一電感器及該第二電感器以及第一磁性耦合匝以在該第一電感器及該第二電感器中提供具有與該第一磁性耦合匝中之第二電流相反之方向之第一電流，該電力電極及該接地電極耦合至該第三電感器及該第四電感器以及該第二磁性耦合環以在該第三電感器及該第四電感器中提供具有與該第二磁性耦合環中之第四電流相反之方向之第三電流。 根據某些實施例，該積體電路裝置之該第一電感器及該第三電感器藉由第一複數個電容器分離，且該第一複數個電容器配置成彼此點對稱之兩個群組。根據某些實施例，該積體電路裝置之該第二電感器及該第四電感器藉由第二複數個電容器分離，且該第二複數個電容器配置成彼此點對稱之兩個群組。根據某些實施例，該積體電路裝置之該第一磁性耦合匝及該第二磁性耦合匝藉由第三複數個電容器分離，且該第三複數個電容器配置成彼此點對稱之兩個群組。根據某些實施例，該積體電路裝置之該電力電極及該接地電極藉由第四複數個電容器分離，該電力電極配置為具有125 μm之邊之正方形，該電力電極耦合至該第一電感器及該第三電感器，且該接地耦合至該第二電感器及該第四電感器。 前述內容概述數個實施例之構件，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實施與本文中介紹之實施例相同之目的及/或達成與該等實施例相同之優點之其他程序及結構之基礎。熟習此項技術者亦應認識到，此等等效構造並不背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下在本文中做出各種改變、替換及更改。
100‧‧‧變壓器
101‧‧‧第一電感器/電感器/磁性耦合匝
101A‧‧‧第一電感器之疊層A部分/線圈
101B‧‧‧第一電感器之疊層B部分/線圈
101V‧‧‧內端/通路
101VA‧‧‧內端
101VB‧‧‧內端
102‧‧‧第二電感器/電感器
102A‧‧‧線圈
102B‧‧‧線圈
102V‧‧‧通路
102VA‧‧‧內端
102VB‧‧‧內端
103‧‧‧磁性耦合環/匝
104‧‧‧可變開關
150‧‧‧堆疊式精巧變壓器
200‧‧‧變壓器
201‧‧‧第一電感器/電感器
202‧‧‧第二電感器/電感器
203‧‧‧兩匝磁性耦合環/磁性耦合電感器/磁性耦合環
203A‧‧‧第一磁性耦合匝/磁性耦合匝
203B‧‧‧第二磁性耦合匝/磁性耦合匝
204‧‧‧可變開關
210‧‧‧變壓器
211‧‧‧第一電感器/電感器
212‧‧‧第二電感器/電感器
213‧‧‧三匝磁性耦合環/磁性耦合環
213A‧‧‧磁性耦合匝
213B‧‧‧磁性耦合匝
213C‧‧‧第三磁性耦合匝/磁性耦合匝
300‧‧‧變壓器
301‧‧‧磁性耦合環
301A‧‧‧磁性耦合匝/磁性匝
301B‧‧‧磁性耦合匝/磁性匝
302‧‧‧變壓器/電感器/匝
310‧‧‧變壓器
311‧‧‧磁性耦合環
311A‧‧‧內部磁性耦合匝/磁性耦合匝
311B‧‧‧內部磁性耦合匝/磁性耦合匝
312‧‧‧變壓器/電感器
320‧‧‧變壓器
321‧‧‧磁性耦合環
321A‧‧‧外部磁性耦合匝/磁性耦合匝
321B‧‧‧內部磁性耦合匝/磁性耦合匝
322‧‧‧變壓器/電感器
400‧‧‧變壓器
401‧‧‧磁性耦合環
401A‧‧‧磁性耦合匝
401B‧‧‧磁性耦合匝
402‧‧‧變壓器/電感器
410‧‧‧變壓器
411‧‧‧磁性耦合環
411A‧‧‧磁性耦合匝
411B‧‧‧磁性耦合匝
412‧‧‧變壓器/電感器
420‧‧‧變壓器
421‧‧‧磁性耦合環
421A‧‧‧頂部磁性耦合匝/磁性耦合匝
421B‧‧‧底部磁性耦合匝/磁性耦合匝
422‧‧‧變壓器/電感器
501‧‧‧曲線/磁性耦合關斷時之品質-頻率關係
502‧‧‧曲線
503‧‧‧加深分段/分段/頻率範圍10 GHz至17 GHz內之品質-頻率關係
504‧‧‧加深分段/調諧範圍
505‧‧‧圖表/磁性耦合關斷時之電感改變
506‧‧‧圖表/磁性耦合接通時之電感改變
510‧‧‧曲線/開關全部關斷時之品質-頻率關係
511‧‧‧曲線/一個開關接通時之品質-頻率關係
512‧‧‧曲線/兩個開關接通時之品質-頻率關係
513‧‧‧加深分段/經擴展範圍
514‧‧‧加深分段/經擴展範圍
516‧‧‧磁性耦合關斷時之電感改變
517‧‧‧一個磁性耦合接通時之電感改變
518‧‧‧兩個磁性耦合接通時之電感改變
519‧‧‧水平虛線/虛線/最低品質值
520‧‧‧垂直虛線/垂直線
521‧‧‧垂直虛線/垂直線
522‧‧‧垂直線
523‧‧‧垂直箭頭
524‧‧‧垂直箭頭
600‧‧‧變壓器
601‧‧‧第一電感器/電感器
602‧‧‧第二電感器/電感器
603‧‧‧磁性耦合環
603A‧‧‧第一磁性耦合匝/磁性耦合匝/匝/電晶體
603B‧‧‧第二磁性耦合匝/磁性耦合匝/匝/電晶體
604‧‧‧可變開關/開關
604A‧‧‧電晶體/MOS開關
604B‧‧‧電晶體/MOS開關
700‧‧‧可調整多匝磁性耦合變壓器/變壓器
701‧‧‧第一電感器/電感器
702‧‧‧第二電感器/電感器
703‧‧‧磁性耦合環
703A‧‧‧第一磁性耦合匝/磁性耦合匝
703B‧‧‧第二磁性耦合匝/磁性耦合匝
704‧‧‧可變開關
704A‧‧‧NMOS開關/電晶體/NMOS電晶體
704B‧‧‧NMOS開關/電晶體/NMOS電晶體
704N‧‧‧NMOS開關/電晶體/NMOS電晶體
801‧‧‧第一電晶體/電晶體/開關/可變開關
802‧‧‧第二電晶體/電晶體/開關/可變開關
803‧‧‧電容器
804‧‧‧開關
805‧‧‧電容器
806‧‧‧電容器
807‧‧‧開關
808‧‧‧電容器
809‧‧‧電感器
810‧‧‧電感器
811‧‧‧電感器
812‧‧‧電感器
813‧‧‧電晶體
814‧‧‧電晶體
815‧‧‧電感器
816‧‧‧電感器
817‧‧‧電容器
818‧‧‧開關
819‧‧‧電容器
820‧‧‧電容器
821‧‧‧開關
822‧‧‧電容器
827‧‧‧電阻器
891‧‧‧訊號波形
892‧‧‧訊號波形
893‧‧‧訊號波形
894‧‧‧訊號波形
901A‧‧‧第一磁性耦合環/外部磁性耦合環/匝/磁性耦合環/磁性耦合匝/電感器
901B‧‧‧第二磁性耦合環/外部磁性耦合環/匝/磁性耦合環/磁性耦合匝/電感器
902A‧‧‧第一電感器/電感器/磁性耦合匝/電感器/變壓器
902B‧‧‧第三電感器/電感器/磁性耦合匝/變壓器
903A‧‧‧第二電感器/電感器/磁性耦合匝/變壓器
903B‧‧‧第四電感器/電感器/磁性耦合匝/變壓器
904A‧‧‧第一切換式電容器組/切換式電容器組/電容器組
904B‧‧‧第二切換式電容器組/切換式電容器組/電容器組
905‧‧‧接地
906‧‧‧電力
907‧‧‧電容器
910‧‧‧第一變壓器
920‧‧‧第二變壓器
990‧‧‧幾何中心點/點
L‧‧‧MOS電晶體之長度
L1‧‧‧電感器/第一電感器
L1A‧‧‧埠/第一電感器之輸入埠
L1B‧‧‧埠/第一電感器之輸出埠
L2‧‧‧電感器/第二電感器
L2A‧‧‧埠/第二電感器之輸入埠
L2B‧‧‧第二電感器之輸出埠
S0‧‧‧開關/電晶體/電晶體S0接通時之對應電阻及電感
S1‧‧‧第二開關/電晶體/電晶體S0及S1皆接通時之對應電阻及電感
VB‧‧‧預定電壓供應
VDD‧‧‧平均值
VDD/2‧‧‧平均值
W‧‧‧MOS電晶體之寬度
依據與附圖一起閱讀之以下詳細說明來最佳地理解本揭露之態樣。應注意，各種構件未必按比例繪製。實際上，為論述清晰起見，可任意地增加或減小各種構件之尺寸。 圖1A係根據某些實施例之具有兩個電感器L1 及L2 之堆疊式精巧變壓器佈局之三維視圖。 圖1B係根據某些實施例之圖解說明多匝磁性耦合變壓器之關斷狀態之佈局圖。 圖1C係根據某些實施例之圖解說明多匝磁性耦合變壓器之接通狀態之佈局圖。 圖2A係根據某些實施例之圖解說明多匝磁性耦合變壓器之佈局圖，其中匝數目N =2。 圖2B係根據某些實施例之圖解說明多匝磁性耦合變壓器之佈局圖，其中匝數目N = 3。 圖2C係根據某些實施例之圖解說明N= 1、2及3之效能增強之比較之條形圖表示圖。 圖3A係根據某些實施例之圖解說明外部耦合之佈局圖。 圖3B係根據某些實施例之圖解說明內部耦合之佈局圖。 圖3C係根據某些實施例之圖解說明表面內部-外部耦合之佈局圖。 圖4A係根據某些實施例之圖解說明頂部耦合之佈局圖。 圖4B係根據某些實施例之圖解說明底部耦合之佈局圖。 圖4C係根據某些實施例之圖解說明垂直頂部-底部耦合之佈局圖。 圖5A及圖5B提供圖解說明對單個開關之品質因子之磁性耦合接通效應之圖表。 圖5C及圖5D提供圖解說明對兩個開關之品質因子之磁性耦合接通效應之圖表。 圖6A係根據某些實施例之圖解說明具有兩個開關之可調整多匝磁性耦合變壓器之佈局圖。 圖6B係根據某些實施例之圖解說明具有兩個開關之可調整多匝磁性耦合變壓器之電感與開關電阻之比較之圖表。 圖7係根據某些實施例之圖解說明具有NMOS開關之可調整多匝磁性耦合變壓器之佈局圖。 圖8A係根據某些實施例之圖解說明可調整多匝磁性耦合變壓器之電路實施方案之示意圖。 圖8B係根據某些實施例之圖解說明圖8A中之分別VD+/-、VG+/-、BUF+/-及FOUT上之訊號波形之示意性曲線圖。 圖9係根據某些實施例之圖解說明對應於圖8A中之可調整多匝磁性耦合變壓器之電路實施方案之點對稱偽差動佈局之佈局圖。
101A‧‧‧第一電感器之疊層A部分/線圈
101B‧‧‧第一電感器之疊層B部分/線圈
101V‧‧‧內端/通路
101VA‧‧‧內端
101VB‧‧‧內端
102A‧‧‧線圈
102B‧‧‧線圈
102V‧‧‧通路
102VA‧‧‧內端
102VB‧‧‧內端
150‧‧‧堆疊式精巧變壓器
L1A‧‧‧埠/第一電感器之輸入埠
L1B‧‧‧埠/第一電感器之輸出埠
L2A‧‧‧埠/第二電感器之輸入埠
L2B‧‧‧第二電感器之輸出埠
VB‧‧‧預定電壓供應
VDD‧‧‧平均值

Claims (1)

  1. 一種積體電路裝置，其包括： 至少一個電感器，其具有至少一個匝； 磁性耦合環，其毗鄰於該至少一個電感器而定位，該磁性耦合環包括至少兩個磁性耦合匝，其中該至少兩個磁性耦合匝毗鄰於該至少一個電感器而放置以實現該至少兩個磁性耦合匝與該至少一個匝之間的磁性耦合；及 電力電極及接地電極，其中該電力電極及該接地電極耦合至該至少一個電感器及該磁性耦合環以在該至少一個電感器中提供具有與該磁性耦合環中之第二電流相反之方向之第一電流。
TW105135345A 2015-12-18 2016-11-01 可調整多匝磁性耦合裝置 TW201725596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562269699P 2015-12-18 2015-12-18
US15/151,098 US10439018B2 (en) 2015-12-18 2016-05-10 Adjustable multi-turn magnetic coupling device

Publications (1)

Publication Number Publication Date
TW201725596A true TW201725596A (zh) 2017-07-16

Family

ID=59065139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135345A TW201725596A (zh) 2015-12-18 2016-11-01 可調整多匝磁性耦合裝置

Country Status (3)

Country Link
US (3) US10439018B2 (zh)
CN (1) CN107068672A (zh)
TW (1) TW201725596A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442118A4 (en) * 2016-08-02 2019-05-22 Huawei Technologies Co., Ltd. OSCILLATOR FOR FORMING VOLTAGE WAVEFORM
WO2018191609A1 (en) * 2017-04-13 2018-10-18 Mansell Richard Marion System and method for wireless transmission of power
US10778145B2 (en) * 2019-01-02 2020-09-15 Mediatek Inc. Magnetically pumped voltage controlled oscillator
CN109860148A (zh) * 2019-03-18 2019-06-07 西安电子科技大学 分层多端口螺旋电感器
US11211196B2 (en) 2019-03-29 2021-12-28 Intel Corporation Tunable transformer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US7897477B2 (en) * 2009-01-21 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an isolation structure
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8610247B2 (en) * 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8618631B2 (en) * 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US8941212B2 (en) * 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof

Also Published As

Publication number Publication date
US10971577B2 (en) 2021-04-06
US11749710B2 (en) 2023-09-05
US20170179216A1 (en) 2017-06-22
US20190296101A1 (en) 2019-09-26
CN107068672A (zh) 2017-08-18
US10439018B2 (en) 2019-10-08
US20210225999A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
TW201725596A (zh) 可調整多匝磁性耦合裝置
US9697938B2 (en) Pseudo-8-shaped inductor
US6972658B1 (en) Differential inductor design for high self-resonance frequency
US7250826B2 (en) Mutual inductance in transformer based tank circuitry
US7598838B2 (en) Variable inductor technique
US9438163B2 (en) Ultra-low voltage-controlled oscillator with trifilar coupling
KR101369769B1 (ko) 주파수 생성을 위한 장치 및 방법
JP2002280222A (ja) 集積化可変インダクタ，インダクタ／バラクタ同調回路
JP2005006153A (ja) 電圧制御発振器
US7202768B1 (en) Tunable inductor
US20130021129A1 (en) Inductor combining primary and secondary coils with phase shifting
JP2008016703A (ja) 可変インダクタ及びこれを用いた半導体装置
KR20090076520A (ko) 가변 인덕터 및 광대역 전압 제어 발진기
US20170126177A1 (en) Trifilar Voltage Controlled Oscillator
WO2019218371A1 (zh) 一种振荡器的集成电路
CN104467839B (zh) 用于时钟生成和分配的电路
US9520220B2 (en) Parameter-variable device, variable inductor and device having the variable inductor
TW201430874A (zh) 可變電感結構、製程及耦合方法
CN110098801A (zh) 压控振荡器
KR101116897B1 (ko) 디지털 ｃｍｏｓ 공정에서 주파수 합성기에 사용되는 솔레노이드 인덕터
TWI749398B (zh) 電感電容振盪器及共模共振腔
CN209748501U (zh) 压控振荡器
US20200279808A1 (en) Semiconductor device with polygonal inductive device
JP2013038138A (ja) 半導体装置
JP5598461B2 (ja) 可変インダクタ及びこれを用いた半導体装置