CN107068672A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN107068672A
CN107068672A CN201611063015.8A CN201611063015A CN107068672A CN 107068672 A CN107068672 A CN 107068672A CN 201611063015 A CN201611063015 A CN 201611063015A CN 107068672 A CN107068672 A CN 107068672A
Authority
CN
China
Prior art keywords
inductor
magnetic couplings
wire turn
magnetic
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611063015.8A
Other languages
English (en)
Inventor
黎兆杰
詹豪杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107068672A publication Critical patent/CN107068672A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例揭示一种集成电路装置。所述集成电路装置包含：至少一个电感器，其具有至少一个线匝；磁性耦合环，其邻近于所述至少一个电感器而定位，所述磁性耦合环包括至少两个磁性耦合线匝，所述至少两个磁性耦合线匝邻近于所述至少一个线匝而放置以实现所述至少两个磁性耦合线匝与所述至少一个线匝之间的磁性耦合。所述集成电路装置还包含电力电极及接地电极，其中所述电力电极及所述接地电极耦合到所述至少一个电感器及所述磁性耦合环以在所述至少一个电感器中提供具有与所述磁性耦合环中的第二电流相反的方向的第一电流，以抵消由所述至少一个电感器产生的磁场的至少一部分。

Description

集成电路装置
技术领域
本发明实施例涉及集成电路领域，更具体的，涉及一种集成电路装置。
背景技术
全数字锁相环路(ADPLL)广泛用于高级CMOS技术中。ADPLL通常包含高分辨率时间-数字转换器(TDC)及基于的LC的数字控制振荡器(LC-DCO)。此配置减小ADPLL中的面积消耗及电力耗散。ADPLL还通常包含数字环路滤波器、参考时钟累加器、可变时钟累加器及反馈分频器。
与模拟锁相环路相比，具有LC-DCO的ADPLL展现较低相位噪声，伴随较低电力消耗及较低频率推移(即，归因于供应电压变化的较小输出频率变化及/或噪声)。另外，LC-DCO通常免于过程及温度变化。然而，举例来说与模拟PLL相比，具有LC-DCO的ADPLL具有相对较小调谐范围且在芯片上占据相对大空间。
可使用磁性耦合技术来通过降低LC-DCO的基于电感器或变压器的LC槽路的电感而在不具有因LC-DCO的额外面积消耗的情况下增加调谐范围。然而，利用单线匝且固定开关的实施方案提供有限调谐范围扩展。另外，此类磁性耦合技术归因于开关电阻器耦合效应而降低LC DCO的LC槽路的总质量因子。
发明内容
根据本发明实施例的一种集成电路装置，其包括：至少一个电感器、磁性耦合环以及电力电极及接地电极。至少一个电感器具有至少一个线匝；磁性耦合环邻近于至少一个电感器而定位，磁性耦合环包括至少两个磁性耦合线匝，其中至少两个磁性耦合线匝邻近于至少一个电感器而放置以实现至少两个磁性耦合线匝与至少一个线匝之间的磁性耦合；电力电极及接地电极耦合到至少一个电感器及磁性耦合环以在至少一个电感器中提供具有与磁性耦合环中的第二电流相反的方向的第一电流。
附图说明
依据与附图一起阅读的以下详细描述来最佳地理解本揭露的方面。应注意，各种特征未必按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种特征的尺寸。
图1A是根据一些实施例的具有两个电感器L1及L2的堆叠式紧凑变压器布局的三维视图。
图1B是根据一些实施例的图解说明多线匝磁性耦合变压器的关断状态的布局图。
图1C是根据一些实施例的图解说明多线匝磁性耦合变压器的接通状态的布局图。图2A是根据一些实施例的图解说明多线匝磁性耦合变压器的布局图，其中线匝数目N＝2。
图2B是根据一些实施例的图解说明多线匝磁性耦合变压器的布局图，其中线匝数目N＝3。
图2C是根据一些实施例的图解说明N＝1、2及3的性能增强的比较的条形图表示图。
图3A是根据一些实施例的图解说明外部耦合的布局图。
图3B是根据一些实施例的图解说明内部耦合的布局图。
图3C是根据一些实施例的图解说明表面内部-外部耦合的布局图。
图4A是根据一些实施例的图解说明顶部耦合的布局图。
图4B是根据一些实施例的图解说明底部耦合的布局图。
图4C是根据一些实施例的图解说明垂直顶部-底部耦合的布局图。
图5A及5B提供图解说明对单个开关的质量因子的磁性耦合接通效应的图表。
图5C及5D提供图解说明对两个开关的质量因子的磁性耦合接通效应的图表。
图6A是根据一些实施例的图解说明具有两个开关的可调整多线匝磁性耦合变压器的布局图。
图6B是根据一些实施例的图解说明具有两个开关的可调整多线匝磁性耦合变压器的电感与开关电阻的比较的图表。
图7是根据一些实施例的图解说明具有NMOS开关的可调整多线匝磁性耦合变压器的布局图。
图8A是根据一些实施例的图解说明可调整多线匝磁性耦合变压器的电路实施方案的示意图。
图8B是根据一些实施例的图解说明图8A中的分别VD+/-、VG+/-、BUF+/-及FOUT上的讯号波形的示意性曲线图。
图9是根据一些实施例的图解说明对应于图8A中的可调整多线匝磁性耦合变压器的电路实施方案的点对称伪差分布局的布局图。
具体实施方式
以下揭露提供用于实施标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且并非打算为限制性的。举例来说，在以下描述中第一特征在第二特征上方或所述第二特征上形成可包含其中第一特征与第二特征直接接触地形成的实施例且还可包含其中额外特征可形成于第一特征与第二特征之间使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简单及清晰目的且并非本质上指示所论述的各种实施例及/或配置之间的关系。
此外，可在本文中为易于描述而使用空间相对术语(例如“下面”、“下方”、“下部”、“上方”、“上部”等等)来描述一个元件或特征与另一元件或特征的关系，如各图中所图解说明。所述空间相对术语打算囊括在使用或操作中的装置的除图中所描绘的定向之外的不同定向。设备可以其它方式定向(旋转90度或以其它定向)且可因此同样地理解本文中所使用的空间相对描述语。另外，将理解，当元件称为“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到另一元件或者可存在一或多个介入元件。
图1A是根据一些实施例的包含两个电感器—第一电感器(L1)101及第二电感器(L2)102的堆叠式紧凑变压器150的三维布局视图。根据一些实施例，第一电感器101及第二电感器102两者均部署于两个层叠中：层叠A及层叠B。在一些实施例中，层叠A及层叠B彼此平行。根据一些实施例，第一电感器的层叠A部分101A逆时针运行，而第一电感器的层叠B部分101B也逆时针运行。根据一些实施例，线圈101A的内端为101VA，且101B的内端为101VB。内端101VA与101VB对准，且实施多个通路(即，101V)以跨越层叠A及B将线圈101A的内端101VA与线圈101B的内端101VB电连接。类似地，实施多个通路102V以将线圈102A的内端102VA与线圈102B的内端102VB电连接。
根据一些实施例，当线圈101A与101B通过通路101V连接以形成电感器101时，电流从L1A端流动到电感器101中且接着逆时针流动到内端101VA。在通过通路101V从层叠A跨越到层叠B之后，电流从内端101VB逆时针流动到L1B端。类似地，电流从L2A端流动到电感器102中且从L2B端流动出。
图1B是图解说明具有第一电感器101(L1)、第二电感器102(L2)以及分别在第一电感器101及第二电感器102外部且邻近于所述第一电感器及所述第二电感器而放置的磁性耦合环103的变压器100的布局图。根据一些实施例，第一电感器L1 101及第二电感器L2 102具有图1A中所图解说明的三维布局。图1B图解说明第一电感器L1 101及第二电感器L2 102的俯视图，其中磁性耦合环103放置于外部。在当前俯视图中，层叠A中的线圈101A及102A重叠于层叠B中的线圈101B及102B的顶部上。如上文图1A中所解释，电流流动到电感器102的L2A端中且逆时针流动。当电流到达内端102VA时，电流通过通路102V从层叠A跨越到层叠B。在此俯视图中，电流在层叠B中的流动为不可见的，这是因为其被层叠A重叠。电流在L2B端处离开电感器102。类似地，电流从L1A端流动到电感器101中且从L1B端流动出。
举例来说，根据一些实施例，变压器100可用于LC-DCO中。可实施由磁性耦合环103提供的一或多个线匝(N≥1)的磁性耦合以增强磁场抵消效应，因此增强DCO的操作频率。在图1B及1C中所图解说明的实施例中，磁性耦合环103仅具有单个线匝103(N＝1)。线匝的增加可产生较大磁场以用于抵消由第一电感器101及第二电感器102产生的磁场，此导致变压器100的较小总电感，如下文进一步详细地论述。根据一些实施例，可变开关104(在图中表示为可变电阻器)控制磁性耦合环103的接通及关断状态。根据一些实施例，可变开关104包含一个以上开关。固定开关可仅在两个状态之间进行切换：接通及关断。作为比较，可变开关可具有介于接通与关断之间的一或多个状态，使得所述开关可处于部分接通状态中。下文将与图5A到5D、6A到6B及7一起论述可变开关。当可变开关104切换到关断状态时，在磁性耦合环103中无电流流动。当可变开关104接通时，电流在磁性耦合环103中流动。
在图1B中，将第二电感器102接通，使得AC电流流动穿过所述第二电感器。然而，磁性耦合环103处于关断状态中，使得在磁性耦合线匝101中无电流流动。因此，无由磁性耦合线匝101产生的额外磁场。如图1B中所展示，第二电感器102放置于磁性耦合环103内部且电流在第二L2电感器102中逆时针流动以产生磁场。第一L1电感器101放置于第二L2电感器102内部。如下文进一步详细地论述，举例来说，磁性耦合线匝103可由可变开关104接通及关断以降低变压器100的总磁场且增加LC-DCO的调谐范围。根据一些实施例，L1电感器101与L2电感器102耦合以根据法拉第(Faraday)定律形成4端口变压器。
四个端口指定为L1A、L2A、L1B及L1B，其中L1A是第一L1电感器101的输入端口、L1B是第一L1电感器101的输出端口、L2A是第二L2电感器102的输入端口且L2B是第二L2电感器102的输出端口。在图1B、1C及所有后续图中以不同阴影来图解说明电感器101及102。由第二L2电感器102中的电流流动产生的磁场的方向图解说明为位于线匝的中心的⊙，所述⊙意指磁场的方向向下指向到线匝中(即，垂直地指向到页面的平面中)。当电流在电感器101及102中流动时，所述电感器磁性耦合以形成变压器。举例来说，根据一些实施例，电感器101及102以及磁性耦合环103的尺寸(例如，长度、宽度、厚度)处于微米尺度，如图9中所展示。
当磁性耦合环103关断时，磁性耦合环103不产生额外磁场。当磁性耦合环103接通时，磁性耦合环103产生沿与由电感器101及102中的电流产生的磁场相反的方向的磁场以降低变压器100的总体磁场。
图1C是根据一些实施例的图解说明磁性耦合环103的接通状态的布局图。在接通状态中，磁性耦合环103通过适当切换机构而切换到接通状态。当接通时，电流在磁性耦合环103内部顺时针流动，此产生与由L2线匝或电感器102中的电流产生的磁场相反的磁场。由磁性耦合环103中的电流产生的磁场的方向图解说明为位于线匝的中心的带有圆圈的十字，其从页面的平面垂直向外。根据一些实施例，用于磁性耦合环103的切换机构可为MOS晶体管或双极结晶体管或者MOS晶体管与双极结晶体管的组合。
根据一些实施例，总磁场BTOTAL＝BTF–BMC，其中BTF是由分别第一电感器101及第二电感器102所形成的变压器产生的磁场，且BMC是由磁性耦合环103产生的磁场。磁性耦合场BMC与耦合系数KM成比例，使得BMC∝I KM，其中I是穿过磁性耦合环103的电流且磁性耦合系数KM受金属设计规则的间隔限制。当第二电感器102与磁性耦合环103之间的间隔降低时，KM增加。依据关系BMC∝I KM，为使BMC最大化，应使I最大化，此又建议使切换机构的电阻最小化。根据一些实施例，当将MOS晶体管实施为切换机构时，那么应使MOS开关电阻Ron最小化。
根据一些实施例，通过接通磁性耦合环103，总磁场BTOTAL减小，此导致变压器(包括电感器L1 101及L2 102)的互电感(L)的降低。根据式子：fosc＝1/[2π·Sqrt(L·C)]，当L降低时，fosc增加。更特定来说，当L降低33％时，fosc增加大约25％。当未将磁性耦合接通时，基于LC的数字控制振荡器(LC-DCO)的调谐范围为10GHz到17GHz。当磁性耦合接通且L减小达33％时，频率调谐范围增加到10GHz到20GHz(大约25％增加)。
图2A是根据一些实施例的图解说明具有第一L1电感器201、第二L2电感器202及两线匝(N＝2)磁性耦合环203的变压器200的布局图。电感器201及202具有与图1A中所图解说明类似的三维布局。磁性耦合电感器203包含第一磁性耦合线匝203A及放置于第一磁性耦合线匝203A外部的第二磁性耦合线匝203B。磁性耦合线匝203A及203B形成由可变开关204控制的磁性耦合环203。第一磁性耦合线匝203A及第二磁性耦合线匝203B经连接使得电流在两个线匝中沿相同方向流动。根据一些实施例，当磁性耦合环203切换到接通状态(即，当可变开关204接通时)，电流在磁性耦合线匝203A及203B内部沿与分别第一电感器201及第二电感器202内部的电流的方向相反的方向流动。因此，由磁性耦合线匝203A及203B中的AC电流产生的磁场沿与由第一电感器201及第二电感器202中的AC电流产生的磁场相反的方向。因此，磁性耦合线匝203A及203B中的交流电流(AC)流动相对于第一电感器201及第二电感器202中的AC电流流动为大约180度异相。因此，根据楞次(Lenzs)定律，两个磁场对彼此具有抵消效应且减小变压器200的总磁场，此导致变压器200的总电感(L)的减小。如上文关于图1B及1C所论述，当电感减小时，频率调谐范围扩展大约25％。
图2B是根据一些实施例的图解说明具有第一L1电感器211、第二L2电感器212及三线匝(N＝3)磁性耦合环213的变压器210的布局图。电感器211及212具有与图1A中所图解说明类似的三维布局。除两个磁性耦合线匝213A及213B之外，第三磁性耦合线匝213C还放置于磁性耦合线匝213A及213B外部。磁性耦合线匝213A、213B及213C形成由可变开关214控制的磁性耦合环213。磁性耦合线匝213A、213B及213C全部经连接使得在将全部三个磁性耦合线匝切换到接通(或部分接通)状态时，AC电流在磁性耦合线匝213A、213B及213C内部沿相同方向流动。因此，由磁性耦合线匝213A、213B及213C产生磁场。因此，磁性耦合线匝213A、213B及213C中的交流电流(AC)流动相对于第一电感器211及第二电感器212中的AC电流流动为大约180度异相。根据一些实施例，由磁性耦合线匝213A、213B及213C产生的磁场的方向与由电感器211及212产生的磁场相反。类似于图1B及1C中的论述，以不同阴影来图解说明L1电感器211及L2电感器212。
图2C是根据一些实施例的图解说明在磁性耦合环具有一个、两个及三个线匝(N＝1、2及3)时的性能增强的比较的条形图表示图。性能通过频率调谐范围的扩展而测量为百分比。如图中所图解说明，当线匝数目N＝2时，性能增强达到约24％的最大值。当线匝数目增加到N＝3时，诱导寄生电容且性能增强下降到约21％。当线匝数目进一步增加到N＝4时，诱导进一步寄生电容且性能增强进一步降低到约15％，其接近于在N＝1时的相同水平。根据一些实施例，针对图1A到2B中所图解说明的实施例及配置，N＝2达到性能的最优增强。根据替代实施例，在替代配置中磁性耦合环可邻近于电感器L1及/或L2而放置，且N可为大于1的任何整数。
图3A是根据一些实施例的图解说明具有变压器/电感器302以及两个外部磁性耦合线匝301A及301B的变压器300的布局图。磁性耦合线匝301A及301B形成磁性耦合环301。变压器/电感器302可为电感器或变压器但出于简单目的而图解说明为单个线匝电感器。磁性耦合线匝301A及301B是放置于电感器或变压器302外部的外部耦合线匝，此意指磁性耦合线匝301A及301B两者均具有比变压器302大的大小。根据一些实施例，线匝302是具有两个电感器(图3A中未图解说明)的变压器，类似于图1B及1C中的实施例。根据一些实施例，变压器/电感器302是具有两个以上电感器的变压器。根据一些实施例，磁性耦合线匝301A及301B与变压器/电感器302磁性耦合以形成变压器300。根据一些实施例，磁性耦合线匝301A、301B及变压器/电感器302全部在集成电路的相同平面或层中。磁性耦合线匝301A及301B经电连接以允许电流沿相同方向流动穿过所述两者。根据一些实施例，可将额外线匝添加到变压器/电感器302。根据一些实施例，可将额外线匝添加于变压器/电感器302外部且电连接到磁性线匝301A及301B以形成具有较多线匝的磁性耦合环。在一些实施例中，变压器/电感器302与磁性线匝301A、301B之间的空间填充有非磁性材料。
图3B是根据一些实施例的图解说明具有变压器/电感器312以及两个内部磁性耦合线匝311A及311B的变压器310的布局图。磁性耦合线匝311A及311B形成磁性耦合环311。变压器/电感器312为电感器或变压器，磁性耦合线匝311A及311B是放置于变压器/电感器312内部的内部耦合线匝，此意指磁性耦合线匝311A及311B两者均具有比变压器312小的大小。根据一些实施例，磁性耦合线匝311A及311B与变压器/电感器312磁性耦合以形成变压器310。根据一些实施例，磁性耦合线匝311A、311B及变压器/电感器312全部为形成于集成电路中的相同平面或层上的平坦线匝。磁性耦合线匝311A及311B经电连接以允许电流沿相同方向流动穿过所述两者。根据一些实施例，可将额外线匝添加到变压器/电感器312。根据一些实施例，可将额外线匝添加于变压器/电感器312内部且电连接到磁性耦合线匝311A及311B以形成具有较多线匝的磁性耦合环。在一些实施例中，变压器/电感器312与磁性耦合线匝311A及311B之间的空间填充有非磁性材料。
图3C是根据一些实施例的图解说明具有变压器/电感器322、外部磁性耦合线匝321A及内部磁性耦合线匝321B的变压器320的布局图。磁性耦合线匝321A及321B形成磁性耦合环321。磁性耦合线匝321A是放置于变压器/电感器322外部的外部耦合线匝，此意指磁性耦合线匝321A具有比变压器/电感器322大的大小。磁性耦合线匝321B是放置于电感器322内部的内部耦合线匝，此意指磁性耦合线匝321B具有比变压器/电感器322小的大小。磁性耦合线匝321A及321B经电连接以允许电流沿相同方向流动穿过所述两者。根据一些实施例，磁性耦合线匝321A、321B及变压器/电感器322全部在相同平面中。根据一些实施例，可将额外线匝添加到变压器/电感器322。根据一些实施例，可将额外线匝添加于变压器/电感器322外部。根据一些实施例，可将额外线匝添加于变压器/电感器322内部且电连接到磁性耦合线匝321A及321B以形成具有较多线匝的磁性耦合环。
根据一些实施例，图3A、3B及3C中的布局在本文中称为“边缘耦合”，这是因为所有磁性耦合线匝及变压器线匝均为放置于集成电路装置的相同平坦表面或层上的平坦线匝。如上文所论述，变压器/电感器322可与磁性耦合线匝321A及321B彼此磁性耦合以形成一或多个变压器。根据一些实施例，电感器/变压器可为4端口变压器/电感器、6端口三线、多端口(8端口、10端口或N端口)变压器或可产生磁场的任何布局的装置。在一些实施例中，变压器/电感器322与磁性耦合线匝321A及321B之间的空间填充有非磁性材料。然而，在替代实施例中，磁性耦合线匝无需与初级电感器或变压器的线匝在相同平面中。
图4A是根据一些实施例的图解说明具有变压器/电感器402以及放置于变压器/电感器402外部及上方的两个磁性耦合线匝401A及401B的变压器400的三维(3-D)布局图。磁性耦合线匝401A及401B形成磁性耦合环401。根据一些实施例，变压器/电感器402是具有两个电感器L1及L2(图4A中未图解说明)的变压器，类似于图1A、1B及1C中所图解说明的实施例。根据一些实施例，变压器/电感器402是具有两个以上电感器的变压器。磁性耦合线匝401A及401B是位于变压器/电感器402上方的顶部耦合线匝，此意指磁性耦合线匝401A及401B两者均在变压器/电感器402上方凸起。根据一些实施例，磁性耦合线匝401A及401B具有比变压器/电感器402大的大小。根据一些实施例，磁性耦合线匝401A及401B具有比变压器/电感器402小的大小。根据一些实施例，磁性耦合线匝401A及401B具有与变压器/电感器402相同的大小。根据一些实施例，磁性耦合线匝401A及401B中的一者具有比变压器/电感器402大的大小。根据一些实施例，磁性耦合线匝401A及401B中的一者具有比变压器/电感器402小的大小。根据一些实施例，磁性耦合线匝401A及401B中的一者具有与变压器/电感器402相同的大小。磁性耦合线匝401A及401B经电连接以允许电流流动穿过所述两者。根据一些实施例，可将额外线匝添加到变压器/电感器402。根据一些实施例，可将额外线匝添加于变压器/电感器402上方且电连接到磁性耦合线匝401A及401B以形成具有较多线匝的磁性耦合环。如上文所论述，变压器/电感器402可与磁性耦合线匝401A、401B彼此磁性耦合以形成一或多个变压器400。在一些实施例中，变压器/电感器402与磁性耦合线匝401A及401B之间的空间填充有非磁性材料作为空间填充物。
图4B是根据一些实施例的图解说明具有变压器/电感器412以及放置于变压器/电感器412的线匝外部及下方的两个磁性耦合线匝411A及411B的变压器410的布局图。磁性耦合线匝411A及411B形成磁性耦合环411。根据一些实施例，磁性耦合线匝411A及411B具有比变压器/电感器412大的大小。根据一些实施例，磁性耦合线匝411A及411B具有比变压器/电感器412小的大小。根据一些实施例，磁性耦合线匝411A及411B具有与变压器/电感器412相同的大小。根据一些实施例，磁性耦合线匝411A及411B中的一者具有比变压器/电感器412大的大小。根据一些实施例，磁性耦合线匝411A及411B中的一者具有比变压器/电感器412小的大小。根据一些实施例，磁性耦合线匝411A及411B中的一者具有与变压器/电感器412相同的大小。磁性耦合线匝411A及411B经电连接以允许电流流动穿过所述两者。根据一些实施例，可将额外线匝添加到变压器/电感器412。根据一些实施例，可将额外线匝添加于变压器/电感器412上方且电连接到磁性耦合线匝411A及411B以形成具有较多线匝的磁性耦合环。变压器/电感器412、磁性耦合线匝411A及411B可彼此磁性耦合以形成一或多个变压器410。在一些实施例中，变压器/电感器412与磁性耦合线匝411A、411B之间的空间填充有非磁性材料。
图4C是根据一些实施例的图解说明具有变压器/电感器422以及顶部磁性耦合线匝421A及底部磁性耦合线匝421B的变压器420的布局图。磁性耦合线匝421A及421B形成磁性耦合环421。变压器/电感器422为变压器或电感器，磁性耦合线匝421A为放置于变压器/电感器422外部及上方的耦合线匝，此意指磁性耦合线匝421A为较大的且在变压器/电感器422上方凸起。磁性耦合线匝421B是放置于变压器/电感器422外部及下方的耦合线匝，此意指磁性耦合线匝421B为较大的且位于变压器/电感器422下方。根据一些实施例，磁性耦合线匝421A及421B具有比变压器/电感器422大的大小。根据一些实施例，磁性耦合线匝421A及421B具有比变压器/电感器422小的大小。根据一些实施例，磁性耦合线匝421A及421B具有与变压器/电感器422相同的大小。根据一些实施例，磁性耦合线匝421A及421B中的一者具有比变压器/电感器422大的大小。根据一些实施例，磁性耦合线匝421A及421B中的一者具有比变压器/电感器422小的大小。根据一些实施例，磁性耦合线匝421A及421B中的一者具有与变压器/电感器422相同的大小。磁性耦合线匝421A及421B经电连接以允许电流流动穿过所述两者。根据一些实施例，可将额外线匝添加到变压器/电感器422。根据一些实施例，可将额外线匝添加于变压器/电感器422上方且电连接到磁性耦合线匝421A及421B以形成具有较多线匝的磁性耦合环。
根据一些实施例，图4A、4B及4C中所图解说明的布局在本文中称为“宽边耦合”，这是因为所有磁性耦合线匝及电感器线匝均不在相同平坦表面中。变压器/电感器422、磁性耦合线匝421A及421B可彼此磁性耦合以形成一或多个变压器420。在一些实施例中，变压器/电感器422与磁性耦合线匝421A、421B之间的空间填充有非磁性材料。
根据一些实施例，电感器/变压器可为4端口变压器或电感器、6端口三线、多端口(8端口、10端口或N端口)变压器或可产生磁场的任何布局的装置。根据一些实施例，图3A、3B、3C中的实施方案中的每一者可与4A、4B及4C中的实施方案中的每一者组合。举例来说，可将外部磁性线匝全部添加于初级电感器上方或全部添加于初级电感器下方，或者将线匝中的一些线匝添加于初级电感器上方且将线匝中的一些线匝添加于初级电感器下方，或者全部线匝位于与初级电感器相同的表面上。上述情况也适用于内部线匝。更一般来说，根据一些实施例，可将额外线匝添加于初级电感器上方、下方、内部或外部，额外线匝可具有与初级电感器相同的大小，额外线匝可位于与初级电感器相同的表面上。可将额外线匝作为以上配置中的任一者的组合而添加。根据一些实施例，初级电感器的线匝数目不小于1。根据一些实施例，磁性耦合的线匝数目不小于2。
图5A及5B提供图解说明对控制磁性耦合环的单个开关的质量因子的磁性耦合接通效应的图表。水平轴是以GHz为单位的频率，且垂直轴是质量因子。质量因子Q定义为：此意指当电感L降低且电阻R增加时，Q降低。振荡频率fosc定义为：此意指随着L降低大约33％(图5B中所展示，介于图表505与506之间)，fosc增加大约25％，借此增加调谐范围。在图5A中图解说明调谐范围的增加。曲线501图解说明在磁性耦合关断时的质量-频率关系。当磁性耦合关断时，电感器的频率调谐范围是从10GHz到17GHz。曲线501的加深分段503指定在频率范围10GHz到17GHz(展示为介于垂直虚线520与521之间)内的质量-频率关系。调谐范围为10GHz到17GHz，此归因于在将开关关断时电感器中的寄生电流的影响。因此，必须将单个开关接通以将调谐范围扩展超过17GHz。当开关接通时，曲线501改变为曲线502，且调谐范围扩展到10GHz到20GHz(如展示于垂直线520与522之间)。因此，当开关接通时，在引入磁性耦合的情况下实现10GHz到20GHz的调谐范围。
当频率接近17GHz时，磁性耦合接通。当磁性耦合接通时，质量-频率关系从曲线501上的加深分段503下降到曲线502上的加深分段504。在17GHz下，加深分段504上的对应质量因子下降到低于分段503上的最低质量因子值3.8(其由水平虚线519指定)。随着频率从17GHz改变到20GHz，质量因子增加到高于3.8(由虚线519所图解说明)。
图5B图解说明在磁性耦合关断(505)及在磁性耦合接通(506)时的电感改变。在频率20.0GHz下，电感下降约33％。
因此，磁性耦合提供多于20％的调谐频率范围增强。在频率范围10GHz到17GHz(图解说明为介于垂直线520与521之间的加深分段503)中，最低质量因子值为大约3.8。当开关接通时，在曲线502中，质量因子归因于磁性耦合而降低大约32％，但调谐范围扩展达大约20％。在图5A中指定为加深分段504的经扩展调谐范围中，调谐范围504的至少部分的质量低于503的为3.8(展示为水平虚线519)的最低质量值。
图5C及5D提供图解说明对两个开关的质量因子的磁性耦合接通效应的图表。曲线510图解说明在开关全部关断时的质量-频率关系。曲线511图解说明在一个开关接通时的质量-频率关系。曲线512图解说明在两个开关接通时的质量-频率关系。在磁性耦合中使用两个开关之后，所有图表的磁性质量因子均高于在图5A中展示为519的最低质量值3.8而不使整体频带性能降级。与图5A相比，当一个开关(S0)接通(曲线511中)时，频率调谐范围(10GHz到17GHz)扩展，如由垂直箭头523与524之间的加深分段513所展示。当第二开关(S1)接通时，调谐范围进一步扩展到大约20GHz，如由曲线512上的加深分段514所展示。如图5C中所展示，经扩展范围513(511上)及514(512上)中的质量因子高于频率范围10GHz到17GHz中的最低质量值3.8。(图解说明为水平虚线519)。在一些实施例中，总的来说，质量因子增强大约16％而不使整个频带的性能降级。
图5D图解说明在磁性耦合关断(516)、在一个磁性耦合接通(517)及在两个磁性耦合接通(518)时的电感改变。
图6A是根据一些实施例的图解说明具有两个开关的可调整多线匝磁性耦合变压器的布局图。变压器600包含第一电感器601、第二电感器602、第一磁性耦合线匝603A、第二磁性耦合线匝603B以及具有两个晶体管604A及604B的可变开关604。电感器601及602具有与图1A中所图解说明类似的三维布局。根据一些实施例，可调整MOS开关经实施以通过数字控制改变电感。磁性耦合线匝603A及603B形成磁性耦合环603。根据一些实施例，整个频带的质量因子增强。根据一些实施例，两个线匝603A及603B实施于两个电感器601及602外部，类似于图1A及1B中的论述。以不同阴影来图解说明电感器602及601，类似于先前各图。两个晶体管S0 604A及S1 604B实施为用于对应磁性耦合线匝603A及603B的开关。当对应晶体管接通时，电流接着在对应线匝内部流动。因此，由对应线匝产生磁场。根据一些实施例，晶体管为N-MOS晶体管。根据一些其它实施例，晶体管为P-MOS晶体管。根据一些实施例，晶体管为P-MOS与N-MOS晶体管的组合。根据一些实施例，晶体管由对应控制逻辑单元控制。MOS晶体管的大小通过W/L测量，其中W是MOS晶体管的宽度且L是MOS晶体管的长度。根据一些实施例，S1 604B的大小为S0 604A的大小的10倍。在一些实施例中，由电阻符号604指示的MOS开关的电阻与MOS开关的大小成反比例。开关604实际上为由MOS开关604A及604B形成的可变电阻器。
图6B是根据一些实施例的图解说明具有两个开关的可调整多线匝磁性耦合变压器的电感与开关电阻的比较的图表。水平轴是以欧姆为单位的电阻，且垂直轴是以微微亨利(pico Henries)(pH)为单位的电感。关断(OFF)指定在晶体管603A及603B两者均关断时的对应电阻及电感。S0指定在晶体管603A(S0)接通时的对应电阻及电感。S1指定在晶体管603A(S0)及603B(S1)两者均接通时的对应电阻及电感。根据一些实施例，电阻为：
图7是根据一些实施例的图解说明具有多个NMOS开关704A到704N的可调整多线匝磁性耦合变压器700的布局图。变压器700包含第一电感器701、第二电感器702、第一磁性耦合线匝703A、第二磁性耦合线匝703B以及具有N个晶体管704A到704N的可变开关704。电感器701及702具有与图1A中所图解说明类似的三维布局。磁性耦合线匝703A及703B形成磁性耦合环703。类似于图6A及6B的论述，磁性耦合线匝703A及703B由可变开关704(展示为可变电阻器)控制，所述可变开关由连接为平行开关的N个NMOS晶体管实施。根据一些实施例，NMOS开关的大小可按需要变化。根据一些实施例，所有NMOS开关的相对大小从S0到SN遵循二进制序列：1、2、4、8、16等。根据一些实施例，所有NMOS开关的相对大小从S0到SN遵循十进制序列：1、10、100、1000、10000等。在一些实施例中，由可变电阻器符号704指示的MOS开关的电阻与MOS开关的大小成反比例。根据一些实施例，可变开关704包含N个NMOS晶体管704A、704B、…704N，且上文关于具有NMOS晶体管的可变开关的所有论述也适用于具有PMOS晶体管的可变开关。
根据一些实施例，N个开关为相同类型的。根据一些实施例，N个开关为不同类型的。根据一些实施例，N个开关为NMOS、PMOS及双极结晶体管的组合。在替代实施例中，N个开关可为可接通及关断、在接通时具有所要量的电阻的任何类型的开关装置。
图8A是根据一些实施例的图解说明可调整多线匝磁性耦合变压器800的电路实施方案的示意图。第一晶体管801及第二晶体管802并联连接，且其进一步连接到电感器815及816以形成环路。当晶体管801及802中的任一者或两者接通时，电流在由电感器815、电感器816以及晶体管801及802形成的环路中流动。由此电流产生的磁场沿与下文所论述的电路的其它部分中的变压器相同或相反的方向。电感器809及810串联连接。电容器803及805通过开关804分离。电容器806及808通过开关807分离。以类似配置，电感器811及812串联连接。电容器817及819通过开关818分离。电容器820及822通过开关821分离。电阻器827在一端处连接到预定电压供应(VB)且在第二端处连接到电感器811与812之间的节点。电容器828具有连接到接地的一个板及连接到电感器811与812之间的节点的第二板。
根据一些实施例，晶体管801及802形成可变开关。由电感器815及816形成的环路为磁性耦合环，且磁性耦合环由包含两个晶体管801及802的可变开关控制。根据一些实施例，在磁性耦合环中存在多个磁性耦合线匝。根据一些实施例，可变开关包含两个以上晶体管。根据一些实施例，可变开关包含其它切换装置。根据一些实施例，电感器809及810形成L1电感器(举例来说，101)且电感器811及812形成L2电感器(举例来说，102)，如图1B及1C中所图解说明。
晶体管813的栅极连接到电感器811。类似地，晶体管814的栅极连接到电感器812。晶体管813的源极连接到晶体管814的源极。晶体管813的漏极连接到823的源极。类似地，814的漏极连接到826的源极。823、824、825及826的栅极以图中所图解说明的方式连接。823、824、825及826的漏极适当接地。下文结合图8B中的对应布局图进一步详细地论述图8A的电路的操作。
图8B是根据一些实施例的图解说明分别VD+/-、VG+/-、BUF+/-及FOUT上的讯号波形的示意性曲线图。讯号波形891是VD+及VD-上的波形，具有峰间值500mV及平均值VDD。讯号波形892是VG+及VG-上的波形，具有峰间值1000mV及平均值VDD。讯号波形893是BUF+及BUF-上的波形，具有峰间值400mV及平均值VDD/2。讯号波形894是FOUT上的波形，具有峰间值800mV及平均值VDD/2。
图9是根据一些实施例的图解说明对应于图8A中的可调整多线匝磁性耦合变压器的电路实施方案的点对称伪差分布局的布局图。布局包含第一变压器910、第二变压器920、第一切换式电容器组904A及第二切换式电容器组904B。第一变压器910包含第一电感器902A、第二电感器903A及第一磁性耦合环901A。电感器902A及903A具有与图1A中所图解说明类似的三维布局。第二变压器920包含第三电感器902B、第四电感器903B及第二磁性耦合环901B。电感器902B及903B具有与图1A中所图解说明类似的三维布局。
由开关801、802及电感器815、816形成的环路对应于外部磁性耦合环901A及901B(举例来说，其对应于上文所论述的图1B及1C的磁性耦合线匝101以及图2A、2B及2C的磁性耦合线匝201A、201B及201C且具有与所述磁性耦合线匝类似的功能性)。图3A、3B、3C、4A、4B及4C展示可由图9的线匝901A及901B实施的磁性耦合线匝的额外实施例。电感器809、810对应于电感器902A及902B，且电感器811、812对应于电感器903A及903B。根据一些实施例，电感器902A/902B与903A/903B耦合以形成变压器，所述变压器也论述于图1A到图4C中。上文关于磁性耦合线匝及变压器的所有论述在此处是针对901A/901B、902A/902B及903A/903B以及图8A中的其对应示意图。电容器803、805、806、808、817、819、820及822对应于切换式电容器组904A及904B中的电容器。
根据一些实施例，图8A的可变开关801及802控制图9的磁性耦合环901A及901B。另外，开关804及807并联连接以为电感器809及810提供可变阻抗开关。类似地，开关818及821也并联连接以为电感器811及812提供可变阻抗开关。
根据一些实施例，变压器/电感器以及磁性耦合线匝901A、902A及903A相对于几何中心点990与变压器/电感器以及磁性耦合线匝901B、902B及903B点对称。如本文中所使用，如果图或图表可围绕中心点P旋转180°且所得图或图表与原始图或图表相同，那么所述图或图表据称为相对于对称点P“点对称”。磁性耦合线匝901A相对于点990与磁性耦合线匝901B点对称意指当磁性耦合线匝901A以990作为旋转中心旋转180度时，磁性耦合线匝901A与磁性耦合线匝901B重叠。相同情况适用于电感器902A/B、903A/B及电容器组904A/B。切换式电容器组904A也以与切换电容器组904B点对称的方式来布置。根据一些实施例，磁性耦合线匝901A及电感器902A、903A内部的电流的方向与磁性耦合线匝901B及电感器902B、903B内部的电流的方向相反，使得与磁性耦合线匝以及电感器901B、902B及903B内部的磁场相比，磁性耦合线匝以及电感器901A、902A及903A内部的总体磁场具有相反方向。
根据一些实施例，接地905及电力906通过多个电容器分离。电力906及接地905将电力提供到磁性耦合线匝901A/B、变压器/电感器902A/B、903A/B及电容器组904A/B。根据一些实施例，电力906布置为具有长度为125μm的侧的正方形。接地布置为在电力906的正方形内部的另一正方形且通过电容器907分离。总体方案为点对称。如较早所指示，图1A到7的所有论述适用于示意图图8A及布局图8B。
根据一些实施例，揭示一种集成电路装置。所述集成电路装置包含：至少一个电感器，其具有至少一个线匝；磁性耦合环，其邻近于所述至少一个电感器而定位，所述磁性耦合环包括至少两个磁性耦合线匝，所述至少两个磁性耦合线匝邻近于所述至少一个线匝而放置以实现所述至少两个磁性耦合线匝与所述至少一个线匝之间的磁性耦合。所述集成电路装置还包含电力电极及接地电极，其中所述电力电极及所述接地电极耦合到所述至少一个电感器及所述磁性耦合环以在所述至少一个电感器中提供具有与所述磁性耦合环中的第二电流相反的方向的第一电流。根据一些实施例，所有所述至少两个磁性耦合线匝在所述电感器的所述至少一个线匝外部。根据一些实施例，所有所述至少两个磁性耦合线匝在所述电感器的所述至少一个线匝内部。根据一些实施例，所述至少两个磁性耦合线匝中的至少一者在所述电感器的所述至少一个线匝外部，且所述至少两个磁性耦合线匝中的至少一者在所述电感器的所述至少一个线匝内部。根据一些实施例，所有所述至少两个磁性耦合线匝在所述电感器的所述至少一个线匝上方。根据一些实施例，所有所述至少两个磁性耦合线匝在所述电感器的所述至少一个线匝下方。根据一些实施例，所述至少两个磁性耦合线匝中的至少一者在所述电感器的所述至少一个线匝上方，且所述至少两个磁性耦合线匝中的至少一者在所述电感器的所述至少一个线匝下方。
根据一些实施例，揭示另一集成电路装置。所述装置包含：至少一个电感器，其具有至少一个线匝；磁性耦合环，其邻近于所述至少一个电感器而定位，所述磁性耦合环包括至少一个磁性耦合线匝，其中所述至少一个磁性耦合线匝邻近于所述至少一个线匝而放置以实现所述至少一个磁性耦合线匝与所述至少一个线匝之间的磁性耦合。所述集成电路装置还包含：多个开关，其耦合所述至少一个磁性耦合线匝以用于接通及关断所述至少一个磁性耦合线匝；以及电力电极及接地电极，所述电力电极及所述接地电极耦合到所述至少一个电感器及所述磁性耦合线匝以在所述至少一个电感器中提供具有与所述磁性耦合线匝中的第二电流相反的方向的第一电流。根据一些实施例，所述多个开关为MOS晶体管。根据一些实施例，所述多个开关为PMOS晶体管。根据一些实施例，所述多个开关为NMOS晶体管。根据一些实施例，所述多个开关为双极结晶体管。根据一些实施例，所述多个开关为PMOS、NMOS及双极结晶体管的组合。根据一些实施例，所述多个MOS晶体管中的第N MOS与第一MOS晶体管的大小比率为2^(N-1)。根据一些实施例，所述多个MOS晶体管中的第N MOS与第一MOS晶体管的大小比率为10^(N-1)。
根据一些实施例，揭示另一集成电路装置。所述集成电路装置包含：第一变压器，其包括第一电感器、第二电感器及第一磁性耦合环；以及第二变压器，其包括第三电感器、第四电感器及第二磁性耦合环。所述第一电感器相对于集成电路装置的中心点而相对于所述第三电感器点对称。所述第二电感器相对于所述中心点与所述第四电感器点对称。所述第一磁性耦合环相对于所述中心点而相对于第二磁性耦合线匝点对称。所述集成电路装置还包含电力电极及接地电极，所述电力电极及所述接地电极耦合到所述第一电感器及所述第二电感器以及第一磁性耦合线匝以在所述第一电感器及所述第二电感器中提供具有与所述第一磁性耦合线匝中的第二电流相反的方向的第一电流，所述电力电极及所述接地电极耦合到所述第三电感器及所述第四电感器以及所述第二磁性耦合环以在所述第三电感器及所述第四电感器中提供具有与所述第二磁性耦合环中的第四电流相反的方向的第三电流。
根据一些实施例，所述集成电路装置的所述第一电感器及所述第三电感器通过第一多个电容器分离，且所述第一多个电容器布置成彼此点对称的两个群组。根据一些实施例，所述集成电路装置的所述第二电感器及所述第四电感器通过第二多个电容器分离，且所述第二多个电容器布置成彼此点对称的两个群组。根据一些实施例，所述集成电路装置的所述第一磁性耦合线匝及所述第二磁性耦合线匝通过第三多个电容器分离，且所述第三多个电容器布置成彼此点对称的两个群组。根据一些实施例，所述集成电路装置的所述电力电极及所述接地电极通过第四多个电容器分离，所述电力电极布置为具有125μm的侧的正方形，所述电力电极耦合到所述第一电感器及所述第三电感器，且所述接地耦合到所述第二电感器及所述第四电感器。
前述内容概述数个实施例的特征，使得所属领域的技术人员可较好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施与本文中介绍的实施例相同的目的及/或实现与所述实施例相同的优点的其它过程及结构的基础。所属领域的技术人员还应认识到，此类等效构造并不背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中做出各种改变、替换及更改。

Claims (1)

1.一种集成电路装置，其包括：
至少一个电感器，其具有至少一个线匝；
磁性耦合环，其邻近于所述至少一个电感器而定位，所述磁性耦合环包括至少两个磁性耦合线匝，其中所述至少两个磁性耦合线匝邻近于所述至少一个电感器而放置以实现所述至少两个磁性耦合线匝与所述至少一个线匝之间的磁性耦合；及
电力电极及接地电极，其中所述电力电极及所述接地电极耦合到所述至少一个电感器及所述磁性耦合环以在所述至少一个电感器中提供具有与所述磁性耦合环中的第二电流相反的方向的第一电流。
CN201611063015.8A 2015-12-18 2016-11-28 集成电路装置 Pending CN107068672A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562269699P 2015-12-18 2015-12-18
US62/269,699 2015-12-18
US15/151,098 US10439018B2 (en) 2015-12-18 2016-05-10 Adjustable multi-turn magnetic coupling device
US15/151,098 2016-05-10

Publications (1)

Publication Number Publication Date
CN107068672A true CN107068672A (zh) 2017-08-18

Family

ID=59065139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611063015.8A Pending CN107068672A (zh) 2015-12-18 2016-11-28 集成电路装置

Country Status (3)

Country Link
US (3) US10439018B2 (zh)
CN (1) CN107068672A (zh)
TW (1) TW201725596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860148A (zh) * 2019-03-18 2019-06-07 西安电子科技大学 分层多端口螺旋电感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002634A (ko) * 2016-08-02 2019-01-08 후아웨이 테크놀러지 컴퍼니 리미티드 전압 파형 형성 오실레이터
WO2018191609A1 (en) * 2017-04-13 2018-10-18 Mansell Richard Marion System and method for wireless transmission of power
US10778145B2 (en) * 2019-01-02 2020-09-15 Mediatek Inc. Magnetically pumped voltage controlled oscillator
US11211196B2 (en) 2019-03-29 2021-12-28 Intel Corporation Tunable transformer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US7897477B2 (en) * 2009-01-21 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an isolation structure
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8610247B2 (en) * 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8618631B2 (en) * 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US8941212B2 (en) * 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860148A (zh) * 2019-03-18 2019-06-07 西安电子科技大学 分层多端口螺旋电感器

Also Published As

Publication number Publication date
US10439018B2 (en) 2019-10-08
US20170179216A1 (en) 2017-06-22
TW201725596A (zh) 2017-07-16
US11749710B2 (en) 2023-09-05
US20210225999A1 (en) 2021-07-22
US20190296101A1 (en) 2019-09-26
US10971577B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN107068672A (zh) 集成电路装置
CN100464420C (zh) 用于集成电路和印刷电路板的可变电感器
CN102543943B (zh) 具旁路电容器的变压器及其制造方法
US7429899B2 (en) Reduced eddy current loss in LC tank circuits
US20080129434A1 (en) Variable inductor
US7786836B2 (en) Fabrication of inductors in transformer based tank circuitry
US8325001B2 (en) Interleaved three-dimensional on-chip differential inductors and transformers
CN106130527A (zh) 用于驱动射频开关的系统和方法
CN106531410B (zh) 线圈，电感元件及制备应用于电感元件的线圈的方法
Bevilacqua Fundamentals of integrated transformers: From principles to applications
Lim et al. Fully symmetrical monolithic transformer (true 1: 1) for silicon RFIC
CN105190880A (zh) 用于多模滤波器的电路和方法
CN104347585A (zh) 集成电路变压器结构
CN107017842B (zh) 信号产生器和谐振电路
CN110120808A (zh) 开关电感器装置和振荡器装置
KR20090076520A (ko) 가변 인덕터 및 광대역 전압 제어 발진기
CN104347584A (zh) 集成电路变压器结构及其构造方法
GB2507160A (en) A wireless transmitter amplifier IC with an adjustable output transformer
Love et al. Lumped-element Wilkinson power combiners using reactively compensated star/delta coupled coils in 28-nm bulk CMOS
US10825597B2 (en) Helical stacked integrated transformer and inductor
US10361154B2 (en) Variable inductor and integrated circuit using the variable inductor
CN105895332B (zh) 线圈，电感装置及制备应用于电感装置的线圈的方法
US10892087B1 (en) On-chip inductors
KR20040080727A (ko) 연속적으로 인덕턴스를 가변할 수 있는 가변 인덕터
Andreani et al. A transmitter CMOS VCO for WCDMA/EDGE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818

WD01 Invention patent application deemed withdrawn after publication