CN106531410B - 线圈，电感元件及制备应用于电感元件的线圈的方法 - Google Patents

线圈，电感元件及制备应用于电感元件的线圈的方法 Download PDF

Info

Publication number
CN106531410B
CN106531410B CN201510587257.6A CN201510587257A CN106531410B CN 106531410 B CN106531410 B CN 106531410B CN 201510587257 A CN201510587257 A CN 201510587257A CN 106531410 B CN106531410 B CN 106531410B
Authority
CN
China
Prior art keywords
conductive
ring
layer
coil
conducting ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510587257.6A
Other languages
English (en)
Other versions
CN106531410A (zh
Inventor
拉斐尔·瓦伦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lingjia Semiconductor (Suzhou) Co., Ltd.
Original Assignee
Zhenxun Electronic Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhenxun Electronic Technology (shanghai) Co Ltd filed Critical Zhenxun Electronic Technology (shanghai) Co Ltd
Priority to CN201510587257.6A priority Critical patent/CN106531410B/zh
Priority to US15/264,585 priority patent/US10424431B2/en
Publication of CN106531410A publication Critical patent/CN106531410A/zh
Application granted granted Critical
Publication of CN106531410B publication Critical patent/CN106531410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

本发明提供一种线圈，电感元件及制备应用于电感元件的线圈的方法。所述线圈包括多层导电层，其中至少两层导电层包括至少一个导电环；其中导电环通过电气连接形成线圈；且第一端电极与外部导电环相连接，第二端电极与内部导电环相连接；且至少有一层导电层的导电环的几何中心与其相邻导电层的导电环的几何中心在空间上互不对准。所述导电环可以是螺旋导电环，螺旋导电环的宽度并不完全相同；所述线圈可以用于制备高电感值的电感元件，可以广泛地应用在电路中。所述线圈的各层导电层可以通过采用半导体工艺或者PCB工艺制备。该线圈具有高电感值和高品质因数Q值，还可以有效减小寄生耦合电容。

Description

线圈，电感元件及制备应用于电感元件的线圈的方法
技术领域
本发明涉及电子器件技术领域，特别是涉及一种线圈，电感元件及制备用于电感元件的线圈的方法。
背景技术
电感是电子线路中的一种常用元器件，用于集成电路或者印刷电路板中的电感元件必须有至少一个导电线圈。随着集成电路技术的发展，通常采用单层导电层或多层导电层来制备这些元器件。不过若是采用单层结构，通常线圈需要占用较大的面积以获得较大的电感，因此采用多层导电层结构的线圈来设计电感元件。然而基于多层导电层结构的线圈的电感元件具有一些关键的缺陷，例如自谐振频率和Q值方面的缺陷等。
例如，专利公开号为：2013/0,106,554A1的美国专利申请，提供了一种电感元件及其制备方法，该电感结构包括：一种基层材料和沉积在基层材料上的多个底层螺旋电感，以及至少一个沉积在底层螺旋电感的顶层螺旋电感，底层螺旋电感、中层螺旋电感和顶层螺旋电感通过绝缘材料相互隔离用以构成一个电感线圈。
此外，专利号为：7,489,220,8,941,212,8,754,736,8,279,036, 8,441,333,6,417,755,7,370,403,6,534,406，7,782,166,5,656,849的美国专利和公开号为：20070/001796,2011/0133877,20050/104158, 2012/0249276,的诸多美国专利文献中分别公开了各种不同结构的堆叠式螺旋电感。
综合上述所示的各种堆叠式螺旋电感线圈，其结构通常包括包含一个或多个导电环，这些导电环分布在多层结构上形成线圈。在多层结构中，每一层至少包括一个导电环。每一层的导电环通过导电孔对与电解质层上的接触层进行电气连接。
然而通常来说，具有多层导电层的电感线圈中，如图4所示。上层导电层和下层导电层互相对准，而且每一导电层上的整齐排列的导电环通过导电孔进行电气连接，两个端电极分别位于上层导电层和下层导电层的外部导电环上。这样会对电感元件的性能影响很大，例如会降低电感元件的自谐振频率和品质因数Q。因此迫切的需要高Q值和高自谐振频率的电感元件的出现。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于制备电感元件的线圈，电感元件及制备用于电感元件的线圈的方法。所述线圈的特征在于：具有高电感值、高自谐振频率和高品质因数Q。
为了实现上述目的及其他相关目的，本发明提供一种线圈，其至少包括：
多层导电层，其中至少有两层导电层各包括至少一个导电环，所述导电环是大于1圈小于2圈的导电环，并由第一末端导电环段、第二末端导电环段和中间环段组成；每个导电环之间相互隔离，且每一层导电层的每个导电环的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对与其相邻导电层的导电环的第一末端导电环段和/或第二末端导电环段电气连接以形成线圈；所述线圈的第一端电极与外部导电环相连接，第二端电极与内部导电环相连接；且至少有一层导电层的导电环或者导电环段的几何中心与其相邻导电层的导电环或者导电环段的几何中心在空间上互不对准。外部导电环可以是一层导电层的最外部导电环，内部导电环可以是其相邻导电层的最内部导电环，所述外部导电环与内部导电环可以被包括在不同的导电层内；导电环可以是螺旋导电环，螺旋导电环的宽度并不完全相同。
优选地，其中至少有一层导电层包括导电桥，导电桥被配置为将内部导电环与第二端电极连接。包含导电桥的导电层可以包含导电环，也可以不包含导电环。
优选地，该线圈可以包括两层导电层，其中每层导电层包括至少一个导电环，所述导电环是大于1圈小于2圈的导电环，并由第一末端导电环段、第二末端导电环段和中间环段组成；每一层导电层的每个导电环的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对与其相邻导电层的导电环的第一末端导电环段和/或第二末端导电环段电气连接以形成线圈；且每个导电环均电气连接以形成线圈；所述线圈的第一端电极与第一层导电层的外部导电环相连接，所述线圈的第二端电极与第二层导电层的内部导电环相连接；且第一层导电层的的导电环或者导电环段的几何中心与第二层导电层的导电环或者导电环段的几何中心在空间上互不对准。
优选地，该线圈的第一层导电层或者第二层导电层进一步包括一个导电桥，该导电桥被配置为将第二层导电层的内部导电环与第二端电极连接。可替代地，该线圈也可以进一步包括第三层导电层，其中第三层导电层包括一个导电桥，该导电桥被配置为将第二层导电层的内部导电环与第二端电极连接。
优选地，导电环的形状可以是类正方形，混合正方形，椭圆，八边形，圆，闭合曲线中的一种或者多种。
优选地，螺旋导电环被分成多个导电环段，其中第一末端环段与第二末端环段构成第一组导电环段，其他的中间导电环段构成第二组导电环段。
优选地，所述线圈的一层导电层进一步包括一个单独的导电环段，该导电环段与外部导电环的第一末端环段平行放置，并通过交叉横桥或者导电孔对实现互联。
优选地，同一导电层中的导电环段的宽度并不完全相同。
优选地，同一导电层中的每个导电环的第二组导电环段通过其第一组导电环段中的第一末端环段和/或第二末端环段与其他层的导电环相连接。
优选地，所述导电环通过绝缘材料相互隔离，且每一层中的导电环通过交叉横桥或者导电块对与其他层的导电环电气连接。
优选地，所述的第一组导电环段有第一宽度，而第二组导电环段有第二宽度，其中第一宽度比第二宽度小。
优选地，所述导电环的第一末端环段和/或第二末端环段通过交叉横桥或者导电孔对与其他导电层的导电环的第一末端环段和/或第二末端环段实现互联。
优选地，一层导电层中的每一个导电环的第二组导电环段与其相邻层的相同位置的导电环的第二组的相同位置的导电环段一一面对面放置。
优选地，第一端电极与所述外部导电环的第一末端环段相连接，第二端电极与所述内部导电环的第二末端环段相连接。
优选地，该线圈的一层导电层具有N个导电环，其相邻导电层可以包括 N个或者N-1个或者N+1个导电环。
优选地，线圈由多个导电环组成，其中每个导电环具有不一样的宽度。
本发明还提供了一种电感元件，其特征在于：包括多个具有上述特征的的线圈，其中每个线圈进行串接以形成电感元件。
本发明还提供了一种电路，其特征在于：包括至少一个具有上述特征的电感元件和/或至少一个如上所述的线圈。
本发明进一步提供一种用于制备线圈的方法，其特征在于，所述制备线圈的方法至少包括：
在基底上形成具有上述所述特征的线圈，其中各导电环通过介质材料相互隔离。所述基底包括半导体衬底或者印刷电路板(PCB)。当所述基底为半导体基底时，各导电环通过一对交叉横桥对进行电气连接以形成线圈；当所述基底为印刷电路板(PCB)时，各导电环通过一对导电孔对进行电气连接以形成线圈。
如上所述，本发明的线圈具有以下有益效果：高阻抗值、层间寄生耦合电容小、高自相应频率和高Q值。
附图说明
图1显示为本发明用于制作电感元件的具有12圈线圈的优选示意图。
图2显示为图1中的线圈的三层导电层分布的优选示意图。
图3显示为本发明用于制作电感元件的具有4圈线圈的三层导电层分布的优选示意图。
图4显示为背景技术中制备具有4圈线圈的三层导电层分布的优选示意图。
图5显示为如图3所示的具有4圈线圈的上层导电层和中间导电层的分布路径的原理图。此原理图展示了沿着路径的电压分布。
图6显示为如图4中所示的具有4圈线圈的上层导电层和中间导电层的分布路径的原理图。此原理图展示了当线圈的偏置电压为1V时沿着分布路径的电压分布。
图7显示为本发明的电感元件的优选示意图。
图8显示为本发明的3种导电环的优选示意图。
图9展示了串联的两条相邻线路的电存储的方案图。
元件标号说明
12；13,14,15,16,17 导电环
18,19,20,21,22,23 导电环
33,34,35,36 导电环
10,11,30,31 端电极
24,26,27 交叉横桥或者导电孔对
25,30 单独导电环段
81,82,83,84,85 导电环段
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的认识可由本发明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图9。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可以实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的的下，均应落入在本发明所揭示的技术内容能够涵盖的范围内。同时，本说明书中所引用的1如“上”、“下”、“左”、“右”、“中”及“一”等的用语，亦仅为便于叙述明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本发明所提供的线圈包括多层导电层。多层导电层，其中至少有两个导电层各包括至少一个导电环，所述导电环是大于1圈小于2圈的导电环，由第一末端导电环段、第二末端导电环段和中间环段组成，本发明中的导电环可以是螺旋导电环；每一层导电层的每个导电环的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对与其相邻导电层的导电环的第一末端导电环段和/或第二末端导电环段电气连接以形成线圈；所述线圈的第一端电极与外部导电环相连接，第二端电极与内部导电环相连接；且至少有一层导电层的导电环或者导电环段的几何中心与其相邻导电层的导电环或者导电环段的几何中心在空间上互不对准。外部导电环可以是一层导电层的最外部导电环，内部导电环可以是其相邻导电层的最内部导电环，所述外部导电环与内部导电环可以被包括在不同的导电层内；导电环可以是螺旋导电环，螺旋导电环的宽度并不完全相同。
所述线圈至少有一层导电层包括导电桥，导电桥被配置为将第二端电极与内部导电环相连接。所述外部导电环是指一层导电层的最外层导电环，所述内部导电环是指一层导电层的最内部导电环。优选地，外部导电环与内部导电环可以属于不同的导电层。
本发明所提供的电感元件，其包括多个上述线圈，多个线圈串联在一起以形成电感元件。本发明所提供的电路，其至少包括一个上述电感元件和/ 或至少一个上述线圈。
本发明所提供的上述线圈的制备方法，至少包括：在基底上形成线圈，所述导电环彼此通过绝缘材料隔离，所述基底可以是半导体基底或者印刷电路板(PCB)。
实施例1：
具体实施例将由以本发明附图中辅以说明。图1显示为本发明用于制作电感元件的具有12圈线圈的优选示意图，该线圈可以由螺旋导电环组成，螺旋导电环的宽度并不完全相同。图2显示为与图1中的线圈的三层导电层分布的优选示意图。该线圈包含3层导电层。上层导电层有6个导电环，这6 个导电环有相同的形状但是大小不同，并且它们排列整齐；中间导电层有6 个导电环，这6个导电环有相同的形状但是大小不同，并且它们排列整齐；导电环均是大于1圈小于2圈的导电环，并由第一末端导电环段、第二末端导电环段和中间环段组成。下层导电层有一个导电桥，此导电桥将中间导电层的最内部导电环和第二端电极11相连接。值得注意的是，导电桥也可以被包括在中间导电层或者上层导电层中，如此该线圈就仅使用2层导电层即可完成该线圈的全部功能。该线圈的第一端电极与上层导电层的外部导电环12 相连接，第二端电极与中间导电层的内部导电环23相连接。该线圈中的导电环均为方形，电感线圈总共有12个线圈。图2中所示的三个相邻导电层的厚度相同，且相邻导电层之间的距离相等，也就是说每一导电层中的导电环与相邻导电层中的导电环的距离相等。导电环通过绝缘材料相互隔离，且每一层中的导电环通过交叉横桥或者导电孔对与其他层的导电环电气连接。
导电环的形状可以是图8所示的正方形、类正方形、八边形中的一种或者多种，也可以是混合正方形、圆、闭合曲线一种或者多种。图8中的导电环的示意图均为螺旋导电环，螺旋导电环简称为导电环，从图8中可以看出，导电环均是大于1圈小于2圈的导电环，每个导电环由第一末端导电环段、第二末端导电段和中间环段组成。图1所示的线圈的每个导电环可以被分为 5个导电环段，假设图1中所示线圈的导电环和图8中第一个螺旋导电环相似，则该导电环被分成5个导电环段81,82,83,84,85，导电环段可以是金属轨迹环段，金属可以是金，铜，铝等金属；第二末端导电环段85与第一末端导电环段81相平行放置；第一末端导电环段81和第二末端导电环段85 之间有一定的间距，间距的大小可以根据实际应用确定；5个导电环段可以被分为2组，第一组包括3个中间导电环段82,83,84，它们的宽度相同；第二组包含2个末端导电环段81,85，第一末端导电环段81和第二末端导电环段85有相同的宽度，但是它们的宽度比第一组的导电环段的宽度要小。
对于上层导电层中的6个导电环分别通过交叉横桥或者导电孔对分别与中间导电层中相同位置的6个导电环电气连接，显而易见每个导电环的第二组导电环段通过第一组导电环段中的第一末端环段和/或第二末端环段与其他层的导电环相连接，即所述导电环的第一末端环段和/或第二末端环段通过交叉横桥或者导电孔对与其他导电层的导电环的第一末端环段和/或第二末端环段实现互联。其中交叉横桥和导电孔对都是金属填充，可以是铜，铝，金等金属。上层导电层中的每个导电环的第一末端导电环段和/或第二末端导电环段与中间导电层的相同位置的导电环进行电气连接以形成线圈；上层导电层中的导电环与中间导电层的相同位置的导电环通过一对交叉横桥或者导电孔对互相连接在一起，所述的2个导电环有相同的形状但是尺寸可以相同或者不相同。
然而导电环12的第二组的3个导电环段与导电环18的第二组的相应位置的3个导电环段面对面放置；以相同的方式，导电环13的第二组的3个导电环段与导电环19的第二组的相应位置的3个导电环段面对面放置；导电环 14的第二组的3个导电环段与导电环20的第二组的相应位置的3个导电环段面对面放置；导电环15的第二组的3个导电环段与导电环21的第二组的相应位置的3个导电环段面对面放置；导电环16的第二组的3个导电环段与导电环21的第二组的相应位置的3个导电环段面对面放置；导电环16的3 个导电环段与导电环22的3个导电环段面对面放置；最后导电环17的3个导电环段与导电环23的3个导电环段面对面放置。
其中，上层导电层的导电环12,13,14,15,16,17的几何中心O1和中间导电层的导电环18,19,20,21,22,23的几何中心O2不重合，即中间导电层的导电环在上层导电层的正投影的几何中心和上层导电层的导电环的几何中心不重合)。显而易见，上层导电层的导电环12,13,14,15,16,17的导电环段的几何中心O1和中间导电层的导电环18,19,20,21,22,23的导电环段的几何中心O2不重合，即中间导电层的导电环的导电环段在上层导电层的正投影的几何中心和上层导电层的导电环的导电环段的几何中心不重合)。
第一端电极与所述外部导电环12的第一末端环段相连接，第二端电极与所述内部导电环23的第二末端环段相连接。外部导电环可以是一层导电层的最外部导电环，内部导电环可以是其相邻导电层的最内部导电环，所述外部导电环与内部导电环可以被包括在不同的导电层内。
在图1所示的线圈中，上层导电层的最外部导电环12的第一末端导电环段与第一端电极10相连接。为了进一步减小外部导电环的第一末端导电环段的串联阻抗，本发明可以包括一个单独导电环段25，单独导电环段25可以是金属轨迹环段，可以是金，铜，铝等金属。其被放置于中间导电层中，与中间导电层的最外部导电环相邻。单独导电环段25与上层导电层的最外部导电环12的第一末端导电环段平行，并且通过交叉横桥或者导电孔对与其电气连接。
内部导电环23位于中间导电层，内部导电环的第二末端导电环段28通过导电桥与第二端电极11相连接。可选的，导电桥可以位于上层导电层，中间导电层或者下层导电层中的任何一层。
进一步地，电流从从第一端电极流入，电流流过上层导电层的外部导电环12，通过2对导电横桥26，到达中间导电层的外部导电环18；通过2对导电横桥27，到达上层导电层的导电环13；通过2对导电横桥，电流到达中间导电层的导电环19；通过2对导电横桥，到达上层导电层的导电环14；通过2对导电横桥，电流流过中间导电层的导电环20；通过2对导电横桥，流至上层导电层的导电环15；通过2对导电横桥，电流流过中间导电层的导电环21；通过2对导电横桥，流至上层导电层的导电环16；通过2对导电横桥，电流流过中间导电层的导电环22；通过2对导电横桥，流至上层导电层的导电环17；通过2组导电横桥，电流流过中间导电层的导电环23；最后电流通过导电桥流出位于中间导电层的第二端电极11。该线圈可用来制备电感元件及其他类似元器件，该线圈也可以被直接应用在电路中或者PCB板上。
在此实施例中，导电横桥的宽度不会超过导电环中的末端导电环段的宽度。
实施例2
如图3所示，电感线圈有3层导电层，即为上层导电层，中间导电层和下层导电层；上导电层有2个导电环33，34，这2个导电环形状相同但是尺寸不同，而且排布整齐；中间导电层有2个导电环35，36，这2个导电环的形状相同但是尺寸不同，排列整齐；该线圈的所有导电环均为螺旋导电环，导电环均是大于1圈小于2圈的导电环，每个导电环由第一末端导电环段、第二末端导电环段和中间环段组成。为了描述方便，螺旋导电环称为导电环。该线圈还包括一个导电桥，该导电桥被配置为将中层导电桥的内部导电环与第二端电极相连接。可选的，该导电桥可以被放置在上层导电层或者中间导电层中，可选的，该导电桥也可以被放置在单独的下层导电层中，该下层导电层仅包括一个导电桥，不包括导电环。导电环均为方形；电感线圈共有4 圈；每个导电层中的相邻导电环之间的距离相等。
图2所示线圈的导电环可以是图8中的第一个螺旋导电环所示，每个螺旋导电环可以被分为5个导电环段；第一末端导电环段与第二末端导电环段相平行；第一和第二末端导电环段之间有一定的距离；这5个导电环段可以被分为2组；第一组包含2个末端导电环段，第一末端导电环段和最后末端导电环段的宽度相同包含2个导电环段，第二组包括剩余的3个中间导电环段，这3个导电环段的宽度相同；第一组导电环段的宽度小于第二组导电环段的宽度。
上层导电层中的导电环33的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对被用于以一种整齐的方式与中间导电层的导电环 35的第一末端导电环段和/或第二末端导电环段进行电气连接，上层导电层中的导电环34的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对被用于以一种整齐的方式与中间导电层的导电环36的第一末端导电环段和/或第二末端导电环段进行电气连接以形成导电线圈。每个导电层的导电环有相同的形状但是具有不同的尺寸。
导电环33的第二组的3个中间导电环段与导电环35的第二组的位于相同位置的3个中间导电环段被面对面放置；并且，以相同的方式，导电环34 的第二组的3个中间导电环段与导电环36的第二组的位于相同位置的3个导电环段被面对面放置。
其中，上层导电层的导电环或者导电环的导电环段的几何中心O1和中间导电层的导电环或者导电环的导电环段的几何中心O2不重合(即中间导电层的导电环或者其导电环段在上层导电层上的正投影的几何中心和上层导电层的导电环或者其导电环段的几何中心不重合)。
上层导电层的外部导电环33的第一末端导电环段被连接至第一端电极 30。为减小外部导电环中第一末端导电环段的串联电阻，有一个单独的导电环段30被放置于中间导电层中，其与上层导电层的最外部导电环33的第一末端导电环段平行，并且通过交叉横桥或者导电孔对与外部导电电环33的第一末端导电环段内部连接。
内部导电环36的第二末端导电环段位于中间导电层，且与第二端电极 31通过下层导电层中的导电桥相连接。可选的，该导电桥也可以被包括在上层导电层或者中间导电层，因此该线圈有两层导电层即可完成线圈的所有功能。
该线圈中，电流从第一端电极流向上层导电层的外部导电环33的第一末端导电环段32，通过两对导电横桥38到达中间导电层的导电环35；再通过两对导电横桥39到达上层导电层的导电环34，流过一组导电横桥40，到达中间导电层的导电环36，再流过下层导电层的导电桥，最后流出第二端电极 31。此线圈可用于制备电感元件或者其他相关元器件。
实施例3
如图7所示，电感元件(电感线圈)由本发明所述的2个线圈组成，分别为左边的线圈，右边的线圈组成。其中左边的线圈逆时针旋转90°，右边的线圈顺时针旋转90°，使得其中一个线圈的几何中心向左有一个位移，另外一个线圈的几何中心向右移动，这样两个线圈可以以串行的方式进行连接。其中每个线圈分别包括3层导电层：上层，中层和下层。此处的线圈都具有本发明实施例2所述线圈的相同或者近似的拓扑图设计和电学性能。然而由于线圈的旋转，电流在图7所示的左边的线圈中呈顺时针方向流动，而电流在图7所示的右边的线圈中呈逆时针方向流动。也就是说，左边的线圈形成的磁场是正磁场，右边的线圈形成的磁场是负磁场。
因此，两个线圈均正极耦合，电感线圈的总的电感值得到了改善；此外，当电感元件线圈靠近其他电感元器件时能够减少或者避免互耦。最后，第三端电极可以与电感导电轨迹的中间点相连接。这样在两个线圈的中间会形成一个中心抽头。
值得注意的是，基于以上的实施例，本领域技术人员应该理解，上述的实施例仅仅是列示，而非对本发明的限制。事实上本发明中所述的线圈所包含的导电层数不应该局限于2层，3层，也可以是4层，5层等多层，导电层数可以根据实际情况进行选择，例如：线圈的一层导电层具有N个导电环，其相邻导电层可以包括N个或者N-1个或者N+1个导电环。
事实上，导电环的形状或许为其他形状，例如图8所示；另外导电环的总数不应该局限为4或者12，其他数量如6或者14也是可以的，可以根据实际应用情况进行选择合适的数量。显而易见，实施例中所述的上层导电层，中间导电层，下层导电层可以被表述为第一导电层，第二导电层，第三导电层，表述形式的不同并非是对本发明的限制。
为了更好地理解，实施例中讨论的线圈，其参数是相同的，例如相邻导电层的导电环厚度相同，同一个导电层之间的相邻导电环的间距相同，导电环的导电环段的宽度相同。然而在实际实施中，为改善自频率或者Q值，这些参数可能会不同。线圈可能会有多个导电层，可能为4层或者5层等多层导电层。例如此线圈可以由多个导电环组成，其中每个导电环具有不一样的宽度。
由上述实施例可见，本发明用于制备电感元件的线圈，具有下述优点：
i.线圈含有多层导电层，至少有2个导电层各含有至少1个螺旋导电环，螺旋导电环整齐排列，各螺旋导电环内部电气连接以形成一个线圈。该线圈还进一步包括导电桥，导电桥可以放置在包含导电桥的任一导电层中，也可以包括在单独的导电层中。因此该电感线圈的阻抗值比单层导电层的电感线圈大2倍以上。
ii.因为由第一端电极流入的电流交替地在第一层导电层和第二层导电层流过。因此第一层导电层的导电环的导电环段与第二层导电层的相应导电环的相应导电环段之间的差分电压被减小到一个最小值。因此第一端电极和第二端电极之间的寄生耦合电容值相对于目前工艺有所减小，性能有所提升。
利用上述各线圈可以制备电感元件，可以将多个所述线圈串联连接以形成电感元件。也可以将所述的线圈或者所述的电感元件直接应用在电路中，以降低芯片面积，降低耦合电容，以及降低电路中各电感元件相互间的干扰。
可以采用半导体工艺在半导体基底上形成所述线圈，各层之间设置介质材料，并在每一层的导电环之间填充介质材料以便各导电环互相电气隔离；也可以采用PCB工艺在PCB板上形成各线圈的导电层，各导电环通过介质材料相互隔离。当所述基底为半导体基底时，各导电环通过一对交叉横桥对进行电气连接以形成线圈；当所述基底为印刷电路板(PCB)时，各导电环通过一对导电孔对进行电气连接以形成线圈。
因此基于以上的实施例，本领域技术人员应该理解，上述的实施例仅仅是列示，而非对本发明的限制。事实上，有上述特征的线圈均属于本发明的范畴。任何熟悉此技术的认识皆可在不违背本发明的精神和范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常只是这在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
综上所述，本发明所提供的用于制备电感元件的电感线圈有多层导电层，至少有2个导电层各含有至少1个导电环，导电环以整齐的方式排列，各层之间的导电环通过交叉横桥或者导电孔对来与其他层的导电环互联，各导电环均电气连接以形成线圈。线圈至少含有2个端电极，至少一个端电极与外部导电环相连接，至少一个端电极和内部导电环相连接；至少一层导电层的导电环的几何中心和其相邻导电层的几何中心不重合；且至少一层导电层的一个或者两个末端导电环段被用于连接其相邻导电层的导电环的一个或者二个末端导电环段。
为准确理解本发明，如图5,6所示，通过对导电环的寄生耦合电容的分析可以阐述本发明的优点。通过图9介绍的电流理论，也可阐述本发明的优点。
如图9所示，有2个理想导线被面对面放置(为了表述清楚，将导线以平板形式示出)，所述导线被介质材料相互隔离，所述介质厚度为s，介电层常数为ε，且每根线的长度为L/2，宽度为W。理想情形下，导线的电阻分布均衡，沿着导线的压差也是均匀变化的。两根导线的左端的压差为1V，两根导线右端的压差为0V，则在沿着x轴任意位置点x之间差分电压与位置x 的函数可表示为：
进而长度为dx的两段的电容为：
进而该导线所储能的电能可以表示为：
或者为：
那么，所述等效电容可以表示为：
其中，C0为当导电线右端开路时两导电线的及电容的电容值：
基于上述所述，假设如图3和图5所示出的电感线圈，假设内部导电环和外部导电环有相同的长度。当给电感线圈加上1V的电压时，上层导电层的外部导电环和中间导电层的外部导电环之间的差分电压为是固定的，值为 0.235V。相类似地，上层导电层中的内部导电环和中间导电层中的内部导电环之间的差分电压值也是固定的，值为0.235V。
所述电感器线圈中存储的，且涉及两相邻层的电能可以被近似表述为(通过形成嵌套状结构的环中所存储的电能没有考虑，因为分离距离可能变化)：
其中，N为整齐排列的导电环数量，如本发明图3所示的线圈具有4个导电环。W是导电环的宽度，L为散开的线圈的长度，s为上层导电层的外部导电环与中间导电层的外部导电环的间距，也就是上层导电层的内导电环与下层的内导电环的距离。由此，等效电容近似为：
C<sub>EQ</sub>～0.041·C<sub>f2f</sub> (9)
假设该线圈为背景技术的图4和图6中所示。当给线圈加上1V的电压时，上层导电层的外部导电环和中间导电层的外部导电环的差分电压为0.8V～ 0.533V，上层导电层中的内部导电环和中间导电层中的内部导电环之间的差分电压值也是固定的，值为0.266V。
该线圈所存储的电能可以表示为：
那么所述等效电容可以表示为：
和现有技术如图6所示的线圈相比，本发明所述线圈的耦合电容明显降低，自谐振频率fSR明显提高，有效改善了线圈的性能，表示如下所示：
其中，Ls是电感器线圈的电感值，而Cp为包括了面对面的导电环以及位于同一层的相邻导电环的总电容。因此Q值显著提高。
显而易见，等效电容会随着导电环的增加而增加，在本发明的实施例中，线圈的导电环段与线圈匝数的关系可以表述为：
N<sub>sections</sub>＝4·N+1 (14)
两个相邻导电层中相邻线圈之间的差分电压与线圈匝数的关系可以表述为：
我们可以发现相邻线圈匝数的差分电压会随着线圈的匝数的提高而降低，电感线圈储存的电能可以表述为：
最终，耦合电容可以进一步降低：
如现有技术图6所示的线圈，导电环段的个数可以表述为：
N<sub>sections</sub>＝4·N- 1 (18)
因此电感线圈存储的电能可以表述为：
等效电容可以表述为：
在本发明的实施例图3和图5所示的线圈，上层导电层的导电环和中间导电层的导电环的寄生耦合电容比现有技术图4和图6所示的线圈进一步降低。随着线圈匝数的提高，寄生耦合电容增大，并逐渐逼近一个固定值。
因此，本发明较现有技术相比，有更大的工业应用价值。
综上所述，上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的认识皆可在不违背本发明的精神和范畴下，对上述实施例进行修饰或改变，因此，举凡所属技术领域中具有通常知识这在未脱离本发明所揭示的精神和技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种线圈，其特征在于，所述线圈至少包括：
多层导电层，其中至少有两层导电层各包括至少一个导电环，所述导电环是大于1圈小于2圈的导电环，并由第一末端导电环段、第二末端导电环段和中间环段组成，所述第一末端导电环段和第二末端导电环段平行放置；每个导电环之间相互隔离，且每一层导电层的每个导电环的第一末端导电环段和/或第二末端导电环段通过交叉横桥或者导电孔对与其相邻导电层的导电环的第一末端导电环段和/或第二末端导电环段电气连接以形成线圈，所述每一层导电层的所有导电环的第一末端导电环段、第二末端导电环段均平行放置，排列整齐；所述线圈的第一端电极与外部导电环相连接，第二端电极与内部导电环相连接；且至少有一层导电层的导电环的几何中心与其相邻导电层的导电环的几何中心在空间上互不对准。
2.根据权利要求1所述的线圈，其特征在于，所述线圈包括两层导电层，其中每层导电层包括至少一个导电环；所述线圈的第一端电极与第一层导电层的外部导电环相连接，所述线圈的第二端电极与第二层导电层的内部导电环相连接；且第一层导电层的导电环的几何中心与第二层的导电环的几何中心在空间上互不对准。
3.根据权利要求1所述的线圈，其特征在于，其中至少有一层导电层包括导电桥，导电桥被配置为将内部导电环与第二端电极连接。
4.根据权利要求2所述的线圈，其进一步包括：第三层导电层，其中第三层导电层包括一个导电桥，该导电桥被配置为将第二层导电层的内部导电环与第二端电极连接。
5.根据权利要求2所述的线圈，其特征在于，所述第二层导电层进一步包括一个导电桥，所述内部导电环通过交叉横桥或者导电孔与所述导电桥电气连接，所述导电桥与所述第二端电极连接。
6.根据权利要求3所述的线圈，其特征在于，导电环被分成多个导电环段，其中所述第一末端导电环段与所述第二末端导电环段构成第一组导电环段，其他剩余的所述中间环段构成第二组导电环段，其中所述的第一组导电环段有第一宽度，而第二组的导电环段有第二宽度，其中第一宽度比第二宽度小。
7.根据权利要求6所述的线圈，其特征在于，其中一层导电层进一步包括一个单独的导电环段，该导电环段与外部导电环的第一末端环段平行放置，并通过交叉横桥或者导电孔对实现互联。
8.根据权利要求3所述的线圈，其特征在于，所述线圈由螺旋导电环组成，螺旋导电环的宽度并不完全相同。
9.根据权利要求8所述的线圈，其特征在于，所述的导电环通过绝缘材料相互隔离，且每一层中的导电环通过交叉横桥或者导电孔对与其他层的导电环电气连接。
10.根据权利要求6所述的线圈，其特征在于，一层导电层中的每一个导电环的第二组导电环段与其相邻层的相同位置的导电环的第二组的相同位置的导电环段一一面对面放置。
11.根据权利要求3所述的线圈，其特征在于，第一端电极与所述外部导电环的第一末端环段相连接，第二端电极与所述内部导电环的第二末端环段相连接。
12.根据权利要求1所述的线圈，其特征在于，一层导电层具有N个导电环，其相邻导电层包括N个或者N-1个或者N+1个导电环。
13.根据权利要求12所述的线圈，其特征在于，所述外部导电环是一层导电层的最外部导电环，内部导电环是其相邻导电层的最内部导电环，所述外部导电环与内部导电环被包括在不同的导电层内。
14.一种电感元件，其特征在于，包括多个如权利要求 1-13任一项所述的线圈，其中每个线圈进行串接以形成电感元件。
15.一种电路，其特征在于，包括至少一个如权利要求14所述的电感元件和/或至少一个如权利要求1所述的线圈。
16.一种用于制备线圈的方法，其特征在于，所述制备线圈的方法至少包括：
在基底上形成权利要求1-13任一项所述的线圈，其中各导电环通过介质材料相互隔离，所述基底包括半导体基底或者印刷电路板(PCB)。
CN201510587257.6A 2015-09-15 2015-09-15 线圈，电感元件及制备应用于电感元件的线圈的方法 Active CN106531410B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510587257.6A CN106531410B (zh) 2015-09-15 2015-09-15 线圈，电感元件及制备应用于电感元件的线圈的方法
US15/264,585 US10424431B2 (en) 2015-09-15 2016-09-13 Coil, inductor device and method for manufacturing the coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510587257.6A CN106531410B (zh) 2015-09-15 2015-09-15 线圈，电感元件及制备应用于电感元件的线圈的方法

Publications (2)

Publication Number Publication Date
CN106531410A CN106531410A (zh) 2017-03-22
CN106531410B true CN106531410B (zh) 2019-08-27

Family

ID=58237166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510587257.6A Active CN106531410B (zh) 2015-09-15 2015-09-15 线圈，电感元件及制备应用于电感元件的线圈的方法

Country Status (2)

Country Link
US (1) US10424431B2 (zh)
CN (1) CN106531410B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214890A1 (en) 2012-02-20 2013-08-22 Futurewei Technologies, Inc. High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application
TWI572007B (zh) * 2014-10-06 2017-02-21 瑞昱半導體股份有限公司 積體電感結構
FR3057400B1 (fr) * 2016-10-10 2018-11-23 Abel Franco Garcia Dispositif multidephaseur d'ondes electromagnetiques fonctionnant notamment de maniere tridimensionnelle.
US10529480B2 (en) * 2017-09-01 2020-01-07 Qualcomm Incorporated Asymmetrical T-coil design for high-speed transmitter IO ESD circuit applications
US10498139B2 (en) * 2017-09-01 2019-12-03 Qualcomm Incorporated T-coil design with optimized magnetic coupling coefficient for improving bandwidth extension
US10601222B2 (en) 2017-09-01 2020-03-24 Qualcomm Incorporated Stacked symmetric T-coil with intrinsic bridge capacitance
JP7187143B2 (ja) * 2017-10-26 2022-12-12 Tdk株式会社 コイル部品
CN108225171A (zh) * 2017-12-12 2018-06-29 珠海优特电力科技股份有限公司 角度检测装置、解锁装置及钥匙
US11817239B2 (en) * 2017-12-15 2023-11-14 Qualcomm Incorporated Embedded vertical inductor in laminate stacked substrates
US11309121B2 (en) * 2018-12-21 2022-04-19 Realtek Semiconductor Corp. Magnetic field efficient inductor and method thereof
EP4116994A4 (en) * 2020-12-11 2023-12-13 Xiamen Sound's Great Electronics and Technology Co., Ltd. MICROBOBIL ELEMENT, NETWORK TYPE MICROBOBEL ELEMENT AND DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363081A (en) * 1992-07-09 1994-11-08 Murata Manufacturing Co., Ltd. Line transformer and manufacturing process thereof
CN101061556A (zh) * 2004-11-25 2007-10-24 株式会社村田制作所 线圈部件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900244A (nl) * 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
DE68925171T2 (de) * 1988-09-30 1996-06-05 Toshiba Kawasaki Kk Planar-Induktivität
US5656849A (en) 1995-09-22 1997-08-12 International Business Machines Corporation Two-level spiral inductor structure having a high inductance to area ratio
KR100349419B1 (ko) * 1999-07-27 2002-08-19 학교법인 한국정보통신학원 이중 나선형 인덕터 구조
JP2001085230A (ja) * 1999-09-14 2001-03-30 Murata Mfg Co Ltd インダクタ
US7370403B1 (en) 2000-06-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a planar spiral inductor structure having an enhanced Q value
US6417755B1 (en) 2000-08-25 2002-07-09 Conexant Systems, Inc. Method for fabrication of high inductance inductors and related structure
US6534406B1 (en) 2000-09-22 2003-03-18 Newport Fab, Llc Method for increasing inductance of on-chip inductors and related structure
US20070001796A1 (en) 2003-08-26 2007-01-04 Eberhardt Waffenschmidt Printed circuit board with integrated inductor
US20050104158A1 (en) 2003-11-19 2005-05-19 Scintera Networks, Inc. Compact, high q inductor for integrated circuit
US7489220B2 (en) 2005-06-20 2009-02-10 Infineon Technologies Ag Integrated circuits with inductors in multiple conductive layers
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
JP5131260B2 (ja) 2009-09-29 2013-01-30 株式会社村田製作所 積層型コイル装置
CN102087909A (zh) 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 内外径电流补偿的多路径叠层电感
CN102087911A (zh) 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 金属厚度不相等的不等宽片上叠层电感
US9105381B2 (en) 2011-01-24 2015-08-11 International Business Machines Corporation High frequency inductor structure having increased inductance density and quality factor
US8754736B2 (en) 2011-01-24 2014-06-17 International Business Machines Corporation Inductor structure having increased inductance density and quality factor
ITTO20110295A1 (it) 2011-04-01 2012-10-02 St Microelectronics Srl Dispositivo ad induttore integrato ad elevato valore di induttanza, in particolare per l'uso come antenna in un sistema di identificazione a radiofrequenza
US8809956B2 (en) * 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
WO2013108862A1 (ja) * 2012-01-20 2013-07-25 株式会社村田製作所 コイル部品
US9009951B2 (en) * 2012-04-24 2015-04-21 Cyntec Co., Ltd. Method of fabricating an electromagnetic component
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
CN104517941B (zh) * 2013-09-29 2018-12-28 澜起科技股份有限公司 线圈及制备应用于电感元件的线圈的方法
US9865392B2 (en) * 2014-06-13 2018-01-09 Globalfoundries Inc. Solenoidal series stacked multipath inductor
CN205104335U (zh) * 2015-09-15 2016-03-23 臻绚电子科技(上海)有限公司 线圈及用其制备的电感元件和电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363081A (en) * 1992-07-09 1994-11-08 Murata Manufacturing Co., Ltd. Line transformer and manufacturing process thereof
CN101061556A (zh) * 2004-11-25 2007-10-24 株式会社村田制作所 线圈部件

Also Published As

Publication number Publication date
US10424431B2 (en) 2019-09-24
US20170076853A1 (en) 2017-03-16
CN106531410A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106531410B (zh) 线圈，电感元件及制备应用于电感元件的线圈的方法
CN104517941B (zh) 线圈及制备应用于电感元件的线圈的方法
CN107452710B (zh) 交错式变压器及其制造方法
CN102782935B (zh) 具有串联电感器的集成电路
CN110335857A (zh) 堆叠管芯之间的螺旋形螺旋电感器
CN101752058B (zh) 多层电感器
CN208157197U (zh) 线圈内置部件
CN205104335U (zh) 线圈及用其制备的电感元件和电路
US8786393B1 (en) Step up or step down micro-transformer with tight magnetic coupling
US20040075521A1 (en) Multi-level symmetrical inductor
US8514049B2 (en) Electronic component
US20160078997A1 (en) Inductor array chip and board having the same
CN110546779B (zh) 具有经耦合贯穿衬底通路核心的多裸片电感器
KR20140077346A (ko) 파워 인덕터 및 그 제조 방법
CN109416979A (zh) 形成用于变压器和电感器的绕组的嵌套扁平缠绕线圈
CN106935360A (zh) 电子元器件
CN108206088A (zh) 电感器
CN110651372A (zh) 具有贯穿衬底通孔芯的电感器
CN107464673A (zh) 变压器
US20130257575A1 (en) Coil having low effective capacitance and magnetic devices including same
US9892841B2 (en) Inductor
US20130321115A1 (en) Multilayered-type inductor and method of manufacturing the same
CN105895332B (zh) 线圈，电感装置及制备应用于电感装置的线圈的方法
US20170287623A1 (en) Inductor winding and method for preparing a layout of a Multi-Layer Spiral Inductor winding
JP2017147321A (ja) コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200420

Address after: 215600 Room 1601, Building A1, 16, Shazhou Lake Science Park, Zhangjiagang High-tech Industrial Development Zone, Suzhou City, Jiangsu Province

Patentee after: Lingjia Semiconductor (Suzhou) Co., Ltd.

Address before: 200331 Jinchang Road, Putuo District, No. 1858, building a layer of room 2, 1181

Patentee before: XYTECH ELECTRONIC TECHNOLOGY (SHANGHAI) Co.,Ltd.

TR01 Transfer of patent right