TW201715618A - 在主動區中具有閘極接觸之三維半導體電晶體 - Google Patents

在主動區中具有閘極接觸之三維半導體電晶體 Download PDF

Info

Publication number
TW201715618A
TW201715618A TW105118529A TW105118529A TW201715618A TW 201715618 A TW201715618 A TW 201715618A TW 105118529 A TW105118529 A TW 105118529A TW 105118529 A TW105118529 A TW 105118529A TW 201715618 A TW201715618 A TW 201715618A
Authority
TW
Taiwan
Prior art keywords
gate
contact
drain
source
fin
Prior art date
Application number
TW105118529A
Other languages
English (en)
Other versions
TWI632618B (zh
Inventor
瑞龍 謝
恩德 拉伯特
安德魯 科諾爾
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201715618A publication Critical patent/TW201715618A/zh
Application granted granted Critical
Publication of TWI632618B publication Critical patent/TWI632618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種三維電晶體包含：半導體基板、連結至該基板的鰭片，該鰭片包含橫跨該鰭片的頂部的主動區，該主動區包含源極、汲極及在該源極與汲極之間的通道區域。該電晶體更包含位在該通道區域上方的閘極、以及位在該主動區中的閘極接觸，沒有部分該閘極接觸電性連結至該源極或汲極。該電晶體在製造期間是通過移除位在該閘極接觸下方的該源極/汲極接觸的一部分而達成。

Description

在主動區中具有閘極接觸之三維半導體電晶體
本發明一般是關於三維半導體電晶體及其製造。尤其，本發明是關於用於三維半導體電晶體的閘極接觸及其在主動區中沒有閘極至源極/汲極短路的製造。
現有的鰭式場效電晶體(FinFET)半導體結構的製造將閘極接觸放置在主動區的外部，以避免閘極接觸至源極/汲極接觸短路。然而，此方法可能造成設計限制並使用更多的面積。當半導體裝置持續縮減時，半導體面積損耗的問題愈來愈多。
因此，存在減少三維半導體電晶體的佔用面積同時允許向下縮減的需求。
在一個態樣中，本發明通過於主動區中形成閘極接觸的方法，克服先前技藝的缺點並提供額外的優點。該方法包含提供初始半導體結構，該結構包含半導體基板、連結(couple)至該基板的至少一個鰭片、圍繞該至少一個鰭片的底部的隔離材料、在各鰭片的頂部的磊晶半導 體材料、在該磊晶半導體上方的溝槽矽化物接觸、與具有遮蓋(cap)及間隔物的閘極結構。該方法更包含移除在該閘極結構下方的該溝槽矽化物接觸的一部分。
依據另一個態樣，本發明提供一種半導體結構。該結構包含半導體基板及連結至該半導體基板的至少一個鰭片，且該鰭片具有以源極、汲極及閘極圍繞該至少一個鰭片的一部分的主動區。該結構更包含用於接觸各該源極與汲極及閘極接觸的溝槽矽化物接觸，各接觸位於該主動區中，該溝槽矽化物接觸為部分地凹陷以低於該閘極接觸。
依據又另一個態樣，本發明提供一種三維半導體電晶體。該電晶體包含半導體基板、連結至該基板的鰭片，該鰭片包含橫跨該鰭片的頂部的主動區，該主動區包含源極、汲極及在該源極及汲極之間的通道區域。該電晶體更包含位在該通道區域上方的閘極及位在該主動區中的閘極接觸，沒有部分該閘極接觸電性連結至該源極或汲極。
本發明的這些及其它目的、特徵及優點，從本發明下列的各種態樣結合附加的圖式的詳細說明將變得顯而易見。
100‧‧‧初始半導體結構
101、103、105‧‧‧剖面
102‧‧‧半導體基板、基板
104‧‧‧鯺片
106‧‧‧隔離材料
108‧‧‧頂部
110‧‧‧磊晶材料
112‧‧‧溝槽矽化物接觸、矽化物
114‧‧‧閘極結構
116‧‧‧傳導材料、閘極
118‧‧‧間隔物
120‧‧‧閘極遮蓋
122‧‧‧上方介電層
124‧‧‧初始半導體結構的主要部分
126‧‧‧遮罩層、遮罩
128‧‧‧溝槽矽化物接觸的一部分
129‧‧‧矽化物的一部分
130‧‧‧額外介電層
132‧‧‧額外介電層的一部分
134‧‧‧頂面
136‧‧‧遮罩層
138、140、142‧‧‧開孔
144、146、148‧‧‧接觸
第1圖為依據本發明的一個或多個的態樣，包含初始半導體結構的一個例子的三個剖面圖，該結構包含半導體基板、連結至該基板的鰭片、由隔離材料所 圍繞的該鰭片的底部、及使用磊晶材料於其上(源極/汲極)所凹陷的該鰭片的頂部、與在該磊晶材料上方的溝槽矽化物接觸，該結構也包含閘極結構，各閘極結構圍繞鰭片的一部分並包含由間隔物及閘極遮蓋所圍繞的一個或多個的傳導材料，該閘極結構由上方介電層所圍繞。
第2圖為依據本發明的一個或多個的態樣，說明第1圖的該初始半導體結構的主要部分的一個例子的俯視圖(top-down view)，該主要部分包含閘極結構、鰭片及溝槽矽化物接觸，以及顯示於第1圖的各種剖面圖。
第3圖為依據本發明的一個或多個的態樣，描繪在形成遮罩層於該結構上方及圖案化以曝露出溝槽矽化物接觸的一部分之後的第1圖的該結構的一個例子。
第4圖為依據本發明的一個或多個的態樣，描繪在移除矽化物的一部分、移除遮罩及平坦化之後的第3圖的該結構的一個例子。
第5圖為依據本發明的一個或多個的態樣，描繪在形成覆蓋的額外介電層於該結構上方及移除該覆蓋的額外介電層的一部分，以曝露出該溝槽矽化物接觸的頂面之後的第4圖的該結構的一個例子。
第6圖為依據本發明的一個或多個的態樣，描繪在形成類似於第3圖的遮罩層的覆蓋共形(blanket conformal)遮罩層，圖案化閘極接觸且移除該額外介電層的一部分(例如，通過固定時間的蝕刻)，以曝露出該閘極遮 蓋之後的第5圖的該結構的一個例子。
第7圖為依據本發明的一個或多個的態樣，描繪在選擇性移除該閘極遮蓋及所結合的間隔物的頂部，以曝露出該閘極之後的第6圖的該結構的一個例子。
第8圖為依據本發明的一個或多個的態樣，描繪在例如使用灰化(ashing)製造方法移除該遮罩層之後的第7圖的該結構的一個例子。
第9圖為依據本發明的一個或多個的態樣，描繪在對於該源極/汲極及閘極以一個或多個的傳導材料填覆該開孔(源極/汲極及閘極接觸，個別地或一起)，以建立接觸之後的第8圖的該結構的一個例子。
第10圖為依據本發明的一個或多個的態樣，描繪第9圖的該結構的主要部分包含接觸的俯視圖的一個例子。
本發明的態樣與特定的特徵、優點及其細節，參考附加圖式中的非限定的例子於下文中做更完整地說明。已熟知的材料、製造工具、加工技術等等的描述，將會忽略以免非必要地模糊本發明的細節。然而，應該瞭解的是細部的描述及特定的例子，雖然顯示本發明的態樣，為僅給定說明的目的，並且不在於限定的目的。各種替代、修改、增加及/或配置，均在下文的本發明概念的精神及/或範疇內，本揭露對於本領域技術人員將是顯而易見的。
近似的語言，如同在整個說明書及申請專利範圍於此所使用的，可以適用於修飾能夠允許改變的任何量化的表示而不會造成在相關於該基本功能上的改變。因此，由術語或多個術語所修飾的數值，諸如“大約”，不在於限定所界定的精確的數值。在某些例子中，該接近的語言可以對應於用於量測該數值的儀器的精確性。
在此所使用的術語僅是用於描術特定例子的目的而並非意在本發明的限定。如同在此所使用的，單數形式“一”、“一個”及“該”也意在包含多形式，除非前後文另外明確標示。更進而瞭解的是術語“包括”(以及任何形式的包括，諸如“包含”及“含有”)、“具有”(以及任何形式的具有，諸如“擁有”及“含有”)、“包含”(以及任何形式的包含，諸如“包括”及“含有”)、與“含有”(以及任何形式的含有，諸如“具有”及“包含”)是開放式的聯結動詞。因此，“包括”、“具有”、“包含”或“含有”一個或多個的步驟或元件的方法或裝置擁有該一個或多個的步驟或元件，但並非限定於僅擁有該一個或多個的步驟或元件。同樣地，“包括”、“具有”、“包含”或“含有”一個或多個的特徵的方法的步驟或裝置的元件擁有該一個或多個的特徵，但是並非意在僅擁有該一個或多個的特徵。再者，以特定方式經由配置的裝置或結構是至少以該方式配置，但是也可能以未列出的方式配置。
如本文所用的，術語“連接”，當使用於 兩個實體元件時，意指在該兩個實體元件之間的直接連接。然而，術語“連結”可以意指直接連接或通過一個或多個的仲介元件的連接。
如本文所用的，術語“可”及“可以是”顯示在一組情況中發生的可能性；具有某種屬性、特性或功能；及/或通過表示一個或多個的能力、性能或可能性修飾另一個動詞而結合該修飾的動詞。因此，“可”及“可以是”的使用顯示修飾的術語是明顯適當的、能夠的或適合於指定的性能、功能或使用，儘管考量在某些情況下該修飾的術語可能有時不是適當的、能夠的或適合的。例如，在某些情況下，事件或性能可能無法發生一該區別是由該術語“可”及“可以是”所獲得。
參考下列圖式，圖式為了便於瞭解並非以比例繪製，其中，相同的元件符號使用於全文不同的圖式中以指定相同或類似的組件。
第1圖為依據本發明的一個或多個的態樣，包含初始半導體結構100的一個例子的三個剖面101、103及105，該結構包含半導體基板102、連結至該基板的鯺片104、由隔離材料106所圍繞的該鰭片的底部、及使用磊晶材料110於其上(源極/汲極，例如，通過成長)所凹陷的該鰭片的頂部108、與在該磊晶材料110上方的溝槽矽化物接觸112，該結構也包含閘極結構114，各閘極結構圍繞鰭片的一部分並包含由間隔物(例如間隔物118)及閘極遮蓋(例如，閘極遮蓋120)所圍繞的一個或多個的傳導材 料116，該閘極結構及矽化物由上方介電層122(例如，內層介電物)所圍繞。該閘極結構可以是虛設(dummy)閘極結構或傳導的(金屬)閘極結構。
該初始結構可以是以傳統的製造，例如使用已知的製造方法及技術。再者，除非另外提及，可以使用現有的製造方法及技術以達到在此所描述的該製造製造方法的個別步驟。然而，雖然為了簡化目的僅部分顯示，應該要瞭解的是，在實施上，許多此類的結構通常包含在相同的塊體基板上。
在一個例子中，基板102可以包含任何含矽的基板，包含但不限於矽(Si)、單晶矽、多晶矽、非晶矽、懸空矽(SON，Silicon-On-Nothing)、絕緣體上矽(SOI，silicon-On-Insulator)、或替代絕緣體上矽(SRI，Silicon-on-Replacement Insulator)或矽鍺基板及類似者。基板102可以另外或替代包含各種隔離物、摻雜及/或裝置架構。該基板可以包含其它適當的基本半導體，例如，單晶鍺(Gc)；複合半導體，諸如碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及/或銻化銦(InSb)或其組合；合金半導體，包含磷砷化鎵(GaAsP)、砷銦化鋁(AlInAs)、砷銦化鎵(GaInAs)、磷銦化鎵(GaInP)、或砷磷化鎵銦(GaInAsP)或其組合。
在一個例子中，該鯺片104可以從塊體基板蝕刻而得，並且可以包含，例如，上方所列出的任何該材料可用於該基板者。再者，某些或所有鰭片可以包含添加 的不純物(例如，通過摻雜)，使該鰭片成為n型或p型。
第2圖為依據本發明的一個或多個的態樣，說明第1圖的該初始半導體結構100的主要部分124的一個例子的俯視圖，該主要部分包含閘極結構114、鰭片104及溝槽矽化物接觸112，以及顯示於第1圖的各種剖面101、103、105。
第3圖為依據本發明的一個或多個的態樣，描繪在形成遮罩層126於該結構上方及圖案化以曝露出該溝槽矽化物接觸112的一部分(例如，部分128)之後的第1圖的該結構的一個例子。參見第10圖用於該遮罩層開孔的俯視圖。
在一個例子中，第3圖的遮罩層可以包含例如有機平坦化材料，並且可以使用例如微影而形成。
第4圖為依據本發明的一個或多個的態樣，描繪在移除可能與尚未製造的閘極接觸造成短路的該矽化物112的一部分129及移除該遮罩(126，第3圖)之後的第3圖的該結構的一個例子。
在一個例子中，溝槽矽化物接觸可以包含在該源極/汲極磊晶材料上方的薄層的矽化物(例如，大約5奈米)、以及在該矽化物上方的一種或多種例如為鎢的傳導金屬，且也可以包含例如為鈦或氮化鈦的襯層材料，並可以使用例如固定時間的乾蝕刻製造方法以部分移除該傳導金屬而完成。在本例子中，該接觸剩餘的溝槽矽化物部分的部分具有粗略L形。
第5圖為依據本發明的一個或多個的態樣，描繪在形成覆蓋的額外介電層130於該結構上方及移除該覆蓋的額外介電層的一部分132，以曝露出該溝槽矽化物接觸112的頂面134之後的第4圖的該結構的一個例子。
在一個例子中，第5圖的結構可以通過例如使用化學氣相沉積製造方法形成介電層(例如，二氧化矽)、例如使用化學機械研磨製造方法平坦化該介電層、及執行額外的微影/蝕刻製造方法而實現，以形成曝露該溝槽矽化物接觸的該溝槽。參見第10圖，用於該溝槽的俯視圖。
第6圖為依據本發明的一個或多個的態樣，描繪在形成類似於第3圖的該遮罩層的覆蓋共形遮罩層136，圖案化閘極接觸且移除該額外介電層130的一部分(例如，通過固定時間的蝕刻)，以露出該閘極遮蓋(例如，閘極遮蓋120)之後的第5圖的該結構的一個例子。
第7圖為依據本發明的一個或多個的態樣，描繪在選擇性移除該閘極遮蓋(例如，閘極遮蓋120)及所結合的間隔物(例如，間隔物118)頂部，以曝露出該閘極(例如，閘極116)之後的第6圖的該結構的一個例子。
在一個例子中，選擇性移除該閘極遮蓋及該間隔物的頂部可以使用，例如，對圍繞介電層(例如，氧化物)具選擇性的乾式蝕刻製造方法移除氮化矽遮蓋及間隔物而完成。
第8圖為依據本發明的一個或多個的態 樣，描繪在例如使用灰化製造方法移除該遮罩層(136，第7圖)之後的第7圖的該結構的一個例子。
第9圖為依據本發明的一個或多個的態樣，描繪在對於該源極/汲極及閘極以一個或多個的傳導材料填覆該開孔(第7圖，138、140及142)(源極/汲極及閘極接觸，個別地或一起)，以各別地建立接觸144、146及148之後的第8圖的該結構的一個例子。
在一個例子中，使用於填覆的傳導材料可以包含例如鎢，且該填覆可以包含例如過度填覆，且接著平坦化向下至該介電材料(例如，使用化學機械研磨製造方法)。
第10圖為依據本發明的一個或多個的態樣，描繪第9圖的該結構的主要部分包含接觸144、146及148的俯視圖的一個例子。
在第一態樣中，本發明於上述揭露一種方法。該方法包含提供初始半導體結構，該結構包含半導體基板、連結至該基板的鰭片、圍繞該鰭片的底部的隔離材料、在各鰭片的頂部的磊晶半導體材料、在該磊晶半導體材料上方的溝槽矽化物接觸、與具有遮蓋及間隔物的閘極結構。該方法更包含移除在該閘極結構下方的該溝槽矽化物接觸的一部分。
在一個實施例中，該方法更可以包含，例如，曝露出該溝槽矽化物接觸的未移除部分的一部分、曝露出該閘極、與形成用於該源極、汲極及閘極的接觸。
在一個實施例中，在該第一態樣的方法中移除在該閘極結構下方的該溝槽矽化物接觸的一部分可以包含，例如，形成保護層在除了該溝槽矽化物接觸的該部分上方之外的該結構上方，並移除該溝槽矽化物接觸的該部分。在一個例子中，該保護層可以包含例如有機平坦化層，且該移除可以包含例如執行灰化製造方法。
在一個例子中，曝露出該溝槽矽化物接觸的未移除部分的一部分包括使用微影及蝕刻製造方法。
在一個例子中，在該第一態樣的方法中曝露出該閘極可以包括，例如，形成覆蓋共形介電層於該結構上方、形成保護層在除了該至少一個閘極上方之外的該結構上方、曝露出該閘極遮蓋及該間隔物的頂部、並移除該曝露的閘極遮蓋及該間隔物的頂部，以曝露出該閘極。
在一個例子中，該保護層可以包含例如有機平坦化層(OPL)，且曝露出該閘極遮蓋及間隔物可以包含例如執行固定時間的蝕刻。在另一個例子中，移除該曝露的閘極遮蓋及該間隔物的頂部可以包含，例如，對該覆蓋共形介電層執行具選擇性的蝕刻。
在一個例子中，在該第一態樣的方法中形成用於該閘極的接觸可以包含，例如，形成功函數材料層。
在一個例子中，在該第一態樣的方法中形成用於該閘極的接觸可以包含，例如，填覆一種或多種金屬。
在一個例子中，在該第一態樣的該方法中 形成用於該源極、汲極及閘極的接觸可以包含，例如，共用的金屬填覆(common metal fill)。
在第二態樣中，本發明於上文揭露一種半導體結構。該結構包含半導體基板及連結至該半導體基板的鰭片、且該鰭片具有以源極、汲極及閘極圍繞該鰭片的一部分的主動區。該結構更包含用於各源極與汲極及閘極接觸的溝槽矽化物接觸，各接觸位於該主動區中，該溝槽矽化物接觸為部分凹陷以低於該閘極接觸。
在一個例子中，該溝槽矽化物接觸各自包含矽化物及傳導金屬。
在第三態樣中，本發明於上文所揭露為一種三維半導體電晶體。該電晶體包含半導體基板、連結至該基板的鰭片，該鰭片包含橫跨該鰭片的頂部的主動區，該主動區包含源極、汲極及在該源極與汲極之間的通道區域。該電晶體更包含位在該通道區域上方的閘極、及位在該主動區中的閘極接觸，沒有部分該閘極接觸電性連結至該源極或汲極。
在一個例子中，該電晶體更可以包含例如源極接觸及汲極接觸，各該源極接觸及該汲極接觸包括其經移除低於該源極接觸及該汲極接觸的一部分，同時與該源極及汲極維持著完整的電性接觸。在一個例子中，各該源極接觸及該汲極接觸可以具有，例如，大致L形的部分以直接接觸該源極及汲極。
在一個例子中，該第三態樣的該三維電晶 體的該半導體基板可以包含，例如，具有該鰭片連結至其上的塊體半導體基板。
雖然本發明的數個態樣已經在此作說明及描繪，另外的態樣對於本領域技術人員可能是有效的以完成該相同的目的。因此，本發明意在通過附加的申請專利範圍以涵括所有此類的替代態樣而落在本發明的真正的精神及範疇內。
144、146、148‧‧‧接觸

Claims (17)

  1. 一種方法，包括：提供初始半導體結構，該結構包括：半導體基板、連結至該基板的至少一個鰭片、圍繞該至少一個鰭片的底部的隔離材料、在各鰭片的頂部的磊晶半導體材料、在該磊晶半導體材料上方的溝槽矽化物接觸、與具有遮蓋及間隔物的閘極結構；以及移除在該閘極結構下方的該溝槽矽化物接觸的一部分。
  2. 如申請專利範圍第1項所述的方法，更包括：曝露出該溝槽矽化物接觸的非移除部分的一部分；曝露出該閘極；以及形成用於該源極、汲極及閘極的接觸。
  3. 如申請專利範圍第1項所述的方法，其中，移除在該閘極結構下方的該溝槽矽化物接觸的一部分包括：形成保護層在除了該溝槽矽化物接觸的該部分上方之外的該結構上方；以及移除該溝槽矽化物接觸的該部分。
  4. 如申請專利範圍第3項所述的方法，其中，該保護層包括有機平坦化層，且其中，該移除包括執行灰化製造方法。
  5. 如申請專利範圍第1項所述的方法，其中，曝露出該溝槽矽化物接觸的非移除部分的一部分包括使用微影及蝕刻製造方法。
  6. 如申請專利範圍第1項所述的方法，其中，曝露出該閘極包括：形成覆蓋共形介電層於該結構上方；形成保護層在除了該至少一個閘極上方之外的該結構上方；曝露出該閘極遮蓋及該間隔物的頂部；以及移除該曝露的閘極遮蓋及該間隔物的頂部，以曝露出該閘極。
  7. 如申請專利範圍第6項所述的方法，其中，該保護層包括有機平坦化層(OPL)，且其中，曝露出該閘極遮蓋及間隔物包括執行固定時間的蝕刻。
  8. 如申請專利範圍第6項所述的方法，其中，移除該曝露的閘極遮蓋及該間隔物的頂部包括對該覆蓋共形介電層選擇性蝕刻。
  9. 如申請專利範圍第1項所述的方法，其中，形成用於該至少一個閘極的接觸包括形成一個或多個功函數材料層。
  10. 如申請專利範圍第1項所述的方法，其中，形成用於該至少一個閘極的接觸包括填覆一種或多種金屬。
  11. 如申請專利範圍第1項所述的方法，其中，形成用於該至少一個源極、至少一個汲極及至少一個閘極的接觸包括共用的金屬填覆。
  12. 一種半導體結構，包括：半導體基板及連結至該半導體基板的至少一個鰭 片，且該鰭片具有以源極、汲極及閘極圍繞該至少一個鰭片的一部分的主動區；用於各該源極與汲極及閘極接觸的溝槽矽化物接觸，各接觸位於該主動區中；以及其中，該溝槽矽化物接觸為部分地凹陷以低於該閘極接觸。
  13. 如申請專利範圍第12項所述的半導體結構，其中，各該溝槽矽化物接觸包括矽化物及至少一種傳導金屬。
  14. 一種三維半導體電晶體，包括：半導體基板；連結至該基板的鰭片，該鰭片包括橫跨該鰭片的頂部的主動區，該主動區包括源極、汲極及在該源極與汲極之間的通道區域；位在該通道區域上方的閘極；以及位在該主動區中的閘極接觸，其中，沒有部分該閘極接觸電性連結至該源極或汲極。
  15. 如申請專利範圍第14項所述的三維電晶體，更包括源極接觸及汲極接觸，各該源極接觸及該汲極接觸包括其經移除低於該閘極接觸的一部分，同時與該源極及汲極維持著完整的電性接觸。
  16. 如申請專利範圍第15項所述的三維電晶體，其中，各該源極接觸及該汲極接觸具有大致L形的部分以直接接觸該源極及汲極。
  17. 如申請專利範圍第14項所述的三維電晶體，其中，該 半導體基板包括具有多個該鰭片連結至其上的塊體半導體基板。
TW105118529A 2015-09-28 2016-06-14 在主動區中具有閘極接觸之三維半導體電晶體 TWI632618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/867,193 2015-09-28
US14/867,193 US9691897B2 (en) 2015-09-28 2015-09-28 Three-dimensional semiconductor transistor with gate contact in active region

Publications (2)

Publication Number Publication Date
TW201715618A true TW201715618A (zh) 2017-05-01
TWI632618B TWI632618B (zh) 2018-08-11

Family

ID=58282211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118529A TWI632618B (zh) 2015-09-28 2016-06-14 在主動區中具有閘極接觸之三維半導體電晶體

Country Status (4)

Country Link
US (1) US9691897B2 (zh)
CN (1) CN107039523B (zh)
DE (1) DE102016218697B4 (zh)
TW (1) TWI632618B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10381480B2 (en) 2017-09-27 2019-08-13 International Business Machines Corporation Reliable gate contacts over active areas
US10651284B2 (en) 2017-10-24 2020-05-12 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10497612B2 (en) 2017-12-11 2019-12-03 Globalfoundries Inc. Methods of forming contact structures on integrated circuit products
US10580875B2 (en) * 2018-01-17 2020-03-03 Globalfoundries Inc. Middle of line structures
US10607893B2 (en) 2018-02-17 2020-03-31 Globalfoundries Inc. Middle of line structures
US11257672B2 (en) * 2018-05-14 2022-02-22 Globalfoundries U.S. Inc. Semiconductor devices including active regions in RAM areas with deposition determined pitch
US10446654B1 (en) 2018-06-14 2019-10-15 Globalfoundries Inc. Gate contact structures and self-aligned contact process
US10790376B2 (en) * 2018-08-20 2020-09-29 Globalfoundries Inc. Contact structures
US10665692B2 (en) 2018-10-24 2020-05-26 International Business Machines Corporation Non-self aligned gate contacts formed over the active region of a transistor
US10892338B2 (en) 2018-10-24 2021-01-12 Globalfoundries Inc. Scaled gate contact and source/drain cap
US10707127B2 (en) 2018-11-06 2020-07-07 International Business Machines Corporation Field effect transistor devices with self-aligned source/drain contacts and gate contacts positioned over active transistors
US10811319B2 (en) * 2018-11-29 2020-10-20 Globalfoundries Inc. Middle of line structures
US10755964B1 (en) 2019-05-31 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain isolation structure and methods thereof
KR20210027643A (ko) 2019-08-30 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210033096A (ko) 2019-09-17 2021-03-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
US11239115B2 (en) 2019-10-30 2022-02-01 International Business Machines Corporation Partial self-aligned contact for MOL
KR20210096400A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059500B4 (de) 2008-11-28 2010-08-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen
US8358012B2 (en) * 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
US8753964B2 (en) * 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
US8637931B2 (en) * 2011-12-27 2014-01-28 International Business Machines Corporation finFET with merged fins and vertical silicide
US8895379B2 (en) * 2012-01-06 2014-11-25 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same
US8659066B2 (en) * 2012-01-06 2014-02-25 International Business Machines Corporation Integrated circuit with a thin body field effect transistor and capacitor
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US9202918B2 (en) 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
WO2015127363A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics, Co., Ltd. Integrated circuit devices including contacts and methods of forming the same

Also Published As

Publication number Publication date
DE102016218697B4 (de) 2022-09-08
CN107039523A (zh) 2017-08-11
US20170092764A1 (en) 2017-03-30
DE102016218697A1 (de) 2017-03-30
TWI632618B (zh) 2018-08-11
CN107039523B (zh) 2021-01-15
US9691897B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
TWI632618B (zh) 在主動區中具有閘極接觸之三維半導體電晶體
TWI677096B (zh) 在主動區上方具有氣隙間隔件與閘極接觸之基於電晶體的半導體裝置
US9478549B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
CN107887327B (zh) 在垂直晶体管替代栅极流程中控制自对准栅极长度
US9685537B1 (en) Gate length control for vertical transistors and integration with replacement gate flow
US20130200483A1 (en) Fin structure and method of forming the same
TW201818453A (zh) 形成垂直電晶體裝置之方法
US10038096B2 (en) Three-dimensional finFET transistor with portion(s) of the fin channel removed in gate-last flow
TWI663651B (zh) 使用強化閘極蓋體及間隔物部份之自對準接觸部保護
US9324827B1 (en) Non-planar schottky diode and method of fabrication
US20160049488A1 (en) Semiconductor gate with wide top or bottom
KR101423421B1 (ko) 이중 다마신 금속 게이트
US20150228649A1 (en) Transistor with well tap implant
US10784342B1 (en) Single diffusion breaks formed with liner protection for source and drain regions
US9691787B2 (en) Co-fabricated bulk devices and semiconductor-on-insulator devices
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US9698240B2 (en) Semiconductor device and formation thereof
US9401408B2 (en) Confined early epitaxy with local interconnect capability
US9362279B1 (en) Contact formation for semiconductor device
US9601512B2 (en) SOI-based semiconductor device with dynamic threshold voltage
US20160111514A1 (en) Ultra-low resistance gate structure for non-planar device via minimized work function material
US20170207118A1 (en) Self-aligned source/drain contact in replacement metal gate process
CN109716490B (zh) 一种tfet及其制备方法