TW201714234A - 模封互連基板之面板組合構造及其製造方法 - Google Patents

模封互連基板之面板組合構造及其製造方法 Download PDF

Info

Publication number
TW201714234A
TW201714234A TW104133067A TW104133067A TW201714234A TW 201714234 A TW201714234 A TW 201714234A TW 104133067 A TW104133067 A TW 104133067A TW 104133067 A TW104133067 A TW 104133067A TW 201714234 A TW201714234 A TW 201714234A
Authority
TW
Taiwan
Prior art keywords
temporary carrier
panel
circuit layers
substrate
temporary
Prior art date
Application number
TW104133067A
Other languages
English (en)
Other versions
TWI627694B (zh
Inventor
葉昀鑫
徐宏欣
洪嘉鍮
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104133067A priority Critical patent/TWI627694B/zh
Publication of TW201714234A publication Critical patent/TW201714234A/zh
Application granted granted Critical
Publication of TWI627694B publication Critical patent/TWI627694B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

揭示一種模封互連基板之面板組合構造。複數個第一暫時載板為基板條型態，每一第一暫時載板包含複數個單元區。複數個第一線路層形成於第一暫時載板上之單元區內。複數個晶片設置於第一線路層上。一第二暫時載板具有面板型態之貼附區，第一暫時載板矩陣排列方式貼附於第二暫時載板上。一面板等級模封基板核心形成於該第二暫時載板上，以覆蓋第一暫時載板與晶片。複數個第二線路層形成於模封基板核心上。因此，在先進面板等級封裝製程中部份步驟可沿用既有基板條等級封裝設備，以嵌埋晶片在面板等級模封基板核心中。

Description

模封互連基板之面板組合構造及其製造方法
本發明係有關於承載電子元件之線路板，特別係有關於一種模封互連基板之面板組合構造及其製造方法。
為了提高大量生產效率，半導體封裝製程由單顆等級封裝製程，例如晶穴朝下球閘陣列封裝構造(cavity-down BGA package)即是單顆等級製程，往基板條等級封裝製程發展。常見使用基板條等級封裝製程的產品係為窗口型球閘陣列封裝構造(Window BGA package)。近來更往晶圓等級封裝製程發展，適用的封裝產品類型例如可為扇出型晶圓級封裝構造(Fan-Out Wafer Level package)。爾後，先進半導體封裝製程更發展出了面板等級封裝製程(panel level packaging process)，在一次模封中可以包覆達到數千顆N×M的封裝單元，此一模封效率優於晶圓級封裝製程的20%以上，且大幅降低了切割廢棄面積的浪費。然而，每一階段的封裝製程改變皆需要重新購買與安裝對應製程的專用封裝設備，故早期投資成本極高。
現行模封互連基板(Molded Interconnect Substrate,MIS)的基板線路及壓模製程係可採用面板等級封裝製程的模式作 業，由於缺乏專用於安裝晶片之面板等級封裝設備，基板內無法嵌埋晶片。即便開發有專用於安裝晶片之面板等級封裝設備，晶片安裝在面板基板上的路徑差異過大，使得晶片在面板基板上安裝效率變差，並且晶片安裝位置的精準度亦受到影響。
為了解決上述之問題，本發明之主要目的係在於提供一種模封互連基板之面板組合構造及其製造方法，在先進面板等級封裝製程中部份步驟可沿用既有基板條等級封裝設備，以嵌埋晶片在面板等級模封基板核心中。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種模封互連基板之面板組合構造，包含複數個第一暫時載板、複數個第一線路層、複數個晶片、一第二暫時載板、一面板等級模封基板核心以及複數個第二線路層。該些第一暫時載板係為基板條型態，每一第一暫時載板係包含複數個單元區。該些第一線路層係形成於該些第一暫時載板上之該些單元區內。該些晶片係設置於該些第一線路層上。該第二暫時載板係具有面板型態之貼附區，該些第一暫時載板係矩陣排列方式貼附於該第二暫時載板上。該面板等級模封基板核心係形成於該第二暫時載板上，以覆蓋該些第一暫時載板與該些晶片。該些第二線路層係形成於該面板等級模封基板核心上。因此，可以達到使用面板等級封裝設備所無法達成的嵌埋晶片在面板等級模封基板核心中之功效。本發明另揭示上述模封互連基板之面板組 合構造之製造方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述面板組合構造中，可另包含複數個導體柱，係設置於該些第一線路層之複數個扇出墊上並被該面板等級模封基板核心所覆蓋，以縱向電連接該些第二線路層與該些第一線路層，故可省略基板鑽孔作業。
在前述面板組合構造中，該第二線路層係可包含複數個外接墊，部份之該些外接墊係對準於該些導體柱，以提供對外電性接合之外的第二功能，例如測試接點、導熱接點或增加周邊機械接合的輔助接點之用途。
在前述面板組合構造中，該些晶片係可覆晶接合於該些第一線路層之複數個扇入墊，故該些晶片對該些第一暫時載板無直接接合關係，該些晶片之凸塊亦不會外露於該面板等級模封基板核心之外。
在前述面板組合構造中，該面板等級模封基板核心係可更填入該些第一暫時載板之間的井字間隙，故在剝離該第二暫時載板之後，該些第一暫時載板嵌埋於該面板等級模封基板核心內而保持為面板型態，以利後續一次作業方式移除該些第一暫時載板。
在前述面板組合構造中，該些第一暫時載板係可具有可蝕刻金屬之材質，該第二暫時載板係為一感光性黏性膠膜， 使得該些第一暫時載板與該第二暫時載板具有不相同的移除方法，該第二暫時載板與該些第一暫時載板相對於該面板等級模封基板核心之移除作業不會互相干擾。
藉由上述的技術手段，本發明可以達成以既有基板條等級封裝設備裝載該些第一暫時載板，並進行晶片安裝作業，並在先進面板等級封裝設備中裝載該第二暫時載板，以形成該面板等級模封基板核心，達到嵌埋晶片在該面板等級模封基板核心中。
100‧‧‧模封互連基板之面板組合構造
110‧‧‧第一暫時載板
111‧‧‧單元區
112‧‧‧井字間隙
120‧‧‧第一線路層
121‧‧‧扇出墊
122‧‧‧扇入墊
130‧‧‧晶片
131‧‧‧凸塊
132‧‧‧銲料
140‧‧‧第二暫時載板
150‧‧‧面板等級模封基板核心
150A‧‧‧基板條型態模封基板核心
150B‧‧‧封裝單元型態模封基板核心
160‧‧‧第二線路層
161‧‧‧外接墊
170‧‧‧導體柱
210‧‧‧外接端子
220‧‧‧晶片
230‧‧‧封膠體
第1圖：依據本發明之一較佳實施例，一種模封互連基板之面板組合構造之局部截面示意圖。
第2圖：依據本發明之一較佳實施例，該模封互連基板之面板組合構造之俯視示意圖。
第3A至3C圖：依據本發明之一較佳實施例，繪示在該模封互連基板之面板組合構造之製造方法中以基板條等級封裝設備進行操作之元件截面示意圖。
第4圖：依據本發明之一較佳實施例，繪示在第3C圖中之元件上視圖。
第5A至5C圖：依據本發明之一較佳實施例，繪示在該模封互連基板之面板組合構造之製造方法中以面板等級封裝設備進行操作之元件截面示意圖。
第6A至6C圖：依據本發明之一較佳實施例，繪示在該模封互連基板之面板組合構造之製造方法中使面板等級模封基板核心為基板條型態之過程示意圖。
第7圖：依據本發明之一較佳實施例，使用該模封互連基板製作之一封裝結構之截面示意圖。
第8圖：依據本發明之一較佳實施例，使用該模封互連基板製作之另一封裝結構之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一較佳實施例，一種模封互連基板之面板組合構造100舉例說明於第1圖之局部截面示意圖以及第2圖之俯視示意圖。一種模封互連基板之面板組合構造100係包含複數個第一暫時載板110、複數個第一線路層120、複數個晶片130、一第二暫時載板140、一面板等級模封基板核心150以及複數個第二線路層160。
請參閱第1及2圖，該些第一暫時載板110係為基板 條型態，每一第一暫時載板110係包含複數個單元區111(如第2圖所示)，每一單元區111係作為一個半導體封裝構造之形成區域。通常一個第一暫時載板110內之該些單元區111之面積和係小於該些第一暫時載板110之單位面積，每一單元區111之面積係大於該些晶片130之單位表面接合區域。在此所稱的「暫時載板」表示載板不會保留存在所製成半導體封裝構造之構件中，而只被使用在基板製程，在最終半導體封裝產品中應被移除。在此所稱的「基板條型態」表示該些第一暫時載板110係為長條形，內包含的單元區111排列為N×M矩陣，N與M為正整數，M不小於N×2之值。
再請參閱第1及2圖，該些第一線路層120係形成於該些第一暫時載板110上之該些單元區111內。該些第一線路層120係為基板的線路結構之一部份，供基板內部電性連接。該些第一線路層120係為可為重配置線路層(Redistribution layer)。該些第一線路層120係可為多層金屬複合結構，例如金/鎳/銅(Au/Ni/Cu)，該些第一線路層120貼近於該些第一暫時載板110之最底部金屬層係具有不相同於該些第一暫時載板110之材質，例如該些第一暫時載板110之材質為銅時，最底部金屬層之材質應為金。或者，該些第一線路層120亦可為單層金屬結構，但其材質仍應不相同於該些第一暫時載板110之材質。所稱的「重配置線路層」係為使用半導體製程的氣相沉積、濺鍍、電鍍或蝕刻處理設備所形成之線路層，基板線路層中不需要電鍍線結構。在本 實施例中，該些第一線路層120係包含複數個扇出墊121與複數個扇入墊122。該些扇出墊121之間距係應大於該些扇入墊122之間距。例如，該些扇出墊121之間距係可約為100微米(μm)或更大，該些扇入墊122之間距係可約為50微米(μm)或更小。該些扇出墊121與該些扇入墊122之連接係可為該些第一線路層120之本身線路或是額外的內部電連接元件(圖中未繪出)。
請參閱第1及2圖，該些晶片130係設置於該些第一線路層120上，並可對準在對應之該些單元區111內。該些晶片130係具體為一半導體積體電路元件，例如半導體基板中設有特殊應用積體電路或記憶體。更具體地，該些晶片130係可覆晶接合於該些第一線路層120之該些扇入墊122，故該些晶片130對該些第一暫時載板110無直接接合關係，該些晶片130之複數個凸塊131亦不會外露於該面板等級模封基板核心150之外。該些凸塊131係可為銅柱凸塊，並利用如錫銀(SnAg)之銲料132焊接至對應之該些扇入墊122。
再請參閱第1及2圖，該第二暫時載板140係具有面板型態之貼附區，該些第一暫時載板110係矩陣排列方式貼附於該第二暫時載板140上(如第2圖所示)。該些第一暫時載板110之貼附面積即被界定於該第二暫時載板140面板型態之貼附區。在此所稱的「面板型態」表示被指定的該第二暫時載板140或其貼附區應具有其寬度不小於其長度二分之一之尺寸表現。當該第二暫時載板140係具有一個貼附區，該第二暫時載板140本身即為面 板型態。在一較佳結構中，該些第一暫時載板110係可具有可蝕刻金屬之材質，例如銅，該第二暫時載板140係為一感光性黏性膠膜，例如UV光照射後可失去黏性，使得該些第一暫時載板110與該第二暫時載板140具有不相同的移除方法，該第二暫時載板140與該些第一暫時載板110相對於該面板等級模封基板核心150之移除作業不會互相干擾。
請參閱第1及2圖，該面板等級模封基板核心150係形成於該第二暫時載板140上，以覆蓋該些第一暫時載板110與該些晶片130。該面板等級模封基板核心150之形成面積應實質相同於該第二暫時載板140之面板型態貼附區。該面板等級模封基板核心150係作為模封互連基板之電絕緣核心層。該面板等級模封基板核心150之材質係可為模封環氧化合物，該面板等級模封基板核心150之形成方法係可為轉移模封或壓縮模封，以將該些晶片130封裝於其中，藉以達成基板線路與嵌埋晶片之密封保護。其中，該面板等級模封基板核心150之厚度應大於該些晶片130之設置高度。由於該些第一線路層120係浮凸於該些第一暫時載板110，該面板等級模封基板核心150係可填滿該些第一暫時載板110與該些晶片130之間的空隙。較佳地，該面板等級模封基板核心150係可更填入該些第一暫時載板110之間的井字間隙112(如第1圖所示)，故在剝離該第二暫時載板140之後，該些第一暫時載板110係嵌埋於該面板等級模封基板核心150內而保持為面板型態，以利後續一次作業方式移除該些第一暫時載板110。
請參閱第1圖，該些第二線路層160係形成於該面板等級模封基板核心150上。該些第二線路層160係可為重配置線路層(Redistribution layer)，例如金/鎳/銅(Au/Ni/Cu)。在本實施例中，該第二線路層160係可包含複數個外接墊161，部份之該些外接墊161係對準於該些導體柱170，以提供對外電性接合之外的第二功能，例如測試接點、導熱接點或增加周邊機械接合的輔助接點之用途。利用基板內縱向導通元件，該些第二線路層160係電性連接至該些第一線路層120。
更具體地，該模封互連基板之面板組合構造100係可另包含複數個導體柱170，係設置於該些第一線路層120之該些扇出墊121上並被該面板等級模封基板核心150所覆蓋，以縱向電連接該些第二線路層160與該些第一線路層120，故可省略基板鑽孔作業。
因此，本發明提供之一種模封互連基板之面板組合構造，能使先進面板等級封裝製程中部份步驟可沿用既有基板條等級封裝設備，以嵌埋該些晶片130在該面板等級模封基板核心150中，本發明之其中一特點是特別地不需要面板等級的晶片安裝設備，也免除了晶片安裝在面板上的可能問題。以下進一步說明上述模封互連基板之面板組合構造100之製造方法、應用方法以及最終可能製成之半導體封裝構造。
第3A至3C圖係繪示在該模封互連基板之面板組合構造100之製造方法中以基板條等級封裝設備進行操作之元件截 面示意圖，而第4圖係為在第3C圖中之元件上視圖。第5A至5C圖係繪示在該模封互連基板之面板組合構造100之製造方法中以面板等級封裝設備進行操作之元件截面示意圖，第6A至6C圖係繪示在該模封互連基板之面板組合構造100之製造方法中使面板等級模封基板核心150為基板條型態之過程示意圖。「基板條等級封裝設備」係表示所指封裝設備能載入與載出的工作件係為基板條或基板條模擬物；「面板等級封裝設備」係表示所指封裝設備能載入與載出的工作件係為面板或面板模擬物。
首先，如第3A圖所示並配合參閱第4圖，提供複數個第一暫時載板110，其係為基板條型態，第3A至3C圖係以一個第一暫時載板110簡化表示。每一第一暫時載板110係包含複數個單元區111。之後，形成複數個第一線路層120於該些第一暫時載板110上之該些單元區111內。
之後，請參閱第3B圖，以電鍍方法設置複數個導體柱170於該些第一線路層120之複數個扇出墊121上。之後，請參閱第3C及4圖，以覆晶接合方式設置複數個晶片130於該些第一線路層120上。該些晶片130之複數個凸塊131係可藉由銲料132接合至該些第一線路層120之複數個扇入墊122。在一實施例中，上述對照第3A至3C圖的製程步驟係可實施於基板條等級封裝設備，例如基板條電鍍機台、基板條覆晶接合機台。在不同實施例中，上述對照第3A與3B圖的製程步驟係可實施於面板等級封裝設備，僅上述對照第3C圖的製程步驟係實施於基板條等級封裝設 備。
之後，請參閱第5A圖，以矩陣排列方式貼附該些第一暫時載板110於一第二暫時載板140上，該第二暫時載板140係具有面板型態之貼附區。之後，請參閱第5B圖，以面板模封方式形成一面板等級模封基板核心150於該第二暫時載板140上，以覆蓋該些第一暫時載板110與該些晶片130。之後，可利用表面平坦化研磨方式研磨該面板等級模封基板核心150，以露出該些導體柱170之頂端。之後，請參閱第5C圖，以面板上金屬層沉積、電鍍與蝕刻方式形成複數個第二線路層160於該面板等級模封基板核心150上。上述對照第5A至5C圖的製程步驟係可實施於面板等級封裝設備，例如面板上取放機台、面板上模封機台、面板上研磨機台與面板上線路製作機台。
因此，對照第3B圖的設置該些導體柱170之步驟係可實施在對照第3A圖的形成該些第一線路層120之步驟之後。對照第5B圖的該面板等級模封基板核心150之形成之後，該些導體柱170係被該面板等級模封基板核心150所覆蓋(如第5B圖所示)，而在對照第5C圖的該第二線路層160形成之後，該些導體柱170係縱向電連接該些第二線路層160與該些第一線路層120(如第5C圖所示)。
在形成該些第二線路層160之後係可另包含以下應用步驟。請參閱第6A圖，移除該第二暫時載板140，以外露該些第一暫時載板110。請參閱第6B圖，移除該些第一暫時載板110， 以外露該些第一線路層120。在本實施例中，該些第一暫時載板110係具有可蝕刻金屬之材質，該第二暫時載板140係為一感光性黏性膠膜，上述移除該些第一暫時載板110之方法係包含蝕刻，上述移除該第二暫時載板140之方法係包含剝離。
請參閱第6C圖，切割該面板等級模封基板核心150，以構成複數個基板條型態之模封互連基板150A，其尺寸係對應於上述第一暫時載板110，故面板等級切割步驟中皆不需要切磨到該些第一暫時載板110與該第二暫時載板140。上述兩移除步驟與切割步驟亦可實施於面板等級封裝設備。之後，該基板條型態之模封互連基板150A係可如同基板條一般，以基板條等級封裝設備進行半導體封裝作業。
第7圖係為使用該模封互連基板製作之一封裝結構之截面示意圖。該封裝結構係包含複數個封裝單元型態模封基板核心150B，其係相互立體堆疊而組成，每一封裝單元型態模封基板核心150B係由上述基板條型態之模封互連基板150A對應於單元區的部份所切割而成。最底層的封裝單元型態模封基板核心150B的第二線路層160之複數個外接墊161係接合有複數個例如銲球之外接端子210。較佳地，部份之該些外接墊161係對準於該些導體柱170。
第8圖係為使用該模封互連基板製作之另一封裝結構之截面示意圖。該封裝結構係包含一封裝單元型態模封基板核心150B、一晶片220以及一封膠體230。該晶片220係設置於該封 裝單元型態模封基板核心150B上，可覆晶接合於該封裝單元型態模封基板核心150B之第一線路層120，該封膠體230係形成於該封裝單元型態模封基板核心150B上，以密封該晶片220。複數個外接端子210係設置於該封裝單元型態模封基板核心150B下，可接合於該封裝單元型態模封基板核心150B的第二線路層160之複數個外接墊161。較佳地，部份之該些外接墊161係對準於該些導體柱170。
以上所揭露的僅為本發明較佳實施例而已，當然不能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。
100‧‧‧模封互連基板之面板組合構造
110‧‧‧第一暫時載板
112‧‧‧井字間隙
120‧‧‧第一線路層
121‧‧‧扇出墊
122‧‧‧扇入墊
130‧‧‧晶片
131‧‧‧凸塊
132‧‧‧銲料
140‧‧‧第二暫時載板
150‧‧‧面板等級模封基板核心
160‧‧‧第二線路層
161‧‧‧外接墊
170‧‧‧導體柱

Claims (10)

  1. 一種模封互連基板之面板組合構造，包含：複數個第一暫時載板，係為基板條型態，每一第一暫時載板係包含複數個單元區；複數個第一線路層，係形成於該些第一暫時載板上之該些單元區內；複數個晶片，係設置於該些第一線路層上；一第二暫時載板，係具有面板型態之貼附區，該些第一暫時載板係矩陣排列方式貼附於該第二暫時載板上；一面板等級模封基板核心，係形成於該第二暫時載板上，以覆蓋該些第一暫時載板與該些晶片；以及複數個第二線路層，係形成於該面板等級模封基板核心上。
  2. 如申請專利範圍第1項所述之模封互連基板之面板組合構造，另包含複數個導體柱，係設置於該些第一線路層之複數個扇出墊上並被該面板等級模封基板核心所覆蓋，以縱向電連接該些第二線路層與該些第一線路層。
  3. 如申請專利範圍第2項所述之模封互連基板之面板組合構造，其中該第二線路層係包含複數個外接墊，部份之該些外接墊係對準於該些導體柱。
  4. 如申請專利範圍第1、2或3項所述之模封互連基板之面板組合構造，其中該些晶片係覆晶接合於該些第一線路層之複數個扇入墊。
  5. 如申請專利範圍第1、2或3項所述之模封互連基板之面板組合構造，其中該面板等級模封基板核心係更填入該些第一暫 時載板之間的井字間隙。
  6. 如申請專利範圍第1、2或3項所述之模封互連基板之面板組合構造，其中該些第一暫時載板係具有可蝕刻金屬之材質，該第二暫時載板係為一感光性黏性膠膜。
  7. 一種模封互連基板之面板組合構造之製造方法，包含：提供複數個第一暫時載板，係為基板條型態，每一第一暫時載板係包含複數個單元區；形成複數個第一線路層於該些第一暫時載板上之該些單元區內；設置複數個晶片於該些第一線路層上；以矩陣排列方式貼附該些第一暫時載板於一第二暫時載板上，該第二暫時載板係具有面板型態之貼附區；形成一面板等級模封基板核心於該第二暫時載板上，以覆蓋該些第一暫時載板與該些晶片；以及形成複數個第二線路層於該面板等級模封基板核心上。
  8. 如申請專利範圍第7項所述之模封互連基板之面板組合構造之製造方法，在形成該些第一線路層之後，另包含：設置複數個導體柱於該些第一線路層之複數個扇出墊上，並且在該面板等級模封基板核心形成之後，該些導體柱係被該面板等級模封基板核心所覆蓋，在該第二線路層形成之後，該些導體柱係縱向電連接該些第二線路層與該些第一線路層。
  9. 如申請專利範圍第7或8項所述之模封互連基板之面板組合構造之製造方法，在形成該些第二線路層之後，另包含：移除該第二暫時載板，以外露該些第一暫時載板； 移除該些第一暫時載板，以外露該些第一線路層；以及切割該面板等級模封基板核心，以構成複數個基板條型態之模封互連基板。
  10. 如申請專利範圍第9項所述之模封互連基板之面板組合構造之製造方法，其中該些第一暫時載板係具有可蝕刻金屬之材質，該第二暫時載板係為一感光性黏性膠膜，上述移除該些第一暫時載板之方法係包含蝕刻，上述移除該第二暫時載板之方法係包含剝離。
TW104133067A 2015-10-07 2015-10-07 模封互連基板之面板組合構造及其製造方法 TWI627694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104133067A TWI627694B (zh) 2015-10-07 2015-10-07 模封互連基板之面板組合構造及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104133067A TWI627694B (zh) 2015-10-07 2015-10-07 模封互連基板之面板組合構造及其製造方法

Publications (2)

Publication Number Publication Date
TW201714234A true TW201714234A (zh) 2017-04-16
TWI627694B TWI627694B (zh) 2018-06-21

Family

ID=59256795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133067A TWI627694B (zh) 2015-10-07 2015-10-07 模封互連基板之面板組合構造及其製造方法

Country Status (1)

Country Link
TW (1) TWI627694B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US8421210B2 (en) * 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof

Also Published As

Publication number Publication date
TWI627694B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10109573B2 (en) Packaged semiconductor devices and packaging devices and methods
CN107403733B (zh) 三层叠层封装结构及其形成方法
CN111883481B (zh) 3d封装件结构及其形成方法
US20200335447A1 (en) Method for fabricating electronic package
US8993380B2 (en) Structure and method for 3D IC package
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
KR20080076854A (ko) 다수의 칩을 구비한 반도체 디바이스 패키지 및 제조 방법
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
JP2008277569A (ja) 半導体装置及びその製造方法
CN104716103A (zh) 具有间隙的底部填充图案
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
CN102709200A (zh) 半导体器件和形成设置在半导体管芯上的绝缘层的方法
US20140070424A1 (en) Semiconductor package, method of fabricating the semiconductor package, and interposer structure of the semiconductor package
TWI643275B (zh) 電子結構製程
CN107958844B (zh) 封装结构及其制作方法
TWI768874B (zh) 封裝結構及其製作方法
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
TWI627694B (zh) 模封互連基板之面板組合構造及其製造方法
TWI575691B (zh) 柱頂互連（ｐｔｉ）之半導體封裝構造
CN106653719B (zh) 一种圆片级封装结构与封装方法
TWI517334B (zh) 超薄型晶圓級扇出封裝構造
TWI612587B (zh) 一種無基板半導體封裝製造方法