TW201709004A - 電壓翻轉式零點補償電路 - Google Patents

電壓翻轉式零點補償電路 Download PDF

Info

Publication number
TW201709004A
TW201709004A TW104127530A TW104127530A TW201709004A TW 201709004 A TW201709004 A TW 201709004A TW 104127530 A TW104127530 A TW 104127530A TW 104127530 A TW104127530 A TW 104127530A TW 201709004 A TW201709004 A TW 201709004A
Authority
TW
Taiwan
Prior art keywords
nmos transistor
voltage
current
source
zero point
Prior art date
Application number
TW104127530A
Other languages
English (en)
Other versions
TWI548964B (zh
Inventor
顏韶甫
Original Assignee
敦泰電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 敦泰電子股份有限公司 filed Critical 敦泰電子股份有限公司
Priority to TW104127530A priority Critical patent/TWI548964B/zh
Priority to CN201610395525.9A priority patent/CN106484016B/zh
Application granted granted Critical
Publication of TWI548964B publication Critical patent/TWI548964B/zh
Publication of TW201709004A publication Critical patent/TW201709004A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本發明提出一種電壓翻轉式零點補償電路，其係用於一輸出端以進行零點/極點補償。該電壓翻轉式零點補償電路包括包括一電容、一放大器、一第一電流鏡、及一第二電流鏡。該電容連接至該輸出端，以接收該輸出端之電壓。該放大器連接至該電容，以將該輸出端之電壓放大。第一電流鏡連接至該放大器，以將該放大器(Mn1)的電流放大。該第二電流鏡連接至該第一電流鏡，以將該第一電流鏡的電流放大，其中，該第二電流鏡的一第一端點經由一第一外部電阻(RF1)耦合至該輸出端。

Description

電壓翻轉式零點補償電路
本發明係關於零點/極點( z e r o p o l e )補償之技術領域，尤指一種電壓翻轉式零點補償電路。
圖1 係一習知低壓降電壓穩壓器( l ow- d r o p o u t v o l t a g er e g u l a to r ) 的電路圖，其係例如為美國第6 , 7 1 0 , 5 83 號專利公告所示的電路圖。於圖1 中，一第一頻率補償電容116 係與電壓分壓器中的上部電阻( u p p e r r e s i s to r ) 3 0 平行，其中，該電壓分壓器係由該上部電阻30及一下部電阻( l owe r r e s i s t or ) 3 2 所組成。第一頻率補償電容1 0 6 與該電壓分壓器提供一零點/極點( z e r o / p o l e ) 對， 以在高電流負載時增加電路的相位餘裕( p ha s e ma r g i n) 。
雖然圖1的電路可以提供一超前的零點(lead zero)，然而，當該上部電阻30與該下部電阻32的比值(R1/R2)小的時候，此時，零點(zero)與極點(pole)則相當接近，此會降低相位補償(phase compensation)的效果。
於Chaitanya K. Chava, José Silva-Martínez, et al.等人在IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, VOL. 51, NO. 6, pp.1041-1050, 2004所發表的「A Frequency Compensation Scheme for LDO Voltage Regulators」論文中，其提供一低壓降線性穩壓 (low dropout voltage regulator, LDO voltage regulator)技術。圖2係該論文所揭露之一跨導增益增強架構(transconductance gain enhanced structure)，其在一迴授中使用一跨導運算放大器(operational transconductance amplifier, OTA)，以增強跨導(transconductance)。圖3係圖2的詳細電路圖。如圖3所示，其包含一二極體連接的差動放大器310、一源極追隨器(source follower)320、及一電流鏡330。該二極體連接的差動放大器310係作為一位準轉換緩衝器(level-shifting buffer)，以將直流位準下移(down-shift)使輸出電壓應用範圍增加，同時將補償的零點/極點分離。該源極追隨器320產生與一補償電容340相關的電流。該電流鏡330產生一比例的輸出電流。
圖3的電路雖可提供多餘的相位餘裕(phase margin)，但是輸出電壓的電壓裕量(voltage headroom)卻大幅度縮小，而限制了其應用範圍。
圖4係另一習知低壓降電壓穩壓器(low-dropout voltage regulator)的電路圖，其係例如為美國第7,746,047號專利公告所示的電路圖。於圖4中，其使用一電壓控制電流源(voltage controlled current source ,VCCS)210以將小訊號電流注入節點B，並以補償電容410來進行零點/極點(zero/pole)補償。然而節點B上的電壓Vfb需大於2Vov，當中Vov為電晶體420、430的驅動電壓(overdrive voltage)，此限制了該電壓控制電流源210的應用範圍。另外其所產生之極點與補嘗零點並未夠分離，因此，習知零點/極點(zero pole)補償技術仍有改善的空間。
本發明之目的主要係在提供一電壓翻轉式零點補償電路，其可提供較佳的相位補償，以增加電路的穩定性。
依據本發明之一特色，本發明提出一種電壓翻轉式零點補償電路，其係用於一輸出端以進行零點/極點補償，該電壓翻轉式零點補償電路包括一電容、一放大器、一第一電流鏡、及一第二電流鏡。該電容連接至該輸出端，以接收該輸出端之電壓。該放大器連接至該電容，以將該輸出端之電壓放大。第一電流鏡連接至該放大器(Mn1)，以將該放大器的電流放大。該第二電流鏡連接至該第一電流鏡，以將該第一電流鏡的電流放大，其中，該第二電流鏡的一第一端點經由一第一外部電阻耦合至該輸出端。
圖5 係依據本發明一較佳實施例的一種電壓翻轉式零點補償電路500 之電路圖， 係用於一輸出端(Vo u t ) 以進行零點/ 極點( z e r o / p ol e )補償。如圖5 所示，該電壓翻轉式零點補償電路500 包括一電容C1、一放大器Mn 1、一第一電流鏡510、一第二電流鏡520、一第一電流源IA、一第二電流源IB、及一第三電流源IC。
該電容C1連接至該輸出端，以接收該輸出端之電壓Vout。該放大器Mn1連接至該電容C1，以將該輸出端之電壓Vout放大。於本較佳實施例中，該放大器Mn1為一第一NMOS電晶體Mn1，該第一NMOS電晶體Mn1係共閘極(common gate)組態，以放大該輸出端電壓Vout。
該第一電流鏡510連接至該放大器Mn1，以將該放大器Mn1的電流放大。該第一電流鏡510為由一第二NMOS電晶體Mn2及一第三NMOS電晶體Mn3所組成。該第一電流鏡510的電流放大比例為1:M。藉由第二NMOS電晶體Mn2的寬長比(W2/L2)及第三NMOS電晶體Mn3的寬長比(W3/L3)即可達成，故該第一電流鏡510的電流放大比例可為1:2.5(=2:5)。於本實施例中，M可為大於0的數值，較佳可為大於1的數值，且M並不限定為整數。該第二電流鏡520連接至該第一電流鏡510，以將該第一電流鏡510的電流放大。該第二電流鏡520為由一第一PMOS電晶體Mp1及一第二NMOS電晶體Mp2所組成。該第二電流鏡520的電流放大比例為1:N，N較佳可為大於1的數值，且N並不限定為整數。其中，該第二電流鏡520的一第一端點FB經由一第一外部電阻RF1耦合至該輸出端。
如圖5所示，該第一電流源IA的一端連接至一高電位Vdd，另一端連接至該第一NMOS電晶體Mn1的汲極D、該第二NMOS電晶體Mn2的閘極G、及該第三NMOS電晶體Mn3的閘極G。該第一NMOS電晶體Mn1的源極S連接至該電容C1的一端、及該第二NMOS電晶體Mn2的汲極D，該第一NMOS電晶體Mn1的閘極G連接至一偏壓電壓Vbias，該電容C1的另一端連接至輸出端(Vout)。
該第二NMOS電晶體Mn2的源極S連接至一低電位Gnd，該第三NMOS電晶體Mn3的源極S連接至該低電位Gnd，其汲極D連接至該第二電流源IB的一端、該第一PMOS電晶體Mp1的汲極D、該第一PMOS電晶體Mp1的閘極G、及該第二PMOS電晶體Mp2的閘極G，該第二電流源IB的另一端連接至該高電位Vdd。
該第一PMOS電晶體Mp1的源極S連接至該高電位Vdd。該第二PMOS電晶體Mp2的源極S連接至該高電位Vdd，其汲極D經由該第一端點FB連接至該第三電流源IC的一端、該第一外部電阻RF1的一端、及一第二外部電阻RF2的一端。該第三電流源IC的另一端連接至該低電位Gnd。該第一外部電阻RF1的另一端連接至該輸出端。該第二外部電阻RF2的另一端連接至該低電位Gnd。
由圖5可知，流經該第三NMOS電晶體Mn3的電流為MIA，流經該第一PMOS電晶體Mp1的電流為MIA-IB，流經該第二NMOS電晶體Mp2的電流為N[MIA-IB]，因此流經該第三電流源IC的電流為N[MIA-IB]。
由電路分析可知，該電壓翻轉式零點補償電路500的極點係以下列公式表示：。，                                                                          (1) 當中，為該極點，為該電容的電容值，為該放大器Mn1的跨導(transconductance)，為該放大器Mn1的輸出阻抗(output impedance)，為該第二NMOS電晶體Mn2的跨導。
該電壓翻轉式零點補償電路500的零點係以下列公式表示：，                                                                (2) 當中，為該零點，為該電容的電容值，為第一外部電阻RF1的電阻值，M為該第一電流鏡的電流放大比例，N為該第二電流鏡的電流放大比例。
由公式(1)及公式(2)可得知，該電壓翻轉式零點補償電路500的極點與零點的比值為：。                                         (3)
由公式(3)可知，該電壓翻轉式零點補償電路500的極點與零點相距很遠，不會有習知技術中零點與極點相當接近的問題，因此本發明技術具有相位補償(phase compensation)的效果。
圖6係本發明電壓翻轉式零點補償電路500與IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, VOL. 51, NO. 6, pp.1041-1050, 2004所發表的「A Frequency Compensation Scheme for LDO Voltage Regulators」論文的模擬示意圖。如圖6所示，在37.96 KHz頻率處，本發明電壓翻轉式零點補償電路500的最大補償相位可達79.9∘，而習知技術的最大補償相位僅為8.2∘，不論由公式(3)或是模擬結果，本發明電壓翻轉式零點補償電路500確實可將極點與零點分離，而達相位補償的目的，進而增加系統的穩定度。
圖7係本發明電壓翻轉式零點補償電路500的運用示意圖，係將該電壓翻轉式零點補償電路500運用於一放大器710的迴授中，以增加該放大器710的穩定度。
圖8係依據本發明另一較佳實施例的一種電壓翻轉式零點補償電路800之電路圖，係用於一輸出端(Vout)以進行零點/極點(zero/pole)補償。如圖8所示，該電壓翻轉式零點補償電路800包括一電容C1、一放大器Mn1、一第一電流鏡510、一第二電流鏡520、一第一電流源IA、一第二電流源IB、及一第三電流源IC。
該電容C1的一端連接至該輸出端，以接收該輸出端之電壓Vout。該第一NMOS電晶體Mn1的源極連接至該電容C1的另一端，以將該輸出端之電壓Vout放大。該第一電流鏡510包含一第二NMOS電晶體Mn2及一第三NMOS電晶體Mn3，該第一電流鏡510連接至該第一NMOS電晶體Mn1，該第二NMOS電晶體Mn2的源極連接至一低電位Gnd，該第三NMOS電晶體Mn3的源極連接至該低電位Gnd，以將該放大器Mn1的電流放大。
該第一電流源IA的一端連接至一高電位Vdd，另一端連接至該第一NMOS電晶體Mn1的汲極D、該第一NMOS電晶體Mn1的閘極G、該第二NMOS電晶體Mn2的閘極G、及該第三NMOS電晶體Mn3的閘極G。該第二電流鏡520包含一第一PMOS電晶體Mp1及一第二NMOS電晶體Mp2，該第一PMOS電晶體Mp1的源極S連接至該高電位Vdd，該第二PMOS電晶體Mp2的源極S連接至該高電位Vdd。
該第二電流源IB的一端連接至該第三NMOS電晶體Mn3的汲極D、該第一PMOS電晶體Mp1的汲極D、該第一PMOS電晶體Mp1的閘極G、及該第二PMOS電晶體Mp2的閘極G，其另一端連接至該高電位Vdd。該第三電流源IC的一端連接至該第二PMOS電晶體Mp2的汲極D、一第一外部電阻RF1的一端、及一第二外部電阻RF2的一端。該第一外部電阻RF1的另一端連接至該輸出端，該第二外部電阻(RF2)的另一端連接至該低電位Gnd。圖8與圖5主要的區別在於：在圖5中，該第一NMOS電晶體Mn1的閘極G連接至一偏壓電壓Vbias，而圖8中，該第一NMOS電晶體Mn1的閘極G連接至該第一電流源IA的一端，但兩者同樣皆可達到將極點與零點分離之功效。
由前述說明可知，相較於習知技術，本發明之電壓翻轉式零點補償電路500可將極點與零點分離，且分開得很遠，而達相位補償的目的，進而增加系統的穩定度。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
116‧‧‧第一頻率補償電容
30‧‧‧上部電阻
32‧‧‧下部電阻
310‧‧‧二極體連接的差動放大器
320‧‧‧源極追隨器
330‧‧‧電流鏡
340‧‧‧補償電容
210‧‧‧電壓控制電流源
410‧‧‧補償電容
B‧‧‧節點
420、430‧‧‧電晶體
500‧‧‧電壓翻轉式零點補償電路
C1‧‧‧電容
Mn1‧‧‧放大器
510‧‧‧第一電流鏡
520‧‧‧第二電流鏡
IA‧‧‧第一電流源
IB‧‧‧第二電流源
IC‧‧‧第三電流源
Vbias‧‧‧偏壓電壓
Vdd‧‧‧高電位
Gnd‧‧‧低電位
Mn1‧‧‧第一NMOS電晶體
Mn2‧‧‧第二NMOS電晶體
Mn3‧‧‧第三NMOS電晶體
Mp1‧‧‧第一PMOS電晶體
Mp2‧‧‧第二NMOS電晶體
FB‧‧‧第一端點
RF1‧‧‧第一外部電阻
RF2‧‧‧第二外部電阻
710‧‧‧放大器
800‧‧‧電壓翻轉式零點補償電路
Vout‧‧‧電壓
圖1係一習知低壓降電壓穩壓器的電路圖。 圖2係一習知跨導增益增強架構。 圖3係圖2的詳細電路圖。 圖4係另一習知低壓降電壓穩壓器的電路圖。 圖5係本發明一種電壓翻轉式零點補償電路之電路圖。 圖6係本發明電壓翻轉式零點補償電路與習知IEEE論文的模擬示意圖。 圖7係本發明電壓翻轉式零點補償電路的運用示意圖。 圖8係本發明一種電壓翻轉式零點補償電路之另一電路圖。
500‧‧‧電壓翻轉式零點補償電路
C1‧‧‧電容
Mn1‧‧‧放大器
510‧‧‧第一電流鏡
520‧‧‧第二電流鏡
IA‧‧‧第一電流源
IB‧‧‧第二電流源
IC‧‧‧第三電流源
Vbias‧‧‧偏壓電壓
Vdd‧‧‧高電位
Gnd‧‧‧低電位
Mn1‧‧‧第一NMOS電晶體
Mn2‧‧‧第二NMOS電晶體
Mn3‧‧‧第三NMOS電晶體
Mp1‧‧‧第一PMOS電晶體
Mp2‧‧‧第二NMOS電晶體
FB‧‧‧第一端點
RF1‧‧‧第一外部電阻
RF2‧‧‧第二外部電阻
Vout‧‧‧電壓

Claims (10)

  1. 一種電壓翻轉式零點補償電路，係用於一輸出端以進行零點/極點補償，該電壓翻轉式零點補償電路包括： 一電容，連接至該輸出端，以接收該輸出端之電壓； 一放大器，連接至該電容，以將該輸出端之電壓放大； 一第一電流鏡，連接至該放大器，以將該放大器的電流放大；以及 一第二電流鏡，連接至該第一電流鏡，以將該第一電流鏡的電流放大； 其中，該第二電流鏡的一第一端點經由一第一外部電阻耦合至該輸出端。
  2. 如申請專利範圍第1項所述之電壓翻轉式零點補償電路，更包含一第一電流源、一第二電流源、及一第三電流源。
  3. 如申請專利範圍第2項所述之電壓翻轉式零點補償電路，其中，該放大器為一第一NMOS電晶體，該第一電流鏡為由一第二NMOS電晶體及一第三NMOS電晶體所組成，該第二電流鏡為由一第一PMOS電晶體及一第二NMOS電晶體所組成。
  4. 如申請專利範圍第3項所述之電壓翻轉式零點補償電路，其中，該第一電流源的一端連接至一高電位，另一端連接至該第一NMOS電晶體的汲極、該第二NMOS電晶體的閘極、及該第三NMOS電晶體的閘極，該第一NMOS電晶體的源極連接至該電容的一端、及該第二NMOS電晶體的汲極，該第一NMOS電晶體的閘極連接至一偏壓電壓，該電容的另一端連接至輸出端。
  5. 如申請專利範圍第4項所述之電壓翻轉式零點補償電路，其中，該第一NMOS電晶體係共閘極組態，以放大該輸出端電壓。
  6. 如申請專利範圍第4項所述之電壓翻轉式零點補償電路，其中，該第二NMOS電晶體的源極連接至一低電位，該第三NMOS電晶體的源極連接至該低電位，其汲極連接至該第二電流源的一端、該第一PMOS電晶體的汲極、該第一PMOS電晶體的閘極、及該第二PMOS電晶體的閘極，該第二電流源的另一端連接至該高電位。
  7. 如申請專利範圍第6項所述之電壓翻轉式零點補償電路，其中，該第一PMOS電晶體的源極連接至該高電位，該第二PMOS電晶體的源極連接至該高電位，其汲極經由該第一端點連接至該第三電流源的一端、該第一外部電阻的一端、及一第二外部電阻的一端，該第三電流源的另一端連接至該低電位，該第一外部電阻的另一端連接至該輸出端，該第二外部電阻的另一端連接至該低電位。
  8. 如申請專利範圍第7項所述之電壓翻轉式零點補償電路，其中，該極點係以下列公式表示：， 當中，為該極點，為該電容的電容值，為該放大器的跨導，為該放大器的輸出阻抗，為該第二NMOS電晶體的跨導。
  9. 如申請專利範圍第8項所述之電壓翻轉式零點補償電路，其中，該零點以下列公式表示：， 當中，為該零點，為該電容的電容值，為第一外部電阻的電阻值，M為該第一電流鏡的電流放大比例，N為該第二電流鏡的電流放大比例。
  10. 一種電壓翻轉式零點補償電路，係用於一輸出端以進行零點/極點補償，該電壓翻轉式零點補償電路包括： 一電容，其一端連接至該輸出端，以接收該輸出端之電壓； 一第一NMOS電晶體，其源極連接至該電容的另一端，以將該輸出端電之壓放大； 一第一電流鏡，其包含一第二NMOS電晶體及一第三NMOS電晶體，該第二NMOS電晶體的源極連接至一低電位，該第三NMOS電晶體的源極連接至該低電位，以將第一NMOS電晶體的電流放大； 一第一電流源，其一端連接至一高電位，另一端連接至該第一NMOS電晶體的汲極、該第一NMOS電晶體的閘極、該第二NMOS電晶體的閘極、及該第三NMOS電晶體的閘極； 一第二電流鏡，其包含一第一PMOS電晶體及一第二NMOS電晶體，該第一PMOS電晶體的源極連接至該高電位，該第二PMOS電晶體的源極連接至該高電位； 一第二電流源，其一端連接至該第三NMOS電晶體的汲極、該第一PMOS電晶體的汲極、該第一PMOS電晶體的閘極、及該第二PMOS電晶體的閘極，其另一端連接至該高電位；以及 一第三電流源，其一端連接至該第二PMOS電晶體的汲極、一第一外部電阻的一端、及一第二外部電阻的一端，該第一外部電阻的另一端連接至該輸出端，該第二外部電阻的另一端連接至該低電位。
TW104127530A 2015-08-24 2015-08-24 電壓翻轉式零點補償電路 TWI548964B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104127530A TWI548964B (zh) 2015-08-24 2015-08-24 電壓翻轉式零點補償電路
CN201610395525.9A CN106484016B (zh) 2015-08-24 2016-06-06 电压翻转式零点补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104127530A TWI548964B (zh) 2015-08-24 2015-08-24 電壓翻轉式零點補償電路

Publications (2)

Publication Number Publication Date
TWI548964B TWI548964B (zh) 2016-09-11
TW201709004A true TW201709004A (zh) 2017-03-01

Family

ID=57445012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127530A TWI548964B (zh) 2015-08-24 2015-08-24 電壓翻轉式零點補償電路

Country Status (2)

Country Link
CN (1) CN106484016B (zh)
TW (1) TWI548964B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109062306B (zh) * 2018-08-28 2020-06-09 上海华虹宏力半导体制造有限公司 阈值基准电流产生电路
IT201900006715A1 (it) * 2019-05-10 2020-11-10 St Microelectronics Srl Circuito di compensazione in frequenza e dispositivo corrispondente

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563501A (en) * 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
US6005378A (en) * 1998-03-05 1999-12-21 Impala Linear Corporation Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
FR2881537B1 (fr) * 2005-01-28 2007-05-11 Atmel Corp Regulateur cmos standard a bas renvoi, psrr eleve, bas bruit avec nouvelle compensation dynamique
US7821238B1 (en) * 2008-06-09 2010-10-26 National Semiconductor Corporation Feedback loop compensation for buck/boost switching converter
CN102193577A (zh) * 2010-03-05 2011-09-21 天网电子股份有限公司 具电压补偿与零电位切换特性的定电流电路
CN102541134A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种基于动态零极点跟踪技术的ldo
CN103064455B (zh) * 2012-12-07 2016-06-08 广州慧智微电子有限公司 一种基于调零电阻的动态零点米勒补偿线性电压调整电路
KR102076667B1 (ko) * 2013-01-07 2020-02-12 삼성전자주식회사 저전압 강하 레귤레이터
US9086710B1 (en) * 2013-02-05 2015-07-21 Maxim Integrated Products, Inc. Zero-pole compensator circuits with impedance reduction multipliers

Also Published As

Publication number Publication date
TWI548964B (zh) 2016-09-11
CN106484016B (zh) 2017-12-22
CN106484016A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
CN108235744B (zh) 低压差线性稳压电路
KR101939843B1 (ko) 볼티지 레귤레이터
TWI447552B (zh) 具可調適米勒補償的電壓調節器
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
KR101238296B1 (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
CN100480944C (zh) 一种压控电流源及带有压控电流源的低压差稳压电源
US8928296B2 (en) High power supply rejection ratio (PSRR) and low dropout regulator
US9671805B2 (en) Linear voltage regulator utilizing a large range of bypass-capacitance
KR20140089814A (ko) 저전압 강하 레귤레이터
CN111176358B (zh) 一种低功耗低压差线性稳压器
KR101689897B1 (ko) 볼티지 레귤레이터
JP2007249712A (ja) リニアレギュレータ回路
CN112925378B (zh) 快速响应线性稳压器及其快速响应放大电路
WO2021035707A1 (zh) 一种低压差稳压器
US20210318703A1 (en) Low dropout voltage regulator
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
CN208351364U (zh) 一种线性稳压电路
US11016519B2 (en) Process compensated gain boosting voltage regulator
CN112987841A (zh) 一种新型线性稳压器
TWI548964B (zh) 電壓翻轉式零點補償電路
US9231525B2 (en) Compensating a two stage amplifier
US11860659B2 (en) Low drop-out (LDO) linear regulator
JP2019022179A (ja) 演算増幅器
CN109416552B (zh) 低压差线性稳压器