TW201701595A - 發射器、使用該發射器的共模收發器、以及其操作方法 - Google Patents

Abstract

本發明提供一種發射器、使用該發射器的共模收發器、 以及其操作方法。發射器包括第一電晶體群組以及第二電晶體群組。第一電晶體群組包括串接的第一電晶體與第二電晶體，其中第二電晶體利用井追蹤功能操作。第二電晶體群組包括串接的第三電晶體與第四電晶體，其中第三電晶體利用井追蹤功能操作。第一電晶體群組與第二電晶體群組之間具有輸出節點，且第二電晶體與第三電晶體耦接此輸出節點。本發明可有效地阻擋在共模操作中的漏電路徑，且可提升靜電放電的防護能力。

Description

發射器、使用該發射器的共模收發器、以及其操作方法

本發明是有關於一種射頻技術，且特別是有關於一種發射器、使用該發射器的共模收發器、以及其操作方法。

在通訊系統中若兩個通訊設備的距離很遠時會遇到設備彼此存在不同地電位的問題。對於上述問題，常見的習知技術有兩種解決方式。習知第一種方式請參見圖1。圖1為通訊系統中將兩個通訊設備的地電位連接的架構圖。兩個通訊設備EQ1、EQ2中間的傳輸介面除了傳送信號(如傳送信號包括接口電壓Vbus)之外，還利用每一通訊設備的地電位信號接腳，將兩個通訊設備的地電位信號接腳連接在一起而成為同一個地電位GND。但此種做法有兩個缺點：第一、通訊設備的連接埠(connection port)需使用地電位信號接腳；第二、若通訊設備EQ1、EQ2之間的地電位差異太大時，將不同的地電位強迫連接，由於導線的電阻為微 歐姆等級，極可能產生巨大的電流(I=V/R)，且此巨大的電流必然會產生磁場而影響正常的信號通訊，造成通訊失敗。

習知第二種方式請參見圖2。圖2為通訊系統中兩個通訊設備具有共模(common mode)範圍介面的架構圖。通訊設備EQ1、EQ2使用共模收發器，在共模電壓範圍容許通訊設備EQ1、EQ2處於不同地電位。

請參見圖3，圖3為基於圖2的架構圖，繪示通訊設備EQ1、EQ2之間存在正地電位偏移的示意圖。例如：當通訊設備EQ1的共模電壓範圍為0V至5V且存在正地電位偏移為7V時，則通訊設備EQ2的共模電壓範圍的需求為7V至12V。

另外，請參見圖4，圖4為基於圖2的架構圖，繪示通訊設備EQ1、EQ2之間存在負地電位偏移的示意圖。例如：當通訊設備EQ1的共模電壓範圍為0V至5V且存在負地電位偏移為-7V時，則通訊設備EQ2的共模電壓範圍的需求為-7V至-2V。另一方面，若通訊設備EQ2要可同時應付正地電位偏移與負地電位偏移時，則其共模電壓範圍的需求為-7V至+12V。

當通訊設備EQ1、EQ2皆為共模收發器，且在兩個通訊設備間EQ1、EQ2存在正地電位偏移或是負地電位偏移時，依規定在電位偏移範圍內都要能正常收發信號且不允許額外的漏電。請參見圖5或圖6。圖5為共模收發器的發射器有正地電位偏移時的漏電路徑的示意圖。圖6為共模收發器的發射器有負地電位偏移時的漏電路徑的示意圖。一般收發器的發射器10的上拉電路11 或下拉電路12都存在一個寄生二極體。

在圖5中，當接口電壓Vbus大於電源端VDD時，會有一個漏電路徑經由寄生二極體從接口電壓Vbus流向電源端VDD。相同上述原理而在圖6中，當接口電壓Vbus小於地電位GND時，會有一個漏電路徑經由寄生二極體從地電位GND流向接口電壓Vbus。

為了解決漏電路徑的問題，請參見圖7所示。圖7為習知的共模收發器的發射器的電路圖。在從接口電壓Vbus流向電源端VDD的路徑上配置一個反向的二極體71以串接上拉電路，用以阻擋正地電位偏移；且在從地電位GND流向接口電壓Vbus的路徑上也配置另一個反向的二極體72以串接下拉電路，用以阻擋負地電位偏移的漏電路徑。但是，上述方法將衍生一個缺點，共模電壓範圍的上限值與下限值將各別少掉一個二極體的切入電壓(cut in voltage)，如此一來，發射器70的輸出能力變差。舉例來說，未配置兩個反向二極體之前，共模電壓範圍為0至VDD；但在配置兩個反向二極體之後，共模電壓範圍已經降低為0.7至VDD-0.7。

有鑑於此，本發明提出一種發射器、使用發射器的共模收發器、以及其操作方法，藉以解決先前技術所述及的問題。

本發明提供一種共模收發器的發射器，包括：第一電晶 體群組，包括串接的第一電晶體與第二電晶體，其中第二電晶體利用井追蹤功能操作；以及第二電晶體群組，包括串接的第三電晶體與第四電晶體，其中第三電晶體利用井追蹤功能操作；其中第一電晶體群組與第二電晶體群組之間具有輸出節點，且第二電晶體與第三電晶體耦接輸出節點。

於本發明的一實施例中，發射器更包括第一電路，耦接輸出節點與地電位，用以進行瞬態電壓抑制。

於本發明的一實施例中，第二電晶體具有第二電路，第二電路進行井追蹤，用以根據施加在第二電晶體的源極或汲極上的第一最高電壓，控制第二電晶體的第一井電壓；以及第三電晶體具有第三電路，第三電路進行井追蹤，用以根據施加在第三電晶體的源極或汲極上的第二最高電壓，控制第三電晶體的第二井電壓。

於本發明的一實施例中，第一電晶體與第二電晶體分別為低電壓型式的P型金氧半電晶體與高電壓型式的P型金氧半電晶體，且第一電晶體的電路面積經配置介於第二電晶體的電路面積的二分之一至四分之一之間。

於本發明的一實施例中，第三電晶體與第四電晶體分別為高電壓型式的N型金氧半電晶體與低電壓型式的N型金氧半電晶體，且第四電晶體的電路面積經配置介於第三電晶體的電路面積的二分之一至四分之一之間。

本發明更提供一種共模收發器。共模收發器包括發射 器、第一電路、以及接收器。發射器包括輸出級。第一電路耦接輸出節點與地電位，用以進行瞬態電壓抑制。接收器耦接輸出節點。輸出級包括第一電晶體群組以及第二電晶體群組。第一電晶體群組包括串接的第一電晶體與第二電晶體，其中第二電晶體利用井追蹤功能操作第二電晶體。第二電晶體群組包括串接的第三電晶體與第四電晶體，其中第三電晶體利用井追蹤功能操作，並且第一串接電晶體群組與第二串接電晶體群組之間具有輸出節點，且第二電晶體與第三電晶體耦接輸出節點。

本發明更提供一種共模收發器的操作方法。操作方法包括：提供第一電晶體群組，包括串接的第一電晶體與第二電晶體；提供第二電晶體群組，包括串接的第三電晶體與第四電晶體；以及第二電晶體及第三電晶體分別利用井追蹤功能操作。

於本發明的一實施例中，操作方法更包括：提供第一電路，耦接輸出節點與地電位，用以進行瞬態電壓抑制。

於本發明的一實施例中，利用井追蹤功能分別操作第二電晶體及第三電晶體包括：在第二電晶體配置第二電路，第二電路進行井追蹤，用以根據施加在第二電晶體的源極或汲極上的第一最高電壓，控制第二電晶體的第一井電壓；以及在第三電晶體配置第三電路，第三電路進行井追蹤，用以根據施加在第三電晶體的源極或汲極上的第二最高電壓，控制第三電晶體的第二井電壓。

基於上述，本發明的發射器、使用發射器的共模收發器、 以及其操作方法在輸出級使用多個串接的電晶體。串接的電晶體中包括低壓元件與高壓元件。高壓元件使用井追蹤功能，可用來阻擋正地電位偏移或負地電位偏移的漏電路徑，且改善輸出級的驅動能力不足的問題。低壓元件可用來提高所要保護的電路的最大電壓，藉以提高瞬態電壓抑制時的靜電放電防護能力。另一方面，低壓元件的電路面積介於高壓元件的電路面積的二分之一至四分之一之間，可避免全部電晶體採用高壓元件時面臨電路面積過大的問題，藉此可節省整體的晶片面積。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧發射器

11‧‧‧上拉電路

12‧‧‧下拉電路

70‧‧‧發射器

71、72‧‧‧二極體

80‧‧‧發射器

81、82‧‧‧電晶體

83‧‧‧第二電路

1306‧‧‧第三電晶體

1307‧‧‧第四電晶體

1308‧‧‧第三電路

1500‧‧‧共模收發器

1501‧‧‧發射器

1502‧‧‧接收器

1503‧‧‧輸出級

EQ1、EQ2‧‧‧通訊設備

84‧‧‧第三電路

1101‧‧‧曲線

1300‧‧‧發射器

1301‧‧‧第一電晶體群組

1302‧‧‧第二電晶體群組

1303‧‧‧第一電晶體

1304‧‧‧第二電晶體

1305‧‧‧第二電路

GND‧‧‧地電位

S1601、S1602‧‧‧步驟

TVS‧‧‧電路/第一電路

Vbus‧‧‧接口電壓

VDD‧‧‧電源端

V_max_core‧‧‧最大電壓

Vo‧‧‧輸出節點

V_operation‧‧‧電壓

下面的所附圖式是本發明的說明書的一部分，其繪示了本發明的示例實施例，所附圖式與說明書的描述一起用來說明本發明的原理。

圖1為通訊系統中將兩個通訊設備的地電位連接的架構圖。

圖2為通訊系統中兩個通訊設備具有共模範圍介面的架構圖。

圖3為兩個通訊設備之間存在正地電位偏移的示意圖。

圖4為兩個通訊設備之間存在負地電位偏移的示意圖。

圖5為共模收發器的發射器有正地電位偏移時的漏電路徑的示意圖。

圖6為共模收發器的發射器有負地電位偏移時的漏電路徑的示意圖。

圖7為習知的共模收發器的發射器的電路圖。

圖8是依照本發明一實施例的共模收發器的發射器的電路圖。

圖9是依照本發明一實施例的發射器使用井追蹤來阻擋正地電位偏移的漏電路徑的圖。

圖10是依照本發明一實施例的發射器使用井追蹤來阻擋負地電位偏移的漏電路徑的圖。

圖11與圖12為傳輸線脈衝IV曲線圖。

圖13是依照本發明一實施例的共模收發器的發射器的電路圖。

圖14是依照本發明一實施例的傳輸線脈衝IV曲線圖。

圖15是依照本發明一實施例的共模收發器的架構圖。

圖16為本發明一實施例的共模收發器的操作方法的流程圖。

現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。另外，在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。

在下述諸實施例中，當元件被指為「連接」或「耦接」至另一元件時，其可為直接連接或耦接至另一元件，或可能存在 介於其間的元件。術語「電路」可表示為至少一元件或多個元件，或者主動地且/或被動地而耦接在一起的元件以提供合適功能。術語「信號」可表示為至少一電流、電壓、負載、溫度、資料或其他信號。應理解，貫穿本說明書以及圖式所指代的信號，其物理特性可以為電壓或是電流。

應理解，儘管本文中可使用術語第一、第二等等以描述各種元件，但此等元件不應受到此等術語限制。此等術語僅用以區分一個元件與另一元件。舉例而言，在不脫離本揭露內容的教示的情況下，第一信號可被稱為第二信號，且類似地，第二信號可被稱為第一信號。

請參閱圖8。圖8是依照本發明一實施例的共模收發器的發射器的電路圖。發射器80包括串接的電晶體81與電晶體82。電晶體81與82之間具有輸出節點Vo。電晶體81具有第二電路83。正常工作時，施加在電晶體81的井電壓(well-voltage)可以為電源端VDD的5V，本發明不以此為限。第二電路83進行井追蹤(well-tracking)，用以根據施加在電晶體81的源極或汲極上的最高電壓，控制電晶體81的井電壓等於所施加在電晶體81的源極或汲極上的最高電壓。類似地，電晶體82具有第三電路84，第三電路84進行井追蹤，用以根據施加在電晶體82的源極或汲極上的最高電壓，控制電晶體82的井電壓等於所施加在電晶體82的源極或汲極上的最高電壓。

請參見圖9。圖9是依照本發明一實施例的發射器使用井 追蹤來阻擋正地電位偏移的漏電路徑的圖。第二電路83因具有井追蹤功能而控制電晶體81的井電壓，可用來阻擋正地電位偏移的漏電路徑。換句話說，電晶體81的井電壓會跟隨在電晶體81的源極或汲極上的最高電壓，當接口電壓Vbus加上正地電位偏移大於電源端VDD時，電晶體81的井電壓等於接口電壓Vbus加上正地電位偏移，因此電晶體81的井電壓為浮動，可以阻擋從接口電壓Vbus流向電源端VDD的漏電路徑。

請參見圖10。圖10是依照本發明一實施例的發射器使用井追蹤來阻擋負地電位偏移的漏電路徑的圖。第三電路84因具有井追蹤功能而控制電晶體82的井電壓，可用來阻擋負地電位偏移的漏電路徑。換句話說，電晶體82的井電壓會跟隨在電晶體82的源極或汲極上的最高電壓，當接口電壓Vbus加上負地電位偏移小於地電位GND時，電晶體82的井電壓等於地電位GND，因此電晶體82的井電壓為浮動，可以阻擋由地電位GND流向接口電壓Vbus的漏電路徑。

值得一提的是，本實施例因使用具有井追蹤功能的第二電路83與第三電路84，可以有效地阻擋共模操作時的兩個漏電路徑，且本實施例沒有習知技術因配置反向的二極體而導致輸出能力變差的問題。

另外，發射器80還可包括第一電路TVS。第一電路TVS耦接輸出節點Vo與地電位GND，用以作為靜電放電防護器，藉以進行瞬態電壓抑制(transient voltage suppression)。例如抑制 的是：靜電放電(electrostatic discharge，ESD)、高速瞬態突波、閃電衝擊(lightning)、纜線放電事件、或其他干擾事件。

另外，當第一電路TVS被內建於發射器80的晶片時，將限制整體的靜電放電的防護能力。請參見圖11。圖11為傳輸線脈衝(transmission line pulse，TLP)IV曲線圖。曲線1101可表示第一電路TVS的特性，此曲線1101的數值愈高意味著靜電放電能量愈大，但TLP IV曲線的電壓需大於電壓V_operation，但不可以超過最大電壓V_max_core。例如，最大電壓V_max_core為8KV，但不以此為限。當TLP IV曲線超過最大電壓V_max_core意味著此第一電路TVS所要保護的電路(所要保護的電路是指收發器的發射器)已經進入崩潰區而有危險，如圖12所示，所以整體的保護能力將受限於發射器的輸出級。

請參閱圖13。圖13是依照本發明一實施例的共模收發器的發射器的電路圖。共模收發器的發射器1300可以包括第一電晶體群組1301以及第二電晶體群組1302。第一電晶體群組1301包括串接的第一電晶體1303與第二電晶體1304，且第二電晶體群組1302包括串接的第三電晶體1306與第四電晶體1307。第一電晶體1303的源極耦接電源端VDD。第一電晶體1303的汲極耦接第二電晶體1304的源極。第二電晶體1304的汲極耦接第三電晶體1306的汲極。第三電晶體1306的源極耦接第四電晶體1307的汲極。第四電晶體1307的源極耦接地電位GND。第一電晶體群組1301與第二電晶體群組1302之間具有輸出節點Vo，且第二電晶 體1304與第三電晶體1306耦接此輸出節點Vo。

第二電晶體1304利用井追蹤功能操作，因此可以具有第二電路1305。第二電路1305用來進行井追蹤，用以根據施加在第二電晶體1304的源極或汲極上的第一最高電壓，控制第二電晶體1302的第一井電壓等於在第二電晶體1304的源極或汲極上的第一最高電壓。類似地，第三電晶體1306利用井追蹤功能操作，因此可以具有第三電路1308。第三電路1308用來進行井追蹤，用以根據施加在第三電晶體1306的源極或汲極上的第二最高電壓，控制第三電晶體1306的第二井電壓等於在第三電晶體1306的源極或汲極上的第二最高電壓。第二電路1305因具有井追蹤功能而控制第二電晶體1304的第一井電壓。第一井電壓為浮動，可用來阻擋正地電位偏移的漏電路徑。相同上述原理，第三電路1308因具有井追蹤功能而控制第三電晶體1306的第二井電壓。第二井電壓為浮動，可用來阻擋負地電位偏移的漏電路徑。

另外，第一電晶體群組1301與第二電晶體群組1302中的任一者可以是由兩個電晶體來組成、或是由兩個以上的電晶體來組成。上述實施例是用來說明，而並非用來限制本發明。

在圖13的電路架構中，發射器1300的輸出級使用井追蹤功能，可以有效地阻擋共模操作時的漏電路徑。另一方面，加上串接的電路(第一電晶體1303以及第四電晶體1307)將使第一電路TVS(第一電路TVS作為靜電放電防護器)的最大電壓V_max_core往上提高。請參見圖14所示，最大電壓V_max_core 由8KV提高至12KV，但本發明不以此為限。如此一來，可提升靜電放電的防護能力。

請再參看圖13。在一實施例中，第一電晶體1303與第二電晶體1304可以分別為低電壓型式的P型金氧半電晶體與高電壓型式的P型金氧半電晶體，且第一電晶體1303的電路面積經配置介於第二電晶體1304的電路面積的二分之一至四分之一之間。第三電晶體1306與第四電晶體1307可以分別為高電壓型式的N型金氧半電晶體與低電壓型式的N型金氧半電晶體，且第四電晶體1307的電路面積經配置介於第三電晶體1306的電路面積的二分之一至四分之一之間。發射器1300中的部分電晶體使用低壓元件可以避免全部電晶體採用高壓元件，藉此避免整體的電路面積過大的問題，如此一來，可節省整體的晶片面積。

在另一實施例中，若不考慮整體的晶片面積，亦可將第一電晶體1303、第二電晶體1304、第三電晶體1306以及第四電晶體1307全部採用高壓元件來配置。

請參閱圖15。圖15是依照本發明一實施例的共模收發器的架構圖。共模收發器1500包括發射器1501、第一電路TVS、以及接收器1502。發射器1501包括輸出級1503。第一電路TVS耦接輸出節點Vo與地電位GND，用以進行瞬態電壓抑制。接收器1502耦接輸出節點Vo。輸出級1503可以包括如圖13所示的第一電晶體群組1301以及第二電晶體群組1302。關於第一電晶體群組1301以及第二電晶體群組1302的構造與原理請參考前文的描 述，在此不再贅述。

基於上述實施例所揭示的內容，可以彙整出一種通用的共模收發器的操作方法。更清楚來說，圖16為本發明一實施例的共模收發器的操作方法的流程圖。請合併參閱圖13和圖16，本實施例的共模收發器的操作方法可以包括以下步驟。

步驟S1601，提供第一電晶體群組1301與第二電晶體群組1302，第一電晶體群組1301包括串接的第一電晶體1303與第二電晶體1304，且第二電晶體群組1302包括串接的第三電晶體1306與第四電晶體1307。

接著如步驟S1602所示，第二電晶體1304及第三電晶體1306分別利用井追蹤功能操作。

另外，操作方法還可以包括：提供第一電路TVS，耦接輸出節點Vo與地電位GND，用以進行瞬態電壓抑制。

在另一實施例中，第二電晶體及第三電晶體分別利用井追蹤功能操作的步驟S1602可包括：在第二電晶體1304配置第二電路1305，且第二電路1305進行井追蹤，用以根據施加在第二電晶體1304的源極或汲極上的第一最高電壓，控制第二電晶體1304的第一井電壓；以及在第三電晶體1306配置第三電路1308，且第三電路1308進行井追蹤，用以根據施加在第三電晶體1306的源極或汲極上的第二最高電壓，控制第三電晶體1306的第二井電壓。

綜上所述，本發明實施例的發射器、使用發射器的共模收發器、以及其操作方法在輸出級使用多個串接的電晶體。串接 的電晶體中包括低壓元件與高壓元件。高壓元件使用井追蹤功能，可用來阻擋正地電位偏移或負地電位偏移的漏電路徑，且改善輸出級的驅動能力不足的問題。低壓元件可用來提高所要保護的電路的最大電壓，藉以提高瞬態電壓抑制時的靜電放電防護能力。另一方面，低壓元件的電路面積介於高壓元件的電路面積的二分之一至四分之一之間，可避免全部電晶體採用高壓元件時面臨電路面積過大的問題，藉此可節省整體的晶片面積。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1300‧‧‧發射器

1301‧‧‧第一電晶體群組

1302‧‧‧第二電晶體群組

1303‧‧‧第一電晶體

1304‧‧‧第二電晶體

1305‧‧‧第二電路

1306‧‧‧第三電晶體

1307‧‧‧第四電晶體

1308‧‧‧第三電路

TVS‧‧‧第一電路

VDD‧‧‧電源端

Vbus‧‧‧接口電壓

Vo‧‧‧輸出節點

GND‧‧‧地電位

Claims (14)

1. 一種共模收發器的發射器，包括：一第一電晶體群組，包括串接的一第一電晶體與一第二電晶體，其中該第二電晶體利用井追蹤功能操作；以及一第二電晶體群組，包括串接的一第三電晶體與一第四電晶體，其中該第三電晶體利用井追蹤功能操作；其中該第一電晶體群組與該第二電晶體群組之間具有一輸出節點，且該第二電晶體與該第三電晶體耦接該輸出節點。
2. 如申請專利範圍第1項所述的共模收發器的發射器，更包括：一第一電路，耦接該輸出節點與一地電位，用以進行瞬態電壓抑制。
3. 如申請專利範圍第1項所述的共模收發器的發射器，其中該第二電晶體具有一第二電路，該第二電路進行井追蹤，用以根據施加在該第二電晶體的源極或汲極上的一第一最高電壓，控制該第二電晶體的一第一井電壓；以及該第三電晶體具有一第三電路，該第三電路進行井追蹤，用以根據施加在該第三電晶體的源極或汲極上的一第二最高電壓，控制該第三電晶體的一第二井電壓。
4. 如申請專利範圍第1項所述的共模收發器的發射器，其中該第一電晶體與該第二電晶體分別為一低電壓型式的P型金氧半電晶體與一高電壓型式的P型金氧半電晶體，且該第一電晶體的電路面積經配置介於該第二電晶體的電路面積的二分之一至四分之一之間。
5. 如申請專利範圍第1項所述的共模收發器的發射器，其中該第三電晶體與該第四電晶體分別為一高電壓型式的N型金氧半電晶體與一低電壓型式的N型金氧半電晶體，且該第四電晶體的電路面積經配置介於該第三電晶體的電路面積的二分之一至四分之一之間。
6. 一種共模收發器，包括：一發射器，包括：一輸出級，包括：一第一電晶體群組，包括串接的一第一電晶體與一第二電晶體，其中該第二電晶體利用井追蹤功能操作；以及一第二電晶體群組，包括串接的一第三電晶體與一第四電晶體，其中該第三電晶體利用井追蹤功能操作，並且該第一串接電晶體群組與該第二串接電晶體群組之間具有一輸出節點，且該第二電晶體與該第三電晶體耦接該輸出節點；以及一第一電路，耦接該輸出節點與一地電位，用以進行瞬態電壓抑制；以及一接收器，耦接該輸出節點。
7. 如申請專利範圍第6項所述的共模收發器，其中該第二電晶體具有一第二電路，該第二電路進行井追蹤，用以根據施加在該第二電晶體的源極或汲極上的一第一最高電壓，控制該第二電晶體的一第一井電壓；以及該第三電晶體具有一第三電路，該第三電路進行井追蹤，用以根據施加在該第三電晶體的源極或汲極上的一第二最高電壓，控制該第三電晶體的一第二井電壓。
8. 如申請專利範圍第6項所述的共模收發器，其中該第 一電晶體與該第二電晶體分別為一低電壓型式的P型金氧半電晶體與一高電壓型式的P型金氧半電晶體，且該第一電晶體的電路面積經配置介於該第二電晶體的電路面積的二分之一至四分之一之間。
9. 如申請專利範圍第6項所述的共模收發器，其中該第三電晶體與該第四電晶體分別為一高電壓型式的N型金氧半電晶體與一低電壓型式的N型金氧半電晶體，且該第四電晶體的電路面積經配置介於該第三電晶體的電路面積的二分之一至四分之一之間。
10. 一種共模收發器的操作方法，包括：提供一第一電晶體群組，包括串接的一第一電晶體與一第二電晶體；提供一第二電晶體群組，包括串接的一第三電晶體與一第四電晶體；以及該第二電晶體及該第三電晶體分別利用井追蹤功能操作。
11. 如申請專利範圍第10項所述的操作方法，更包括：提供一第一電路，耦接該輸出節點與一地電位，用以進行瞬態電壓抑制。
12. 如申請專利範圍第10項所述的操作方法，其中所述該第二電晶體及該第三電晶體分別利用井追蹤功能操作的步驟包括：在該第二電晶體配置一第二電路，該第二電路進行井追蹤，用以根據施加在該第二電晶體的源極或汲極上的一第一最高電壓，控制該第二電晶體的一第一井電壓；以及 在該第三電晶體配置一第三電路，該第三電路進行井追蹤，用以根據施加在該第三電晶體的源極或汲極上的一第二最高電壓，控制該第三電晶體的一第二井電壓。
13. 如申請專利範圍第10項所述的操作方法，其中該第一電晶體與該第二電晶體分別為一低電壓型式的P型金氧半電晶體與一高電壓型式的P型金氧半電晶體，且該第一電晶體的電路面積經配置介於該第二電晶體的電路面積的二分之一至四分之一之間。
14. 如申請專利範圍第10項所述的操作方法，其中該第三電晶體與該第四電晶體分別為一高電壓型式的N型金氧半電晶體與一低電壓型式的N型金氧半電晶體，且該第四電晶體的電路面積經配置介於該第三電晶體的電路面積的二分之一至四分之一之間。