CN106257842A - 发射器、共模收发器及其操作方法 - Google Patents
发射器、共模收发器及其操作方法 Download PDFInfo
- Publication number
- CN106257842A CN106257842A CN201510609699.6A CN201510609699A CN106257842A CN 106257842 A CN106257842 A CN 106257842A CN 201510609699 A CN201510609699 A CN 201510609699A CN 106257842 A CN106257842 A CN 106257842A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- circuit
- seconds
- transistor seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000001052 transient effect Effects 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 230000001629 suppression Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 13
- 230000005611 electricity Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 230000008520 organization Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/005—Reducing noise, e.g. humm, from the supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种发射器、共模收发器及其操作方法。本发明的发射器包括第一晶体管群组以及第二晶体管群组。第一晶体管群组包括串接的第一晶体管与第二晶体管，其中第二晶体管利用井追踪功能操作。第二晶体管群组包括串接的第三晶体管与第四晶体管，其中第三晶体管利用井追踪功能操作。第一晶体管群组与第二晶体管群组之间具有输出节点，且第二晶体管与第三晶体管耦接此输出节点。本发明可有效地阻挡在共模操作中的漏电路径。
Description
技术领域
本发明是有关于一种射频技术，且特别是有关于一种发射器、共模收发器及其操作方法。
背景技术
在通信系统中若两个通信设备的距离很远时会遇到设备彼此存在不同地电位的问题。对于上述问题，常见的现有技术有两种解决方式。现有第一种方式请参见图1。图1为通信系统中将两个通信设备的地电位连接的架构图。两个通信设备EQ1、EQ2中间的传输接口除了传送信号(如传送信号包括接口电压Vbus)之外，还利用每一通信设备的地电位信号接脚，将两个通信设备的地电位信号接脚连接在一起而成为同一个地电位GND。但此种做法有两个缺点：第一、通信设备的连接端口(connection port)需使用地电位信号接脚；第二、若通信设备EQ1、EQ2之间的地电位差异太大时，将不同的地电位强迫连接，由于导线的电阻为微欧姆等级，极可能产生巨大的电流(I＝V/R)，且此巨大的电流必然会产生磁场而影响正常的信号通信，造成通信失败。
现有第二种方式请参见图2。图2为通信系统中两个通信设备具有共模(common mode)范围接口的架构图。通信设备EQ1、EQ2使用共模收发器，在共模电压范围内容许通信设备EQ1、EQ2处于不同地电位。
请参见图3，图3为两个通信设备之间存在正地电位偏移的示意图。图3基于图2的架构图示出通信设备EQ1、EQ2之间存在正地电位偏移。例如：当通信设备EQ1的共模电压范围为0V至5V且存在正地电位偏移为7V时，则通信设备EQ2的共模电压范围的需求为7V至12V。
另外，请参见图4，图4为两个通信设备之间存在负地电位偏移的示意图。图4基于图2的架构图示出通信设备EQ1、EQ2之间存在负地电位偏移。例如：当通信设备EQ1的共模电压范围为0V至5V且存在负地电位偏移为-7V时，则通信设备EQ2的共模电压范围的需求为-7V至-2V。另一方面，若通信设备EQ2要可同时应付正地电位偏移与负地电位偏移时，则其共模电压范围的需求为-7V至+12V。
当通信设备EQ1、EQ2皆为共模收发器，且在两个通信设备间EQ1、EQ2存在正地电位偏移或是负地电位偏移时，依规定在电位偏移范围内都要能正常收发信号且不允许额外的漏电。请参见图5或图6。图5为共模收发器的发射器有正地电位偏移时的漏电路径的示意图。图6为共模收发器的发射器有负地电位偏移时的漏电路径的示意图。一般收发器的发射器10的上拉电路11或下拉电路12都存在一个寄生二极管。
在图5中，当接口电压Vbus大于电源端VDD时，会有一个漏电路径通过寄生二极管从接口电压Vbus流向电源端VDD。相同上述原理而在图6中，当接口电压Vbus小于地电位GND时，会有一个漏电路径通过寄生二极管从地电位GND流向接口电压Vbus。
为了解决漏电路径的问题，请参见图7所示。图7为现有的共模收发器的发射器的电路图。在从接口电压Vbus流向电源端VDD的路径上配置一个反向的二极管71以串接上拉电路，用以阻挡正地电位偏移；且在从地电位GND流向接口电压Vbus的路径上也配置另一个反向的二极管72以串接下拉电路，用以阻挡负地电位偏移的漏电路径。但是，上述方法将衍生一个缺点，共模电压范围的上限值与下限值将各别少掉一个二极管的切入电压(cut involtage)，如此一来，发射器70的输出能力变差。举例来说，未配置两个反向二极管之前，共模电压范围为0至VDD；但在配置两个反向二极管之后，共模电压范围已经降低为0.7至VDD-0.7。
发明内容
本发明提供一种发射器、共模收发器及其操作方法，以解决先前技术中的共模操作中的漏电问题。
本发明提供一种发射器，包括：
第一晶体管群组，包括串接的第一晶体管与第二晶体管，其中第二晶体管利用井追踪功能操作；
以及第二晶体管群组，包括串接的第三晶体管与第四晶体管，其中第三晶体管利用井追踪功能操作；
其中第一晶体管群组与第二晶体管群组之间具有输出节点，且第二晶体管与第三晶体管耦接输出节点。
在本发明的一实施例中，发射器还包括第一电路，耦接输出节点与地电位，用以进行瞬态电压抑制。
在本发明的一实施例中，第二晶体管具有第二电路，第二电路进行井追踪，用以根据施加在第二晶体管的源极或漏极上的第一最高电压，控制第二晶体管的第一井电压；以及第三晶体管具有第三电路，第三电路进行井追踪，用以根据施加在第三晶体管的源极或漏极上的第二最高电压，控制第三晶体管的第二井电压。
在本发明的一实施例中，第一晶体管与第二晶体管分别为低电压形式的P型金属氧化物半导体晶体管与高电压形式的P型金属氧化物半导体晶体管，且第一晶体管的电路面积经配置介于第二晶体管的电路面积的二分之一至四分之一之间。
在本发明的一实施例中，第三晶体管与第四晶体管分别为高电压形式的N型金属氧化物半导体晶体管与低电压形式的N型金属氧化物半导体晶体管，且第四晶体管的电路面积经配置介于第三晶体管的电路面积的二分之一至四分之一之间。
本发明还提供一种共模收发器。共模收发器包括发射器、第一电路、以及接收器。发射器包括输出级。第一电路耦接输出节点与地电位，用以进行瞬态电压抑制。接收器耦接输出节点。输出级包括第一晶体管群组以及第二晶体管群组。第一晶体管群组包括串接的第一晶体管与第二晶体管，其中第二晶体管利用井追踪功能操作。第二晶体管群组包括串接的第三晶体管与第四晶体管，其中第三晶体管利用井追踪功能操作，并且第一串接晶体管群组与第二串接晶体管群组之间具有输出节点，且第二晶体管与第三晶体管耦接输出节点。
在本发明的一实施例中，所述第二晶体管具有一第二电路，所述第二电路进行井追踪，用以根据施加在所述第二晶体管的源极或漏极上的一第一最高电压，控制所述第二晶体管的一第一井电压；以及所述第三晶体管具有一第三电路，所述第三电路进行井追踪，用以根据施加在所述第三晶体管的源极或漏极上的一第二最高电压，控制所述第三晶体管的一第二井电压。
在本发明的一实施例中，所述第一晶体管与所述第二晶体管分别为一低电压形式的P型金属氧化物半导体晶体管与一高电压形式的P型金属氧化物半导体晶体管，且所述第一晶体管的电路面积经配置介于所述第二晶体管的电路面积的二分之一至四分之一之间。
在本发明的一实施例中，所述第三晶体管与所述第四晶体管分别为一高电压形式的N型金属氧化物半导体晶体管与一低电压形式的N型金属氧化物半导体晶体管，且所述第四晶体管的电路面积经配置介于所述第三晶体管的电路面积的二分之一至四分之一之间。
本发明还提供一种共模收发器的操作方法，包括：
提供第一晶体管群组，包括串接的第一晶体管与第二晶体管；
提供第二晶体管群组，包括串接的第三晶体管与第四晶体管；以及
第二晶体管及第三晶体管分别利用井追踪功能操作。
在本发明的一实施例中，操作方法还包括：
提供第一电路，耦接输出节点与地电位，用以进行瞬态电压抑制。
在本发明的一实施例中，第二晶体管及第三晶体管分别利用井追踪功能操作的步骤包括：
在第二晶体管配置第二电路，第二电路进行井追踪，用以根据施加在第二晶体管的源极或漏极上的第一最高电压，控制第二晶体管的第一井电压；以及
在第三晶体管配置第三电路，第三电路进行井追踪，用以根据施加在第三晶体管的源极或漏极上的第二最高电压，控制第三晶体管的第二井电压。
本发明提供的发射器、共模收发器及其操作方法，在输出级使用多个串接的晶体管；串接的晶体管中包括低压组件与高压组件；高压组件使用井追踪功能，可用来阻挡正地电位偏移或负地电位偏移的漏电路径，且改善发射器的输出级的驱动能力不足的问题；低压组件可用来提高所要保护的电路的最大电压，以提高瞬态电压抑制时的静电放电防护能力。另一方面，低压组件的电路面积介于高压组件的电路面积的二分之一至四分之一之间，可避免全部晶体管采用高压组件时面临电路面积过大的问题，可节省整体的芯片面积。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
下面的附图是本发明的说明书的一部分，其示出了本发明的示例实施例，附图与说明书的描述一起用来说明本发明的原理。
图1为通信系统中将两个通信设备的地电位连接的架构图；
图2为通信系统中两个通信设备具有共模范围接口的架构图；
图3为两个通信设备之间存在正地电位偏移的示意图；
图4为两个通信设备之间存在负地电位偏移的示意图；
图5为共模收发器的发射器有正地电位偏移时的漏电路径的示意图；
图6为共模收发器的发射器有负地电位偏移时的漏电路径的示意图；
图7为现有的共模收发器的发射器的电路图；
图8是本发明一实施例的共模收发器的发射器的电路图；
图9是本发明一实施例的发射器使用井追踪来阻挡正地电位偏移的漏电路径的图；
图10是本发明一实施例的发射器使用井追踪来阻挡负地电位偏移的漏电路径的图；
图11和图12为传输线脉冲IV曲线图；
图13是本发明一实施例的共模收发器的发射器的电路图；
图14是本发明一实施例的传输线脉冲IV曲线图；
图15是本发明一实施例的共模收发器的架构图；
图16为本发明一实施例的共模收发器的操作方法的流程图。
附图标记说明：
10：发射器； 1306：第三晶体管；
11：上拉电路； 1307：第四晶体管；
12：下拉电路； 1308：第三电路；
70：发射器； 1500：共模收发器；
71、72：二极管； 1501：发射器；
80：发射器； 1502：接收器；
81、82：晶体管； 1503：输出级；
83：第二电路； EQ1、EQ2：通信设备；
84：第三电路； GND：地电位；
1101：曲线； S1601、S1602：步骤
1300：发射器 TVS：电路/第一电路；
1301：第一晶体管群组； Vbus：接口电压；
1302：第二晶体管群组； VDD：电源端；
1303：第一晶体管； V_max_core：最大电压；
1304：第二晶体管； Vo：输出节点；
1305：第二电路； V_operation：电压。
具体实施方式
现在将详细参考本发明的示范性实施例，并在附图中说明所述示范性实施例的实例。另外，在附图及实施方式中所使用相同或类似标号的组件或构件是用来代表相同或类似部分。
在下述诸实施例中，当组件被指为“连接”或“耦接”至另一组件时，其可为直接连接或耦接至另一组件，或可能存在介于其间的组件。术语“电路”可表示为至少一组件或多个组件，或者主动地和/或被动地耦接在一起的组件以提供合适功能。术语“信号”可表示为至少一电流、电压、负载、温度、数据或其它信号。应理解，贯穿本说明书以及附图所指代的信号，其物理特性可以为电压或是电流。
应理解，尽管本文中可使用术语第一、第二等以描述各种组件，但此等组件不应受到此等术语限制。此等术语仅用以区分一个组件与另一组件。举例而言，在不脱离本发明实施例内容的教示的情况下，第一信号可被称为第二信号，且类似地，第二信号可被称为第一信号。
请参阅图8。图8是本发明一实施例的共模收发器的发射器的电路图。发射器80包括串接的晶体管81与晶体管82。晶体管81与82之间具有输出节点Vo。晶体管81具有第二电路83。正常工作时，施加在晶体管81的井电压(well-voltage)可以为电源端VDD的5V，本发明不以此为限。第二电路83进行井追踪(well-tracking)，用以根据施加在晶体管81的源极或漏极上的最高电压，控制晶体管81的井电压等于施加在晶体管81的源极或漏极上的最高电压。类似地，晶体管82具有第三电路84，第三电路84进行井追踪，用以根据施加在晶体管82的源极或漏极上的最高电压，控制晶体管82的井电压等于施加在晶体管82的源极或漏极上的最高电压。
请参见图9。图9是本发明一实施例的发射器使用井追踪来阻挡正地电位偏移的漏电路径的图。第二电路83因具有井追踪功能而控制晶体管81的井电压，可用来阻挡正地电位偏移的漏电路径。换句话说，晶体管81的井电压会跟随在晶体管81的源极或漏极上的最高电压，当接口电压Vbus加上正地电位偏移大于电源端VDD时，晶体管81的井电压等于接口电压Vbus加上正地电位偏移，因此晶体管81的井电压为浮动，可以阻挡从接口电压Vbus流向电源端VDD的漏电路径。
请参见图10。图10是本发明一实施例的发射器使用井追踪来阻挡负地电位偏移的漏电路径的图。第三电路84因具有井追踪功能而控制晶体管82的井电压，可用来阻挡负地电位偏移的漏电路径。换句话说，晶体管82的井电压会跟随在晶体管82的源极或漏极上的最高电压，当接口电压Vbus加上负地电位偏移小于地电位GND时，晶体管82的井电压等于地电位GND，因此晶体管82的井电压为浮动，可以阻挡由地电位GND流向接口电压Vbus的漏电路径。
值得一提的是，本实施例因使用具有井追踪功能的第二电路83与第三电路84，可以有效地阻挡共模操作时的两个漏电路径，且本实施例没有现有技术因配置反向的二极管而导致输出能力变差的问题。
另外，发射器80还可包括第一电路TVS。第一电路TVS耦接输出节点Vo与地电位GND，用以作为静电放电防护器，以进行瞬态电压抑制(transientvoltage suppression)。例如抑制的是：静电放电(electrostatic discharge，简称ESD)、高速瞬态突波、闪电冲击(lightning)、缆线放电事件、或其它干扰事件。
另外，当第一电路TVS被内置于发射器80的芯片时，将限制整体的静电放电的防护能力。图11和图12为传输线脉冲(transmission line pulse，简称TLP)IV曲线图。请参见图11。曲线1101可表示第一电路TVS的特性，此曲线1101的数值愈高意味着静电放电能量愈大，但TLP IV曲线的电压需大于电压V_operation，但不可以超过最大电压V_max_core。例如，最大电压V_max_core为8KV，但不以此为限。当TLP IV曲线超过最大电压V_max_core意味着此第一电路TVS所要保护的电路(所要保护的电路是指收发器的发射器)已经进入崩溃区而有危险，如图12所示，所以整体的保护能力将受限于发射器的输出级。
请参阅图13。图13是本发明一实施例的共模收发器的发射器的电路图。共模收发器的发射器1300可以包括第一晶体管群组1301以及第二晶体管群组1302。第一晶体管群组1301包括串接的第一晶体管1303与第二晶体管1304，且第二晶体管群组1302包括串接的第三晶体管1306与第四晶体管1307。第一晶体管1303的源极耦接电源端VDD。第一晶体管1303的漏极耦接第二晶体管1304的源极。第二晶体管1304的漏极耦接第三晶体管1306的漏极。第三晶体管1306的源极耦接第四晶体管1307的漏极。第四晶体管1307的源极耦接地电位GND。第一晶体管群组1301与第二晶体管群组1302之间具有输出节点Vo，且第二晶体管1304与第三晶体管1306耦接此输出节点Vo。
第二晶体管1304利用井追踪功能操作，因此可以具有第二电路1305。第二电路1305用来进行井追踪，用以根据施加在第二晶体管1304的源极或漏极上的第一最高电压，控制第二晶体管1302的第一井电压等于在第二晶体管1304的源极或漏极上的第一最高电压。类似地，第三晶体管1306利用井追踪功能操作，因此可以具有第三电路1308。第三电路1308用来进行井追踪，用以根据施加在第三晶体管1306的源极或漏极上的第二最高电压，控制第三晶体管1306的第二井电压等于在第三晶体管1306的源极或漏极上的第二最高电压。第二电路1305因具有井追踪功能而控制第二晶体管1304的第一井电压。第一井电压为浮动，可用来阻挡正地电位偏移的漏电路径。相同上述原理，第三电路1308因具有井追踪功能而控制第三晶体管1306的第二井电压。第二井电压为浮动，可用来阻挡负地电位偏移的漏电路径。
另外，第一晶体管群组1301与第二晶体管群组1302中的任一者可以是由两个晶体管来组成、或是由两个以上的晶体管来组成。上述实施例是用来说明，而并非用来限制本发明。
在图13的电路架构中，发射器1300的输出级使用井追踪功能，可以有效地阻挡共模操作时的漏电路径。另一方面，加上串接的电路(第一晶体管1303以及第四晶体管1307)将使第一电路TVS(第一电路TVS作为静电放电防护器)的最大电压V_max_core往上提高。图14是本发明一实施例的传输线脉冲IV曲线图。请参见图14所示，最大电压V_max_core由8KV提高至12KV，但本发明不以此为限。如此一来，可提升静电放电的防护能力。
请再参照图13。在一实施例中，第一晶体管1303与第二晶体管1304可以分别为低电压形式的P型金属氧化物半导体晶体管与高电压形式的P型金属氧化物半导体晶体管，且第一晶体管1303的电路面积经配置介于第二晶体管1304的电路面积的二分之一至四分之一之间。第三晶体管1306与第四晶体管1307可以分别为高电压形式的N型金属氧化物半导体晶体管与低电压形式的N型金属氧化物半导体晶体管，且第四晶体管1307的电路面积经配置介于第三晶体管1306的电路面积的二分之一至四分之一之间。发射器1300中的部分晶体管使用低压组件可以避免全部晶体管采用高压组件，避免整体的电路面积过大的问题，如此一来，可节省整体的芯片面积。
在另一实施例中，若不考虑整体的芯片面积，也可将第一晶体管1303、第二晶体管1304、第三晶体管1306以及第四晶体管1307全部采用高压组件来配置。
请参阅图15。图15是本发明一实施例的共模收发器的架构图。共模收发器1500包括发射器1501、第一电路TVS、以及接收器1502。发射器1501包括输出级1503。第一电路TVS耦接输出节点Vo与地电位GND，用以进行瞬态电压抑制。接收器1502耦接输出节点Vo。输出级1503可以包括如图13所示的第一晶体管群组1301以及第二晶体管群组1302。关于第一晶体管群组1301以及第二晶体管群组1302的构造与原理请参照前文的描述，在此不再赘述。
基于上述实施例所揭示的内容，可以汇整出一种通用的共模收发器的操作方法。更清楚来说，图16为本发明一实施例的共模收发器的操作方法的流程图。请合并参阅图13和图16，本实施例的共模收发器的操作方法可以包括以下步骤。
步骤S1601、提供第一晶体管群组1301与第二晶体管群组1302，第一晶体管群组1301包括串接的第一晶体管1303与第二晶体管1304，且第二晶体管群组1302包括串接的第三晶体管1306与第四晶体管1307。
接着如步骤S1602所示，第二晶体管1304及第三晶体管1306分别利用井追踪功能操作。
另外，操作方法还可以包括：提供第一电路TVS，耦接输出节点Vo与地电位GND，用以进行瞬态电压抑制。
在另一实施例中，第二晶体管及第三晶体管分别利用井追踪功能操作的步骤S1602可包括：
在第二晶体管1304配置第二电路1305，且第二电路1305进行井追踪，用以根据施加在第二晶体管1304的源极或漏极上的第一最高电压，控制第二晶体管1304的第一井电压；以及在第三晶体管1306配置第三电路1308，且第三电路1308进行井追踪，用以根据施加在第三晶体管1306的源极或漏极上的第二最高电压，控制第三晶体管1306的第二井电压。
综上所述，本发明实施例的发射器、共模收发器及其操作方法，在输出级使用多个串接的晶体管。串接的晶体管中包括低压组件与高压组件。高压组件使用井追踪功能，可用来阻挡正地电位偏移或负地电位偏移的漏电路径，且改善输出级的驱动能力不足的问题。低压组件可用来提高所要保护的电路的最大电压，以提高瞬态电压抑制时的静电放电防护能力。另一方面，低压组件的电路面积介于高压组件的电路面积的二分之一至四分之一之间，可避免全部晶体管采用高压组件时面临电路面积过大的问题，可节省整体的芯片面积。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种发射器，其特征在于，包括：
一第一晶体管群组，包括串接的一第一晶体管与一第二晶体管，其中所述第二晶体管利用井追踪功能操作；以及
一第二晶体管群组，包括串接的一第三晶体管与一第四晶体管，其中所述第三晶体管利用井追踪功能操作；
其中所述第一晶体管群组与所述第二晶体管群组之间具有一输出节点，且所述第二晶体管与所述第三晶体管耦接所述输出节点。
2.根据权利要求1所述的发射器，其特征在于，还包括：
一第一电路，耦接所述输出节点与一地电位，用以进行瞬态电压抑制。
3.根据权利要求1所述的发射器，其特征在于，所述第二晶体管具有一第二电路，所述第二电路进行井追踪，用以根据施加在所述第二晶体管的源极或漏极上的一第一最高电压，控制所述第二晶体管的一第一井电压；以及所述第三晶体管具有一第三电路，所述第三电路进行井追踪，用以根据施加在所述第三晶体管的源极或漏极上的一第二最高电压，控制所述第三晶体管的一第二井电压。
4.根据权利要求1所述的发射器，其特征在于，所述第一晶体管与所述第二晶体管分别为一低电压形式的P型金属氧化物半导体晶体管与一高电压形式的P型金属氧化物半导体晶体管，且所述第一晶体管的电路面积经配置介于所述第二晶体管的电路面积的二分之一至四分之一之间。
5.根据权利要求1所述的发射器，其特征在于，所述第三晶体管与所述第四晶体管分别为一高电压形式的N型金属氧化物半导体晶体管与一低电压形式的N型金属氧化物半导体晶体管，且所述第四晶体管的电路面积经配置介于所述第三晶体管的电路面积的二分之一至四分之一之间。
6.一种共模收发器，其特征在于，包括：
一发射器，包括：
一输出级，包括：
一第一晶体管群组，包括串接的一第一晶体管与一第二晶体管，其中所述第二晶体管利用井追踪功能操作；以及
一第二晶体管群组，包括串接的一第三晶体管与一第四晶体管，其中所述第三晶体管利用井追踪功能操作，并且所述第一串接晶体管群组与所述第二串接晶体管群组之间具有一输出节点，且所述第二晶体管与所述第三晶体管耦接所述输出节点；以及
一第一电路，耦接所述输出节点与一地电位，用以进行瞬态电压抑制；以及
一接收器，耦接所述输出节点。
7.根据权利要求6所述的共模收发器，其特征在于，所述第二晶体管具有一第二电路，所述第二电路进行井追踪，用以根据施加在所述第二晶体管的源极或漏极上的一第一最高电压，控制所述第二晶体管的一第一井电压；以及所述第三晶体管具有一第三电路，所述第三电路进行井追踪，用以根据施加在所述第三晶体管的源极或漏极上的一第二最高电压，控制所述第三晶体管的一第二井电压。
8.根据权利要求6所述的共模收发器，其特征在于，所述第一晶体管与所述第二晶体管分别为一低电压形式的P型金属氧化物半导体晶体管与一高电压形式的P型金属氧化物半导体晶体管，且所述第一晶体管的电路面积经配置介于所述第二晶体管的电路面积的二分之一至四分之一之间。
9.根据权利要求6所述的共模收发器，其特征在于，所述第三晶体管与所述第四晶体管分别为一高电压形式的N型金属氧化物半导体晶体管与一低电压形式的N型金属氧化物半导体晶体管，且所述第四晶体管的电路面积经配置介于所述第三晶体管的电路面积的二分之一至四分之一之间。
10.一种共模收发器的操作方法，其特征在于，包括：
提供一第一晶体管群组，包括串接的一第一晶体管与一第二晶体管；
提供一第二晶体管群组，包括串接的一第三晶体管与一第四晶体管；以及
所述第二晶体管及所述第三晶体管分别利用井追踪功能操作。
11.根据权利要求10所述的操作方法，其特征在于，还包括：
提供一第一电路，耦接所述输出节点与一地电位，用以进行瞬态电压抑制。
12.根据权利要求10所述的操作方法，其特征在于，所述第二晶体管及所述第三晶体管分别利用井追踪功能操作的步骤包括：
在所述第二晶体管配置一第二电路，所述第二电路进行井追踪，用以根据施加在所述第二晶体管的源极或漏极上的一第一最高电压，控制所述第二晶体管的一第一井电压；以及
在所述第三晶体管配置一第三电路，所述第三电路进行井追踪，用以根据施加在所述第三晶体管的源极或漏极上的一第二最高电压，控制所述第三晶体管的一第二井电压。
13.根据权利要求10所述的操作方法，其特征在于，所述第一晶体管与所述第二晶体管分别为一低电压形式的P型金属氧化物半导体晶体管与一高电压形式的P型金属氧化物半导体晶体管，且所述第一晶体管的电路面积经配置介于所述第二晶体管的电路面积的二分之一至四分之一之间。
14.根据权利要求10所述的操作方法，其特征在于，所述第三晶体管与所述第四晶体管分别为一高电压形式的N型金属氧半晶体管与一低电压形式的N型金属氧化物半导体晶体管，且所述第四晶体管的电路面积经配置介于所述第三晶体管的电路面积的二分之一至四分之一之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104119758A TW201701595A (zh) | 2015-06-18 | 2015-06-18 | 發射器、使用該發射器的共模收發器、以及其操作方法 |
| TW104119758 | 2015-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106257842A true CN106257842A (zh) | 2016-12-28 |
Family
ID=57588574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510609699.6A Pending CN106257842A (zh) | 2015-06-18 | 2015-09-23 | 发射器、共模收发器及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9531370B1 (zh) |
| CN (1) | CN106257842A (zh) |
| TW (1) | TW201701595A (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242227B2 (en) | 2004-11-01 | 2007-07-10 | Texas Instruments Incorporated | Common mode stabilization circuit for differential bus networks |
| US7227400B1 (en) | 2005-03-30 | 2007-06-05 | Integrated Device Technology, Inc. | High speed MOSFET output driver |
| GB2469634B (en) * | 2009-04-20 | 2015-11-11 | Advanced Risc Mach Ltd | Input-output device protection |
| US7786807B1 (en) * | 2009-04-23 | 2010-08-31 | Broadcom Corporation | Cascode CMOS RF power amplifier with programmable feedback cascode bias under multiple supply voltages |
| US8547140B1 (en) * | 2010-11-03 | 2013-10-01 | Pmc-Sierra, Inc. | Apparatus and method for generating a bias voltage |
| US8330504B2 (en) * | 2011-02-04 | 2012-12-11 | Peregrine Semiconductor Corporation | Dynamic biasing systems and methods |
| US8476940B2 (en) * | 2011-12-02 | 2013-07-02 | Stmicroelectronics International N.V. | Stress reduced cascoded CMOS output driver circuit |
| KR101989571B1 (ko) * | 2012-06-27 | 2019-06-14 | 삼성전자주식회사 | 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로 |
| US9294081B2 (en) * | 2014-03-28 | 2016-03-22 | Freescale Semiconductor, Inc. | System and method for breakdown protection for switching output driver |
-
2015
- 2015-06-18 TW TW104119758A patent/TW201701595A/zh unknown
- 2015-09-23 CN CN201510609699.6A patent/CN106257842A/zh active Pending
-
2016
- 2016-01-22 US US15/003,800 patent/US9531370B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201701595A (zh) | 2017-01-01 |
| US9531370B1 (en) | 2016-12-27 |
| US20160373105A1 (en) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7869174B2 (en) | Semiconductor device with a plurality of power supply systems | |
| US7719806B1 (en) | Systems and methods for ESD protection | |
| CN104052454B (zh) | 用于高密度集成电路的电平转换器 | |
| KR102164953B1 (ko) | 고전압 서지 보호를 제공하는 스위치 회로들을 갖춘 스위치 디바이스 | |
| US11451197B2 (en) | Output stage circuit | |
| CN102694533A (zh) | 开关及使用了该开关的开关电路 | |
| CN102931971B (zh) | 一种3状态控制信号输入io电路 | |
| KR20230028300A (ko) | 향상된 esd(electrostatic discharge) 강건성을 위한 회로 기법들 | |
| CN104715790A (zh) | 用于耐高电压驱动器的装置 | |
| JP2017037949A (ja) | 半導体装置 | |
| US10624246B2 (en) | Apparatuses for implementing cold-sparable SerDes | |
| US7608894B2 (en) | Electrostatic discharge protection device | |
| KR20080003052A (ko) | 정전기 방전 보호 회로 | |
| US20240007106A1 (en) | Interface circuit, control method thereof, chip, and terminal device | |
| US10411690B2 (en) | Low side output driver reverse current protection circuit | |
| CN107251434A (zh) | 具有反向供电预防的输出驱动器 | |
| US20200264643A1 (en) | Controller area network (can) transceiver | |
| CN106257842A (zh) | 发射器、共模收发器及其操作方法 | |
| CN202651778U (zh) | 防止电荷耦合的esd保护 | |
| CN106374907B (zh) | 一种采用推挽式输出的电路 | |
| CN105515566A (zh) | 高速数据输入输出接口 | |
| CN104716938A (zh) | 一种栅跟随输入输出电路 | |
| US20130077196A1 (en) | ESD Robust Level Shifter | |
| CN103811482A (zh) | 静电放电保护电路 | |
| CN105428351B (zh) | 集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161228 |