TW201624823A - 功率處理電路、二路放大電路及多路放大電路 - Google Patents

Abstract

一種功率處理電路，包括第一端部、第二端部、第三端部、隔離電阻、第一耦合單元、第二耦合單元、第三耦合單元及第四耦合單元。隔離電阻設置於第二端部和第三端部之間，用於隔離第二端部與第三端部的信號。第一耦合單元與第三耦合單元為對稱設置於隔離電阻兩側的微帶線結構，第二耦合單元與第四耦合單元為對稱設置於隔離電阻兩側的微帶線結構。本發明還提供一種二路放大電路及多路放大電路。

Description

功率處理電路、二路放大電路及多路放大電路

本發明涉及功率處理電路，尤其涉及一種由印刷於PCB基板上的功率處理電路構成的放大電路。

在移動通信中，常常需要把某一輸入功率按照一定的比例分配到各分支電路中，此時可以採用功率分配器。功率分配器是在微波電路中將一路輸入信號能量分成兩路或多路輸出相等或不相等能量的器件。同時，當需要把多路輸入的信號合成一路信號時，也會把功率分配器作為功率合成器使用，目前，功率分配器會較常用到威爾金森(Wilkinson)功率分配器。但此類功率分配器的體積相對較大，成本較高，不利於應用在狹小空間的設備中。因此，設計一種成本低廉且體積小的功率分配/合成電路成為一大研究課題。

有鑑於此，需提供一種功率處理電路，在保持其良好性能的同時，且能夠有效減小體積。

有鑑於此，還需提供一種二路放大電路，在保持其良好性能的同時，且能夠有效減小體積。

有鑑於此，還需提供一種多路放大電路，在保持其良好性能的同時，且能夠有效減小體積。

本發明實施方式提供一種功率處理電路，包括第一端部、第二端部、第三端部、隔離電阻、第一耦合單元、第二耦合單元、第三耦合單元及第四耦合單元。該隔離電阻設置於該第二端部和該第三端部之間，用於隔離該第二端部及該第三端部的信號，以減少信號間的相互干擾。該第一耦合單元與該第一端部及參考地連接。該第二耦合單元與該第二端部及該參考地連接。該第三耦合單元與該第一端部及該參考地連接。該第四耦合單元與該第三端部及該參考地連接。其中，該第一耦合單元與該第三耦合單元為對稱設置於該隔離電阻兩側的微帶線結構，該第二耦合單元與該第四耦合單元為對稱設置於該隔離電阻兩側的微帶線結構。當該功率處理電路用於進行功率分配時，該第一端部為信號輸入端時，該第二端部及該第三端部為信號輸出端，當該功率處理電路用於進行功率合成時，該第二端部及該第三端部為信號輸入端，該第一端部為信號輸出端。

優選地，該功率處理電路還包括U型結構的第一傳輸單元與第二傳輸單元，該第一傳輸單元開口的一端連接於該第一端部，該第一傳輸單元開口的另一端連接於該第二端部，該第二傳輸單元開口的一端連接於該第一端部，該第二傳輸單元開口的另一端連接於該第三端部，該第一傳輸單元用於使得該第一端部與該第二端部阻抗匹配，該第二傳輸單元用於使得該第一端部與該第三端部阻抗匹配。

優選地，該第一傳輸單元的U型開口方向與該第二傳輸單元的U型開口方向相對。

優選地，該第一傳輸單元與該第二傳輸單元為對稱設置於該隔離電阻兩側的微帶線結構，其長度為工作頻段的波長的四分之一。

優選地，該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均為U型的耦合結構。

優選地，該第一耦合單元的U型開口方向與該第三耦合單元的U型開口方向相背，該第二耦合單元的U型開口方向與該第四耦合單元的U型開口方向相背。

優選地，該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均包括第一微帶側邊、第二微帶側邊及連接部，該連接部的一端連接於該第一微帶側邊的一端，該連接部的另一端連接於該第二微帶側邊的一端，該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均藉由其第二微帶側邊與該參考地連接。

優選地，該第一端部連接於該第一耦合單元的連接部與其第二微帶側邊的公共端，及該第三耦合單元的連接部與其第二微帶側邊的公共端，該第二端部連接於該第二耦合單元的連接部與第一微帶側邊的公共端，該第三端部連接於該第四耦合單元的連接部與第一微帶側邊的公共端。

優選地，該第一耦合單元的第一微帶側邊的寬度大於其第二微帶側邊的寬度，該第一耦合單元的第一微帶側邊的長度小於其第二微帶側邊的長度，該第二耦合單元的第一微帶側邊的寬度大於其第二微帶側邊的寬度，該第二耦合單元的第一微帶側邊的長度大於其第二微帶側邊的長度。

優選地，該第二耦合單元與該第四耦合單元的第一微帶側邊的長度為工作頻段的波長的八分之一。

本發明實施方式提供一種二路放大電路，包括二個功率處理電路、第一放大器及第二放大器。該功率處理電路包括第一端部、第二端部、第三端部、隔離電阻、第一耦合單元、第二耦合單元、第三耦合單元及第四耦合單元。該隔離電阻設置於該第二端部和該第三端部之間，用於隔離該第二端部及該第三端部的信號，以減少信號間的相互干擾。該第一耦合單元與該第一端部及參考地連接。該第二耦合單元與該第二端部及該參考地連接。該第三耦合單元與該第一端部及該參考地連接。該第四耦合單元與該第三端部及該參考地連接。該第一耦合單元與該第三耦合單元為對稱設置於該隔離電阻兩側的微帶線結構，該第二耦合單元與該第四耦合單元為對稱設置於該隔離電阻兩側的微帶線結構。當該功率處理電路用於進行功率分配時，該第一端部為信號輸入端時，該第二端部及該第三端部為信號輸出端，當該功率處理電路用於進行功率合成時，該第二端部及該第三端部為信號輸入端，該第一端部為信號輸出端。其中一個該功率處理電路的第二端部和第三端部分別與第一放大器的輸入端、第二放大器的輸入端一一對應電連接，另一個該功率處理電路的第二端部和第三端部分別與第一放大器的輸出端、第二放大器的輸出端一一對應電連接。

本發明實施方式提供一種多路放大電路，包括複數二路放大電路及複數功率處理電路。其中複數功率處理電路包括第一功率處理電路及第二功率處理電路；一個該二路放大電路的輸入端電連接於該第一功率處理電路的第二端部，輸出端電連接於該第二功率處理電路的第二端部；另一個該二路放大電路的輸入端電連接於該第一功率處理電路的第三端部，輸出端電連接於該第二功率處理電路的第三端部。

上述功率處理電路、二路放大電路及多路放大電路為印刷於PCB基板上的微帶線路，其具有體積較小，成本低廉的特性，可以實現在有限的PCB基板空間內構建多輸入多輸出的射頻高功率傳輸系統，同時可以有效地抑制傳輸信號中的高頻諧波噪音，降低信號干擾。

圖1為本發明一實施方式功率處理電路的結構示意圖。

圖2為圖1中的第一耦合結構的結構示意圖。

圖3為圖1中的第二耦合結構的結構示意圖。

圖4為本發明一實施方式功率處理電路的尺寸標注圖。

圖5為圖1所示功率處理電路的等效電路圖。

圖6為本發明一實施方式第一端部的反射係數波形圖。

圖7為本發明一實施方式第二端部的反射係數波形圖。

圖8為本發明一實施方式第三端部的反射係數波形圖。

圖9為本發明一實施方式第二端部到第一端部的傳輸係數波形圖。

圖10為本發明一實施方式第三端部到第一端部的傳輸係數波形圖。

圖11為本發明一實施方式第二端部與第三端部的隔離度波形圖。

圖12為本發明一實施方式的兩路放大電路連接示意圖。

圖13為本發明一實施方式的四路放大電路連接示意圖。

本發明實施方式提供的功率處理電路及多路放大電路，為一種印刷在PCB板上的功率處理電路，功率處理電路用於分配或合成信號功率，多路放大電路用於提高信號的傳輸功率。

以下實施方式的部分示意圖中使用不同的網底進行標示，只為更好地說明本發明結構中的不同部分，實際上製作出的本發明設計不含有網底。示意圖中的具體參數只為更詳細地說明本發明，不以此限制本發明的權利要求範圍。

圖1為本發明功率處理電路10一實施方式的結構示意圖。在本實施方式中，功率處理電路10包括第一端部1、第二端部2、第三端部3、第一耦合單元4、第二耦合單元5、第三耦合單元6、第四耦合單元7及隔離電阻R。

當功率處理電路10作為功率分配時，功率處理電路10將接收的一路功率信號分解成兩路功率信號。此時，第一端部1用於接收外部功率信號，第二端部2與第三端部3用於分別輸出第一功率分配信號和第二功率分配信號。

當功率處理電路10作為功率合成時，功率處理電路10將接收的兩路功率信號合成為一路功率信號。此時，第二端部2和第三端部3用於分別接收第一功率信號和第二功率信號，第一端部1用於輸出合成後的功率信號。

隔離電阻R設置於第二端部2和第三端部3之間，用於隔離第二端部2和第三端部3的信號，從而減少不同信號間的相互干擾。在本實施方式中，隔離電阻R可為0402封裝形式的電阻，電阻值可為100歐姆，但不以此為限。

第一耦合單元4連接於第一端部1及PCB板的參考地，第二耦合單元5連接於第二端部2及PCB板的參考地，第三耦合單元6連接於第一端部1及PCB板的參考地，第四耦合單元7連接於第二端部2及PCB板的參考地。第一耦合單元4和第三耦合單元6為同一種耦合結構，第一耦合單元4和第三耦合單元6對稱設置於隔離電阻R的兩側。第二耦合單元5和第四耦合單元7為同一種耦合結構，第二耦合單元5和第四耦合單元7對稱設置於隔離電阻R的兩側。

作為對本發明的進一步改進，第一耦合單元4、第二耦合單元5、第三耦合單元6及第四耦合單元7優選為U型結構的微帶傳輸線。第一耦合單元4的U型開口方向與第三耦合單元6的U型開口方向相背，第二耦合單元5的U型開口方向與第四耦合單元7的U型開口方向相背。

作為對本發明的進一步改進，功率處理電路10還包括第一傳輸單元8及第二傳輸單元9。第一傳輸單元8與第二傳輸單元9均為U型結構的微帶傳輸線。第一傳輸單元8開口的一端連接於第一端部1，第一傳輸單元8開口的另一端連接於第二端部2。第二傳輸單元9開口的一端連接於第一端部1，第二傳輸單元9開口的另一端連接於第三端部3。第一傳輸單元8用於使得第一端部1與第二端部2阻抗匹配，第二傳輸單元9用於使得第一端部1與第三端部3阻抗匹配。在本實施方式中，第一傳輸單元8的U型開口方向與第二傳輸單元9的U型開口方向相對，且第一傳輸單元8與第二傳輸單元9對稱設置於隔離電阻R的兩側。

在本發明的一實施方式中，第一傳輸單元8與第二傳輸單元9也可以為其他幾何形狀的微帶傳輸線，如M型結構的微帶傳輸線，錐形結構的微帶傳輸線等。

舉例而言，當功率處理電路10中傳輸的信號的中心頻率為f₀ 時，則第一傳輸單元8與第二傳輸單元9的長度均為中心頻率f₀ 對應的波長的四分之一。在本實施方式中，f₀ 可以是5.5GHz。

圖2為本發明第一耦合單元4一實施方式中的結構示意圖。在本實施方式中，第一耦合單元4包括第一微帶側邊41、第二微帶側邊42、第一連接部43及過孔Via。第一連接部43的一端連接於第一微帶側邊41的一端，第一連接部43的另一端連接於第二微帶側邊42的一端。第一耦合單元4藉由過孔Via來與PCB板的參考地連接。第一端部1連接於第一連接部43與第二微帶側邊42的公共端。在本實施方式中，第一微帶側邊41的寬度大於第二微帶側邊42的寬度，第一微帶側邊41的長度小於第二微帶側邊42的長度。

圖3為本發明第二耦合單元5一實施方式中的結構示意圖。在本實施方式中，第二耦合單元5包括第三微帶側邊51、第四微帶側邊52、第二連接部53及過孔Via。第二連接部53的一端連接於第三微帶側邊51的一端，第二連接部53的另一端連接於第四微帶側邊52的一端。第二耦合單元5藉由過孔Via來與PCB板的參考地連接。第一端部1連接於第二連接部53與第三微帶側邊51的公共端。在本實施方式中，第三微帶側邊51的寬度大於第四微帶側邊52的寬度，且第三微帶側邊51的長度亦大於第四微帶側邊52的長度。

在本實施方式中，第三微帶側邊51的長度優選為中心頻率f0對應的波長的八分之一，從而使得功率處理電路10可在傳輸功率信號過程中抑制其所包含的2倍諧波。

圖4為本發明功率處理電路一實施方式的尺寸標注圖。

圖5為圖1所示的耦合單元的等效電路，如圖5所示，耦合單元的等效電路中，第一耦合單元4等效為並聯連接的第一電感L11與第一電容C11，第三耦合單元6等效為並聯連接的第二電感L12與第二電容C12，第二耦合單元5等效為並聯連接的第三電感L21與第三電容C11，第四耦合單元7等效為並聯連接的第四電感L22與第四電容C22。

在本發明的一實施方式中，第一耦合單元4與第三耦合單元6的第一微帶側邊41分別等效為第一電感L11與第二電感L12，第一耦合單元4與第三耦合單元6的第二微帶側邊42分別等效為第一電容C11與第二電容C12。第二耦合單元5與第四耦合單元7的第三微帶側邊51分別等效為第三電感L21與第四電感L22，第二耦合單元5與第四耦合單元7的第四微帶側邊52分別等效為第三電容C21與第四電容C22。

在實際應用中，常用S 參數（散射參數）來評估反射信號和傳送信號的性能。如下該的圖6-11即為功率處理電路10相關參數的信號類比波形圖。

圖6為第一端部1的反射係數S11的波形圖。其中，曲線61表示功率處理電路10的第一端部1的反射係數S11，曲線62表示功率處理電路10對應的等效電路的第一端部1的反射係數S11。

圖7為第二端部2的反射係數S22的波形圖。其中，曲線71表示功率處理電路10的第二端部2的反射係數S22，曲線72表示功率處理電路10對應的等效電路的第二端部2的反射係數S22。

圖8為第三端部3的反射係數S33的波形圖。其中，曲線81表示功率處理電路10的第三端部3的反射係數S33，曲線82表示功率處理電路10對應的等效電路的第三端部3的反射係數S33。

根據圖6-8中的曲線61、71及81可知，當功率處理電路10工作於5.5GHz附近工作頻段時，其回波損耗值均小於-20dB。本發明設計的功率處理電路10具有寬阻帶和低通濾波的特徵，因此在傳輸設計中無需添加額外的濾波器。

圖9為第二端部2到第一端部1的傳輸係數S21的波形圖。其中，曲線91表示功率處理電路10的第二端部2到第一端部1的傳輸係數S21，曲線92表示功率處理電路10對應的等效電路的第二端部2到第一端部1的傳輸係數S21。

圖10為第三端部3到第一端部1的傳輸係數S31的波形圖。其中，曲線101表示功率處理電路10的第三端部3到第一端部1的傳輸係數S31，曲線102表示功率處理電路10對應的等效電路的第三端部3到第一端部1的傳輸係數S31。

圖11為第二端部2與第三端部3的隔離度S23的波形圖。其中，曲線111表示功率處理電路10的第二端部2與第三端部3的隔離度，曲線112表示功率處理電路10對應的等效電路的第二端部2與第三端部3的隔離度S23。

根據圖9-10可知，當功率處理電路10處於8.85-13.6GHz工作頻段時，其回波損耗值在該頻段內均小於-20dB。亦即，本發明設計的功率處理電路10可以有效地抑制2倍諧波。

利用上述的功率處理電路，本發明還可以設計成多路放大電路。

圖12為本發明一實施方式的兩路放大電路連接示意圖。如圖12所示，兩路放大電路是多路放大電路的一種連接方式，此放大電路包括功率處理電路10a、功率處理電路10b以及兩個放大器PA1、PA2，其中功率處理電路10a和功率處理電路10b皆為圖1所示的功率處理電路結構，分別用於兩路功率分配和兩路功率合成。功率處理電路10a的第二端部2和第三端部3分別與放大器PA1和放大器PA2的輸入端連接，功率處理電路10b的第二端部2和第三端部3分別與放大器PA1和放大器PA2的輸出端連接。在進行放大運用時，可以將功率處理電路10a的第一端部作為輸入端，而將功率處理電路10b的第一端部作為輸出端。在本發明的其他實施方式中，藉由級聯的方式也可以將兩路放大電路擴展成為四路放大電路(如圖13所示)、八路放大電路等，從而來有效提高信號的傳輸功率。

上述功率處理電路、二路放大電路及多路放大電路為印刷於PCB基板上的微帶線路，其具有體積較小，成本低廉的特性，可以實現在有限的PCB基板空間內構建多輸入多輸出的射頻高功率傳輸系統，同時可以有效地抑制傳輸信號中的高頻諧波噪音，降低信號干擾。

10、10a、10b、10c、10d、10e、10f‧‧‧功率處理電路

1‧‧‧第一端部

2‧‧‧第二端部

3‧‧‧第三端部

4‧‧‧第一耦合單元

5‧‧‧第二耦合單元

6‧‧‧第三耦合單元

7‧‧‧第四耦合單元

8‧‧‧第一傳輸單元

9‧‧‧第二傳輸單元

41‧‧‧第一微帶側邊

42‧‧‧第二微帶側邊

43‧‧‧第一連接部

51‧‧‧第三微帶側邊

52‧‧‧第四微帶側邊

53‧‧‧第二連接部

61、62、71、72、81、82、91、92、101、102、111、112‧‧‧曲線

PA1、PA2、PA3、PA4‧‧‧放大器

R‧‧‧隔離電阻

Via‧‧‧過孔

C11、C12、C21、C22‧‧‧第一至第四電容

L11、L12、L21、L22‧‧‧第一至第四電感

無

10‧‧‧功率處理電路

1‧‧‧第一端部

2‧‧‧第二端部

3‧‧‧第三端部

4‧‧‧第一耦合單元

5‧‧‧第二耦合單元

6‧‧‧第三耦合單元

7‧‧‧第四耦合單元

8‧‧‧第一傳輸單元

9‧‧‧第二傳輸單元

R‧‧‧隔離電阻

Claims (12)

1. 一種功率處理電路，包括：
   第一端部；
   第二端部；
   第三端部；
   隔離電阻，設置於該第二端部和該第三端部之間，用於隔離該第二端部及該第三端部的信號，以減少信號間的相互干擾；
   第一耦合單元，與該第一端部及參考地連接；
   第二耦合單元，與該第二端部及該參考地連接；
   第三耦合單元，與該第一端部及該參考地連接；
   第四耦合單元，與該第三端部及該參考地連接；
   其中，該第一耦合單元與該第三耦合單元為對稱設置於該隔離電阻兩側的微帶線結構，該第二耦合單元與該第四耦合單元為對稱設置於該隔離電阻兩側的微帶線結構；當該功率處理電路用於進行功率分配時，該第一端部為信號輸入端時，該第二端部及該第三端部為信號輸出端，當該功率處理電路用於進行功率合成時，該第二端部及該第三端部為信號輸入端，該第一端部為信號輸出端。
2. 如申請專利範圍第1項所述之功率處理電路，還包括U型結構的第一傳輸單元與第二傳輸單元，該第一傳輸單元開口的一端連接於該第一端部，該第一傳輸單元開口的另一端連接於該第二端部，該第二傳輸單元開口的一端連接於該第一端部，該第二傳輸單元開口的另一端連接於該第三端部，該第一傳輸單元用於使得該第一端部與該第二端部阻抗匹配，該第二傳輸單元用於使得該第一端部與該第三端部阻抗匹配。
3. 如申請專利範圍第2項所述之功率處理電路，其中該第一傳輸單元的U型開口方向與該第二傳輸單元的U型開口方向相對。
4. 如申請專利範圍第2項所述之功率處理電路，其中該第一傳輸單元與該第二傳輸單元為對稱設置於該隔離電阻兩側的微帶線結構，其長度為工作頻段的波長的四分之一。
5. 如申請專利範圍第1項所述之功率處理電路，其中該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均為U型的耦合結構。
6. 如申請專利範圍第5項所述之功率處理電路，其中該第一耦合單元的U型開口方向與該第三耦合單元的U型開口方向相背，該第二耦合單元的U型開口方向與該第四耦合單元的U型開口方向相背。
7. 如申請專利範圍第1項所述之功率處理電路，其中該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均包括第一微帶側邊、第二微帶側邊及連接部，該連接部的一端連接於該第一微帶側邊的一端，該連接部的另一端連接於該第二微帶側邊的一端，該第一耦合單元、該第二耦合單元、該第三耦合單元及該第四耦合單元均藉由其第二微帶側邊與該參考地連接。
8. 如申請專利範圍第7項所述之功率處理電路，其中該第一端部連接於該第一耦合單元的連接部與其第二微帶側邊的公共端，及該第三耦合單元的連接部與其第二微帶側邊的公共端，該第二端部連接於該第二耦合單元的連接部與第一微帶側邊的公共端，該第三端部連接於該第四耦合單元的連接部與第一微帶側邊的公共端。
9. 如申請專利範圍第7項所述之功率處理電路，其中該第一耦合單元的第一微帶側邊的寬度大於其第二微帶側邊的寬度，該第一耦合單元的第一微帶側邊的長度小於其第二微帶側邊的長度，該第二耦合單元的第一微帶側邊的寬度大於其第二微帶側邊的寬度，該第二耦合單元的第一微帶側邊的長度大於其第二微帶側邊的長度。
10. 如申請專利範圍第7項所述之功率處理電路，其中該第二耦合單元與該第四耦合單元的第一微帶側邊的長度為工作頻段的波長的八分之一。
11. 一種二路放大電路，包括二個如申請專利範圍第1-10任意一項所述之功率處理電路、第一放大器及第二放大器，其中一個該功率處理電路的第二端部和第三端部分別與第一放大器的輸入端、第二放大器的輸入端一一對應電連接，另一個該功率處理電路的第二端部和第三端部分別與第一放大器的輸出端、第二放大器的輸出端一一對應電連接。
12. 一種多路放大電路，包括複數如申請專利範圍第11所述之二路放大電路及複數如申請專利範圍第1項所述之功率處理電路，其中複數功率處理電路包括第一功率處理電路及第二功率處理電路；一個該二路放大電路的輸入端電連接於該第一功率處理電路的第二端部，輸出端電連接於該第二功率處理電路的第二端部；另一個該二路放大電路的輸入端電連接於該第一功率處理電路的第三端部，輸出端電連接於該第二功率處理電路的第三端部。