TW201624472A - 主機板及具有該主機板的主機 - Google Patents
主機板及具有該主機板的主機 Download PDFInfo
- Publication number
- TW201624472A TW201624472A TW103141891A TW103141891A TW201624472A TW 201624472 A TW201624472 A TW 201624472A TW 103141891 A TW103141891 A TW 103141891A TW 103141891 A TW103141891 A TW 103141891A TW 201624472 A TW201624472 A TW 201624472A
- Authority
- TW
- Taiwan
- Prior art keywords
- connector
- circuit
- pin
- buffer circuit
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Power Sources (AREA)
Abstract
一種主機板包括一電源供電電路、一控制電路及一緩衝電路。該控制電路用於接收該電源供電電路輸出的複數電源,該控制電路還用於接收一晶片輸出的指令,並根據該指令控制一磁頭的運動。該緩衝電路當接收該電源進行儲能操作;當該緩衝電路沒有接收到該電源時,該緩衝電路在一預設時間內進行放電操作,並輸出對應的控制電壓至該控制電路;當該控制電路接收到該緩衝電路輸出的控制電壓時,該控制電路在該預設時間內將磁頭移動至該磁片的零磁軌處。
Description
本發明涉及一種主機板及具有該主機板的主機。
電腦在正常工作過程中,硬碟的碟片在高速轉,一般有5400-7200轉每分。正常斷電時,硬碟的磁頭會回到零磁軌。然而,當電源突然的斷電時,因為硬碟正常讀盤的磁頭是懸浮的,此時,可能因電源突然斷電,使得磁頭落下,如此很可能造成硬碟的損壞,如可能造成硬碟訊號出錯、出現壞道等損壞。
鑒於以上內容,有必要提供一種可避免因突然斷電而導致硬碟損壞的主機板及具有該主機板的主機。
一種主機板,包括:
一電源供電電路,用於輸出複數電源;
一控制電路,用於接收該等電源,該控制電路還用於接收一晶片輸出的指令,並根據該指令控制一硬碟的磁頭的運動;及
一緩衝電路,連接於該電源供電電路;當該緩衝電路接收該等電源,該緩衝電路進行儲能操作;當該緩衝電路沒有接收到該等電源時,該緩衝電路在一預設時間內進行放電操作,並輸出對應的控制電壓至該控制電路;當該控制電路接收到該緩衝電路輸出的控制電壓時,該控制電路在該預設時間內將磁頭移動至該磁片的零磁軌處。
一種主機,包括:
一硬碟,包括一磁片及一磁頭,當磁片旋轉時,該磁頭懸浮於該磁片上;及
一主機板,包括:
一電源供電電路,用於輸出複數電源;
一控制電路,用於接收該等電源,該控制電路還用於接收一晶片輸出的指令,並根據該指令控制該硬碟的磁頭的運動;及
一緩衝電路,連接於該電源供電電路;當該緩衝電路接收該等電源,該緩衝電路進行儲能操作;當該緩衝電路沒有接收到該等電源時,該緩衝電路在一預設時間內進行放電操作,並輸出對應的控制電壓至該控制電路;當該控制電路接收到該緩衝電路輸出的控制電壓時,該控制電路在該預設時間內將磁頭移動至該磁片的零磁軌處。
上述主機板及具有該主機板的主機透過設置緩衝電路來達到在電源突然斷電時提供預設時間的延時時間,使得該控制電路可在該預設時間內將磁頭移到零磁軌處,進而避免因斷電可能造成該硬碟的損壞。
圖1是本發明主機的較佳實施方式的方框圖。
圖2是圖1中緩衝電路的較佳實施方式的電路圖。
請參考圖1,本發明主機110的較佳實施方式包括一主機板10及一硬碟102。該主機板10包括一電源供電電路100、一緩衝電路101及一控制電路103。本實施方式中,該電源供電電路100用於提供各種類型的電源,如一5V電源、一12V電源及一3V電源。該電源供電電路100用於該硬碟102提供工作電壓。本實施方式中,該硬碟102用於進行資料的存儲與讀寫操作。該硬碟102包括一磁頭107一磁片105。其中,該磁頭107可在該磁片105旋轉時懸浮於該磁片105上。
該控制電路103用於接收該電源供電電路100輸出的電源,還用於控制該磁頭107的動作,以進行讀、寫資料的操作。本實施方式中,當該電源供電電路100沒有輸出電源時,該控制電路103控制該磁頭107處於該磁片105的零磁軌處;當該電源供電電路100輸出電源時,該控制電路103則根據接收到的指令(如來自一中央處理器的指令)控制該磁頭107做相應的運動,以執行接收到的指令。
該緩衝電路101連接於該電源供電電路100。該緩衝電路101用於在該電源供電電路100供電時進行儲能操作,還用於在該電源供電電路100斷電時進行放電操作。
請參考圖2,本實施方式中,該緩衝電路101包括一設置於該主機板10上的連接器P、電容C1-C5及電感L1-L3。
該連接器P包括引腳1-5。該連接器P的引腳1及引腳3接地,引腳2透過該電感L2連接於該電源供電電路100輸出的5V電源。該連接器P的引腳2還透過電容C2及C3並聯接地。該連接器P的引腳4透過該電感L3連接於該電源供電電路100輸出的12V電源,還透過該電容C4接地,其中該電源供電電路100輸出的12V電源還透過該電容C5接地。該連接器P的引腳5透過該電感L1連接於該電源供電電路100輸出的3V電源,還透過該電容C1接地。
本實施方式中,當該電源供電電路100輸出3V電源、5V電源及12V電源時,該緩衝電路101透過該電容C1、C2及C4進行儲能操作;當該電源供電電路100突然斷電時,即該電源供電電路100不輸出該3V電源、5V電源及12V電源,此時,該緩衝電路101透過該電容C1與電感L1、電容C2與電感L2及電容C4與電感L3進行放電操作,以輸出對應的控制電壓至該控制電路103上。本實施方式中,該緩衝電路101進行放電操作輸出的控制電壓用於保持3V電源、5V電源及12V電源一預設時間(如250毫秒)。該控制電路103則在該預設時間內控制該磁頭107移動至零磁軌處,如此避免了在該電源供電電路100突然斷電時該磁頭107無法移動至零磁軌處而出現的磁頭107劃傷磁軌的現象。
上述主機板及具有該主機板的主機透過設置電容來達到在電源供電電路突然斷電時提供預設時間的延時時間,使得該控制電路可在該預設時間內將磁頭移到零磁軌處,進而避免因斷電可能造成該硬碟的損壞。
綜上所述,本發明確已符合發明專利的要件,爰依法提出專利申請。惟,以上所述者僅為本發明的較佳實施方式,本發明的範圍並不以上述實施方式為限,舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
10‧‧‧主機板
100‧‧‧電源供電電路
102‧‧‧硬碟
101‧‧‧緩衝電路
103‧‧‧控制電路
105‧‧‧磁片
107‧‧‧磁頭
110‧‧‧主機
P‧‧‧連接器
C1-C5‧‧‧電容
L1、L2、L3‧‧‧電感
無
10‧‧‧主機板
100‧‧‧電源供電電路
102‧‧‧硬碟
101‧‧‧緩衝電路
103‧‧‧控制電路
105‧‧‧磁片
107‧‧‧磁頭
110‧‧‧主機
Claims (8)
- 一種主機板,包括: 一電源供電電路,用於輸出複數電源; 一控制電路,用於接收該等電源,該控制電路還用於接收一晶片輸出的指令,並根據該指令控制一硬碟的磁頭的運動;及 一緩衝電路,連接於該電源供電電路;當該緩衝電路接收該等電源,該緩衝電路進行儲能操作;當該緩衝電路沒有接收到該等電源時,該緩衝電路在一預設時間內進行放電操作,並輸出對應的控制電壓至該控制電路;當該控制電路接收到該緩衝電路輸出的控制電壓時,該控制電路在該預設時間內將磁頭移動至該磁片的零磁軌處。
- 如申請專利範圍第1項所述之主機板,其中該緩衝電路包括一連接器,該連接器的第一引腳透過一第一電感與一第一電源相連,該連接器的第一引腳還透過一第二電容接地;該連接器的第二引腳透過一第二電感連接於一第二電源,該連接器的第二引腳還透過一第二電容接地;該連接器的第三引腳透過一第三電感連接於一第三電源,該連接器的第三引腳還透過一第三電容接地。
- 如申請專利範圍第2項所述之主機板,其中該連接器的第一引腳還透過一第四電容接地,該第二電源還透過一第五電容接地。
- 如申請專利範圍第1或2或3項所述之主機板,其中該預設時間為250毫秒。
- 一種主機,包括: 一硬碟,包括一磁片及一磁頭,當磁片旋轉時,該磁頭懸浮於該磁片上;及 一主機板,包括: 一電源供電電路,用於輸出複數電源; 一控制電路,用於接收該等電源,該控制電路還用於接收一晶片輸出的指令,並根據該指令控制該硬碟的磁頭的運動;及 一緩衝電路,連接於該電源供電電路;當該緩衝電路接收該等電源,該緩衝電路進行儲能操作;當該緩衝電路沒有接收到該等電源時,該緩衝電路在一預設時間內進行放電操作,並輸出對應的控制電壓至該控制電路;當該控制電路接收到該緩衝電路輸出的控制電壓時,該控制電路在該預設時間內將磁頭移動至該磁片的零磁軌處。
- 如申請專利範圍第5項所述之主機,其中該緩衝電路包括一連接器,該連接器的第一引腳透過一第一電感與一第一電源相連,該連接器的第一引腳還透過一第二電容接地;該連接器的第二引腳透過一第二電感連接於一第二電源,該連接器的第二引腳還透過一第二電容接地;該連接器的第三引腳透過一第三電感連接於一第三電源,該連接器的第三引腳還透過一第三電容接地。
- 如申請專利範圍第6項所述之主機,其中該連接器的第一引腳還透過一第四電容接地,該第二電源還透過一第五電容接地。
- 如申請專利範圍第5或6或7項所述之主機,其中該預設時間為250毫秒。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410701505.0A CN105700621A (zh) | 2014-11-28 | 2014-11-28 | 主板及具有该主板的主机 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201624472A true TW201624472A (zh) | 2016-07-01 |
Family
ID=56079306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103141891A TW201624472A (zh) | 2014-11-28 | 2014-12-03 | 主機板及具有該主機板的主機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160154749A1 (zh) |
CN (1) | CN105700621A (zh) |
TW (1) | TW201624472A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427369B (zh) * | 2017-08-30 | 2021-12-31 | 鸿富锦精密工业(武汉)有限公司 | 硬盘供电保护电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781826B1 (en) * | 2002-12-24 | 2004-08-24 | Western Digital Technologies, Inc. | External disk drive compatible with a serial advanced technology attachment (SATA) standard including a SATA compatible shielded cable capable of receiving power signals from a host |
US7068460B2 (en) * | 2004-07-22 | 2006-06-27 | Agere Systems Inc. | Low cost emergency disk drive head retract architecture |
WO2006090642A1 (ja) * | 2005-02-22 | 2006-08-31 | Shinji Kudo | 電源装置及びこれを用いたコンピュータ装置 |
CN2899037Y (zh) * | 2006-01-28 | 2007-05-09 | 张明正 | 具断电保护功能的储存装置及控制接头 |
US7893560B2 (en) * | 2008-09-12 | 2011-02-22 | Nellcor Puritan Bennett Llc | Low power isolation design for a multiple sourced power bus |
US8009502B2 (en) * | 2009-06-24 | 2011-08-30 | Seagate Technology Llc | Systems, methods and devices for power control in mass storage devices |
US8638010B2 (en) * | 2010-02-17 | 2014-01-28 | Integrated Device Technology, Inc. | Systems, devices, and methods for providing backup power to a load |
US9093105B2 (en) * | 2011-12-09 | 2015-07-28 | Western Digital Technologies, Inc. | Disk drive charging capacitor using motor supply voltage during power failure |
-
2014
- 2014-11-28 CN CN201410701505.0A patent/CN105700621A/zh active Pending
- 2014-12-03 TW TW103141891A patent/TW201624472A/zh unknown
-
2015
- 2015-05-04 US US14/703,417 patent/US20160154749A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160154749A1 (en) | 2016-06-02 |
CN105700621A (zh) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9875036B2 (en) | Concurrent upgrade and backup of non-volatile memory | |
US8767354B1 (en) | Data storage device employing cascaded voltage regulators during power failure | |
KR101087182B1 (ko) | 스토리지 테스터 및 ssd 디바이스 | |
JP2010079445A (ja) | Ssd装置 | |
US20110283035A1 (en) | Hybrid Storage System With Control Module Embedded Solid-State Memory | |
WO2016149073A1 (en) | Single board computer interface | |
TW201510698A (zh) | 記憶體熱插拔式主板 | |
TW201441813A (zh) | 資料存取系統、資料存取裝置及資料存取控制器 | |
US11294442B2 (en) | Delay of power off to write data from volatile to non-volatile memory of a solid state drive | |
US20210255794A1 (en) | Optimizing Data Write Size Using Storage Device Geometry | |
US20120303909A1 (en) | Implementing storage adapter performance optimization with enhanced hardware and software interface | |
US10310740B2 (en) | Aligning memory access operations to a geometry of a storage device | |
TW201624472A (zh) | 主機板及具有該主機板的主機 | |
TWI576696B (zh) | 非揮發性記憶體固態硬碟之燈號控制系統 | |
CN110890107B (zh) | 磁盘装置以及具有高次谐波的干扰成分的抑制方法 | |
JP2019045960A (ja) | ディスク装置 | |
JP2015526811A (ja) | ハイブリッド・ストレージ・デバイス | |
TWI588665B (zh) | 伺服器 | |
KR20180084518A (ko) | 메모리 장치, 이를 포함하는 메모리 시스템, 및 그의 리페어 동작 방법 | |
KR101972535B1 (ko) | 반도체 저장 장치 | |
TW201624298A (zh) | 儲存裝置及計算機系統 | |
US20130097361A1 (en) | Memory device | |
KR100849224B1 (ko) | 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템 | |
TW201403591A (zh) | 硬碟 | |
EP4224323A1 (en) | Aligning memory access operations to a geometry of a storage device |