JP2015526811A - ハイブリッド・ストレージ・デバイス - Google Patents

Abstract

ハイブリッド・ストレージ・デバイスは、少なくとも１つのストレージ・ディスクと、ストレージ・ディスクへのデータの書き込みおよびストレージ・ディスクからのデータの読み出しを制御するように構成されたディスク・コントローラと、不揮発性電子メモリと、ディスク・コントローラと不揮発性電子メモリとの間に結合されたブリッジ・デバイスとを備える。ディスク・コントローラは、複数の高速シリアル・インターフェースを備える。一実施形態では、高速シリアル・インターフェースは、ディスク・コントローラをホスト・デバイスとインターフェース接続するように構成された第１の高速シリアル・インターフェース、およびブリッジ・デバイスを介してディスク・コントローラを不揮発性メモリとインターフェース接続するように構成された第２の高速シリアル・インターフェースを含む。不揮発性メモリは、フラッシュ・メモリを備えてよく、ブリッジ・デバイスは、フラッシュ・コントローラを備えてよい。ディスク・コントローラは、ハイブリッド動作モードおよびエンタープライズ動作モードを含めて複数のモードで動作可能であるＳＯＣ集積回路の形で実装されてよい。

Description

本発明は、ハイブリッド・ストレージ・デバイスに関する。

ハード・ディスク・ドライブ（ＨＤＤ）などのディスクベースのストレージ・デバイスは、多種多様な異なるタイプのデータ処理システムにおいて不揮発性データ・ストレージを提供するために使用される。典型的なＨＤＤは、プラッタとも呼ばれる１つまたは複数の平らな円形のストレージ・ディスクを保持するスピンドルを備える。各ストレージ・ディスクは、１つまたは複数の磁性材料の薄層で被覆された、アルミニウムまたはガラスなどの非磁性材料で作られた基板を備える。動作中、データは、ディスクが高速で回転しているときに位置決めアームによってディスク表面全体にわたって正確に移動される読み出しヘッドおよび書き込みヘッドそれぞれを介してストレージ・ディスクのトラックから読み出され、ストレージ・ディスクのトラックに書き込まれる。ＨＤＤの記憶容量は増大し続けており、数テラバイト（ＴＢ）のデータを記憶することができるＨＤＤが現在利用可能である。

ＨＤＤは、しばしば、コンピュータまたは他の処理デバイスからのデータをストレージ・ディスクに書き込むのに適した形に処理し、ストレージ・ディスクから読み戻された信号波形をコンピュータに渡すためのデータに変換するシステム・オン・チップ（ＳＯＣ）を含む。ＳＯＣは、費用および性能の目標を達成するために、大きなデジタル回路を有し、通常、先端的相補型金属酸化物半導体（ＣＭＯＳ）技術を利用する。ＳＯＣは、通常、ＨＤＤの読み出しチャネルおよび書き込みチャネルに関連する回路が組み込まれていてよいディスク・コントローラを備える。ＨＤＤはまた、一般に、ＳＯＣを、データをストレージ・ディスクから読み出し、データをストレージ・ディスクに書き込むために使用される読み出しヘッドおよび書き込みヘッドとインターフェース接続するように構成されてよい前置増幅器を含む。

よく知られているように、ＨＤＤは、他のタイプの不揮発性メモリと組み合わせて、ハイブリッド・ストレージ・デバイスを形成することができる。例えば、所与のそのようなハイブリッド・ストレージ・デバイスは、１つまたは複数のＨＤＤに加えてフラッシュ・メモリを含んでよい。

米国特許第７，８７２，８２５号

アドバンスト・マイクロコントローラ・バス・アーキテクチャ（ＡＭＢＡ）ＡＸＩ ｖ２．０仕様書

本発明の例示的実施形態は、ＨＤＤまたは他のタイプのディスクベースのストレージ・デバイスならびにフラッシュ・メモリなどの不揮発性電子メモリを含むハイブリッド・ストレージ・デバイスを提供し、所与のそのような実施形態におけるハイブリッド・ストレージ・デバイスは、例えばハイブリッド・ストレージ・デバイスに関連するそれぞれのホスト・デバイスおよびブリッジ・デバイスと通信するために、高速シリアル・インターフェースを利用するように構成され、この場合、ブリッジ・デバイスは、不揮発性電子メモリへのアクセスを提供する。

一実施形態では、ハイブリッド・ストレージ・デバイスは、少なくとも１つのストレージ・ディスク、ストレージ・ディスクへのデータの書き込みおよびストレージ・ディスクからのデータの読み出しを制御するように構成されたディスク・コントローラ、不揮発性電子メモリ、およびディスク・コントローラと不揮発性電子メモリとの間に結合されたブリッジ・デバイスを備える。ディスク・コントローラは、ディスク・コントローラをホスト・デバイスとインターフェース接続するように構成された第１の高速シリアル・インターフェース、およびブリッジ・デバイスを介してディスク・コントローラを不揮発性メモリとインターフェース接続するように構成された第２の高速シリアル・インターフェースを含めて複数の高速シリアル・インターフェースを備える。ブリッジ・デバイスを介しての不揮発性メモリへの少なくとも１つの高速シリアル・インターフェースを有するディスク・コントローラの他の構成が可能である。

不揮発性メモリは、フラッシュ・メモリ、およびより具体的には、マルチレベル・セル構成が組み込まれているＮＡＮＤ型フラッシュ・メモリを備えてよく、ブリッジ・デバイスは、フラッシュ・コントローラを備えてよい。他の実施形態では、他のタイプの不揮発性メモリおよび関連ブリッジ・デバイスが使用されてもよい。

一例として、ディスク・コントローラは、ハイブリッド動作モードおよびエンタープライズ動作モードを含めて複数のモードで動作可能であるＳＯＣ集積回路の形で実装されてよい。１つの可能なハイブリッド動作モードでは、第１の高速シリアル・インターフェースは、ディスク・コントローラをホスト・デバイスとインターフェース接続し、第２の高速シリアル・インターフェースは、ブリッジ・デバイスを介してディスク・コントローラを不揮発性メモリとインターフェース接続する。１つの可能なエンタープライズ動作モードでは、第１の高速シリアル・インターフェースおよび第２の高速シリアル・インターフェースは、それぞれのシリアル接続ＳＣＳＩ（ＳＡＳ）ストレージ・デバイスと通信するために利用されてよく、ここで、ＳＣＳＩは、スモール・コンピュータ・システム・インターフェースを意味する。所与の実施形態では、単一ポート・シリアル・アドバンスト・テクノロジ・アタッチメント（シリアルＡＴＡ、ＳＡＴＡ）ＨＤＤなどの他のタイプのシリアル接続ストレージ・デバイスを必要とするエンタープライズ・モードを含めて多種多様な他のハイブリッド・モードまたはエンタープライズ・モードがサポートされることが可能である。

上記でＳＣＳＩストレージ・デバイスおよびＳＡＴＡストレージ・デバイスに言及しているが、これは一例として言及しているだけであり、例えば、周辺機器相互接続エクスプレス（ＰＣＩｅ）ストレージ・デバイスを含めて多くの他のタイプのストレージ・デバイスが所与のハイブリッド・モードまたはエンタープライズ・モードで使用されてよいことを強調しておきたい。

本発明の１つまたは複数の実施形態では、非常に改善されたハイブリッド・ストレージ・デバイスについて説明される。例えば、開示された構成は、両方のハイブリッド・ストレージ・デバイスにおいて、ならびに企業ＳＡＳ構成などの非ハイブリッド・ストレージ・アプリケーションにおいて、同じＳＯＣが使用されることを可能にする。したがって、ＳＯＣは、ハイブリッド動作モードおよびエンタープライズ動作モードの両方を含めて複数のモードで動作可能であり得る。これは、ＳＯＣの汎用性を高め、同時にハイブリッド・ストレージ・デバイスの実装に関連する費用および複雑性を低減する。

本発明の例示的実施形態におけるハイブリッド・ストレージ・デバイスのブロック図である。 図１のハイブリッド・ストレージ・デバイスの１つの可能な実装形態を例示する図である。 図１に示されているタイプの複数のストレージ・デバイスが組み込まれている仮想ストレージ・システムを示す図である。

本明細書では、本発明の諸実施形態は、例示的ハイブリッド・ストレージ・デバイスおよび関連コントローラ、ＳＯＣ、ならびに他のコンポーネントに関連して説明される。しかし、本発明のこれらのおよび他の実施形態は、改善された構成柔軟性が望まれるいかなるストレージ・デバイスまたは関連コントローラあるいはＳＯＣにもより一般的に適用可能であることを理解されたい。例示的実施形態に関連して詳細に示され説明されているもの以外のコンポーネントを使用して追加の実施形態が実施されてもよい。

図１は、本発明の一例示的実施形態によるハイブリッド・ストレージ・デバイス１００を示す。ストレージ・デバイス１００は、フラッシュ・コントローラ集積回路を例示的に備えてよいブリッジ・デバイス１０５を介してＮＡＮＤ型フラッシュ・メモリなどの不揮発性電子メモリ１０４と通信するＳＯＣ集積回路１０２を備える。ＳＯＣ１０２はまた、プロセッサ１０６と通信する。プロセッサ１０６は、いくつかの実施形態ではストレージ・デバイスの外部にあるとみなされてよいコンピュータまたはサーバなどのホスト・デバイス１０７の一部分であるかまたはそうでなければそれに関連すると仮定される。

ＳＯＣ１０２は、本実施形態ではランダム・アクセス・メモリ（ＲＡＭ）などの電子メモリを備えると仮定される揮発性メモリ１０８に結合されているが、読み出し専用メモリ（ＲＯＭ）または他のタイプの揮発性メモリが任意の組合せで組み込まれていてもよい。より具体的な実施例として、本実施形態におけるメモリ１０８は、ダブル・データ・レート（ＤＤＲ）シンクロナス・ダイナミックＲＡＭ（ＳＤＲＡＭ）を備えてよいが、他の実施形態では、多種多様な他のタイプのメモリが使用されてよい。

メモリ１０８は、本明細書ではより一般的に「コンピュータ可読記憶媒体」と呼ばれるものの一例とみなされてよい。そのようなメモリは、例えば、ストレージ・デバイス１００の中で実行された場合ストレージ・デバイスのある機能を制御する実行可能コードを記憶するために使用され得る。

ハイブリッド・ストレージ・デバイス１００はまた、少なくとも１つのストレージ・ディスク１１０を備える。この実施形態におけるストレージ・デバイス１００は、より詳細には、ストレージ・ディスク１１０を含むＨＤＤを備えてよい。ストレージ・ディスク１１０は、データ・ビットを共通の磁化方向（例えば、上または下）に向けられた媒体粒のそれぞれのグループの形で記憶することができる１つまたは複数の磁性材料で被覆された記憶表面を有する。ストレージ・ディスク１１０は、スピンドル・モータによって駆動されるスピンドルに接続されてよいが、これらの要素はいずれも明示的には図に示されていない。ストレージ・ディスク１１０の記憶表面は、複数の同心トラックを備えてよく、各トラックは複数のセクタに細分割され、各セクタはその後の検索のためにデータのブロックを記憶することができる。ストレージ・ディスク１１０はまた、その記憶表面上に形成されたタイミング・パターンを含むと仮定されてよい。そのようなタイミング・パターンは、従来のやり方で特定のセクタに形成されたサーボ・アドレス・マーク（ＳＡＭ）または他のタイプのサーボ・マークの１つまたは複数のセットを備えてよい。

ＳＯＣ１０２は、複数の高速シリアル・インターフェース１１２−１および１１２−２を備え、それらのそれぞれは、シリアルＡＴＡ（ＳＡＴＡ）インターフェースを備えてよい。第１の高速シリアル・インターフェース１１２ー１は、ＳＯＣ１０２をホスト・デバイス１０７のプロセッサ１０６とインターフェース接続するように構成され、第２の高速シリアル・インターフェース１１２−２は、ブリッジ・デバイス１０５を介してＳＯＣ１０２を不揮発性メモリ１０４とインターフェース接続するように構成される。本明細書で使用される用語「高速」は、およそ１ギガビット／秒（１Ｇｂ／秒）を超えるデータ・レートを指すものとする。例えば、１つの可能な実装形態では、２つのシリアルＳＡＴＡインターフェースは、それぞれ約６Ｇｂ／秒のデータ・レートで動作することができる。

本実施形態におけるＳＯＣ１０２は、ディスク・コントローラとして動作するように構成され、したがって、前置増幅器１１４を介して読み出し／書き込みヘッド１１５に結合される。ＳＯＣ１０２によって例示的に実装されたディスク・コントローラは、前置増幅器１１４および読み出し／書き込みヘッド１１５を介してのストレージ・ディスク１１０へのデータの書き込みおよびストレージ・ディスク１１０からのデータの読み出しを制御するように構成される。したがって、ＳＯＣ１０２は、本明細書ではより一般的に「ディスク・コントローラ」と呼ばれるものの一例とみなされてよい。他の実施形態では、そのようなディスク・コントローラは、本実施形態の場合のように単一のＳＯＣ集積回路を使用してではなく、複数の集積回路および場合によっては他のコンポーネントを使用して構成されてよい。

前置増幅器１１４は、例えば、書き込み信号を読み出し／書き込みヘッド１１５に提供するために使用されるドライバ回路を備えてよい。そのようなドライバ回路は、場合によっては、例えば、それぞれがハイ・サイド・ドライバおよびロー・サイド・ドライバの両方を備えるＸサイドおよびＹサイドを含むマルチサイド・ドライバ回路を含んでよく、この場合、ＸサイドおよびＹサイドは反対の書き込みサイクルで駆動される。他の実施形態では、ドライバ回路の多くの代替構成が可能である。

読み出し／書き込みヘッド１１５は、電磁アクチュエータと連携してストレージ・ディスク１１０の磁性表面全体にわたってストレージ・ディスク１１０の読み出し／書き込みヘッドの位置を制御する位置決めアーム上に取り付けられてよいが、そのようなアーム構成要素およびアクチュエータ構成要素は図に示されていない。

不揮発性メモリ１０４およびホスト１０７と通信するために別々の高速シリアル・インターフェースを使用することは、複数の動作モードをサポートするためにＳＯＣ１０２が費用効率の高いやり方で構成されることを可能にする。例えば、図１に例示されている構成では、ＳＯＣ１０２は、第１の高速シリアル・インターフェース１１２−１がＳＯＣ１０２をホスト・デバイス１０７とインターフェース接続し、第２の高速シリアル・インターフェース１１２−２が、ブリッジ・デバイス１０５を介してＳＯＣ１０２を不揮発性メモリ１０４とインターフェース接続する、ハイブリッド動作モードで構成されるとみなされてよい。

ＳＯＣはまた、第１の高速シリアル・インターフェースおよび第２の高速シリアル・インターフェースが両方ともそれぞれのシリアル接続ＳＣＳＩ（ＳＡＳ）ストレージ・ディスクと通信するために利用される、エンタープライズ動作モードなど他の動作モードで構成可能であり、ここでＳＣＳＩは、スモール・コンピュータ・システム・インターフェースを意味する。そのような動作モードは、ＳＯＣがホスト・デバイスおよびフラッシュ・メモリよりも複数のＳＡＳストレージ・デバイスにインターフェースされる可能性が大きい、企業環境の典型である。他の実施形態では、動作モードの他のタイプおよび組合せが使用されてもよい。

上記で言及された様々な動作モードは、単一のストレージ・デバイスの動作モードを表してもよく、または代替として、１つのストレージ・デバイスにおける動作モードおよび別のストレージ・デバイスにおける他の動作モードの１つでのＳＯＣ１０２の動作を表してもよいことを理解されたい。したがって、例えば、ＳＯＣ１０２が組み込まれている所与のストレージ・デバイスのいくつかの実施形態は、ハイブリッド・モードでのみ動作するように構成されてよいが、一方、他のそのようなストレージ・デバイスは、前述のエンタープライズ・モードなど他のモードで動作するように構成される。

図１に示されているようなＳＯＣ１０２の特定のハイブリッド構成は、ハイブリッド動作モードでブリッジ・デバイス１０５と通信するために別途必要とされる可能性がある個別のパラレル・インターフェースをＳＯＣに組み込む必要を回避することにより、ＳＯＣが非常に費用効率の高いやり方で製作されることを可能にする。そのようなパラレル・インターフェースは、ＳＯＣをブリッジ・デバイスにインターフェースするのに有用であり得るが、パラレル・インターフェースは、ＳＯＣがそれぞれの高速シリアル・インターフェースを介してそれぞれのＳＡＳストレージ・デバイスと通信することを必要とされる上記のエンタープライズ・モードなど他のモードでは有用でない可能性がある。したがって、ハイブリッド動作モードでの使用のためのみにそのようなパラレル・インターフェースを含むことは、ＳＯＣ１０２のコストおよび複雑さの望ましくない増大を意味する。前述のタイプのパラレル・インターフェースの使用に関連する別の欠点は、シングルレベル・セル（ＳＬＣ）フラッシュ・メモリなどの限られたタイプのフラッシュ・メモリしかサポートすることができず、したがって、マルチレベル・セル（ＭＬＣ）フラッシュ・メモリのためのサポートを提供しないということである。

図１の実施形態は、ハイブリッド動作モードで利用される同じＳＯＣ１０２が、ＳＯＣ自体を再設計する必要なしに、したがって追加の製作コスト、チップの複雑さ、または電力必要量なしに、エンタープライズ動作モードでも使用されることを可能にする。さらに、パラレル・インターフェースは、一般に、ＳＡＴＡシリアル・インターフェースのための６のピン数に比較して１８のピン数などの大きいピン数を有する。したがって、パラレル・インターフェースの必要を回避することは、上記の実施例では１２ピンによって、ＳＯＣ１０２のピン数をかなり低減することができる。さらに、このシリアル・インターフェース構成は、ＳＬＣフラッシュ・メモリおよびＭＬＣフラッシュ・メモリの両方をサポートすることができる。

図１は、ＳＯＣ１０２、不揮発性メモリ１０４、ブリッジ・デバイス１０５、ホスト１０７、揮発性メモリ１０８、ストレージ・ディスク１１０、前置増幅器１１４および読み出し／書き込みヘッド１１５のそれぞれのただ１つのインスタンスを有する本発明の一実施形態を示すが、これは説明用実施例としてのみであり、本発明の代替実施形態はこれらのまたは他のストレージ・デバイス・コンポーネントの１つまたは複数のものの複数のインスタンスを備えてよいことを理解されたい。例えば、１つのそのような代替実施形態は、すべてのそのようなディスクが同じ速度で回転するように同じスピンドルに取り付けられた複数のストレージ・ディスク、ならびに複数の読み出し／書き込みヘッドおよび１つまたは複数のアクチュエータに結合された関連位置決めアームを備えてよい。

その用語が本明細書において広く使用されている所与の読み出し／書き込みヘッドは、個別の読み出しヘッドおよび書き込みヘッドの組合せの形で実装されてよい。より詳細には、本明細書において使用される用語「読み出し／書き込み」は、広く読み出しおよび／または書き込みと解釈されるものとし、したがって、読み出し／書き込みヘッドは、読み出しヘッドのみ、書き込みヘッドのみ、読み出しおよび書き込みの両方のために使用される単一のヘッド、または個別の読み出しヘッドおよび書き込みヘッドの組合せを含んでよい。したがって、読み出し／書き込みヘッド１１５などの所与の読み出し／書き込みヘッドは、読み出しヘッドおよび書き込みヘッドの両方を含んでよい。そのようなヘッドは、例えば、ラップ・アラウンドまたはサイドシールド型メイン・ポールを有する書き込みヘッド、またはストレージ・ディスク上でデータを記録および／または読み出しするのに適した任意の他のタイプのヘッドを含んでよい。読み出し／書き込みヘッド１１５は、読み出し動作または書き込み動作を行う場合、それぞれ、単に読み出しヘッドまたは書き込みヘッドと呼ばれてもよい。

さらに、図１に例示されているストレージ・デバイス１００は、そのようなストレージ・デバイスの従来の実装形態において一般的に見られるタイプの１つまたは複数の要素を含めて、詳細に図示されているものに加えて、またはそれらの代わりに他の要素を含んでよい。

例えば、ストレージ・デバイスには、例えば、参照により本明細書に組み込まれているアドバンスト・マイクロコントローラ・バス・アーキテクチャ（ＡＭＢＡ）ＡＸＩ ｖ２．０仕様書にさらに詳細に記載されているアドバンスト拡張可能インターフェース（ＡＸＩ）ファブリックとして実装される１つまたは複数のインターフェースが組みこまれていてよい。そのようなバスは、様々なシステム・コンポーネント間の通信をサポートするために使用されてよい。

これらのおよび他の従来の要素は、当業者によってよく知られているので、本明細書では詳細には説明されない。したがって、図１に示されている要素の特定の構成は説明用実施例としてのみ提示されていることを理解されたい。本発明の実装形態では多種多様な他のストレージ・デバイス構成が使用されてよいことを当業者は理解するであろう。

本発明の諸実施形態における使用のために修正されてよいＳＯＣ集積回路の一例は、本発明の譲受人に譲渡され、参照により本明細書に組み込まれている、「Ｄａｔａ Ｓｔｏｒａｇｅ Ｄｒｉｖｅ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｐｏｗｅｒ Ｃｏｎｓｕｍｐｔｉｏｎ」という名称の、米国特許第７，８７２，８２５号に開示されている。

プロセッサ、メモリまたは所与の実施形態の他のストレージ・デバイス・コンポーネントを実装するために使用されてよい他のタイプの集積回路には、例えば、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）または他の集積回路デバイスがある。

集積回路実装形態を備えた一実施形態では、複数の集積回路ダイがウェハの表面に反復パターンで形成されてよい。そのようなダイはそれぞれ、本明細書に記載のディスク・コントローラまたは関連ＳＯＣを含んでよく、他の構造または回路を含んでよい。ダイは、ウェハからカットまたはダイスされ、次いで、集積回路としてパッケージされる。当業者であれば、パッケージされた集積回路を生産するためにどのようにウェハをダイスし、ダイをパッケージするかを知っているであろう。そのように製造された集積回路は、本発明の実施形態とみなされる。

図２は、図１のハイブリッド・ストレージ・デバイスの一部分の１つの可能な実装形態を示す。この実施形態では、ハイブリッド・ストレージ・デバイス２００は、フラッシュ・コントローラ２０５を介してＭＬＣ ＮＡＮＤ型フラッシュ・メモリ２０４に結合されたハード・ディスク・コントローラ（ＨＤＣ）２０２を備える。ＨＤＣ２０２はまた、ホスト・デバイス２０７およびＤＤＲメモリ２０８に結合される。前置増幅器、読み出し／書き込みヘッドおよびストレージ・ディスクなどのストレージ・デバイス２００の追加のディスク関連コンポーネントは、この図には示されていない。ＨＤＣ２０２は、第１のＳＡＴＡシリアル・インターフェース２１２−１を備え、ＨＤＣはこれを介してホスト・デバイス２０７と通信する。より詳細には、この実施形態におけるＳＡＴＡシリアル・インターフェース２１２−１は、ＳＡＴＡＩＩＩシリアル・インターフェースとして実装される。ＨＤＣ２０２は、第２のＳＡＴＡインターフェース２１２−２をさらに備え、ＨＤＣは、これを介して、フラッシュ・コントローラ２０５のＳＡＴＡインターフェース２２０を利用して、フラッシュ・コントローラ２０５と通信する。図１の実施形態の場合と同様に、ＨＤＣ２０２を実装するためにＳＯＣ集積回路が使用されてもよい。ＳＡＴＡインターフェースは、それぞれ、例えば、６Ｇｂ／秒のデータ・レートで動作することができるが、様々な他のデータ・レートが使用されてもよい。

図ではＭＬＣ ＮＡＮＤ型フラッシュ・メモリ２０４を使用して例示しているが、ＭＬＣ ＮＡＮＤ型フラッシュ・メモリの代わりに他のタイプのフラッシュ・メモリ、またはより一般的には不揮発性メモリが使用されてもよい。例えば、本明細書で前に示されたように、ＳＬＣ不揮発性メモリが使用されてもよい。

図１および２に示されている特定のストレージ・デバイス構成は、説明用実施例としてのみ提示されており、本発明の他の実施形態は、本明細書に開示されているように、少なくとも１つのハイブリッド動作モードを含めて複数の動作モードをサポートするようにＳＯＣまたは他のディスク・コントローラを構成するための他のタイプおよび構成の要素を利用してもよいことを理解されたい。

例えば、本発明の一実施形態における所与のＳＯＣは、１つまたは複数の単一ポートＳＡＴＡ ＨＤＤがＳＯＣに接続されるエンタープライズ・モードなど、他のタイプのエンタープライズ動作モードをサポートすることができる。１つまたは複数のＵＳＢデバイスとの相互接続を必要とするモードを含めて多くの他のタイプのモードが、追加としてまたは代替としてサポートされることが可能である。

さらに、本明細書におけるＳＣＳＩデバイスおよびＳＡＴＡデバイスなどの特定のタイプのストレージ・デバイスへの言及は、説明用実施例としてのみ行われる。他の実施形態は、例えば周辺コンポーネント相互接続エクスプレス（ＰＣＩｅ）ドライブを含めて他のタイプのストレージ・デバイスを任意の組合せで利用するこができる。

さらに、本発明の諸実施形態において実装されたＨＤＤは、例えば、シングル磁気記録（ＳＭＲ）、ビットパターン媒体（ＢＰＭ）、熱アシスト磁気記録（ＨＡＭＲ）およびマイクロ波アシスト磁気記録（ＭＡＭＲ）を含めて多種多様な異なる記録方式のいずれかを利用することができる。

図３に例示されているように、ストレージ・デバイス１００の複数のインスタンスが仮想ストレージ・システム３００に組み込まれてよい。ストレージ仮想化システムとも呼ばれる仮想ストレージ・システム３００は、ＲＡＩＤシステム３０４に結合された仮想ストレージ・コントローラ３０２を例示的に備え、ここで、ＲＡＩＤは独立ディスクの冗長アレイを意味する。ＲＡＩＤシステムは、より詳細には、１００−１、１００−２、．．．１００−Ｎとして示されているＮ個の別個のストレージ・デバイスを備え、それらのうちの１つまたは複数は、図１または図２に関連して前に説明されたタイプのハイブリッド・ストレージ・デバイスとして構成されると仮定される。本明細書において開示されたタイプのハイブリッド・ストレージ・デバイスを備えるこれらのおよび他の仮想ストレージ・システムは、本発明の実施形態とみなされる。図１のホスト・デバイス１０７または図２のホスト・デバイス２０７などの所与のホスト・デバイスも、仮想ストレージ・システムの要素でよく、仮想ストレージ・コントローラ３０２が組み込まれていてよい。

さらに、本発明の前述の諸実施形態は例示のみであることが意図されることが強調されるべきである。例えば、他の実施形態は、前述の機能を実行するために、異なるタイプおよび構成のディスク・コントローラ、揮発性メモリおよび不揮発性メモリ、ブリッジ・デバイス、ホスト・デバイス、ならびに他のストレージ・デバイス要素を使用することができる。さらに、所与のディスク・コントローラがホストおよびブリッジ・デバイスとそれぞれの高速シリアル・インターフェースを介して通信するように構成される特定のやり方は、他の実施形態では変更されてもよい。添付の特許請求の範囲の範囲内にあるこれらのおよび多くの他の代替実施形態が当業者には明らかであろう。

Claims (20)

1. 少なくとも１つのストレージ・ディスクと、
   前記ストレージ・ディスクへのデータの書き込みおよび前記ストレージ・ディスクからのデータの読み出しを制御するように構成されたディスク・コントローラと、
   不揮発性電子メモリと、
   前記ディスク・コントローラと前記不揮発性電子メモリとの間に結合されたブリッジ・デバイスと
   を備えるストレージ・デバイスであって、
   前記ディスク・コントローラが、複数の高速シリアル・インターフェースを備え、
   前記高速シリアル・インターフェースの所与の１つが、前記ブリッジ・デバイスを介して前記ディスク・コントローラを前記不揮発性メモリとインターフェース接続するよう構成された、
   ストレージ・デバイス。
2. 前記高速シリアル・インターフェースのうちの第１の高速シリアル・インターフェースが前記ディスク・コントローラをホスト・デバイスとインターフェース接続するように構成され、
   前記高速シリアル・インターフェースのうちの第２の高速シリアル・インターフェースが、前記ブリッジ・デバイスを介して前記ディスク・コントローラを前記不揮発性メモリとインターフェース接続するよう構成された、
   請求項１に記載のストレージ・デバイス。
3. 前記不揮発性メモリがフラッシュ・メモリを備える、請求項１に記載のストレージ・デバイス。
4. 前記不揮発性メモリがシングルレベル・セル不揮発性メモリおよびマルチレベル・セル不揮発性メモリの少なくとも１つを備える、請求項１に記載のストレージ・デバイス。
5. 前記ブリッジ・デバイスがフラッシュ・コントローラを備える、請求項３に記載のストレージ・デバイス。
6. 前記高速インターフェースの少なくとも１つがシリアル・アドバンスト・テクノロジ・アタッチメント（ＳＡＴＡ）インターフェースを備える、請求項１に記載のストレージ・デバイス。
7. 前記ディスク・コントローラがＳＯＣ集積回路を備える、請求項２に記載のストレージ・デバイス。
8. 前記ＳＯＣ集積回路がハイブリッド動作モードを含めて複数のモードで動作可能である、請求項７に記載のストレージ・デバイス。
9. 前記ＳＯＣ集積回路の前記ハイブリッド動作モードで、前記第１の高速シリアル・インターフェースが、前記ディスク・コントローラを前記ホスト・デバイスとインターフェース接続し、前記第２の高速シリアル・インターフェースが、前記ブリッジ・デバイスを介して前記ディスク・コントローラを前記不揮発性メモリとインターフェース接続する、請求項８に記載のストレージ・デバイス。
10. 前記ＳＯＣ集積回路が、前記第１の高速シリアル・インターフェースおよび前記第２の高速シリアル・インターフェースがそれぞれのシリアル接続ストレージ・デバイスと通信するために利用されるエンタープライズ動作モードで動作可能である、請求項８に記載のストレージ・デバイス。
11. 請求項１に記載のストレージ・デバイスを備える、仮想ストレージ・システム。
12. 前記仮想ストレージ・システムが独立ディスクの冗長アレイを備える、請求項１１に記載の仮想ストレージ・システム。
13. ディスク・コントローラを使用してストレージ・ディスクへのデータの書き込みおよびストレージ・ディスクからのデータの読み出しを行うステップと、
    前記ディスク・コントローラの高速シリアル・インターフェースを使用して、ブリッジ・デバイスを介して前記ディスク・コントローラを不揮発性電子メモリとインターフェース接続するステップと
    を含む方法。
14. 前記ディスク・コントローラの別の高速シリアル・インターフェースを使用して、前記ディスク・コントローラをホスト・デバイスとインターフェース接続するステップをさらに含む、請求項１３に記載の方法。
15. 前記ディスク・コントローラを備えるＳＯＣ集積回路を、ハイブリッド動作モードを含めて複数のモードで動作させるステップをさらに含む、請求項１３に記載の方法。
16. 前記ＳＯＣ集積回路の前記ハイブリッド動作モードで、第１の高速シリアル・インターフェースが、前記ディスク・コントローラをホスト・デバイスとインターフェース接続し、第２の高速シリアル・インターフェースが、前記ブリッジ・デバイスを介して前記ディスク・コントローラを前記不揮発性メモリとインターフェース接続する、請求項１５に記載の方法。
17. 前記ＳＯＣ集積回路を、第１の高速シリアル・インターフェースおよび第２の高速シリアル・インターフェースがそれぞれのシリアル接続ストレージ・デバイスと通信するために利用されるエンタープライズ動作モードで動作させるステップをさらに含む、請求項１５に記載の方法。
18. 実行可能コードが組み込まれ、前記実行可能コードが実行された場合にストレージ・デバイスに請求項１３に記載の方法のステップを実行させる非一時的コンピュータ可読記憶媒体。
19. ストレージ・ディスクへのデータの書き込みおよび前記ストレージ・ディスクからのデータの読み出しを制御するように構成されたディスク・コントローラを有する集積回路を備える装置であって、
    前記集積回路が複数の高速シリアル・インターフェースを備え、
    前記高速シリアル・インターフェースの所与の１つが、ブリッジ・デバイスを介して前記ディスク・コントローラを不揮発性メモリとインターフェース接続するように構成された、
    装置。
20. 前記高速シリアル・インターフェースの別の１つが前記ディスク・コントローラをホスト・デバイスとインターフェース接続するように構成された、請求項１９に記載の装置。

Images