TW201622087A - 晶片封裝體及其製作方法 - Google Patents

晶片封裝體及其製作方法 Download PDF

Info

Publication number
TW201622087A
TW201622087A TW103143333A TW103143333A TW201622087A TW 201622087 A TW201622087 A TW 201622087A TW 103143333 A TW103143333 A TW 103143333A TW 103143333 A TW103143333 A TW 103143333A TW 201622087 A TW201622087 A TW 201622087A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor component
conductive structures
chip package
openings
Prior art date
Application number
TW103143333A
Other languages
English (en)
Other versions
TWI588958B (zh
Inventor
孫唯倫
林佳昇
何彥仕
劉滄宇
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Priority to TW103143333A priority Critical patent/TWI588958B/zh
Publication of TW201622087A publication Critical patent/TW201622087A/zh
Application granted granted Critical
Publication of TWI588958B publication Critical patent/TWI588958B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種晶片封裝體包含封裝基材、半導體元件與複數個導電結構。半導體元件具有中央區與圍繞中央區的邊緣區。導電結構位於封裝基材與半導體元件之間。導電結構具有不同的高度，且導電結構的高度從半導體元件的中央區往半導體元件的邊緣區逐漸增大，使得半導體元件的邊緣區與封裝基材之間的距離大於半導體元件的中央區與封裝基材之間的距離。

Description

晶片封裝體及其製作方法
本發明是有關一種晶片封裝體及一種晶片封裝體的製作方法。
在製作影像感測器的晶片封裝體時，可將半導體元件利用焊接技術或表面黏著技術(Surface Mount Technology；SMT)設置於電路板上。如此一來，位於半導體元件背面的錫球便能與電路板電性連接。
由於錫球的尺寸大致相同，且半導體元件未經特殊設計，因此習知半導體元件會平行於電路板，使得半導體元件的正面(即影像感測面)為一水平面。如此一來，當半導體元件的影像感測面感測影像時，光線容易發散，易導致影像失真。
本發明之一技術態樣為一種晶片封裝體。
根據本發明一實施方式，一種晶片封裝體包含封裝基材、半導體元件與複數個導電結構。半導體元件具有中 央區與圍繞中央區的邊緣區。導電結構位於封裝基材與半導體元件之間。導電結構具有不同的高度，且導電結構的高度從半導體元件的中央區往半導體元件的邊緣區逐漸增大，使得半導體元件的邊緣區與封裝基材之間的距離大於半導體元件的中央區與封裝基材之間的距離。
在本發明一實施方式中，上述導電結構的俯視形狀包含圓形、橢圓形、多邊形或上述之組合。
在本發明一實施方式中，上述半導體元件具有半導體基材。半導體基材具有焊墊與鏤空區。焊墊從鏤空區裸露。半導體元件更包含絕緣層。絕緣層位於半導體基材朝向封裝基材的表面上及半導體基材圍繞鏤空區的表面上。
在本發明一實施方式中，上述半導體元件更包含重佈線層。重佈線層位於絕緣層上與焊墊上。
在本發明一實施方式中，上述半導體元件更包含保護層。保護層位於重佈線層上與絕緣層上，且保護層具有複數個開口，使重佈線層從開口裸露。
在本發明一實施方式中，上述導電結構分別位於開口中的重佈線層上。
在本發明一實施方式中，上述開口的口徑從半導體元件的中央區往半導體元件的邊緣區逐漸減小。
本發明之另一技術態樣為一種晶片封裝體的製作方法。
根據本發明一實施方式，一種晶片封裝體的製作方法包含下列步驟。(a)形成不同高度的複數個導電結構於半 導體元件上，其中導電結構的高度從半導體元件的中央區往半導體元件的邊緣區逐漸增大。(b)壓合半導體元件於封裝基材上，使得半導體元件被導電結構支撐而彎曲。
在本發明一實施方式中，上述步驟(a)包含調整印刷噴嘴之開口的口徑，使導電膠體從不同口徑的印刷噴嘴印刷至半導體元件上，以形成具不同高度的導電結構。
在本發明一實施方式中，上述晶片封裝體的製作方法更包含形成保護層於半導體元件的重佈線層上。於保護層形成不同口徑的複數個開口，其中開口的口徑從半導體元件的中央區往半導體元件的邊緣區逐漸減小。
在本發明一實施方式中，上述步驟(a)包含放置複數個導電結構於保護層的開口中的重佈線層上。
在本發明上述實施方式中，由於導電結構具有不同的高度，且導電結構的高度從半導體元件的中央區往半導體元件的邊緣區逐漸增大，因此半導體元件的邊緣區與封裝基材之間的距離會大於半導體元件的中央區與封裝基材之間的距離。如此一來，半導體元件的正面(即影像感測面)為凹面，可模擬成視網膜的形狀。當半導體元件的影像感測面感測影像時，光線容易集中，可降低影像失真的可能性。
100‧‧‧晶片封裝體
110‧‧‧封裝基材
120‧‧‧半導體元件
120a‧‧‧半導體元件
1201‧‧‧半導體基材
121a‧‧‧表面
121b‧‧‧表面
122‧‧‧中央區
123‧‧‧焊墊
124‧‧‧邊緣區
125‧‧‧鏤空區
126‧‧‧絕緣層
127‧‧‧重佈線層
128‧‧‧保護層
129‧‧‧開口
129a‧‧‧開口
129b‧‧‧開口
129c‧‧‧開口
130‧‧‧導電結構
130a‧‧‧導電結構
130b‧‧‧導電結構
130c‧‧‧導電結構
210‧‧‧載體
220‧‧‧膠帶
230‧‧‧膠帶
240‧‧‧膠帶
4-4‧‧‧線段
D‧‧‧方向
D1‧‧‧距離
D2‧‧‧距離
H1‧‧‧高度
H2‧‧‧高度
H3‧‧‧高度
S1‧‧‧步驟
S2‧‧‧步驟
第1圖繪示根據本發明一實施方式之晶片封裝體的側 視圖。
第2圖繪示第1圖之半導體元件壓合於封裝基材時的側視圖。
第3圖繪示第2圖之半導體元件的下視圖。
第4圖繪示第3圖之半導體元件沿線段4-4的剖面圖。
第5圖繪示根據本發明另一實施方式之半導體元件的剖面圖，其剖面位置與第4圖相同。
第6圖繪示根據本發明一實施方式之晶片封裝體的製作方法的流程圖。
第7圖繪示根據本發明一實施方式之半導體基材形成鏤空區後的剖面圖。
第8圖繪示第7圖之半導體基材形成絕緣層與重佈線層後的剖面圖。
第9圖繪示第8圖之絕緣層與重佈線層形成保護層後的剖面圖。
第10圖繪示第9圖之重佈線層形成導電結構後的剖面圖。
第11圖繪示第10圖之載體移除時的剖面圖。
第12圖繪示第11圖之膠帶移除時的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本 發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之晶片封裝體100的側視圖。第2圖繪示第1圖之半導體元件120壓合於封裝基材110時的側視圖。同時參閱第1圖與第2圖，晶片封裝體100包含封裝基材110、半導體元件120與複數個導電結構130a、130b、130c。半導體元件120具有中央區122與圍繞中央區122的邊緣區124。導電結構130a、130b、130c位於封裝基材110與半導體元件120之間。導電結構130a、130b、130c具有不同的高度，且導電結構130a、130b、130c的高度從半導體元件120的中央區122往半導體元件120的邊緣區124逐漸增大，使得半導體元件120的邊緣區124與封裝基材110之間的距離D1大於半導體元件120的中央區122與封裝基材110之間的距離D2。
導電結構130a具有高度H1，導電結構130b具有高度H2，導電結構130c具有高度H3，且高度H1小於高度H2，高度H2小於高度H3。當半導體元件120尚未壓合於封裝基材110時，導電結構130a、130b、130c可位於半導體元件120上或封裝基材110上。半導體元件120可利用表面黏著技術(Surface Mount Technology；SMT)以方向D壓合於封裝基材110上。
由於導電結構130a、130b、130c的高度H1、H2、H3從半導體元件120的中央區122往半導體元件120的邊 緣區124逐漸增大，因此當半導體元件120壓合於封裝基材110後，半導體元件120的表面121a為凹面。在本實施方式，半導體元件120的表面121a為半導體元件120的正面，為影像感測面，可感測光線。半導體元件120的表面121b為半導體元件120的背面，可透過導電結構130a、130b、130c與封裝基材110電性連接。
當半導體元件120的表面121a為凹面時，可模擬成視網膜的形狀。如此一來，當半導體元件120的表面121a(即影像感測面)感測影像時，光線容易集中，可降低影像失真的可能性。
在本實施方式，封裝基材110可以為電路板。半導體元件120的材質可以包含矽，可以為影像感測晶片，例如CMOS元件，但並不用以限制本發明。導電結構130a、130b、130c可以為錫球，但導電結構的數量、形狀與材質並不用以限制本發明。
第3圖繪示第2圖之半導體元件120的下視圖。第4圖繪示第3圖之半導體元件120沿線段4-4的剖面圖。同時參閱第3圖與第4圖，導電結構130a、130b、130c的俯視形狀可以包含圓形、橢圓形、多邊形或上述之組合。半導體元件120具有半導體基材1201(例如矽晶片)。半導體基材1201具有焊墊123與鏤空區125。焊墊123從鏤空區125裸露。半導體元件120更包含絕緣層126。絕緣層126位於半導體基材1201朝向封裝基材110(見第1圖)的表面121h上及半導體基材1201圍繞鏤空區125的表面上。
此外，半導體元件120還包含重佈線層127與保護層128。重佈線層127位於絕緣層126上與焊墊123上。保護層128位於重佈線層127上與絕緣層126上，且保護層128具有複數個開口129，使重佈線層127從開口129裸露。導電結構130a、130b、130c分別位於開口129中的重佈線層127上。
在本實施方式，保護層128之開口129的口徑大致相同，但導電結構130a、130b、130c的體積不同。導電結構130a的體積小於導電結構130b的體積，導電結構130b的體積小於導電結構130c的體積，因此導電結構130a的高度H1小於導電結構130b的高度H2，且導電結構130b的高度H2小於導電結構130c的高度H3。
第5圖繪示根據本發明另一實施方式之半導體元件120a的剖面圖，其剖面位置與第4圖相同。半導體元件120a包含半導體基材1201、絕緣層126、重佈線層127與保護層128。與第4圖實施方式不同的地方在於：在本實施方式中，保護層128之開口129a、129b、129c的口徑從半導體元件120a的中央區122往半導體元件120a的邊緣區124逐漸減小，且導電結構130a、130b、130c的體積大致相同。
由於保護層128之開口129a的口徑大於開口129b的口徑，開口129b的口徑大於開口129c的口徑，因此導電結構130a的高度H1小於導電結構130b的高度H2，且導電結構130b的高度H2小於導電結構130c的高度H3。
第6圖繪示根據本發明一實施方式之晶片封裝體的製作方法的流程圖。晶片封裝體的製作方法包含下列步驟。在步驟S1中，形成不同高度的複數個導電結構於半導體元件上，其中導電結構的高度從半導體元件的中央區往半導體元件的邊緣區逐漸增大，如第2圖所示的導電結構。接著在步驟S2中，壓合半導體元件於封裝基材上，使得半導體元件被導電結構支撐而彎曲，如第1圖所示的半導體元件。
參閱第4圖，在形成不同高度的導電結構130a、130b、130c於半導體元件120上的步驟中，可藉由調整印刷噴嘴之開口的口徑，使導電膠體從不同開口口徑的印刷噴嘴印刷至半導體元件120上，以形成具不同高度的導電結構130a、130b、130c。在本實施方式中，保護層128之開口129的口徑大致相同，但導電膠體印刷至開口129中的體積不同，使得導電膠體固化後，可形成具不同高度的導電結構130a、130b、130c。在本實施方式中，可適用於錫球印刷(ball printing)製程。
參閱第5圖，在形成不同高度的導電結構130a、130b、130c於半導體元件120a上的步驟中，可形成保護層128於半導體元件120a的重佈線層127上。接著可於保護層128形成不同口徑的複數個開口129a、129b、129c，其中開口129a、129b、129c的口徑從半導體元件120a的中央區122往半導體元件120a的邊緣區124逐漸減小。之後，可放置複數個導電結構130a、130b、130c於保護層128的 開口129a、129b、129c中的重佈線層127上。在本實施方式中，導電結構130a、130b、130c具有相同的體積，但可透過不同口徑的保護層128開口129a、129b、129c挶限導電結構130a、130b、130c的形狀，以形成不同高度的導電結構130a、130b、130c。舉例來說，大的保護層128的開口129a可形成矮的導電結構130a，小的保護層128的開口129c可形成高的導電結構130c。在本實施方式中，可適用於錫球植入(ball placement)製程。
應瞭解到，已敘述過的元件連接關係、材料、製作方法將不再重複贅述。在以下敘述中，將敘述晶片封裝體的製作方法的其他步驟。
第7圖繪示根據本發明一實施方式之半導體基材1201形成鏤空區125後的剖面圖。半導體基材1201可由膠帶220(例如雙面膠)與載體210暫時接合。接著可研磨半導體基材1201的表面121b，使半導體基材1201的厚度減薄。之後可用蝕刻的方式於半導體基材1201形成鏤空區125，使焊墊123從鏤空區125裸露。
第8圖繪示第7圖之半導體基材1201形成絕緣層126與重佈線層127後的剖面圖。待鏤空區125形成後，可於半導體基材1201的表面121b及圍繞鏤空區125的表面形成絕緣層126。接著，可於絕緣層126與鏤空區125中形成重佈線層127，使重佈線層127電性連接焊墊123。
第9圖繪示第8圖之絕緣層126與重佈線層127形成保護層128後的剖面圖。同時參閱第8圖與第9圖，待 重佈線層127形成後，可用蝕刻或雷射製程於半導體基材1201形成缺口。接著，保護層128便可形成於絕緣層126與重佈線層127上。
第10圖繪示第9圖之重佈線層127形成導電結構130後的剖面圖。同時參閱第9圖與第10圖，保護層128可被圖案化而形成開口129。待保護層128的開口129形成後，可於開口129中的重佈線層127上形成導電結構130。導電結構130的數量並不用以限制本發明。其中，導電結構130的設計與保護層128的開口129設計可以如第4圖所示，或如第5圖所示，不再重複贅述。
第11圖繪示第10圖之載體210移除時的剖面圖。同時參閱第10圖與第11圖，待導電結構130形成後，可預切割(pre-saw)第10圖缺口上方的保護層128與膠帶220。接著，可將預切割後的結構放置於膠帶230上，並從膠帶220上分離載體210。
第12圖繪示第11圖之膠帶230移除時的剖面圖。同時參閱第10圖與第11圖，待分離載體210後，可用膠帶240貼合於半導體基材1201上的膠帶220，接著可將膠帶230從導電結構130上移除。在後續製程中，第12圖之半導體基材1201上的膠帶220、240可被移除，而得到第4圖的半導體元件120或第5圖的半導體元件120a。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝體
110‧‧‧封裝基材
120‧‧‧半導體元件
121a‧‧‧表面
121b‧‧‧表面
122‧‧‧中央區
124‧‧‧邊緣區
130a‧‧‧導電結構
130b‧‧‧導電結構
130c‧‧‧導電結構
D1‧‧‧距離
D2‧‧‧距離

Claims (11)

  1. 一種晶片封裝體，包含：一封裝基材；一半導體元件，具有一中央區與圍繞該中央區的一邊緣區；以及複數個導電結構，位於該封裝基材與該半導體元件之間，其中該些導電結構具有不同的高度，且該些導電結構的高度從該半導體元件的該中央區往該半導體元件的該邊緣區逐漸增大，使得該半導體元件的該邊緣區與該封裝基材之間的距離大於該半導體元件的該中央區與該封裝基材之間的距離。
  2. 如請求項1所述之晶片封裝體，其中該些導電結構的俯視形狀包含圓形、橢圓形、多邊形或上述之組合。
  3. 如請求項1所述之晶片封裝體，其中該半導體元件具有一半導體基材，該半導體基材具有一焊墊與一鏤空區，該焊墊從該鏤空區裸露，該半導體元件更包含：一絕緣層，位於該半導體基材朝向該封裝基材的表面上及該半導體基材圍繞該鏤空區的表面上。
  4. 如請求項3所述之晶片封裝體，其中該半導體元件更包含：一重佈線層，位於該絕緣層上與該焊墊上。
  5. 如請求項4所述之晶片封裝體，其中該半導體元件更包含：一保護層，位於該重佈線層上與該絕緣層上，且該保護層具有複數個開口，使該重佈線層從該些開口裸露。
  6. 如請求項5所述之晶片封裝體，其中該些導電結構分別位於該些開口中的該重佈線層上。
  7. 如請求項5所述之晶片封裝體，其中該些開口的口徑從該半導體元件的該中央區往該半導體元件的該邊緣區逐漸減小。
  8. 一種晶片封裝體的製作方法，包含：(a)形成不同高度的複數個導電結構於一半導體元件上，其中該些導電結構的高度從該半導體元件的一中央區往該半導體元件的一邊緣區逐漸增大；以及(b)壓合該半導體元件於一封裝基材上，使得該半導體元件被該些導電結構支撐而彎曲。
  9. 如請求項8所述之晶片封裝體的製作方法，其中該步驟(a)包含：調整一印刷噴嘴之開口的口徑，使一導電膠體從不同開口口徑的該印刷噴嘴印刷至該半導體元件上，以形成具 不同高度的該些導電結構。
  10. 如請求項8所述之晶片封裝體的製作方法，更包含：形成一保護層於該半導體元件的一重佈線層上；以及於該保護層形成不同口徑的複數個開口，其中該些開口的口徑從該半導體元件的該中央區往該半導體元件的該邊緣區逐漸減小。
  11. 如請求項10所述之晶片封裝體的製作方法，其中該步驟(a)包含：放置該些導電結構於該保護層的該些開口中的該重佈線層上。
TW103143333A 2014-12-11 2014-12-11 晶片封裝體及其製作方法 TWI588958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103143333A TWI588958B (zh) 2014-12-11 2014-12-11 晶片封裝體及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143333A TWI588958B (zh) 2014-12-11 2014-12-11 晶片封裝體及其製作方法

Publications (2)

Publication Number Publication Date
TW201622087A true TW201622087A (zh) 2016-06-16
TWI588958B TWI588958B (zh) 2017-06-21

Family

ID=56755591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143333A TWI588958B (zh) 2014-12-11 2014-12-11 晶片封裝體及其製作方法

Country Status (1)

Country Link
TW (1) TWI588958B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049499A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
JP5409427B2 (ja) * 2010-02-17 2014-02-05 キヤノン株式会社 プリント回路板及び半導体装置
US8779452B2 (en) * 2010-09-02 2014-07-15 Tzu-Hsiang HUNG Chip package
US8920934B2 (en) * 2013-03-29 2014-12-30 Intel Corporation Hybrid solder and filled paste in microelectronic packaging

Also Published As

Publication number Publication date
TWI588958B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI529821B (zh) 晶片封裝體及其形成方法
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
US8736053B2 (en) Semiconductor device
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
TW201413905A (zh) 晶片封裝體及其形成方法
TWI500090B (zh) 半導體封裝件之製法
US9403672B2 (en) Chip package and method of manufacturing the same
US20160079110A1 (en) Semiconductor package, carrier structure and fabrication method thereof
US11081435B2 (en) Package substrate and flip-chip package circuit including the same
TWI624020B (zh) 電子封裝件及其製法
TWI510155B (zh) 半導體封裝結構及其製造方法
JP6927179B2 (ja) 電気部品の積層体とその製造方法
TWI588958B (zh) 晶片封裝體及其製作方法
JP2012129437A (ja) 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2006100666A (ja) 半導体装置及びその製造方法
US20160190072A1 (en) Stacked semiconductor packages with cantilever pads
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
CN105742300A (zh) 晶片封装体及其制作方法
TWI596678B (zh) 半導體封裝結構及其製作方法
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
TWI693644B (zh) 封裝結構及其製造方法
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess