TW201620371A - 用於提供模組內射頻隔離之系統及方法 - Google Patents

用於提供模組內射頻隔離之系統及方法 Download PDF

Info

Publication number
TW201620371A
TW201620371A TW105104356A TW105104356A TW201620371A TW 201620371 A TW201620371 A TW 201620371A TW 105104356 A TW105104356 A TW 105104356A TW 105104356 A TW105104356 A TW 105104356A TW 201620371 A TW201620371 A TW 201620371A
Authority
TW
Taiwan
Prior art keywords
conductive
devices
module
radio frequency
wire
Prior art date
Application number
TW105104356A
Other languages
English (en)
Other versions
TWI645773B (zh
Inventor
霍華Ｅ 陳
麥修 尚 瑞德
紅孟 阮
安東尼 詹姆斯 洛彼安可
章國豪
庭福 吳 黃
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201620371A publication Critical patent/TW201620371A/zh
Application granted granted Critical
Publication of TWI645773B publication Critical patent/TWI645773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Transceivers (AREA)

Abstract

一種射頻(RF)模組包含用於針對安置於該模組上之一或多個RF裝置提供三維電磁干擾屏蔽之RF屏蔽結構。該RF屏蔽可包含鄰近於或環繞一RF裝置安置之多個線接合結構。兩個或兩個以上模組內裝置可具有線接合結構，該等線接合結構經組態以至少部分地阻斷安置於該等裝置之間之特定類型的射頻信號，藉此減小該等裝置之間之串擾的效應。電隔離之導電頂平面及/或接地平面可提供模組內隔離。

Description

用於提供模組內射頻隔離之系統及方法 相關申請案之交叉參考
本申請案主張以下美國臨時申請案之優先權：2012年9月28日申請且題為「SYSTEMS AND METHODS FOR PROVIDING INTRAMODULE RADIO FREQUENCY ISOLATION」之美國臨時申請案第61/707,673號，及2012年9月28日申請且題為「SEGMENTED CONDUCTIVE TOP LAYER FOR RADIO FREQUENCY ISOLATION」之美國臨時申請案第61/707,622號，及2012年9月28日申請且題為「SEGMENTED CONDUCTIVE GROUND PLANE FOR RADIO FREQUENCY ISOLATION」之美國臨時申請案第61/707,578號，該等美國臨時申請案中之每一者以其全文引用之方式明確地併入本文中。
本發明大體而言係關於電子裝置之領域，且更特定言之，係關於為電子裝置(諸如，包覆模製之半導體封裝)提供射頻(RF)隔離之裝置及方法。
射頻(RF)為用於通常用以產生及偵測無線電波之電磁輻射之頻率範圍的常用術語。此範圍可自約30kHz至300GHz。在一些情形中，不合需要之RF信號可不利地影響電子裝置之操作。
為了解決此等問題，RF隔離結構及/或方法可提供不合需要之RF信號的減少之效應。此RF屏蔽通常基於通常被稱為法拉第籠原理之原理而操作。
本文中所揭示之一些實施例提供一種設備，其包括：一基板；一第一射頻裝置，其安裝於該基板之一表面上；及一第二射頻裝置，其安裝於該基板之該表面上。該設備可進一步包括：一第一導電接地層，其至少部分地安置於該第一射頻裝置下方；第一複數個線接合結構，其安置於該基板上在該第一射頻裝置與該第二射頻裝置之間；及一模製件，其經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該等線接合結構之至少一部分。該設備可進一步包括一第一導電頂層，其至少部分地安置於該射頻裝置上方，該第一導電頂層與該第一複數個線接合結構中之一或多者電接觸，以使得該第一導電接地層、該第一複數個線接合結構中之該一或多者及該第一導電頂層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。
在特定實施例中，該第一複數個線接合結構中之至少一些線接合結構可在該第一射頻裝置與該第二射頻裝置之間形成一第一列。此外，該第一複數個線接合結構中之至少一些線接合結構可形成實質上平行於該第一列之一第二列。
該設備可進一步包括安裝於該基板上之一第三射頻裝置。該第一射頻裝置及該第二射頻裝置可各自電連接至該第三射頻裝置。此外，該第一射頻裝置可包括一第一切換裝置，該第二射頻裝置可包括一第二切換裝置，且該第三射頻裝置可包括一放大器裝置。在特定實施例中，該設備包括第二複數個線接合結構，其安置於該基板之該表面上在該第一射頻裝置與該第三射頻裝置之間，從而至少部分地在該第一射頻裝置與該第三射頻裝置之間形成一射頻障壁。此外，第三複 數個線接合結構可安置於該基板之該表面上在該第二射頻裝置與該第三射頻裝置之間，從而至少部分地在該第二射頻裝置與該第三射頻裝置之間形成一射頻障壁。在特定實施例中，該第一複數個線接合結構中之至少一些線接合結構可在該第一射頻裝置與該第二射頻裝置之間形成一第一列，且該第二複數個線接合結構中之至少一些線接合結構可在該第一射頻裝置與該第三射頻裝置之間形成一第二列，該第二列安置為相對於該第一列呈一實質上直角。
在一些實施例中，一種為複數個裝置提供RF屏蔽之方法可包括：提供一基板；將複數個射頻裝置定位於該基板上；將第一複數個線接合結構安置於該基板上在該複數個射頻裝置中之第一射頻裝置與第二射頻裝置之間；及將該第一複數個線接合結構連接於一導電頂層與一導電接地層之間。該第一複數個線接合結構、該導電頂層之至少一部分及該導電接地層之至少一部分可至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。
在特定實施例中，將第一複數個線接合結構安置於該基板上包括在該第一射頻裝置與該第二射頻裝置之間形成線接合結構之一第一列。將第一複數個線接合結構安置於該基板上可進一步包括在該第一射頻裝置與該第二射頻裝置之間形成線接合結構之一第二列，該第二列實質上平行於該第一列。
該複數個射頻裝置可包括一第三射頻裝置。提供RF屏蔽之該方法可進一步包括將該第一射頻裝置及該第二射頻裝置電連接至該第三射頻裝置。在一些實施例中，該第一射頻裝置包括一第一切換裝置，該第二射頻裝置包括一第二切換裝置，且該第三射頻裝置包括一放大器裝置。該方法可進一步包括將第二複數個線接合結構安置於該基板上在該第一射頻裝置與該第三射頻裝置之間，該第二複數個線接合結構至少部分地在該第一射頻裝置與該第三射頻裝置之間形成一射頻障 壁。另外，該方法可包括將第三複數個線接合結構安置於該基板上在該第二射頻裝置與該第三射頻裝置之間，該第三複數個線接合結構至少部分地在該第二射頻裝置與該第三射頻裝置之間形成一射頻障壁。
該第一複數個線接合結構中之至少一些線接合結構可在該第一射頻裝置與該第二射頻裝置之間形成一第一列，且該第二複數個線接合結構中之至少一些線接合結構可在該第一射頻裝置與該第三射頻裝置之間形成一第二列，該第二列安置為相對於該第一列呈一實質上直角。
特定實施例提供一種無線裝置，其包括：一第一天線；一第二天線；及一射頻(RF)模組，其包括電耦接至該第一天線之一第一切換裝置及電耦接至該第二天線之一第二切換裝置。該無線裝置可進一步包括：一導電頂層，其至少部分地安置於該第一切換裝置上方；一導電接地層，其至少部分地安置於該第一切換裝置下方；及複數個線接合結構，其安置於該第一切換裝置與該第二切換裝置之間且連接至該導電頂層及該導電接地層，該複數個線接合結構至少部分地在該第一切換裝置與該第二切換裝置之間形成一射頻障壁。在特定實施例中，該RF模組包括電連接至該第一切換裝置及該第二切換裝置之一放大器裝置。
特定實施例提供一種設備，其包括：一基板；一第一射頻裝置，其安裝於該基板之一表面上；及一第二射頻裝置，其安裝於該基板之該表面上。該設備可進一步包括：一第一導電接地層，其至少部分地安置於該第一射頻裝置下方；第一複數個線接合結構，其安置於該基板上在該第一射頻裝置與該第二射頻裝置之間；及一第一導電頂層，其安置於該基板上方且與該第一複數個線接合結構中之一或多者電接觸，以使得該第一導電接地層、該第一複數個線接合結構中之該一或多者及該第一導電頂層在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。該設備可進一步包括：一第二導電頂層，其安置於 該基板上方；及一模製件，其經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該等線接合結構中之每一者之至少一部分，其中該第一導電頂層之至少一部分安置於該第一射頻裝置上方且該第二導電頂層之至少一部分安置於該第二射頻裝置上方，該第一導電頂層與該第二導電頂層至少部分地彼此電隔離。
在特定實施例中，該第一導電頂層及該第二導電頂層位於處於或實質上靠近該模製件之一頂表面之一第一平面中。該第一平面可實質上平行於該基板之一表面。另外，該第一導電頂層與該第二導電頂層可分離橫跨該第一平面之一第一部分之至少一實體間隙，該間隙提供該第一導電頂層與該第二導電頂層之間的至少部分電隔離。
該設備可包括安置於該基板上方之一第三導電頂層，其中該第三導電頂層位於該第一平面中且至少部分地與該第一導電頂層及該第二導電頂層兩者電隔離。該第三導電頂層可至少部分地安置於一第三射頻裝置上方，該第三射頻裝置安置於該基板上。
一種根據本文中所揭示之實施例之設備可進一步包括一第二導電接地層，其至少部分地安置於該第二射頻裝置下方，該第二導電接地層至少部分地與該第一導電接地層電隔離。舉例而言，該第一導電頂層可實質上與該第一導電接地層形狀相同且安置於該第一導電接地層上方，且該第二導電頂層實質上與該第二導電接地層形狀相同且安置於該第二導電接地層上方。
在特定實施例中，該第一複數個線接合結構中之至少一些線接合結構在該第一射頻裝置與該第二射頻裝置之間形成一第一列。此外，該第一複數個線接合結構中之至少一些線接合結構可形成實質上平行於該第一列之一第二列。
在特定實施例中，該第一射頻裝置包括一第一切換裝置，該第二射頻裝置包括一第二切換裝置，且該第三射頻裝置包括一放大器裝 置。
在一些實施例中，一種為複數個裝置提供RF屏蔽之方法包括：提供一基板；將複數個射頻裝置定位於該基板上；將第一複數個線接合結構安置於該基板上在該複數個射頻裝置中之第一射頻裝置與第二射頻裝置之間；形成一第一導電接地層；將該第一複數個線接合結構電連接至該第一導電接地層；形成一模製件，該模製件經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該第一複數個線接合結構中之每一者之至少一部分；至少部分地在該第一射頻裝置上方在該模製件之一頂表面之一第一部分上形成一第一導電頂層，該第一導電頂層電接觸該第一複數個線接合結構，以使得該第一導電接地層、該第一複數個線接合結構及該第一導電頂層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁；及至少部分地在該第二射頻裝置上方在該模製件之該頂表面之一第二部分上形成一第二導電頂層。該第一導電頂層與該第二導電頂層可至少部分地彼此電隔離。
在特定實施例中，該第一導電頂層及該第二導電頂層位於處於或實質上靠近該模製件之該頂表面之一第一平面中。該第一平面實質上平行於該基板之該表面。
在一些實施例中，形成該第一導電頂層及該第二導電頂層包含在一單一導電層之至少兩個部分之間產生一實體間隙。該方法亦可包括在該第一平面中在該模製件之該頂表面之一第三部分上形成一第三導電頂層，其中該第三導電頂層至少部分地與該第一導電頂層及該第二導電頂層兩者電隔離。該複數個射頻裝置可包括一第三射頻裝置，該第三導電頂層至少部分地安置於該第三射頻裝置上方。如技術方案31之方法進一步包含形成一第二導電接地層，該第二導電接地層至少部分地與該第一導電接地層電隔離。該第一導電頂層可實質上與該第一導電接地層形狀相同且安置於該第一導電接地層上方，且該第二導電頂層實 質上與該第二導電接地層形狀相同且安置於該第二導電接地層上方。
一些實施例提供一種設備，其包括：一基板；一第一射頻裝置，其安裝於該基板上；及一第二射頻裝置，其安裝於該基板上。該設備可進一步包括：一第一導電接地層，其安置於該基板之該表面下方；第一複數個線接合結構，其安置於該基板之該表面上在該第一射頻裝置與該第二射頻裝置之間；及一第一導電頂層，其安置於該基板上方且與該第一複數個線接合結構電接觸，以使得該第一導電接地層、該第一複數個線接合結構及該第一導電頂層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。該設備可進一步包括一模製件，其經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該第一複數個線接合結構之至少一部分，其中該第一導電頂層之至少一部分安置於該第一射頻裝置上方且其中無導電頂層安置於該第二射頻裝置之任何部分上方。
一些實施例提供一種設備，其包括：一基板；一第一射頻裝置，其安裝於該基板上；及一第二射頻裝置，其安裝於該基板上。該設備可進一步包括：第一複數個線接合結構，其安置於該基板上在該第一射頻裝置與該第二射頻裝置之間；一第一導電接地層，其至少部分地安置於該第一射頻裝置下方且與該第一複數個線接合結構中之一或多者電接觸；及一第二導電接地層，其至少部分地安置於該第二射頻裝置下方，該第二導電接地層至少部分地與該第一導電接地層電隔離。該設備可進一步包括：一模製件，其經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該第一複數個線接合結構之至少一部分；及一第一導電頂層，其安置於該模製件之一頂表面上方且與該第一複數個線接合結構中之一或多者電接觸；其中該第一導電頂層、該第一複數個線接合結構及該第一導電接地層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。該第一導電接地層之至少一 部分可安置於該第一射頻裝置下方且該第二導電接地層之至少一部分可安置於該第二射頻裝置下方。
該第一導電接地層及該第二導電接地層可位於處於或實質上靠近該基板之該表面之一第一平面中。此外，該第一平面可實質上平行於該基板之該表面及/或該第一導電接地層與該第二導電接地層可分離橫跨該第一平面之一第一部分之至少一實體間隙，該間隙提供該第一導電接地層與該第二導電接地層之間的至少部分電隔離。
在特定實施例中，該設備包括一第三導電接地層，其中該第三導電接地層位於該第一平面中且至少部分地與該第一導電接地層及該第二導電接地層兩者電隔離。該第三導電頂層可至少部分地安置於一第三射頻裝置下方，該第三射頻裝置安置於該基板上。
在特定實施例中，該設備包括一第二導電頂層，其安置於該模製件之該頂表面上方，該第二導電頂層至少部分地與該第一導電頂層電隔離。該第一導電頂層可實質上與該第一導電接地層形狀相同且安置於該第一導電接地層上方，且該第二導電頂層可實質上與該第二導電接地層形狀相同且安置於該第二導電接地層上方。
在特定實施例中，該第一複數個線接合結構中之至少一些線接合結構在該第一射頻裝置與該第二射頻裝置之間形成一第一列。該第一複數個線接合結構中之至少一些線接合結構可形成實質上平行於該第一列之一第二列。在一些實施例中，該第一射頻裝置包括一第一切換裝置，該第二射頻裝置包括一第二切換裝置，且該第三射頻裝置包括一放大器裝置。
在一些實施例中，一種為複數個裝置提供RF屏蔽之方法包括：提供一基板；將複數個射頻裝置定位於該基板上；將第一複數個線接合結構安置於該基板上在該複數個射頻裝置中之第一射頻裝置與第二射頻裝置之間；形成一第一導電接地層；將該第一複數個線接合結構 電連接至該第一導電接地層；形成一第二導電接地層；形成一模製件，該模製件經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置及該第一複數個線接合結構之至少一部分；及至少部分地在該第一射頻裝置上方在該模製件之一頂表面之一第一部分上形成一第一導電頂層，該第一導電層電接觸該第一複數個線接合結構，以使得該第一導電接地層、該第一複數個線接合結構及該第一導電頂層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁。該第一導電接地層與該第二導電接地層至少部分地彼此電隔離。
在特定實施例中，該第一導電接地層及該第二導電接地層位於處於或實質上靠近該基板之一表面之一第一平面中。該第一平面可實質上平行於該基板之該表面。該第一導電接地層與該第二導電接地層可分離橫跨該第一平面之一第一部分之至少一實體間隙，該間隙提供該第一導電接地層與該第二導電接地層之間的至少部分電隔離。
在特定實施例中，該方法進一步包括形成一第三導電接地層且將該第三導電接地層定位於該第一平面中，其中該第三導電接地層至少部分地與該第一導電接地層及該第二導電接地層兩者電隔離。該複數個射頻裝置可包括一第三射頻裝置，該第三導電接地層至少部分地安置於該第三射頻裝置下方。
在特定實施例中，該方法進一步包括在該模製件之該頂表面之一第二部分上形成一第二導電頂層，該第二導電頂層至少部分地與該第一導電頂層電隔離。該第一導電頂層可實質上與該第一導電接地層形狀相同且安置於該第一導電接地層上方，且該第二導電頂層實質上與該第二導電接地層形狀相同且安置於該第二導電接地層上方。
本文中所揭示之特定實施例提供一種無線裝置，其包括：一第一天線；一第二天線；及一射頻(RF)模組，其包括電耦接至該第一天線之一第一切換裝置及電耦接至該第二天線之一第二切換裝置。該無 線裝置可進一步包括：複數個線接合結構，其安置於該第一切換裝置與該第二切換裝置之間；一第一導電接地層，其至少部分地安置於該第一切換裝置下方且與該複數個線接合結構電接觸；及一第二導電接地層，其至少部分地安置於該第二切換裝置下方，該第二導電接地層至少部分地與該第一導電接地層電隔離。在特定實施例中，該無線裝置進一步包括：一第一導電頂層，其至少部分地安置於該第一切換裝置上方且與該複數個線接合結構電接觸；該第一導電頂層、該複數個線接合結構及該第一導電接地層可至少部分地在該第一切換裝置與該第二切換裝置之間形成一射頻障壁。
在特定實施例中，該RF模組包括電連接至該第一切換裝置及該第二切換裝置之一放大器裝置。該無線裝置可進一步包括至少部分地安置於該放大器裝置下方之一第三導電接地層，該第三導電接地層至少部分地與該第一導電接地層及該第二導電接地層電隔離。
出於概述本發明之目的，本文中已描述本發明之特定態樣、優點及新穎特徵。應理解，未必所有此等優點可根據本發明之任何特定實施例來達成。因此，可以一方式來體現或執行本發明，該方式達成或最佳化如本文中所教示之一優點或優點群組而未必達成如本文中可教示或暗示之其他優點。
10‧‧‧可實施以製造具有如本文中所描述之一或多個特徵之封裝模組及/或經由如本文中所描述之一或多個特 徵製造封裝模組的程序
16‧‧‧層壓面板
18‧‧‧餅乾狀物
20‧‧‧模組基板
21‧‧‧前表面
22‧‧‧邊界
23‧‧‧安裝區域
24‧‧‧接觸焊墊
25‧‧‧接觸焊墊
26‧‧‧線接合焊墊
27‧‧‧背表面
28‧‧‧接觸焊墊
29‧‧‧接地接觸焊墊
30‧‧‧接地平面
31‧‧‧虛線
35‧‧‧製成晶圓
36‧‧‧功能晶粒
37‧‧‧金屬化接觸焊墊
40‧‧‧實例組態
41‧‧‧焊錫膏
42‧‧‧實例組態
43‧‧‧表面黏著技術(SMT)裝置
44‧‧‧實例組態
45‧‧‧黏著劑
46‧‧‧實例組態
48‧‧‧實例組態
49‧‧‧線接合
50‧‧‧實例組態
51‧‧‧RF屏蔽線接合
52‧‧‧實例組態
53‧‧‧模具罩蓋
54‧‧‧模具罩蓋之下表面
55‧‧‧模製區
56‧‧‧箭頭
58‧‧‧實例組態
59‧‧‧包覆模製結構
60‧‧‧包覆模製結構之上表面
62‧‧‧實例面板
64‧‧‧實例組態
65‧‧‧上表面
66‧‧‧RF屏蔽線接合之上部部分
68‧‧‧實例組態
69‧‧‧區
70‧‧‧實例組態
71‧‧‧導電層
72‧‧‧實例面板
74‧‧‧實例組態
75‧‧‧分離模組
76‧‧‧側壁
77‧‧‧側壁
78‧‧‧側壁
80‧‧‧可實施以將具有如本文中所描述之一或多個特徵之 封裝模組組裝於一電路板上的程序
90‧‧‧電路板
91‧‧‧模組
92‧‧‧連接
94‧‧‧無線裝置
95‧‧‧天線
96‧‧‧使用者介面
97‧‧‧電源供應器
120‧‧‧收發器電路
130‧‧‧連接性電路
132‧‧‧使用者介面處理器
140‧‧‧記憶體
150‧‧‧基頻電路
160‧‧‧功率管理模組
170‧‧‧音訊組件
180‧‧‧額外組件
191‧‧‧功率放大器模組
194‧‧‧無線裝置
195‧‧‧天線
196‧‧‧天線
197‧‧‧功率管理模組
510‧‧‧封裝組件
520‧‧‧封裝組件
530‧‧‧封裝組件
515‧‧‧輸入埠及/或輸出埠
517‧‧‧傳輸線
525‧‧‧輸入埠及/或輸出埠
527‧‧‧傳輸線
535‧‧‧輸出埠
591‧‧‧電子裝置
610‧‧‧裝置
620‧‧‧裝置
630‧‧‧裝置
617‧‧‧導電通道或路徑
627‧‧‧導電通道或路徑
710‧‧‧射頻(RF)裝置
720‧‧‧射頻裝置
730‧‧‧射頻裝置
751‧‧‧射頻屏蔽結構
791‧‧‧封裝模組
800‧‧‧實例組態
802‧‧‧實例組態
804‧‧‧實例組態
806‧‧‧實例組態
810‧‧‧射頻(RF)裝置
820‧‧‧射頻(RF)裝置
830‧‧‧射頻(RF)裝置
840‧‧‧射頻(RF)裝置
851‧‧‧線接合
852a‧‧‧線接合
852b‧‧‧線接合
853‧‧‧線接合
854‧‧‧線接合之第一列
855‧‧‧線接合之第二列
910‧‧‧射頻(RF)裝置
951‧‧‧線接合
966‧‧‧線接合之上部部分
971‧‧‧導電層
977‧‧‧包覆模製層
1010‧‧‧射頻(RF)裝置
1020‧‧‧射頻(RF)裝置
1030‧‧‧射頻(RF)裝置
1050‧‧‧線接合結構或線接合結構之列
1055‧‧‧線接合結構或線接合結構之列
1091‧‧‧無線模組
1110‧‧‧射頻(RF)裝置
1120‧‧‧射頻(RF)裝置
1130‧‧‧射頻(RF)裝置
1150‧‧‧線接合結構或線接合結構之列
1155‧‧‧線接合結構或線接合結構之列
1157‧‧‧線接合結構或線接合結構之列
1191‧‧‧無線模組
1210‧‧‧射頻(RF)裝置
1220‧‧‧射頻(RF)裝置
1230‧‧‧射頻(RF)裝置
1251‧‧‧線接合結構或線接合結構之列
1291‧‧‧電子裝置
1305‧‧‧與曲線圖相關聯之資料
1306‧‧‧與曲線圖相關聯之資料
1307‧‧‧與曲線圖相關聯之資料
1308‧‧‧與曲線圖相關聯之資料
1321a‧‧‧干擾
1321b‧‧‧干擾
1405‧‧‧與曲線圖相關聯之資料
1406‧‧‧與曲線圖相關聯之資料
1410‧‧‧裝置
1420‧‧‧裝置
1430‧‧‧裝置
1451‧‧‧線接合
1471‧‧‧導電層
1491‧‧‧基板
1510‧‧‧射頻(RF)裝置
1520‧‧‧射頻(RF)裝置
1530‧‧‧射頻(RF)裝置
1571‧‧‧導電頂層
1591‧‧‧封裝組件/基板
1601‧‧‧斷裂或間隙
1602‧‧‧斷裂或間隙
1603‧‧‧斷裂或間隙
1604‧‧‧斷裂或間隙
1605‧‧‧斷裂或間隙
1606‧‧‧斷裂或間隙
1671A‧‧‧子區段
1671B‧‧‧子區段
1671C‧‧‧子區段
1671D‧‧‧子區段
1671E‧‧‧子區段
1671F‧‧‧子區段
1701‧‧‧接地平面
1702‧‧‧接地平面
1703‧‧‧接地平面
1704‧‧‧額外接地平面
1705‧‧‧額外接地平面
1710‧‧‧射頻(RF)裝置
1720‧‧‧射頻(RF)裝置
1730‧‧‧射頻(RF)裝置
1801‧‧‧接地平面
1810‧‧‧射頻(RF)裝置
1910‧‧‧裝置
1920‧‧‧裝置
1930‧‧‧裝置
2000‧‧‧電隔離安置於單一封裝基板中之複數個裝置之程序
出於說明性目的在隨附圖式中描繪各種實施例，但決不應將各種實施例解釋為限制本發明之範疇。另外，可組合不同的所揭示實施例之各種特徵以形成作為本發明之部分的額外實施例。貫穿諸圖式，參考數字可重複使用以指示參考元件之間的對應。
圖1展示可實施以製造包括具有積體電路(IC)之晶粒之封裝模組的程序。
圖2A1及圖2A2展示經組態以接納複數個晶粒以用於形成封裝模 組的實例層壓面板之正面及背面。
圖2B1至圖2B3展示經組態以產生個別模組之面板之層壓基板的各種視圖。
圖2C展示具有可經單一化以安裝於層壓基板上之複數個晶粒之製成半導體晶圓的實例。
圖2D描繪個別晶粒，其展示用於在安裝於層壓基板上時促進連接性之實例電接觸焊墊。
圖2E1及圖2E2展示準備用於安裝實例表面黏著技術(SMT)裝置之層壓基板之各種視圖。
圖2F1及圖2F2展示安裝於層壓基板上之實例SMT裝置之各種視圖。
圖2G1及圖2G2展示準備用於安裝實例晶粒之層壓基板之各種視圖。
圖2H1及圖2H2展示安裝於層壓基板上之實例晶粒之各種視圖。
圖2I1及圖2I2展示藉由實例線接合電連接至層壓基板之晶粒之各種視圖。
圖2J1及圖2J2展示線接合之各種視圖，該等線接合形成於層壓基板上且經組態以促進由線接合界定之區域與線接合外之區域之間的電磁(EM)隔離。
圖2K展示用於將模製化合物引入至層壓基板上方之區的模製組態之側視圖。
圖2L展示經由圖2K之模製組態形成之包覆模製件的側視圖。
圖2M展示具有包覆模製件之面板之正面。
圖2N展示可如何移除包覆模製件之上部部分以曝露EM隔離線接合之上部部分的側視圖。
圖2O展示一面板之一部分，其中包覆模製件之一部分之上部部 分已移除以較好地曝露EM隔離線接合之上部部分。
圖2P展示一導電層之側視圖，該導電層形成於包覆模製件之上以使得該導電層與EM隔離線接合之曝露的上部部分電接觸。
圖2Q展示一面板，其中導電層可為噴塗之金屬漆。
圖2R展示自面板切割之個別封裝模組。
圖2S1至圖2S3展示個別封裝模組之各種視圖。
圖2T展示：安裝於一電路板(諸如，無線電話板)上之模組中之一或多者可包括如本文中所描述之一或多個特徵。
圖3A展示可實施以將具有如本文中所描述之一或多個特徵之封裝模組裝設於圖2T之電路板上的程序。
圖3B示意性地描繪裝設有封裝模組之電路板。
圖3C示意性地描繪具有裝設有封裝模組之電路板的無線裝置。
圖4示意性地描繪根據本發明之態樣之無線裝置的實施例。
圖5示意性地描繪具有複數個射頻(RF)裝置之電子裝置的實施例。
圖6A至圖6B示意性地描繪具有各種連接之RF裝置的實施例。
圖7示意性地描繪具有複數個RF裝置之電子裝置的實施例。
圖8A至圖8D展示配置於主動式或被動式RF裝置周圍之線接合的非限制性實例實施例。
圖9A至圖9C展示包括線接合之包覆模製程序的實例序列。
圖10示意性地描繪具有呈實例配置之複數個RF裝置與線接合結構之電子裝置的實施例。
圖11示意性地描繪具有呈實例配置之複數個RF裝置與線接合結構之電子裝置的實施例。
圖12示意性地描繪具有呈實例配置之複數個RF裝置與線接合結構之電子裝置的實施例。
圖13A至圖13B提供與本文中所揭示之實施例相關聯之RF隔離資料的圖形實例。
圖14A描繪具有複數個RF裝置及導電頂層之電子裝置的實施例。
圖14B提供與圖14A之實施例相關聯之RF隔離資料的圖形實例。
圖15描繪具有複數個RF裝置及導電頂層之電子裝置的實施例。
圖16A至圖16F提供導電至或接地層隔離技術之實施例。
圖17描繪具有複數個RF裝置及複數個導電接地層之電子裝置的實施例。
圖18描繪具有複數個RF裝置及複數個導電接地層之電子裝置的實施例。
圖19描繪具有複數個RF裝置及複數個導電接地層之電子裝置之實施例。
圖20說明用於提供複數個電子裝置之間的RF隔離的程序。
本文中所提供之標題僅為了便利起見且未必影響所主張之本發明之範疇或意義。
本文中揭示用於為一或多個主動式裝置或一被動式裝置提供射頻(RF)隔離或屏蔽之各種裝置及方法。出於描述之目的，應理解，RF可包括與無線裝置相關聯之具有一頻率或一頻率範圍之電磁信號。RF亦可包括在電子裝置內輻射之電磁信號，而不管此電子裝置是否作為無線裝置操作。RF亦可包括通常與電磁干擾(EMI)效應相關聯之信號或雜訊。
出於描述之目的，應理解，RF裝置可包括經組態以在RF範圍下操作以促進RF信號之傳輸及/或接收的裝置，以及可因RF信號或雜訊而影響其他裝置或受RF信號或雜訊影響的裝置。此等RF裝置之非限制性實例可包括具有或不具有RF電路之半導體晶粒。此等RF相關裝 置之非限制性實例可包括離散裝置，諸如電感器及電容器，及甚至一段導體。
出於描述之目的，應理解，術語「隔離」及「屏蔽」可取決於使用之上下文而互換地使用。舉例而言，RF裝置經屏蔽可包括來自另一源之RF信號部分地或實質上完全地被阻斷的情形。在另一實例中，RF裝置被隔離可包括RF信號(例如，雜訊或主動產生之信號)部分地或實質上完全地被阻斷而無法到達另一裝置的情形。除非使用之上下文另有特定陳述，否則，應理解，術語「屏蔽」及「隔離」中之每一者可包括前述功能性中之任一者或兩者。
本發明包括關於具有射頻(RF)電路及基於線接合之電磁(EM)隔離結構之封裝模組之製造的系統、設備、裝置、結構、材料及/或方法的各種實例的描述。儘管在RF電路之情況下加以描述，但本文中所描述之一或多個特徵亦可用於涉及非RF組件之封裝應用中。類似地，本文中所描述之一或多個特徵亦可用於不具有EM隔離功能性之封裝應用中。
圖1展示可實施以製造具有如本文中所描述之一或多個特徵之封裝模組及/或經由如本文中所描述之一或多個特徵來製造封裝模組的程序10。圖2展示與圖1之程序相關聯之各種步驟的各個部分及/或階段。
在圖1之區塊12a中，可提供一封裝基板及待安裝於該封裝基板上之零件。此等零件可包括(例如)一或多個表面黏著技術(SMT)組件及具有積體電路(IC)之一或多個經單一化晶粒。圖2A1及圖2A2展示：在一些實施例中，封裝基板可包括層壓面板16。圖2A1展示實例面板之正面；且圖2A2展示面板之背面。面板16可包括以有時亦被稱為餅乾狀物(cookie)18之群組配置的複數個個別模組基板20。
圖2B1至圖2B3分別展示個別模組基板20之一實例組態的正面、 側面及背面。本文中出於描述之目的，邊界22可界定面板16上由模組基板20佔用之區域。在邊界22內，模組基板20可包括前表面21及背表面27。經設定尺寸以接納一晶粒(未圖示)之實例安裝區域23展示於前表面21上。複數個實例接觸焊墊24(例如，連接線接合接觸焊墊)配置於晶粒接納區域23周圍以便允許在晶粒與配置於背表面27上之接觸焊墊28之間形成電連接。儘管未圖示，但線接合接觸焊墊24與模組之接觸焊墊28之間的電連接可以諸多方式來組態。經組態以允許安裝(例如)被動式SMT裝置(未圖示)之實例接觸焊墊25之兩個集合亦在邊界22內。接觸焊墊25可電連接至安置於背表面27上的模組之接觸焊墊28及/或接地接觸焊墊29中之一些者。經組態以允許形成複數個EM隔離線接合(未圖示)之複數個線接合焊墊26亦在邊界22內。線接合焊墊26可電連接至電參考平面(諸如，接地平面)30。線接合焊墊26與接地平面30之間的此等連接(描繪為虛線31)可以諸多方式達成。在一些實施例中，接地平面30可或可能不連接至安置於背表面27上之接地接觸焊墊29。
圖2C展示實例製成晶圓35，其包括等待切割(或有時被稱為單一化)成個別晶粒之複數個功能晶粒36。該等晶粒36之此切割可以諸多方式達成。圖2D示意性地描繪個別晶粒36，複數個金屬化接觸焊墊37可提供於該個別晶粒36中。此等接觸焊墊可經組態以允許在晶粒36與模組基板之接觸焊墊24(例如，圖2B1)之間形成連接線接合。
在圖1之區塊12b中，可將焊錫膏塗覆於模組基板上以允許安裝一或多個SMT裝置。圖2E1及圖2E2展示實例組態40，其中焊錫膏41提供於模組基板20的前表面上之接觸焊墊25中之每一者上。在一些實施中，可藉由一SMT模板印刷機將焊錫膏41以所要量塗覆於面板(例如，圖2A1中之16)上之所要位置。
在圖1之區塊12c中，可將一或多個SMT裝置定位於具有焊錫膏之 焊料接點上。圖2F1及圖2F2展示實例組態42，其中實例SMT裝置43定位於提供於接觸焊墊25中之每一者上之焊錫膏41上。在一些實施中，可藉由經自磁帶捲盤饋送SMT裝置之自動機器將該等SMT裝置43定位於面板上之所要位置上。
在圖1之區塊12d中，可執行一回焊操作以使焊錫膏熔融以將該一或多個SMT裝置焊接於其各別接觸焊墊上。在一些實施中，可選擇焊錫膏41且可執行該回焊操作以使焊錫膏41在第一溫度下熔融以藉此允許在接觸焊墊25與SMT裝置43之間形成所要焊料接點。
在圖1之區塊12e中，可移除來自區塊12d之回焊操作之焊料殘餘物。以實例說明，可使該等基板經歷一溶劑或水清潔步驟。可藉由(例如)噴嘴噴塗、蒸氣腔室或完全浸沒於液體中來達成此清潔步驟。
在圖1之區塊12f中，可將黏著劑塗覆於模組基板20上之一或多個選定區域上以允許安裝一或多個晶粒。圖2G1及圖2G2展示實例組態44，其中黏著劑45塗覆於晶粒安裝區域23中。在一些實施中，可藉由諸如網版印刷之技術將黏著劑45以所要量塗覆至面板(例如，圖2A1中之16)上之所要位置。
在圖1之區塊12g中，可用塗覆於選定區域上之黏著劑將一或多個晶粒定位於該等選定區域上。圖2H1及圖2H2展示實例組態46，其中實例晶粒36經由黏著劑45定位於晶粒安裝區域23上。在一些實施中，可藉由經自磁帶捲盤饋送晶粒之一自動機器將晶粒36定位於面板上之晶粒安裝區域上。
在圖1之區塊12h中，可使晶粒與晶粒安裝區域之間的黏著劑固化。較佳地，可在低於用於將一或多個SMT裝置安置於其各別接觸焊墊上的上文所描述之回焊操作之一或多個溫度下執行此固化操作。此組態允許該等SMT裝置之焊料連接在固化操作期間保持完整。
在圖1之區塊12j中，諸如線接合之電連接可形成於所安裝晶粒與 模組基板20上之對應接觸焊墊之間。圖2I1及圖2I2展示實例組態48，其中若干線接合49形成於晶粒36之接觸焊墊37與模組基板20之接觸焊墊24之間。此等線接合可為至及自晶粒36之一或多個電路的信號及/或電力提供電連接。在一些實施中，可藉由一自動線接合機器來達成前述線接合之形成。
在圖1之區塊12k中，可在模組基板20上之一選定區域周圍形成複數個RF屏蔽線接合。圖2J1及圖2J2展示實例組態50，其中複數個RF屏蔽線接合51形成於線接合焊墊26上。將線接合焊墊26示意性地描繪為與諸如接地平面30之一或多個參考平面電連接(虛線31)。在一些實施例中，此接地平面可安置於模組基板20內。RF屏蔽線接合51與接地平面30之間的前述電連接可在由RF屏蔽線接合51界定之區域之側面及底側處產生一互連RF屏蔽結構。如本文中所描述，一導電層可形成於此區域上方且連接至RF屏蔽線接合51之上部部分以藉此形成一RF屏蔽區。
在實例組態50中，展示RF屏蔽線接合51形成晶粒(36)及SMT裝置(43)所在之區域周圍的周邊。其他周邊組態亦係可能的。舉例而言，周邊可由晶粒周圍之RF線接合、SMT裝置中之一或多者周圍之RF線接合或其任何組合形成。在一些實施中，基於RF線接合之周邊可形成於需要RF隔離之任何電路、裝置、組件或區域周圍。出於描述之目的，應理解，RF隔離可包括防止RF信號或雜訊進入或離開給定屏蔽區域。
在實例組態50中，展示RF屏蔽線接合51具有經組態以促進模製程序期間之受控變形的不對稱側面輪廓，如本文中所描述。關於此等線接合之額外細節可見於(例如)題為「SEMICONDUCTOR PACKAGE WITH INTEGRATED INTERFERENCE SHIELDING AND METHOD OF MANUFACTURE THEREOF」之PCT公開案第WO 2010/014103號 中。在一些實施例中，亦可利用其他成形RF屏蔽線接合。舉例而言，可使用如題為「OVERMOLDED SEMICONDUCTOR PACKAGE WITH A WIREBOND CAGE FOR EMI SHIELDING」之美國專利第8,071,431號中所描述的大體上對稱之弓形線接合作為RF屏蔽線接合，以代替所展示之不對稱線接合或與所展示之不對稱線接合組合。在一些實施例中，RF屏蔽線接合未必需要形成迴圈形狀且使兩個末端在模組基板之表面上。舉例而言，亦可利用一末端在模組基板之表面上且另一末端定位於該表面上方(用於連接至一上部導電層)的線擴充部分。
在圖2J1及圖2J2之實例組態50中，展示RF屏蔽線接合51具有類似高度，該等高度大體上高於晶粒連接線接合(49)之高度。此組態允許藉由如本文中所描述之模製化合物囊封晶粒連接線接合(49)，且將晶粒連接線接合(49)與將在模製程序之後形成之一上部導電層隔離。
在圖1之區塊121中，在SMT組件、晶粒及RF屏蔽線接合之上形成一包覆模製件。圖2K展示實例組態52，其可促進形成此包覆模製件。模具罩蓋53經展示為定位於模組基板20上方，使得模具罩蓋53之下表面54及模組基板20之上表面21界定可引入模製化合物之區55。
在一些實施中，模具罩蓋53可經定位以使得其下表面54嚙合RF屏蔽線接合51之上部部分且將RF屏蔽線接合51之上部部分向下推。此組態允許移除RF屏蔽線接合51之任何高度變化，使得觸碰模具罩蓋53之下表面54的上部部分處於實質上相同之高度。當引入模製化合物且形成一包覆模製結構時，前述技術維持經囊封之RF屏蔽線接合51之上部部分處於或接近於該包覆模製結構之所得上表面。
在圖2K之實例模製組態52中，可自模製區55之一或多個側引入模製化合物，如藉由箭頭56指示。在一些實施中，可在加熱及真空條件下執行模製化合物之此引入以促進經加熱模製化合物更容易流至區 55中。
圖2L展示實例組態58，其中已將模製化合物引入至區55中(如參看圖2K所描述)且移除模製罩蓋以產生囊封各種零件(例如，晶粒、晶粒連接線接合及SMT裝置)之一包覆模製結構59。RF屏蔽線接合亦經展示為實質上由包覆模製結構59囊封。RF屏蔽線接合之上部部分經展示為處於或接近於包覆模製結構59之上表面60。
圖2M展示實例面板62，其具有形成於多個餅乾狀物區段之上之包覆模製結構59。可形成每一餅乾狀物區段之包覆模製結構，如本文中參看圖2K及圖2L所描述。所得包覆模製結構59經展示為界定覆蓋給定餅乾狀物區段之多個模組之共同上表面60。
本文中參看圖2K至圖2M所描述之模製程序可產生一組態，其中經囊封之RF屏蔽線接合之上部部分處於或接近於包覆模製結構之上表面。此組態可或可能不產生RF屏蔽線接合，從而與將形成於RF屏蔽線接合上之一上部導體層形成一可靠電連接。
在圖1之區塊12m中，可移除包覆模製結構之頂部部分以較好地曝露RF屏蔽線接合之上部部分。圖2N展示已執行此移除之實例組態64。在該實例中，展示包覆模製結構59之上部部分經移除以產生低於原始上表面60(來自模製程序)之新的上表面65。展示材料之此移除以較好地曝露RF屏蔽線接合51之上部部分66。
材料自包覆模製結構59之上部部分之前述移除可以諸多方式來達成。圖2O展示實例組態68，其中材料之此移除係藉由噴砂來達成。在該實例中，左邊部分為：已移除材料以產生新的上表面65且較好地曝露RF屏蔽線接合之上部部分66。右邊部分為：未移除材料，使得原始上表面60仍保留。如69所指示之區為正執行材料移除之區。
在圖2O中所展示之實例中，對應於底層模組基板20之模組化結構(用虛方框22描繪)容易自主要由包覆模製結構59囊封之RF屏蔽線接 合的曝露之上部部分66顯而易見。在將一導電層形成於新近形成的上表面65之上之後，將分離此等模組。
在圖1之區塊12n中，可清潔由材料之移除產生的新的曝露之上表面。以實例說明，可使該等基板經歷一溶劑或水清潔步驟。可藉由(例如)噴嘴噴塗或完全浸沒於液體中來達成此清潔步驟。
在圖1之區塊12o中，可在包覆模製結構的新的曝露之上表面上形成一導電層，使得該導電層與RF屏蔽線接合之上部部分電接觸。可藉由諸多不同技術(包括諸如噴塗或印刷之方法)來形成此導電層。
圖2P展示實例組態70，其中導電層71已形成於包覆模製結構59之上表面65之上。如本文中所描述，上表面65較好地曝露RF屏蔽線接合51之上部部分66。因此，所形成之導電層71形成與RF屏蔽線接合51之上部部分66的改良之接觸。
如參看圖2J所描述，RF屏蔽線接合51及接地平面30可在由RF屏蔽線接合51界定之區域的側面及底側處產生一互連RF屏蔽結構。在上部導電層71與RF屏蔽線接合51電接觸之情況下，該區域上方之上側現亦被屏蔽，藉此產生一屏蔽區。
圖2Q展示實例面板72，其已噴塗有導電漆以產生覆蓋多個餅乾狀物區段之導電層71。如參看圖2M所描述，每一餅乾狀物區段包括將被分離之多個模組。
在圖1之區塊12p中，可將具有一共同導電層(例如，導電漆層)之一餅乾狀物區段中之多個模組單一化為個別封裝模組。模組之此單一化可以諸多方式(包括鋸切技術)來達成。
圖2R展示實例組態74，其中本文中所描述之模組化區段20已單一化成分離模組75。展示包覆模製部分包括側壁77；且展示模組基板部分包括側壁76。共同地，側壁77及76經展示為界定分離模組75之側壁78。分離模組75之上部部分保持由導電層71覆蓋。如本文中參看圖 2B所描述，分離模組75之下表面27包括接觸焊墊28、29以促進模組75與一電路板(諸如，電話板)之間的電連接。
圖2S1、圖2S2及圖2S3展示經單一化模組75之正視圖(本文中亦被稱為俯視圖)、後視圖(本文中亦被稱為仰視圖)及透視圖。如本文中所描述，此模組包括囊封於包覆模製結構內之RF屏蔽結構；且在一些實施中，模組75之總尺寸未必比不具有RF屏蔽功能性之模組大。因此，具有整合之RF屏蔽功能性之模組可有利地產生更緊湊之組裝電路板，此係由於不需要外部RF屏蔽結構。另外，封裝模組化形式允許在操縱及組裝程序期間較容易地處置模組。
在圖1之區塊12q中，可針對適當功能性來測試經單一化模組。如上文所論述，模組化形式允許較容易地執行此測試。另外，模組之內部RF屏蔽功能性允許在無外部RF屏蔽裝置之情況下執行此測試。
圖2T展示：在一些實施例中，包括於一電路板(諸如，無線電話板)中之模組中之一或多者可經組態而具有如本文中所描述之一或多個封裝特徵。可受益於此等封裝特徵之模組之非限制性實例包括(但不限於)控制器模組、應用程式處理器模組、音訊模組、顯示介面模組、記憶體模組、數位基頻處理器模組、GPS模組、加速度計模組、功率管理模組、收發器模組、切換模組及功率放大器模組。
圖3A展示可實施以將具有如本文中所描述之一或多個特徵之封裝模組組裝於一電路板上的程序80。在區塊82a中，可提供一封裝模組。在一些實施例中，該封裝模組可表示參看圖2T所描述之模組。在區塊82b中，可將該封裝模組安裝於一電路板(例如，電話板)上。圖3B示意性地描繪安裝有模組91之所得電路板90。該電路板亦可包括其他特徵(諸如，複數個連接92)以促進安裝於其上之各種模組之操作。
在區塊82c中，可將安裝有多個模組之一電路板裝設於一無線裝 置中。圖3C示意性地描繪具有電路板90(例如，電話板)之無線裝置94(例如，蜂巢式電話)。展示電路板90包括具有如本文中所描述之一或多個特徵之模組91。展示該無線裝置進一步包括其他組件，諸如天線95、使用者介面96及電源供應器97。
圖4說明根據本發明之一或多個態樣之無線裝置194的一實施例的較詳細方塊圖。本發明之應用不限於無線裝置且可應用於具有或不具功率放大器或功率放大器模組的任何類型之電子裝置。舉例而言，實施例可應用於有線裝置、天氣感測裝置、RADAR、SONAR、微波爐，及可能包括類似於圖4中所展示之各種區塊所提供之功能性的功能性的任何其他裝置。另外，本發明之實施例可應用於可包括經由前端介面來控制之一或多個組件的裝置。儘管本發明不限於無線裝置或含有功率放大器之裝置，但為了簡化論述，將關於無線裝置194及功率放大器模組191來描述若干實施例。
無線裝置194可包括功率放大器模組191。功率放大器模組191大體上可包括包括一功率放大器之任何組件或裝置。在特定實施例中，功率放大器模組191包括多個功率放大器。舉例而言，功率放大器模組191可包括用於放大符合一或多個不同的無線資料傳輸標準(諸如，GSM、WCDMA、LTE、EDGE等)之信號的單獨功率放大器。此外，功率放大器模組191可與收發器電路120組合於單一模組中。併入於功率放大器模組191中之功率放大器可在需要時為單級或多級功率放大器。
功率放大器模組191可包括用於控制功率放大器之功率放大器控制器。儘管不限於此情形，但控制功率放大器模組191大體上指代設定、修改或調整由功率放大器模組191之一或多個功率放大器提供的功率放大之量。功率放大器模組191可為包括功率放大器控制器及一或多個功率放大器之功能性的單一組件。在其他實施中，無線裝置194 可包括單獨的功率放大器控制電路及(多個)功率放大器。
無線裝置194可包括一或多個額外RF組件，諸如收發器電路120。在特定實施例中，無線裝置包含複數個收發器電路，(諸如)以適應關於符合一或多個不同的無線資料通信標準之信號的操作。收發器電路120可充當一信號源，其判定或設定功率放大器模組191之一或多個組件之操作模式。替代地或另外，基頻電路150或能夠將一或多個信號提供至功率放大器模組191之一或多個其他組件可充當提供至功率放大器模組191之一信號源。
收發器電路120及/或功率放大器模組191可電耦接至基頻電路150，基頻電路150處理與由一或多個天線(例如，195、196)接收及/或傳輸之信號相關聯之無線電功能。此等功能可包括(例如)信號調變、編碼、射頻偏移或其他功能。基頻電路150可結合即時作業系統操作以便適應時序相依功能性。在特定實施例中，基頻電路150包括或連接至一中央處理器。舉例而言，基頻電路與中央處理器可組合(例如，單一積體電路之部分)，或可為單獨模組或裝置。
基頻電路直接地或間接地連接至記憶體模組140，記憶體模組140含有一或多個揮發性及/或非揮發性記憶體或資料儲存器、裝置或媒體。可包括於記憶體模組140中之儲存裝置之類型的實例包括快閃記憶體，諸如NAND快閃記憶體、DDR SDRAM、行動DDR SRAM，或任何其他合適類型之記憶體(包括磁性媒體，諸如硬碟機)。此外，包括於記憶體模組140中之儲存量可基於一或多個條件、因素或設計偏好而變化。舉例而言，記憶體模組140可含有大約256MB，或任何其他合適之儲存量，諸如1GB或更大。包括於無線裝置194中之記憶體之量可取決於諸多因素，諸如成本、實體空間分配、處理速度等。
無線裝置194包括功率管理模組197。除可能的其他元件之外，該功率管理模組包括一電池或其他電源。舉例而言，功率管理模組197 可包括一或多個鋰離子電池。另外，功率管理模組197可包括用於管理自電源至無線裝置194之一或多個裝置的功率流之控制器模組。儘管在本文中可能將功率管理模組197描述為包括電源以及功率管理控制器，但術語「電源」及「功率管理」在本文中使用時可指代功率供應、功率管理或該兩者，或任何其他功率相關裝置或功能性。
無線裝置194可包括一或多個音訊組件170。實例組件可包括一或多個揚聲器、聽筒、耳機插座及/或其他音訊組件。此外，音訊組件模組170可包括音訊壓縮及/或解壓縮電路(亦即，「編碼解碼器(codec)」)。除可能的其他事情之外，可包括音訊編碼解碼器以用於編碼信號以供傳輸、儲存或加密或用於解碼以供播放或編輯。
無線裝置194包括連接性電路130，連接性電路130包含一或多個裝置以供在接收及/或處理來自一或多個外部源之資料時使用。為此，可將連接性電路130連接至一或多個天線196。舉例而言，連接性電路130可包括一或多個功率放大器裝置，該一或多個功率放大器裝置中之每一者連接至天線。舉例而言，天線196可用於遵照一或多個通信協定(諸如，Wi-Fi(亦即，遵照IEEE 802.11標準系列中之一或多個標準)或藍芽)之資料通信。可能需要多個天線及/或功率放大器以適應遵照不同無線通信協定之信號之傳輸/接收。此外，連接性電路130可包括一全球定位系統(GPS)接收器。
連接性電路130可包括一或多個其他通信入口或裝置。舉例而言，無線裝置194可包括實體槽或埠以用於與通用串列匯流排(USB)、迷你USB、微型USB、安全數位(SD)、迷你SD、微型USB、用戶識別模組(SIM)或其他類型之裝置嚙合。
無線裝置194包括一或多個額外組件180。此等組件之實例可包括顯示器，諸如LCD顯示器。顯示器可為觸控式螢幕顯示器。此外，無線裝置194可包括一顯示器控制器，其可與基頻電路150及/或單獨 中央處理器分離或與基頻電路150及/或單獨中央處理器整合。可包括於無線裝置194中之其他實例組件可包括一或多個攝影機(例如，具有2 MP、3.2 MP、5MP或其他解析度之攝影機)、羅盤、加速度計、光學感測器或其他功能裝置。無線裝置194可包括若干額外組件。此等額外組件中之至少一些組件可自功率管理模組160接收功率。舉例而言，除可能的其他元件之外，無線裝置194可包括數位至類比轉換器(DAC)、使用者介面處理器132及/或類比至數位轉換器(ADC)。
提供上文結合圖4及無線裝置194所描述之組件作為實例，且該等組件係非限制性的。此外，各種所說明組件可組合至比圖4中所說明之組件少的組件中，或分成額外組件。舉例而言，基頻電路150可與收發器電路120組合。作為另一實例，收發器120可分裂成單獨的接收器及傳輸器模組。
模組內屏蔽
圖5示意性地描繪具有諸如晶片之複數個封裝組件(510、520、530)的電子裝置591。晶片510、520、530可包括一或多個RF裝置。晶片510、520(例如)可包含分別連接至輸入埠及/或輸出埠515及525之開關。在特定實施例中，埠515及525各自連接至一天線(未圖示)或其他外部RF影響。開關515、525可經組態以沿著傳輸線517及527將信號或修改之信號自各別天線中繼至放大器裝置530。放大器530可將信號提供至輸出埠535以供無線裝置使用。
在特定實施例中，電子裝置591可經組態以在於一個以上輸入線上接收信號時操作。開關510及520可經組態以使得輸入信號中之一者經傳輸，而另一者未經傳輸。然而，實體接近性以及其他因素可有助於RF裝置之間之不合需要的RF影響。舉例而言，未經中繼至放大器530之輸入至開關2的信號可干擾需要傳遞至放大器530上之輸入至開關510的信號。因此，可能需要提供圖5中所描繪之裝置中之一或多者 之間的RF隔離，以便改良在特定條件下之電子裝置591的效能。
圖6A及圖6B提供表示RF裝置(特定言之，標記為「埠1」610、「埠2」620及「埠3」630之裝置)之組態之特定實施例的方塊圖。裝置610、620及630可安置於一單一半導體晶粒上，或可為單獨結構之組件。所描繪之該等裝置中之每一者可電連接至未圖示之一或多個其他裝置。舉例而言，埠1及埠2可各自分別經由藉由參考數字617及627識別之導電通道或路徑而連接至埠3。在圖6A及圖6B中，虛線連接線指示已以某種方式(諸如，經由啟動或撤銷啟動電開關)阻止、阻礙或斷開之連接。因此，如所展示，圖6A中所描繪之實施例包括以下組態：其中埠1與埠3之間的電通道617開放，而埠2與埠3之間的通道627經切斷或閉合至某種程度。圖6B中描繪了相反組態：其中埠2與埠3之間的通道627開放，而埠1與埠3之間的通道617閉合。
如上文所描述，與RF裝置相關聯的線發射/輻射可造成電磁干擾(EMI)的功率(該功率未經充分接地時)，從而導致埠之間的串擾。因此，取決於系統需要/要求，可能有必要或需要防止圖6A及圖6B中所說明之各個埠之間的三維(3D)耦合。在特定實施例中，儘管兩個埠之間的電連接(例如，埠1與埠3之間的導電路徑627)可處於斷開狀態，但恆定信號仍可能存在於該兩個埠之間。舉例而言，在一實施例中，無線裝置包括多個天線，每一天線提供可經由其他埠中之一者中繼至埠3之一信號源。此等天線及/或埠在與此等天線/埠相關聯之導電路徑斷開時可繼續操作或接收信號。可有利地將此不合需要之信號引導至電接地以便減少對其他模組或裝置之干擾。然而，在特定實施例中，可用之電接地連接不足以使非所要EMI放電。
RF裝置之間的開放通信通道經歷來自其他RF裝置之干擾可能為不合需要的。舉例而言，在圖6A之實施例中，可能需要在埠1與埠3之間執行資料通信。然而，若埠2亦正接收或載運一信號，則儘管通 道627已經切斷，但此信號可在某種程度上干擾埠1與埠3之間的通信。此干擾可為在裝置之間傳播的寄生諧波之結果。取決於特定系統特性或要求，干擾可將非所要或不可接受之雜訊引入至系統中。因此，所展示之裝置中之一或多者之間的RF隔離可為需要或必要的。
模組內屏蔽壁
圖7提供封裝模組791之方塊圖，封裝模組791具有安置於其上之複數個RF裝置710、720及730。藉由參考數字751識別之虛線表示各種RF裝置之間的平面或障壁，其可提供該等裝置之間的至少部分RF隔離。在特定實施例中，一或多個RF屏蔽結構751鄰近於該等裝置中之一或多者而形成以便提供RF隔離性質。在一些實施中，該RF屏蔽結構可經組態以提供RF隔離功能性，諸如隔離裝置與封裝模組791上之另一裝置之RF影響、隔離裝置與源自封裝模組791外部之外部RF影響，及/或防止來自裝置之RF信號或雜訊逃逸至諸如其他裝置及/或外部RF源(未圖示)的區。
可以諸多方式來實現兩個裝置之間的RF隔離。舉例而言，在特定實施例中，可在一或多個裝置周圍置放多個金屬罐，從而屏蔽來自此等裝置之RF干擾或由此等裝置產生之RF干擾。在特定實施例中，模組之實體分離可提供裝置之間的某量之RF隔離。因此，可能需要將裝置以彼此相距與實際距離一般遠之方式定位於單一模組上以便減少干擾。然而，模組大小約束可能阻止單獨使用此技術來達成滿意隔離之能力。舉例而言，單一板可能不夠大以提供足夠實體分離以單獨使用實體分離來滿足系統之隔離需要。
如上文參看圖1至圖3稍詳細描述，在特定實施例中，兩個或兩個以上裝置之間的至少部分RF隔離可使用線接合結構來達成。在特定實施例中，線接合安置於單一封裝基板791上之裝置之間。舉例而言，線接合結構可置放於該基板上在裝置710、720及730之間(諸如， 沿著線751或以某一其他組態)。該等線接合可與一或多個導電層(諸如，導電頂層及/或接地層)組合以至少部分地在安置於單一封裝模組內之一或多個裝置周圍或之間形成一法拉第籠(Faraday cage)。
在根據本文中所揭示之實施例的併有使用線接合結構之RF隔離之裝置的一些實施中，可將該等線接合中之一些或全部配置於RF裝置周圍。此配置可採用若干不同形式或組態。圖8A至圖8D展示此等配置之一些非限制性實例。在一些實施例中，類似於以下各者中所描述之特定結構來建構此等線接合中之一些或全部：美國公開案第US 2007/0241440號(2006年8月4日申請之題為「OVERMOLDED SEMICONDUCTOR PACKAGE WITH A WIREBOND CAGE FOR EMI SHIELDING」的美國申請案第11/499,285號)、國際公開案第WO 2010/014103號(2008年7月31日申請之題為「SEMICONDUCTOR PACKAGE WITH INTEGRATED INTERFERENCE SHIELDING AND METHOD OF MANUFACTURE THEREOF」的國際申請案第PCT/US2008/071832號)，或該兩者之某一組合。前述公開案藉此以其全文引用之方式明確地併入本文中。藉由將線接合及其他隔離技術應用於RF模組，可能有可能藉由在各個子區段之間產生三維壁來隔離模組之特定子區段。此壁可至少部分地防止各個子區段之間的RF信號之輻射耦合。隔離壁可由基板及接合線兩者組成。取決於系統所需之隔離要求，可添加多個列之線。
在圖8A中所展示之實例組態800中，將RF裝置810描繪為由以矩形方框形圖案配置之複數個線接合851環繞。對於矩形之每一側邊，可定向線接合851，使得由該等線接合界定之平面大體上沿著矩形之側邊對準。每一線接合之尺寸及線接合之間的間距可經選擇以提供所要RF隔離功能性。
在圖8B中所展示之實例組態802中，將RF裝置820描繪為由以矩 形方框形圖案配置之複數個線接合852a環繞，類似於圖8A之實例。對於矩形之每一側邊，可定向若干線接合852，使得由此等線接合界定之平面大體上沿著矩形之側邊對準。額外線接合852b經展示為定位於拐角中之每一者處，以便提供兩個鄰近側邊之末端線接合之間的較窄間隙。在圖8B中所展示之實例中，拐角線接合中之每一者經展示為經定向以使得其平面劃分由拐角界定之角。每一線接合之尺寸及線接合之間的間距可經選擇以提供所要RF隔離功能性。
在圖8C中所展示之實例組態804中，將RF裝置830描繪為由以矩形方框形圖案配置之複數個線接合853環繞。對於矩形之每一側邊，可定向線接合853，使得由該等線接合界定之平面大體上垂直於矩形之側邊。每一線接合之尺寸及線接合之間的間距可經選擇以提供所要RF隔離功能性。
在參看圖8A至圖8C所描述之實例中，所描繪之線接合配置於單一列中在給定側邊處。圖8D展示：在一些實施中，可提供一列以上之線接合。在實例組態806中，線接合之第一列854及第二列855經展示為鄰近於RF裝置840而安置。在所展示之實例中，該兩列線接合交錯以便提供額外RF隔離能力。線接合之實例列可或可能不在RF裝置840周圍完全延伸。每一線接合之尺寸、給定列中之線接合之間的間距及鄰近列之間的間距可經選擇以提供所要RF隔離功能性。
在一些實施中，封裝基板之給定區域可具有一個以上線接合結構。作為一實例，可在給定區域處提供第一線接合(諸如，類似於美國公開案第US 2007/0241440號中所描述之線接合的拱形線接合)；可提供類似於國際公開案第WO 2010/014103號中所描述之線接合的第二線接合，以便在第一線接合之上且環繞第一線接合。藉此將此等參考案以其全文引用之方式併入本發明中。第一線接合可經設定尺寸以便適配於由第二線接合界定之內部空間內；第一線接合之此等尺寸可 經選擇以在第二線接合之內部空間中提供增加之RF隔離能力。可實施如適合於特定應用之各種其他線接合組態。
圖9A至圖9C描繪線接合RF隔離之結構及方法的各種態樣。參看圖9A，若干線接合951經展示為形成於一基板層上在RF裝置910周圍或鄰近於RF裝置910。此外，應理解，RF裝置910可為如本文中所描述之被動式裝置或主動式裝置。如圖9B中所說明，包覆模製層977可形成於線接合951中之一或多者以及RF裝置910之上。出於描述本文中之實施例之目的，有時在不同部分之實例定向之上下文中使用諸如「之上」、「之下」、「下部」、「上部」、「頂部」、「底部」及其他詞的術語。然而，應理解，封裝程序未必需要以此等定向來執行；因此，此等術語不欲以任何方式來限制本發明之各種概念。
出於描述之目的，線接合可包括由諸如金、鋁或銅之金屬形成的線。此等金屬線可經設定尺寸(例如，直徑)且經適當組態以便允許形成線接合結構。
常見線接合程序可包括(例如)金球線接合及鋁楔接合。在實例金球線接合之情況下，金球可形成於由通常被稱為毛細管之接合工具固持的金線之末端，接合工具可為線接合頭總成之部分。亦被稱為自由空氣球之金球可藉由諸如電子火炬程序之熔融程序而形成。接著可使自由空氣球與接合焊墊接觸，且可在選定時間量內將壓力、熱及/或超音波力之適當組合施加至該球以便在線與接合焊墊之間形成初始金屬焊接。接著可經由毛細管來施配線。
在一些情形中，線接合之上部部分966可保持曝露於包覆模製件977之上表面處，以便允許線接合與導電層(圖9C中之971)之電連接，此情形將在下文較詳細地加以論述。然而，在一些情形中，線接合之上部部分966可在模製程序期間變為內埋於包覆模製件977內，或可僅曝露少數此等上部部分。在此等情形中，可移除包覆模製件977之上 部部分以便曝露線接合之大量上部部分966。可以諸多方式來達成包覆模製件之上部部分的此移除，該等方式包括雷射磨蝕、機械研磨、金剛石拋光等。
圖9B展示此移除程序之實例結果，其中可形成新的上表面977以便曝露線接合之上部部分之更多部分或全部(描繪為966)。在圖9C中，將導電層971描繪為形成或安置於包覆模製件977之上表面上以便與線接合之上部部分966電接觸。
雖然所說明實施例描繪連接導電頂層971與接地平面(未圖示)之複數個線接合結構，但特定實施例包括將頂層連接至接地之更多或更少的導電路徑。舉例而言，單一壁或連接點可提供相對加強之接地平面，藉此改良干擾衰減。在包括較少或稀疏填入之壁/連接點之情況下，EMI屏蔽歸因於缺乏完全法拉第圍阻而可能不太有效。因此，在特定實施例中，線接合結構有利地安置於足夠緊密接近之範圍內以有效地提供3D干擾阻斷。
與(例如)金屬罐形成對比，將線接合用於EMI屏蔽可提供與材料及/或製造成本相關聯之成本優點。另外，金屬罐實施例亦可呈現間距缺點，其中模組大小可防止或阻止所要隔離。在特定實施例中，線接合屏蔽利用比特定金屬罐屏蔽技術少的實體空間。
圖10說明包括複數個RF裝置1010、1020及1030之無線模組1091的方塊圖。在特定實施例中，無線模組1091包括至少部分地安置於RF裝置1010、1020、1030中之兩者或兩者以上之間的一或多個線接合結構或線接合結構之列1050、1055。舉例而言，如所展示，線接合列1050定位於裝置1010與裝置1020之間。線接合列1050(可能結合一或多個頂部、接地或其他導電層)可至少部分地形成裝置1010與裝置1020之間的RF障壁。舉例而言，線接合列1050可輔助衰減、阻止或實質上消除裝置1010、1020之間的非所要RF信號滲出。因此，線接 合結構1050提供安置於單一基板上之複數個RF裝置之間的3D屏蔽。舉例而言，在裝置1010與裝置1030之間的通道合意地允許在裝置1010與裝置1030之間傳輸資料或功率的實施例中，對此傳輸之干擾可至少部分地由線接合列1050、1055中之一者或兩者阻斷。在特定實施例中，線接合列可沿著實質上直線，且可實質上相對對準地垂直，如所展示。
圖11說明包括複數個RF裝置1110、1120及1130之無線模組1191的方塊圖。在特定實施例中，無線模組1191包括用於至少部分地將RF裝置1110、1120、1130中之一或多者彼此隔離或與外部影響隔離的一或多個線接合結構或線接合結構之列1150、1155、1157。如圖11之實施例中所展示，RF隔離結構(諸如，線接合1150)可完全或部分地環繞安置於單一基板或模組上之一或多個裝置。舉例而言，RF隔離結構1150可包含經組態以便屏蔽RF裝置1110之實質上所有部分使其免受外部信號的線接合結構之列或列之集合。可在安置於模組1191內之一或多個其他裝置1120、1130中之一些裝置或全部周圍組態類似屏蔽結構。
圖12說明電子裝置1291之方塊圖，電子裝置1221包括安置於其上之複數個RF裝置1210、1220、1230。在特定實施例中，電子裝置1291包括用於至少部分地將RF裝置1210、1220、1230中之一或多者彼此隔離或與外部影響隔離的一或多個線接合結構或線接合結構之列1251。線接合結構1251可以經設計以阻止裝置之間的干擾之傳輸的某一組態配置。舉例而言，所說明之線接合結構1251可經組態以隔離裝置1210與裝置1220及裝置1230兩者。該等線接合結構可採用具有經組態以防止電磁干擾傳播通過之開口的交錯線閘門(wicket)的形式。儘管將線接合1251說明為以所展示之組態安置，但該等線接合可以任何合適或所要配置或佈局來安置。舉例而言，額外線接合可安置於裝置 1220與1230之間。
圖13A至圖13B提供與本文中所揭示之實施例相關聯之實例圖形RF隔離資料。圖13A之曲線圖表示可與類似於圖12中所展示之RF裝置但未安置有線接合1251之RF裝置相關聯的電位干擾資料。與此形成對比，圖13B提供類似於圖12中所展示之裝置且包括安置於其上之線接合隔離結構1251的裝置之電位RF干擾資料。兩個圖中之每一者提供表示裝置1220與裝置1210之間的干擾(1321a、1321b)的曲線圖，以及表示裝置1230與1220之間的干擾的曲線圖。在頁面之右側展示與該等曲線圖相關聯之資料(1305、1306、1307、1308)。如該等圖中所展示，在特定實施例中，引入類似圖12中所展示之線接合結構的線接合結構可提供大約1dB或更大的干擾屏蔽之改良。舉例而言，所展示之資料描述針對不具有線接合結構之實施例的在2.0GHz下之大約-68.3dB之干擾衰減(參見1306)，及在線接合結構之情況下在相同頻率下之大約-69.5dB之干擾衰減。
儘管圖13A及圖13B演示針對利用線接合隔離結構之封裝組件的關於干擾衰減之改良之效能，但在裝置之間添加如本文中所描述之線接合結構並非本文中所揭示的用於區或安置於單一基板上之裝置之間的改良之RF隔離的僅有方法。在特定實施例中，本文中所揭示之線接合概念可與一或多個其他RF屏蔽方法或機制組合以極大地改良屏蔽效能。圖14A說明具有導電層1471之封裝組件的實施例，導電層1471安置於位於包覆模製件(圖14A中未圖示)上之基板上的一或多個RF裝置上方。導電層可包含安置於一基板之頂表面上方的導電電鍍層或漆。導電層1471可位於裝置1410以及各種接合焊墊、線接合1451及基板1491之至少一部分之上。在特定實施例中，導電層1471可包含一導電塗層(諸如，導電墨水或漆)，其可包括銅、銀或其他導電金屬。在另一實施例中，導電層1471可包含銅、鋁或其他合適金屬層。
在導電層1471包含一金屬層之實施例中，該金屬層可沈積於一包覆模製件(類似圖9B中所展示之包覆模製件977)之頂表面上及線接合的曝露之中心部分(類似曝露之線接合部分966)上。可藉由利用化學氣相沈積(CVD)程序或其他合適沈積程序來沈積導電層1471。在特定實施例中，導電層1471為高度導電之塗層，其可用於電路板及半導體封裝上之大量精確噴塗應用中。此塗層可至少部分地提供電組件之板級或封裝級EMI屏蔽。特定實施例利用導電漆層1471來代替衝壓金屬罐，其中將導電漆而非金屬罐用於EMI屏蔽提供板級EMI屏蔽的減少之板空間佔用及減少之成本。在特定實施例中，導電層為填充銀之聚胺基甲酸酯漆塗層。
圖14B提供演示利用線接合及安置於單一基板上之一個或複數個裝置之上的上部導電層之裝置的RF隔離效能之可能的增加的資料。該圖提供表示裝置1420與裝置1410之間的干擾的曲線圖，以及表示圖12之裝置1430與裝置1420之間的干擾的曲線圖。在頁面之右側展示與該等曲線圖相關聯之資料(1405、1406)。如諸圖中所展示，在該等裝置(類似圖14A中所展示之裝置)中之一者上方引入一導電頂層可提供大約10-15dB或更大的干擾屏蔽之改良(相對於不具有導電頂層之裝置而言)。舉例而言，所展示之資料描述在2.0GHz下之大約-81.744dB之干擾衰減(參見1406)。
分段導電頂層
圖15說明封裝組件1591之實施例，封裝組件1591包括安置於其上之複數個RF裝置(1510、1520、1530)。封裝組件1591包括覆蓋一個以上RF裝置上方的封裝組件1591之區的頂部導電層1571。如上文所描述，頂部導電層1571之存在可提供與RF屏蔽相關聯之各種益處。然而，在特定實施例中，在覆蓋單獨RF裝置之區域之上延伸的單數的連續頂部導電層1571之存在可導致導電頂層之上的裝置之間的某量之諧波 干擾。因此，可能需要藉由至少部分地將頂部導電層1571之部分彼此隔離來減少此諧波干擾。舉例而言，導電層中之間隙或斷裂可阻止自由載子自導電層之一區至另一區之行動性。
導電層中之間隙或斷裂可以任何合適或實用方式形成。舉例而言，可使用鋸或鐳射來切割導電層。在特定實施例中，將頂部導電層切割至大約20-30μm之深度。此切割可穿透至安置於導電層下方之基板。實施此切割而不將導電層燒壞可為有利地。此外，經由切割產生的導電層之側邊可有利地為實質上筆直的。
圖16A至圖16F說明頂部導電層實施例之實例，其中頂層經圖案化成子區段以便至少部分地隔離一子區段與另一子區段。在特定實施例中，頂部導電層之每一子區段或一或多個子區段包括其自身的相對於其他子區段的至接地之單獨路徑。此分離或隔離可極大地減少封裝組件中的裝置間干擾。以1671開始之各種參考數字識別所說明之各種頂層之不同子區段。所說明實施例中之每一者包括導電層中之一或多個斷裂或間隙(1601至1606)，該一或多個斷裂或間隙用來將子區段彼此隔離。此等間隙或斷裂係以任何合適方式形成。舉例而言，可使頂部導電層經受蝕刻或鐳射切除，其中空隙或間隙係根據一所要組態或配置而形成。
如所展示，圖16A之實施例包括分離一或多個間隙1601之三個相異子區段1671A。圖16B說明頂部導電平面分成兩個子區段1671B之實施例。在特定實施例中，各種子區段可具有均勻形狀或面積，諸如圖16B中所展示之形狀或面積。在特定實施例中，可能需要藉由在裝置之至少一部分周圍形成隔離周邊1603來隔離一或多個特定RF裝置，如圖16C中所展示。同樣地，圖16D演示特定子區段與頂部導電層之剩餘部分隔離之實施例。然而，在一些實施例中，不必在裝置周圍形成一隔離周邊，其中與裝置相關聯之區有效地鄰接封裝組件之外表 面。如圖16E中所展示，取決於裝置及/或裝置適合之規範，導電層中之RF隔離間隙可採用任何所要形狀或形式。如圖16F中所展示，導電層可包括若干子區段(諸如，四個或四個以上相異子區段1671F)，以便有利地為若干RS裝置或組件提供相對隔離。
分段參考平面
如上文所描述，包括複數個RF裝置之封裝組件可包含安置於一或多個RF裝置下的一或多個接地/參考電位平面(例如，恆定DC平面)。雖然電接地平面可為封裝組件之一或多個裝置提供共同電位，但類似於上文所論述之導電頂層，在特定實施例中，當多個RF裝置共用單一接地平面時，導電冠狀層可促進自由載子在RF裝置之間的移動。因此，接地平面隔離可提供可藉以減少裝置間RF干擾之又一機制。
特定RF模組對共用共同接地敏感；可能需要避免共用接地路徑內之導電耦合。舉例而言，一模組可能需要單獨的類比及數位接地平面。另一可能性為單一模組具有多個射頻(RF)路徑。此情況可(例如)出現於含有多個頻帶之3/4G行動電話中。此等路徑可能需要實質上或完全彼此隔離。如本文中所描述，一種方法為隔離每一路徑之接地路徑，以便減少交叉耦合之可能性。
經牽拉至接地之可能EMI功率之量可取決於接地之強烈程度。導電頂部及/或接地平面之子區段之分離可改良封裝基板之接地性質。為了防止/減少經屏蔽模組內之導電耦合，基板接地層或頂層中之一者之分離可能並不足夠，其中其他導電層係共用的。藉由將頂部導電層及接地層圖案化成特定子區段，可達成模組內之單獨導電路徑之更完全隔離。在特定實施例中，每一子區段包含其自身的至接地之單獨路徑。
關於安置於無線裝置中之封裝模組，最終可組合單獨導電層/接 地層。大體而言，導電層之間的分離之程度愈大，所得隔離愈佳。然而，使用本文中所揭示之方法(亦即，線接合形成、頂部導電層之分離、接地層之分離)的EMI屏蔽可呈現待考慮之特定相關聯成本。因此，可組合或利用本文中所描述之機制及技術以便達成所要位準之隔離，同時提供亦滿足特定成本考慮之解決方法。可在一系統中添加及/或調整各種技術以有效地調諧模組之隔離性質以滿足實施需要。舉例而言，在一實施例中，一模組可包括線接合結構以及經再分之頂層或接地層(而非該兩者)，其中所關注裝置之所得隔離足以滿足模組規範。藉由不實施所有三種技術，可節省製造成本。作為另一實例，封裝模組可包括經再分之頂層及接地層，但無線接合屏蔽。或者，模組可個別地併有本文中所描述之單一技術。若此等實施例提供足夠隔離，則該等實施例可為合適或所要的選項，而非包括本文中所描述之所有技術的完全隔離。
可以任何合適方式(諸如，上文關於圖16A至圖16F中之導電頂層之隔離所描述的方式)將封裝組件之接地平面劃分成多個子區段或區。舉例而言，單獨RF裝置可各自安置於單獨接地平面(諸如，每一RF裝置一接地平面)上方。在特定實施例中，亦存在額外接地平面子區段。圖17說明包含複數個RF裝置(1710、1720、1730)之封裝組件之佈局的實施例。如圖中所展示，RF裝置中之每一者具有與之相關聯的單獨接地平面(1701、1702、1703)。此外，所描繪實施例包含額外接地平面1704、1705。
如上文所描述，接地平面分段可結合或不結合對應頂層分段使用。在特定實施例中，按與接地平面類似之圖案來圖案化頂部導電層，其中頂部導電層之單獨子區段對應於導電接地平面之單獨子區段。
在特定實施例中，如圖18中所展示，單獨接地平面1801可實質 上延伸超出電耦接至其之RF裝置1810之周邊。實際上，接地平面可佔用任何所要形狀或空間。此外，如圖19中所展示，接地平面之單一子區段可電耦接至複數個RF裝置。舉例而言，在特定實施例中，可能對隔離第一射頻裝置1910與相鄰射頻裝置1920及1930特別關注。因此，如圖19中所展示，第一單獨接地平面可與第一射頻裝置相關聯，且第二單獨接地平面可與一或多個其他RF裝置相關聯。
圖20提供電隔離安置於單一封裝基板中之複數個裝置之程序的流程圖。儘管以特定次序來說明程序2000之各種區塊，但僅為便利起見而提供此次序，且程序2000之步驟可以任何所要方式來執行且仍在本發明之範疇內。程序2000可包括將一或多個晶粒安裝於一封裝基板上。如圖中所展示，在區塊2002處執行此步驟。該等晶粒可為經組態以安置於單一封裝基板上之單獨RF裝置。程序2000進一步包括形成一或多個隔離接地平面。如上文所描述，該等接地平面可與安置於封裝基板上之各種晶粒或裝置相關聯，從而提供一電壓參考點至安置於封裝基板上之裝置中之一或多者。在區塊2004處執行接地平面之形成。如區塊2006中所描繪，可在安裝於封裝基板上之晶粒與一或多個隔離接地平面之間形成一或多個電連接。
在區塊2008處，亦可在封裝基板中形成或安置安裝於封裝基板上之晶粒之間的三維隔離。如上文所描述，此隔離結構可採用經組態以提供對RF干擾之屏蔽之一或多個線接合的形式。在區塊2010處，在安置於封裝基板上之一或多個組件周圍形成模具。
該模具之一頂表面可具有安置於其上之一導電層，諸如，如上文所描述之導電頂層。在區塊2014處，將在區塊2012處形成之導電層之至少一部分再分成導電層之多個子區段，其中經隔離子區段藉由某一類型之抑制傳導物質或實體間隙分離或劃分。舉例而言，可經由頂部導電層之蝕刻或類似處理來達成此隔離。根據程序2000建構之電子 裝置可有利地達成裝置間干擾屏蔽，藉此改良裝置之操作之態樣。
本文中所揭示之實施例可提供隔離模組內之敏感子區段以便使模組內之導電耦合最小化的能力。此外，本文中所描述之各種技術(亦即，線接合形成、頂部導電層之分離、接地層之分離)可經選擇性地挑選以便調諧模組之隔離性質以滿足系統要求。有效地，本發明允許EMI隔離關於效能、成本、空間及/或其他約束之客戶定製。
與習知之預製金屬屏蔽物相比，本文中所描述之經屏蔽模組可達成具有低製造成本之EMI屏蔽。另外，本文中所描述之導電層可顯著地比用以形成習知之預製金屬罐屏蔽的金屬薄。因此，所得EMI屏蔽物可包含較薄的包覆模製封裝(與包括習知之預製金屬罐之包覆模製封裝相比而言)。
雖然已描述了RF隔離之各種實施例，但一般熟習此項技術者將顯而易見，更多實施例及實施係可能的。舉例而言，RF隔離結構及技術之實施例可適用於不同類型之裝置(例如，功率放大器、低雜訊(low-noise)放大器、開關、被動式裝置等)且可適用於任何裝置電路。另外，RF隔離結構之實施例可適用於需要交叉裝置干擾衰減之系統。
本文中所描述之實施例中之一些實施例可結合諸如行動電話之無線裝置使用。然而，本文中所描述之一或多個特徵可用於利用RF信號或可易受RF信號或雜訊影響的任何其他系統或設備。
除非上下文另外清楚地需要，否則貫穿該描述及申請專利範圍，詞「包含」及其類似者應以包括性意義(與排他性或詳盡意義形成對比；換言之，以「包括(但不限於)」之意義)解釋。如本文中大體上所使用，詞「耦接」參考可直接連接或借助於一或多個中間元件來連接的兩個或兩個以上元件。另外，詞「本文中」、「上文」、「下文」及類似含義之詞在用於本申請案中時應參考本申請案整體而非參考本 申請案之任何特定部分。在上下文准許之情況下，上述【實施方式】中使用單數或複數數目之詞亦可分別包括複數或單數數目。詞「或」參考兩個或兩個以上項目之一清單，該詞涵蓋該詞之所有以下解釋：清單中之項目中之任一者、清單中之所有項目，及清單中之項目之任何組合。
本發明之實施例之上述詳細描述不欲為詳盡的或將本發明限於上文所揭示之精確形式。雖然上文出於說明性目的而描述了本發明之特定實施例及實例，但各種等效修改為本發明之範疇內可能的，如熟習相關技術者將認識到。舉例而言，雖然以給定次序呈現程序或區塊，但替代性實施例可以不同次序執行具有多個步驟之常式或使用具有多個區塊之系統，且可刪除、移動、添加、細分、組合及/或修改一些程序或區塊。此等程序或區塊中之每一者可以多種不同方式來實施。又，雖然有時將程序或區塊展示為串列地執行，但可改為並列地執行此等程序或區塊，或可在不同時間執行此等程序或區塊。
本文中所提供的本發明之教示可應用於其他系統，未必為上文所描述之系統。可組合上文所描述的各種實施例之元件及動作以提供其他實施例。
雖然已描述本發明之一些實施例，但此等實施例僅以實例呈現且不欲限制本發明之範疇。實際上，本文中所描述之新穎方法及系統可以多種其他形式體現；此外，在不脫離本發明之精神之情況下，可對本文中所描述之方法及系統之形式作出各種省略、取代及改變。隨附申請專利範圍及其等效物意欲涵蓋如屬於本發明之範疇及精神內的此等形式或修改。
1010‧‧‧射頻(RF)裝置
1020‧‧‧射頻(RF)裝置
1030‧‧‧射頻(RF)裝置
1050‧‧‧線接合結構或線接合結構之列
1055‧‧‧線接合結構或線接合結構之列
1091‧‧‧無線模組

Claims (1)

  1. 一種用於提供模組內射頻隔離之設備，其包含：一基板；第一及第二射頻(RF)裝置，其等安裝於該基板之一表面上；一第一導電接地層，其至少部分地安置於該第一射頻裝置下方；第一複數個線接合結構，其等安置於該基板上在該第一射頻裝置與該第二射頻裝置之間；一模製件，其經設定尺寸以囊封該第一射頻裝置及該第二射頻裝置之至少一部分及該第一複數個線接合結構之至少一部分；一第一導電頂層，其至少部分地安置於該第一射頻裝置上方且與該第一複數個線接合結構中之一或多者電接觸，以使得該第一導電接地層、該第一複數個線接合結構中之該一或多者及該第一導電頂層至少部分地在該第一射頻裝置與該第二射頻裝置之間形成一射頻障壁；及一第三射頻裝置，該第三射頻裝置安裝於該基板之該表面上，該第一射頻裝置及該第二射頻裝置各自電連接至該第三射頻裝置。
TW105104356A 2012-09-28 2013-09-27 用於提供模組內射頻隔離之系統及方法 TWI645773B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201261707578P 2012-09-28 2012-09-28
US201261707622P 2012-09-28 2012-09-28
US201261707673P 2012-09-28 2012-09-28
US61/707,578 2012-09-28
US61/707,673 2012-09-28
US61/707,622 2012-09-28

Publications (2)

Publication Number Publication Date
TW201620371A true TW201620371A (zh) 2016-06-01
TWI645773B TWI645773B (zh) 2018-12-21

Family

ID=50389001

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102135199A TWI535371B (zh) 2012-09-28 2013-09-27 用於提供模組內射頻隔離之系統及方法
TW105104356A TWI645773B (zh) 2012-09-28 2013-09-27 用於提供模組內射頻隔離之系統及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102135199A TWI535371B (zh) 2012-09-28 2013-09-27 用於提供模組內射頻隔離之系統及方法

Country Status (3)

Country Link
US (6) US9214387B2 (zh)
TW (2) TWI535371B (zh)
WO (1) WO2014052796A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535371B (zh) * 2012-09-28 2016-05-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法
US10586771B2 (en) * 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
CN208000908U (zh) * 2015-03-26 2018-10-23 苹果公司 系统级封装模块
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9490222B1 (en) * 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US20170208710A1 (en) * 2016-01-18 2017-07-20 Apple Inc. Electrical component with electrical terminal in wall of shield frame
US10110168B2 (en) 2016-04-01 2018-10-23 Skyworks Solutions, Inc. Multi-mode stacked amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
KR102629723B1 (ko) 2016-04-19 2024-01-30 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
US10297913B2 (en) 2016-05-04 2019-05-21 Skyworks Solutions, Inc. Shielded radio frequency component with integrated antenna
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI692935B (zh) 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
JP6571124B2 (ja) * 2017-03-30 2019-09-04 太陽誘電株式会社 電子部品モジュールの製造方法
WO2019049647A1 (ja) 2017-09-07 2019-03-14 株式会社村田製作所 高周波モジュール
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
WO2021061851A1 (en) 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Power amplifier bias modulation for low bandwidth envelope tracking
US10775856B1 (en) 2019-12-02 2020-09-15 Management Services Group, Inc. Compute device housing with layers of electromagnetic interference shields, and devices and systems for the same
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
CN116941021A (zh) * 2022-08-17 2023-10-24 深圳新声半导体有限公司 射频前端模组及其制作方法、通讯装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP4020159B2 (ja) * 2005-04-18 2007-12-12 株式会社村田製作所 高周波モジュール
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
TWI277185B (en) * 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
TWM307294U (en) * 2006-08-24 2007-03-01 Twinhead Int Corp Circuit module and shielding structure for electromagnetic waves or radio frequency interferences
JP2009016715A (ja) 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8129824B1 (en) * 2008-12-03 2012-03-06 Amkor Technology, Inc. Shielding for a semiconductor package
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US9754896B2 (en) * 2012-05-31 2017-09-05 Skyworks Solutions, Inc. Systems and methods for providing electromagnetic interference shielding for integrated circuit modules
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
TWI535371B (zh) * 2012-09-28 2016-05-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法

Also Published As

Publication number Publication date
US9202748B2 (en) 2015-12-01
US9214387B2 (en) 2015-12-15
WO2014052796A1 (en) 2014-04-03
US20160064337A1 (en) 2016-03-03
TW201415999A (zh) 2014-04-16
US9202747B2 (en) 2015-12-01
US20160044842A1 (en) 2016-02-11
US9515029B2 (en) 2016-12-06
US9646936B2 (en) 2017-05-09
TWI645773B (zh) 2018-12-21
US20140175622A1 (en) 2014-06-26
US9576911B2 (en) 2017-02-21
US20140175621A1 (en) 2014-06-26
US20140167232A1 (en) 2014-06-19
TWI535371B (zh) 2016-05-21
US20160049374A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
TWI535371B (zh) 用於提供模組內射頻隔離之系統及方法
CN110024115B (zh) 具有包覆模制结构的双侧射频封装
TWI641297B (zh) 射頻(rf)模組
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
CN116031247B (zh) 电子设备及芯片封装方法
CN115939108B (zh) 电子设备及芯片封装方法
TW202245204A (zh) 用於模組內之電磁干擾(emi)屏蔽之導電通孔或溝槽之應用
KR101349504B1 (ko) 고주파 모듈과 그 제조방법
JP2012069698A (ja) 電子回路モジュールの製造方法及び電子回路モジュール