TW201616654A

TW201616654A - 具有弱電流通路的半導體元件

Info

Publication number: TW201616654A
Application number: TW103135957A
Authority: TW
Inventors: 黃宗義; 邱建維; 朱煥平; 張建凱
Original assignee: 立錡科技股份有限公司
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2016-05-01
Also published as: TWI542011B

Abstract

本發明提供一種具有弱電流通路的半導體元件，具有閘極、源極和汲極。其中，在閘極和汲極之間包含複數絕緣層與複數第一導電型淺摻雜區，彼此交錯設置，該複數第一導電型淺摻雜區提供該源極與該汲極之間一弱電流通路。當該閘極處於一相對較弱電壓範圍時，該弱電流通路導通；當該閘極處於一相對較強電壓範圍時，該弱電流通路不導通。

Description

具有弱電流通路的半導體元件

本發明有關於一種半導體元件，特別為當閘極處於弱電壓範圍時，其中一第一導電型淺摻雜區可提供一弱電流通路之半導體元件。

第1A-1B圖所示之習知半導體元件10具有雙表面電場縮減(Double Resurf)之場效電晶體之結構，其中第1B圖為根據第1A圖中剖切線AA’之剖面圖。半導體元件10包含一基板SUB，其上設置一第一導電型井區NW，而第一導電型井區NW上從第1B圖自左至右，分別具有一第二導電型本體區PBODY、一源極S、一絕緣層FOX、以及一汲極D，絕緣層FOX下方具有一第二導電型井區PTOP。半導體元件10又包含一閘極G，設置於基板SUB之上，其一部分位於閘極氧化層GOX上方、另一部分位於絕緣層FOX一部分之上方。

連接於閘極G之電壓可控制源極S與汲極D間之電流導通狀態，源極S與汲極D間之電流方向如第1B圖所示，電流沿著一電流通路Ch前進。因雙表面電場縮減之效果，電流通路Ch具有較長之通路，因此適合於高壓操作。但當閘極G之控制電壓處於弱電壓(低電壓)範圍時，導通電阻也因此而相對較高，且在弱電壓時易於發生操作錯誤，例如應為導通卻不能導通。因此，半導體元件10之設計雖可具有較佳之高壓操作特性，但在弱電壓範圍內卻造成不必要的耗能以及操作精確度降低。

因此，本發明提供一種半導體元件以解決上述問題。

就其中一個觀點，本發明提供一種具有弱電流通路的半導體元件，其中包含：一基板；一第一導電型井區，設置於該基板上，該第一導電型井區內形成一源極、一第二導電型井區、以及一汲極；複數絕緣層與複數第一導電型淺摻雜區，沿一第一方向彼此交錯設置於該第二導電型井區上方，該複數絕緣層與該複數第一導電型淺摻雜區沿一第二方向分別具有一第一端與一第二端，該第一端接近於該源極而該第二端接近於該汲極，其中該第一方向和該第二方向相交；以及一閘極，靠近該複數絕緣層之第一端，該閘極一部分位於該第一導電型井區上之一閘極氧化層上方、另一部分位於各該複數絕緣層之一部分之上方；其中，該複數第一導電型淺摻雜區提供該源極與該汲極之間一弱電流通路。

一實施例中，當該閘極於一相對較弱電壓範圍時，該弱電流通路導通；當該閘極於一相對較強電壓範圍時，該弱電流通路不導通。

一實施例中，該第一導電型淺摻雜區之第一端並未緊接該閘極較靠近的一側，其間留有距離。

一實施例中，該第一導電型淺摻雜區之第二端緊接該汲極。

一實施例中，該第一導電型淺摻雜區之第二端並未緊接該汲極較靠近的一側，其間留有距離。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示各區域之間之位置相對關係，至於形狀、厚度與寬度則並未依照比例繪製。

第2A-2C圖顯示本發明提供一種半導體元件20，其中第2A圖為頂視圖、第2B圖為根據第2A圖中剖切線BB’之剖面圖、第2C圖為根據第2A圖中剖切線CC’之剖面圖。與第1A-1B圖之先前技術相較，其中主要的差異為先前技術半導體元件10之絕緣層FOX為一連續結構，而半導體元件20之各絕緣層FOX1之間分別設置第一導電型淺摻雜區ND。參照第2A-2C 圖半導體元件20包含：一基板SUB；一第一導電型井區NW，設置於基板SUB上，第一導電型井區NW中形成一源極S、一第二導電型井區PTOP、以及一汲極D；複數個絕緣層FOX1與複數個第一導電型淺摻雜區ND，沿第一方向(本實施例中之軸向)彼此相鄰、交錯、且設置於第二導電型井區PTOP上方，其中絕緣層FOX1沿第二方向(本實施例中之徑向)分別具有一第一端FS1與一第二端FS2，且第一導電型淺摻雜區ND沿該第二方向分別具有一第一端NS1與一第二端NS2，第一端FS1、NS1接近於源極S，而第二端FS2、NS2接近於汲極D；以及一閘極G，靠近絕緣層FOX1之第一端FS1，閘極G一部分位於第一導電型井區NW上之一閘極氧化層GOX上方、另一部分位於絕緣層FOX一部分之上方，其中該第一方向和該第二方向相交。

如第2B、2C圖所示，源極S與汲極D間具有一強電流通路Ch1與一弱電流通路Ch2。當閘極G處於較高電壓範圍(例如為半導體元件20設計操作的一般工作範圍)使元件導通時，弱電流通路Ch2會因空乏效應(Depletion)而不導通，源極S與汲極D間之電流通路為經由強電流通路Ch1而不經由弱電流通路Ch2。閘極G處於較弱電壓範圍(例如低於半導體元件20設計操作的一般工作範圍、但仍屬合理操作電壓) 使元件導通時，除強電流通路Ch1外，第一導電型淺摻雜區ND也提供一弱電流通路Ch2，以供源極S與汲極D間之另一電流通路，藉以降低導通電阻與降低操作錯誤之可能性。弱電流通路Ch2僅存在於閘極G處於較弱電壓範圍時，故不影元件處於一般電壓範圍時之操作特性，例如不影響元件的崩潰電壓(Breakdown Voltage)之特性等。上述「較高電壓範圍」與「較弱電壓範圍」為相對性定義，會視元件設計而改變，元件設計者可藉由調整元件的布局、植入濃度、厚度等，來調整使弱電流通路Ch2導通的閘極G電壓之臨界值。

此外，前述之第一導電型例如可為N型、第二導電型例如可為P型，亦即第一導電型淺摻雜區ND可為N型導電型之淺摻雜區，第一導電型井區NW可為N型導電型之井區，第二導電型井區PTOP可為P型導電型之井區。而源極S與汲極D皆可為高濃度之N型導電型摻雜區。但本發明並不限於此，第一導電型亦可為P型、而第二導電型亦可為N型。

第一導電型淺摻雜區ND之設置數量不受限於圖式中的數量。絕緣層FOX1之寬度或最窄處之弧形長度與第一導電型淺摻雜區ND寬度之比例例如但不限於可介於5:1至20:1之間，元件設計者可據以決定第一導電型淺摻雜區ND之設置數量與寬度。一較佳之實施例中，第一導電型淺摻雜區ND之最大間距例如但不限於可為1μm。

在本實施例中，請參閱第2A、2C圖，第一導電型淺摻雜區ND之第一端NS1並未緊接閘極G的一側，其間留有距離，此距離包括絕緣層FOX1之鳥喙寬度。但本發明並不限於此，第一導電型淺摻雜區ND之第一端NS1和閘極G的一側之間可以留有距離也可以不留距離(例如閘極G可以延伸到X線)，且所留的距離也不限於圖中所示。

第3A-3B圖顯示另一實施例，其中第3B圖為根據第3A圖中剖切線BB’之剖面圖。與前一實施例相較，本實施例中第一導電型淺摻雜區ND之第二端NS2並未緊接汲極D的一側，其間留有距離，此距離可視設計需要來決定。本實施例的設計可使弱電流通路Ch1之路徑具有較長之長度，可以藉此調整弱電流通路Ch1之電阻與電流量、並可調整使弱電流通路Ch2導通的閘極G電壓之臨界值。元件設計者可依需要而決定所需之設計。

參照第2B、2C、3B圖，其中第二導電型井區PTOP例如但不限於可為連續之結構，即一連續之環形結構(介於汲極D與源極S之間，依圖式之剖面繞一圈之環形結構)，第2A、3A圖為上視圖，故未顯示出此環形連續之幾何特徵。但本發明不限於此，第二導電型井區PTOP亦可為不連續之結構。

前述之半導體元件20、30皆以元件頂視為圓形為例進行說明，但本發明不限於此，亦可為矩形的元件，其中閘極G、源極S與汲極D皆朝垂直於通道的方向延伸但不彎曲構成環形，而複數個絕緣層FOX1與複數個第一導電型淺摻雜區ND也沿該垂直於通道的方向相鄰、交錯。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。對於熟悉本技術者，當可在本發明精神內，立即思及各種等效變化。故凡依本發明之概念與精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。例如依照前述之說明，本發明之半導體元件為一增強型場效電晶體之結構，但實施時不限於此，本發明亦可應用於一空乏型場效電晶體之結構。又例如，在圖示的各結構區之外，元件還可以包含其他結構，例如其他植入區、埋層、井區或深井區等。本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

10、20、30‧‧‧半導體元件
AA’、BB’、CC’、DD’‧‧‧剖切線
Ch‧‧‧電流通路
Ch1‧‧‧強電流通路
Ch2‧‧‧弱電流通路
D‧‧‧汲極
FOX‧‧‧絕緣層
FS1‧‧‧第一端
FS2‧‧‧第二端
G‧‧‧閘極
GOX‧‧‧閘極氧化層
ND‧‧‧第一導電型淺摻雜區
NS1‧‧‧第一端
NS2‧‧‧第二端
NW‧‧‧第一導電型井區
PTOP‧‧‧第二導電型井區
PBODY‧‧‧第二導電型本體區
S‧‧‧源極
SUB‧‧‧基板
X‧‧‧位置線

第1A、1B圖顯示先前技術之半導體元件。第2A、2B、2C圖顯示根據本發明一實施例之半導體元件示意圖。第3A、3B圖顯示根據本發明一實施例之半導體元件示意圖。

20‧‧‧半導體元件

Ch1‧‧‧強電流通路

Ch2‧‧‧弱電流通路

D‧‧‧汲極

G‧‧‧閘極

GOX‧‧‧閘極氧化層

ND‧‧‧第一導電型淺摻雜區

NS1‧‧‧第一端

NS2‧‧‧第二端

NW‧‧‧第一導電型井區

PTOP‧‧‧第二導電型井區

PBODY‧‧‧第二導電型本體區

S‧‧‧源極

SUB‧‧‧基板

X‧‧‧位置線

Claims

一種具有弱電流通路的半導體元件，包含：一基板；一第一導電型井區，設置於該基板上，該第一導電型井區內形成一源極、一第二導電型井區、以及一汲極；複數絕緣層與複數第一導電型淺摻雜區，沿一第一方向彼此交錯設置於該第二導電型井區上方，該複數絕緣層與該複數第一導電型淺摻雜區沿一第二方向分別具有一第一端與一第二端，該第一端接近於該源極而該第二端接近於該汲極，其中該第一方向和該第二方向相交；以及一閘極，靠近該複數絕緣層之第一端，該閘極一部分位於該第一導電型井區上之一閘極氧化層上方、另一部分位於各該複數絕緣層之一部分之上方；其中，該複數第一導電型淺摻雜區提供該源極與該汲極之間一弱電流通路。
如申請專利範圍第1項所述之具有弱電流通路的半導體元件，其中當該閘極處於一相對較弱電壓範圍時，該弱電流通路導通；當該閘極處於一相對較強電壓範圍時，該弱電流通路不導通。
如申請專利範圍第1項所述之具有弱電流通路的半導體元件，其中該第一導電型淺摻雜區之第一端並未緊接該閘極較靠近的一側，其間留有距離。
如申請專利範圍第1項所述之具有弱電流通路的半導體元件，其中該第一導電型淺摻雜區之第二端緊接該汲極。
如申請專利範圍第1項所述之具有弱電流通路的半導體元件，其中該第一導電型淺摻雜區之第二端並未緊接該汲極較靠近的一側，其間留有距離。