TW201608696A - 記憶體晶片封裝模組 - Google Patents

記憶體晶片封裝模組 Download PDF

Info

Publication number
TW201608696A
TW201608696A TW103129678A TW103129678A TW201608696A TW 201608696 A TW201608696 A TW 201608696A TW 103129678 A TW103129678 A TW 103129678A TW 103129678 A TW103129678 A TW 103129678A TW 201608696 A TW201608696 A TW 201608696A
Authority
TW
Taiwan
Prior art keywords
memory
memory chip
wafer
package module
chip package
Prior art date
Application number
TW103129678A
Other languages
English (en)
Inventor
吳承德
游振士
陳柏老
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW103129678A priority Critical patent/TW201608696A/zh
Priority to CN201410477541.3A priority patent/CN105374821A/zh
Publication of TW201608696A publication Critical patent/TW201608696A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一種記憶體晶片封裝模組，其包括線路基板、多個第一記憶體晶片以及第一封裝膠體。線路基板具有第一表面、相對於第一表面的第二表面、位於第一表面上的多個第一凹槽以及位於這些第一凹槽內的多個第一接點。這些第一記憶體晶片分別位於這些第一凹槽內，其中各個第一記憶體晶片透過至少一第一銲線電性連接至對應的第一接點。第一封裝膠體填充於這些第一凹槽內，並至少包覆這些第一記體晶片與這些第一接點電性連接的部分。

Description

記憶體晶片封裝模組
本發明是有關於一種模組封裝結構，且特別是有關於一種記憶體封裝結構。
就動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)晶片而言，因其所需的接腳數少，且內部線路簡單，故可將其銲墊設計為中央分布型(central type)，以共用部份的接線。具體來說，動態隨機存取記憶體晶片可經由打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而電性連接至承載器(carrier)，例如導線架(lead frame)或基板(substrate)等。
以習知的打線接合型態的動態隨機存取記憶體晶片封裝結構為例，動態隨機存取記憶體晶片會先貼附至承載器，再以打線接合的方式電性連接至承載器。之後，以封裝膠體(molding compound)包覆動態隨機存取記憶體晶片以及動態隨機存取記憶體晶片與承載器電性連接的部分，藉以防止動態隨機存取記憶體晶片以及動態隨機存取記憶體晶片與承載器電 性連接的部分受到外界水氣的影響及雜塵的污染。至此，動態隨機存取記憶體晶片封裝結構已大致完成，其中動態隨機存取記憶體晶片封裝結構可透過表面黏著技術(Surface Mount Technology,SMT)固定在印刷電路板上，以製得習知的動態隨機存取晶片封裝模組。
由於在製作習知的動態隨機存取晶片封裝模組之前，需先個別進行動態隨機存取記憶體晶片封裝結構的製作，其中動態隨機存取記憶體晶片需貼附至承載器，以透過承載器電性連接至印刷電路板，因此無法有效地降低動態隨機存取晶片封裝模組的整體厚度、製造成本以及製造工時。
本發明提供一種記憶體晶片封裝模組，其因製程的簡化而降低了製造成本以及製造工時，且可符合薄型化的需求。
本發明提出一種記憶體晶片封裝模組，其包括線路基板、多個第一記憶體晶片以及第一封裝膠體。線路基板具有第一表面、相對於第一表面的第二表面、位於第一表面上的多個第一凹槽以及位於這些第一凹槽內的多個第一接點。這些第一記憶體晶片分別位於這些第一凹槽內，其中各個第一記憶體晶片透過至少一第一銲線電性連接至對應的第一接點。第一封裝膠體填充於這些第一凹槽內，並至少包覆這些第一記體晶片與這些第一接點電性連接的部分。
在本發明的一實施例中，上述的各個第一記憶體晶片具有主動表面、相對於主動表面的晶片背面以及連接主動表面與晶片背面的晶片側表面。
在本發明的一實施例中，上述的各個第一記憶體晶片以晶片背面連接至線路基板，而使主動表面暴露於第一表面，且第一表面高於各個第一記憶體晶片的主動表面。
在本發明的一實施例中，上述的第一封裝膠體包覆這些第一銲線、這些第一接點以及各個第一記憶體晶片的主動表面與晶片側表面。
在本發明的一實施例中，兩個以上的第一記憶體晶片相互堆疊以構成第一記憶體晶片組，並以這些第一記憶體晶片的其中一者的晶片背面連接至線路基板，而使各個第一記憶體晶片的主動表面暴露於第一表面，且第一表面高於各個第一記憶體晶片的主動表面。
在本發明的一實施例中，上述的第一凹槽從第一表面貫穿至第二表面。
在本發明的一實施例中，上述的第一記憶體晶片以主動表面連接至線路基板，而使晶片背面暴露於第一表面或第二表面。
在本發明的一實施例中，上述的第一表面高於各個第一記憶體晶片的晶片背面。
在本發明的一實施例中，上述的第二表面高於各個第一記憶體晶片的晶片背面。
在本發明的一實施例中，上述的記憶體晶片封裝模組更包括多個第二記憶體晶片以及第二封裝膠體。線路基板還具有位於第二表面上的多個第二凹槽以及位於這些第二凹槽內的多個第二接點。這些第二記憶體晶片分別位於這些第二凹槽內，並透過至少一第二銲線電性連接至對應的第二接點。第二封裝膠體填充於這些第二凹槽內，並至少包覆這些第二記體晶片與這些第二接點電性連接的部分。
在本發明的一實施例中，上述的各個第二記憶體晶片具有主動表面、相對於主動表面的晶片背面以及連接主動表面與晶片背面的晶片側表面。
在本發明的一實施例中，上述的各個第二記憶體晶片以晶片背面連接至線路基板，而使主動表面暴露於第二表面，且第二表面高於各個第二記憶體晶片的主動表面。
在本發明的一實施例中，上述的第二封裝膠體包覆這些第二銲線、這些第二接點以及各個第二記憶體晶片的主動表面與晶片側表面。
在本發明的一實施例中，兩個以上的第二記憶體晶片相互堆疊以構成第二記憶體晶片組，並以這些第二記憶體晶片的其中一者的晶片背面連接至該線路基板，而使各個第二記憶體晶片的主動表面暴露於第二表面，且第二表面高於各個第二記憶體晶片的主動表面。
在本發明的一實施例中，上述的第一凹槽在第一表面上 的位置分別正對於第二凹槽在第二表面上的位置。
基於上述，由於本發明的記憶體晶片封裝模組是將記憶體晶片內埋於線路基板，並利用銲線以打線接合的方式直接電性連接記憶體晶片與線路基板，因此在無需額外設置承載器以作為記憶體晶片與線路基板之間電性連接的媒介的情況下，不僅可有效降低記憶體晶片封裝模組的整體厚度，也可大幅節省製造成本以及製造工時。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
12‧‧‧第一記憶體晶片組
16‧‧‧第二記憶體晶片組
100、100A~100G‧‧‧記憶體晶片封裝模組
110、110b、110c、110e、110f、110g‧‧‧線路基板
111‧‧‧第一表面
112‧‧‧第二表面
113、113e、113f、113g‧‧‧第一凹槽
114‧‧‧第一接點
115‧‧‧第二凹槽
116‧‧‧第二接點
120‧‧‧第一記憶體晶片
121、161‧‧‧銲墊
122、162‧‧‧主動表面
123、163‧‧‧晶片背面
124、164‧‧‧晶片側表面
130‧‧‧第一封裝膠體
140‧‧‧第一銲線
160‧‧‧第二記憶體晶片
170‧‧‧第二封裝膠體
180‧‧‧第二銲線
圖1A是本發明一實施例的記憶體晶片封裝模組的局部俯視示意圖。
圖1B是圖1A的記憶體晶片封裝模組沿I-I剖線的局部剖面示意圖。
圖2是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖3是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖4是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖5是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖6是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖7是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖8是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。
圖1A是本發明一實施例的記憶體晶片封裝模組的局部俯視示意圖。圖1B是圖1A的記憶體晶片封裝模組沿I-I剖線的局部剖面示意圖。請參考圖1A與圖1B，在本實施例中，記憶體晶片封裝模組100例如是動態隨機存取記憶體晶片封裝模組，其包括線路基板110、多個第一記憶體晶片120以及第一封裝膠體130。通常而言，線路基板110例如是印刷電路板(printed circuit board,PCB)，其具有第一表面111、相對於第一表面111的第二表面112、位於第一表面111上的多個第一凹槽113以及位於這些第一凹槽113內的多個第一接點114。
第一凹槽113可以是透過任何加工等方式以形成於線路基板110上，而第一接點114的材質例如是金、銅、鎳、或者其他金屬材料，並與線路基板110的圖案化線路層(圖未示)電性連 接。此處，第一記憶體晶片120的銲墊121例如是中央分佈型，而在其他實施例中，第一記憶體晶片120的銲墊121也可以是周圍分佈型(peripheral type)，本發明對此不加以限制。詳細而言，各個第一記憶體晶片120位於對應的第一凹槽113內，並透過至少一第一銲線140(圖1B繪示兩個第一銲線140以示意)以打線接合的方式電性連接至對應的第一接點114。需說明的是，由於各個第一記憶體晶片120是電性連接至其所在的第一凹槽113內的第一接點114，因此第一銲線140並不會跨越於第一表面111的上方。
各個第一記憶體晶片120具有主動表面122、相對於主動表面122的晶片背面123以及連接主動表面122與晶片背面123的晶片側表面124，其中銲墊121位於各個第一記憶體晶片120的主動表面122上。此處，各個第一記憶體晶片120以其晶片背面123連接至線路基板110，例如貼附至對應的第一凹槽113的底部，使得主動表面122朝向第一凹槽113的開口而暴露於第一表面111，且第一表面111高於各個第一記憶體晶片120的主動表面122。
另一方面，第一封裝膠體130填充於這些第一凹槽113內，並至少包覆這些第一記體晶片120與這些第一接點114電性連接的部分。更具體來說，第一封裝膠體130包覆這些第一銲線140、這些第一接點114以及各個第一記憶體晶片120的主動表面122與晶片側表面124，藉以防止第一記憶體晶片120以及第一記憶體晶片120與第一接點114電性連接的部分受到外界水氣的影 響及雜塵的污染，從而提高其使用壽命與可靠度。一般來說，第一封裝膠體130的材質可以是環氧樹脂或其他合適的高分子材料。
簡言之，由於各個第一記憶體晶片120可內埋於線路基板110，並利用第一銲線140以打線接合的方式直接電性連接第一記憶體晶片120與線路基板110，因此在無需額外設置承載器以作為第一記憶體晶片120與線路基板110之間電性連接的媒介的情況下，不僅可有效降低記憶體晶片封裝模組100的整體厚度，也可大幅節省製造成本以及製造工時。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖2，記憶體晶片封裝模組100A與記憶體晶片封裝模組100大致相似，惟二者主要差異之處在於：在本實施例中，任一個第一凹槽113內可設置有至少兩個第一記憶體晶片120(圖2繪示兩個第一記憶體晶片120以示意)，其中位於同一個第一凹槽113內的第一記憶體晶片120可相互堆疊以構成第一記憶體晶片組12。
通常而言，第一記憶體晶片組12中處於上方的第一記憶 體晶片120例如是以其晶片背面123連接第一記憶體晶片組12中處於下方的第一記憶體晶片120的主動表面122，且處於上方的第一記憶體晶片120的晶片背面123未與處於下方的第一記憶體晶片120的主動表面122完全重疊，以暴露出處於下方的第一記憶體晶片120的主動表面122的部分及銲墊121。另一方面，第一記憶體晶片組12是以處於下方的第一記憶體晶片120的晶片背面123連接至線路基板110，而使各個第一記憶體晶片120的主動表面122暴露於第一表面111，且第一表面111高於各個第一記憶體晶片120的主動表面122。
圖3是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖3，記憶體晶片封裝模組100B與記憶體晶片封裝模組100大致相似，惟二者主要差異之處在於：在本實施例中，記憶體晶片封裝模組100B更包括多個第二記憶體晶片160以及第二封裝膠體170，其中線路基板110b還具有位於第二表面112上的多個第二凹槽115以及位於這些第二凹槽115內的多個第二接點116。第二凹槽115可以是透過雷射加工或機械加工等方式以形成於線路基板110b上，而第二接點116的材質例如是金、銅、鎳或者其他金屬材料，並與線路基板110b的圖案化線路層(圖未示)電性連接。
此處，第二記憶體晶片160的銲墊161例如是中央分佈型，而在其他實施例中，第二記憶體晶片160的銲墊161也可以是周圍分佈型(peripheral type)，本發明對此不加以限制。詳細而 言，各個第二記憶體晶片160位於對應的第二凹槽115內，並透過至少一第二銲線180(圖3繪示兩個第二銲線180以示意)以打線接合的方式電性連接至對應的第二接點116。需說明的是，由於各個第二記憶體晶片160是電性連接至其所在的第二凹槽115內的第二接點116，因此第二銲線180並不會跨越於第二表面112的上方。
各個第二記憶體晶片160具有主動表面162、相對於主動表面162的晶片背面163以及連接主動表面162與晶片背面163的晶片側表面164，其中銲墊161位於各個第二記憶體晶片160的主動表面162上。此處，各個第二記憶體晶片160以其晶片背面163連接至線路基板110b，例如貼附至對應的第二凹槽115的底部，使得主動表面162朝向第二凹槽115的開口而暴露於第二表面112，且第二表面112高於各個第二記憶體晶片160的主動表面162。
另一方面，第二封裝膠體170填充於這些第二凹槽115內，並至少包覆這些第二記憶體晶片160與這些第二接點116電性連接的部分。更具體來說，第二封裝膠體170包覆這些第二銲線180、這些第二接點116以及各個第二記憶體晶片160的主動表面162與晶片側表面164，藉以防止第二記憶體晶片160以及第二記憶體晶片160與第二接點116電性連接的部分受到外界水氣的影響及雜塵的污染，從而提高其使用壽命與可靠度。一般來說，第二封裝膠體170的材質可以是環氧樹脂或其他合適的高分 子材料。
簡言之，由於各個第一記憶體晶片120與各個第二記憶體晶片160可內埋於線路基板110b，並分別利用第一銲線140與第二銲線180以打線接合的方式直接電性連接第一記憶體晶片120與線路基板110b以及第二記憶體晶片160與線路基板110b，因此在無需額外設置承載器以作為第一記憶體晶片120與線路基板110b之間電性連接的媒介以及第二記憶體晶片160與線路基板110b之間電性連接的媒介的情況下，不僅可有效降低記憶體晶片封裝模組100B的整體厚度，也可大幅節省製造成本以及製造工時。
另一方面，雖然本實施例的線路基板110b是以第一凹槽113在第一表面111上的位置分別正對於第二凹槽115在第二表面112上的位置作說明，但在其他實施例中，第一凹槽113與第二凹槽115也可以是交錯排列於線路基板110b上，本發明對此不加以限制。
圖4是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖4，記憶體晶片封裝模組100C與記憶體晶片封裝模組100B大致相似，惟二者主要差異之處在於：在本實施例中，任一個第二凹槽115內可設置有至少兩個第二記憶體晶片160(圖4繪示兩個第二記憶體晶片160以示意)，其中位於同一個第二凹槽115內的第二記憶體晶片160可相互堆疊以構成第二記憶體晶片組16。
通常而言，第二記憶體晶片組16中處於上方的第二記憶體晶片160例如是以其晶片背面163連接第二記憶體晶片組16中處於下方的第二記憶體晶片160的主動表面162，且處於上方的第二記憶體晶片160的晶片背面163未與處於下方的第二記憶體晶片160的主動表面162完全重疊，以暴露出處於下方的第二記憶體晶片160的主動表面162的部分及銲墊161。另一方面，第二記憶體晶片組16是以處於下方的第二記憶體晶片160的晶片背面163連接至線路基板110c，而使各個第二記憶體晶片160的主動表面162暴露於第二表面112，且第二表面112高於各個第二記憶體晶片160的主動表面162。
圖5是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖5，記憶體晶片封裝模組100D例如是將記憶體晶片封裝模組100A與記憶體晶片封裝模組100C加以整合，亦即在各個第一凹槽113內皆設置有第一記憶體晶片組12，且在各個第二凹槽115內皆設置有第二記憶體晶片組16。在未繪示的實施例中，也可選擇性地在部分的第一凹槽113內以及部分的第二凹槽115內分別設置有第一記憶體晶片組12以及第二記憶體晶片組16，而在其他的第一凹槽113內以及其他的第二凹槽115分別設置有單一個第一記憶體晶片120以及單一個第二記憶體晶片160，端視實際設計需求而有所調整。
圖6是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖6，記憶體晶片封裝模組100E與記憶體晶 片封裝模組100大致相似，惟二者主要差異之處在於：在本實施例中，第一凹槽113e從第一表面111貫穿至第二表面112，其中各個第一記憶體晶片120以主動表面122連接至線路基板110e，而使晶片背面123暴露於第二表面112，且第二表面112高於各個第一記憶體晶片120的晶片背面123。
圖7是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖7，記憶體晶片封裝模組100F與記憶體晶片封裝模組100E大致相似，惟二者主要差異之處在於：在本實施例中，位於第一凹槽113f內的各個第一記憶體晶片120以主動表面122連接至線路基板110f，而使晶片背面123暴露於第一表面111，且第一表面111高於各個第一記憶體晶片120的晶片背面123。
圖8是本發明另一實施例的記憶體晶片封裝模組的局部剖面示意圖。請參考圖8，記憶體晶片封裝模組100G例如是將記憶體晶片封裝模組100E與記憶體晶片封裝模組100F加以整合，亦即將第一記憶體晶片120設置於對應的第一凹槽113g內，並以主動表面122連接至線路基板110g，使得部分的第一記憶體晶片120的晶片背面123暴露於第一表面111以及其他的第一記憶體晶片120的晶片背面123暴露於第二表面112。
綜上所述，由於本發明的記憶體晶片封裝模組是將記憶體晶片內埋於線路基板，並利用銲線以打線接合的方式直接電性連接記憶體晶片與線路基板，因此在無需額外設置承載器以作為 記憶體晶片與線路基板之間電性連接的媒介的情況下，不僅可有效降低記憶體晶片封裝模組的整體厚度，也可大幅節省製造成本以及製造工時。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧記憶體晶片封裝模組
110‧‧‧線路基板
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧第一凹槽
114‧‧‧第一接點
120‧‧‧第一記憶體晶片
121‧‧‧銲墊
122‧‧‧主動表面
123‧‧‧晶片背面
124‧‧‧晶片側表面
130‧‧‧第一封裝膠體
140‧‧‧第一銲線

Claims (17)

  1. 一種記憶體晶片封裝模組，包括：一線路基板，具有一第一表面、相對於該第一表面的一第二表面、位於該第一表面上的多個第一凹槽以及位於該些第一凹槽內的多個第一接點；多個第一記憶體晶片，分別位於該些第一凹槽內，其中各該第一記憶體晶片透過至少一第一銲線電性連接至對應的該第一接點；以及一第一封裝膠體，填充於該些第一凹槽內，並至少包覆該些第一記體晶片與該些第一接點電性連接的部分。
  2. 如申請專利範圍第1項所述的記憶體晶片封裝模組，其中各該第一記憶體晶片具有一主動表面、相對於該主動表面的一晶片背面以及連接該主動表面與該晶片背面的一晶片側表面。
  3. 如申請專利範圍第2項所述的記憶體晶片封裝模組，其中各該第一記憶體晶片以該晶片背面連接至該線路基板，而使該主動表面暴露於該第一表面，且該第一表面高於各該第一記憶體晶片的該主動表面。
  4. 如申請專利範圍第3項所述的記憶體晶片封裝模組，其中該第一封裝膠體包覆該些第一銲線、該些第一接點以及各該第一記憶體晶片的該主動表面與該晶片側表面。
  5. 申請專利範圍第2項所述的記憶體晶片封裝模組，其中兩個以上的該些第一記憶體晶片相互堆疊以構成一第一記憶體晶片 組，並以該些第一記憶體晶片的其中一者的該晶片背面連接至該線路基板，而使各該第一記憶體晶片的主動表面暴露於該第一表面，且該第一表面高於各該第一記憶體晶片的該主動表面。
  6. 如申請專利範圍第1項所述的記憶體晶片封裝模組，其中該些第一凹槽從該第一表面貫穿至該第二表面。
  7. 如申請專利範圍第1項所述的記憶體晶片封裝模組，其中各該第一記憶體晶片具有一主動表面、相對於該主動表面的一晶片背面以及連接該主動表面與該晶片背面的一晶片側表面。
  8. 如申請專利範圍第7項所述的記憶體晶片封裝模組，其中各該第一記憶體晶片以該主動表面連接至該線路基板，而使該晶片背面暴露於該第一表面或該第二表面。
  9. 如申請專利範圍第8項所述的記憶體晶片封裝模組，其中該第一表面高於各該第一記憶體晶片的該晶片背面。
  10. 如申請專利範圍第8項所述的記憶體晶片封裝模組，其中該第二表面高於各該第一記憶體晶片的該晶片背面。
  11. 如申請專利範圍第8項所述的記憶體晶片封裝模組，其中該第一封裝膠體包覆該些第一銲線、該些第一接點以及各該第一記憶體晶片的該主動表面與該晶片側表面。
  12. 如申請專利範圍第1項所述的記憶體晶片封裝模組，更包括：多個第二記憶體晶片，其中該線路基板還具有位於第二表面上的多個第二凹槽以及位於該些第二凹槽內的多個第二接點，該 些第二記憶體晶片分別位於該些第二凹槽內，並透過至少一第二銲線電性連接至對應的該第二接點；以及一第二封裝膠體，填充於該些第二凹槽內，並至少包覆該些第二記體晶片與該些第二接點電性連接的部分。
  13. 如申請專利範圍第12項所述的記憶體晶片封裝模組，其中各該第二記憶體晶片具有一主動表面、相對於該主動表面的一晶片背面以及連接該主動表面與該晶片背面的一晶片側表面。
  14. 如申請專利範圍第13項所述的記憶體晶片封裝模組，其中各該第二記憶體晶片以該晶片背面連接至該線路基板，而使該主動表面暴露於該第二表面，且該第二表面高於各該第二記憶體晶片的該主動表面。
  15. 如申請專利範圍第14項所述的記憶體晶片封裝模組，其中該第二封裝膠體包覆該些第二銲線、該些第二接點以及各該第二記憶體晶片的該主動表面與該晶片側表面。
  16. 如申請專利範圍第13項所述的記憶體晶片封裝模組，其中兩個以上的該些第二記憶體晶片相互堆疊以構成一第二記憶體晶片組，並以該些第二記憶體晶片的其中一者的該晶片背面連接至該線路基板，而使各該第二記憶體晶片的該主動表面暴露於該第二表面，且該第二表面高於各該第二記憶體晶片的該主動表面。
  17. 如申請專利範圍第13項所述的記憶體晶片封裝模組，其中該些第一凹槽在該第一表面上的位置分別正對於該些第二凹槽在該第二表面上的位置。
TW103129678A 2014-08-28 2014-08-28 記憶體晶片封裝模組 TW201608696A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103129678A TW201608696A (zh) 2014-08-28 2014-08-28 記憶體晶片封裝模組
CN201410477541.3A CN105374821A (zh) 2014-08-28 2014-09-18 存储器芯片封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103129678A TW201608696A (zh) 2014-08-28 2014-08-28 記憶體晶片封裝模組

Publications (1)

Publication Number Publication Date
TW201608696A true TW201608696A (zh) 2016-03-01

Family

ID=55376854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129678A TW201608696A (zh) 2014-08-28 2014-08-28 記憶體晶片封裝模組

Country Status (2)

Country Link
CN (1) CN105374821A (zh)
TW (1) TW201608696A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
US7339278B2 (en) * 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
US7682869B2 (en) * 2006-03-23 2010-03-23 Micron Technology, Inc. Method of packaging integrated circuit devices using preformed carrier
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
CN101872757B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构

Also Published As

Publication number Publication date
CN105374821A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US10784205B2 (en) Electronic package
US9799611B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
TWI697086B (zh) 晶片封裝結構及其製造方法
US20190115330A1 (en) Method for fabricating electronic package
JP6586036B2 (ja) 半導体装置の製造方法
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
TW201537719A (zh) 堆疊型半導體封裝
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US8975735B2 (en) Redistribution board, electronic component and module
CN103258818A (zh) 用于细小间距pop结构的系统和方法
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2001156251A (ja) 半導体装置
KR20110020547A (ko) 스택 패키지
US20130252374A1 (en) Semiconductor packaging method and structure thereof
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same
KR20110055985A (ko) 스택 패키지
TW201608696A (zh) 記憶體晶片封裝模組
TWI604593B (zh) 半導體封裝件及其製法
US20180315678A1 (en) Package structure and method of fabricating the same
US11876067B2 (en) Semiconductor package and method of manufacturing the same
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
US20150171041A1 (en) Chip element and chip package
US10867946B2 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package
EP3944308A1 (en) A semiconductor device and a method of manufacture