TW201603325A - 封裝結構之製法 - Google Patents

封裝結構之製法 Download PDF

Info

Publication number
TW201603325A
TW201603325A TW103124227A TW103124227A TW201603325A TW 201603325 A TW201603325 A TW 201603325A TW 103124227 A TW103124227 A TW 103124227A TW 103124227 A TW103124227 A TW 103124227A TW 201603325 A TW201603325 A TW 201603325A
Authority
TW
Taiwan
Prior art keywords
light
carrier
package structure
conductive
emitting
Prior art date
Application number
TW103124227A
Other languages
English (en)
Other versions
TWI593141B (zh
Inventor
凌北卿
劉德忠
Original Assignee
邱羅利士公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 邱羅利士公司 filed Critical 邱羅利士公司
Priority to TW103124227A priority Critical patent/TWI593141B/zh
Priority to US14/798,720 priority patent/US20160020367A1/en
Publication of TW201603325A publication Critical patent/TW201603325A/zh
Application granted granted Critical
Publication of TWI593141B publication Critical patent/TWI593141B/zh

Links

Classifications

    • H01L33/0095—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H01L2933/0033—

Landscapes

  • Led Device Packages (AREA)

Abstract

一種封裝結構之製法，係先吸附至少一發光元件於一承載件上，再以包覆體包覆該發光元件，之後以導電元件連結該發光元件。

Description

封裝結構之製法
本發明係有關一種封裝結構，尤指一種可發光式封裝結構。
隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則逐漸邁入高性能、高功能、高速度化的研發方向。其中，發光二極體(Light Emitting Diode,LED)因具有壽命長、體積小、高耐震性及耗電量低等優點，故廣泛地應用於照光需求之電子產品中，因此，於工業上、各種電子產品、生活家電之應用日趨普及。
第1A至1B圖係揭示一種習知LED封裝件1之製法之剖面示意圖。該製法係先於一基板10上形成一反射杯11，且該反射杯11具有一開口110，再設置一LED元件12於該開口110中，之後利用複數如金線之導線120電性連接該LED元件12與該基板10，最後以具有螢光粉層之封裝膠體13包覆該LED元件12。
然，習知LED封裝件1之製法中，係先進行電性連接製程，再形成該封裝膠體13，故於進行電性連接製程時，由於該LED元件12之側面並無任何絕緣材質，因而僅能 選擇打線作業(如形成該導線120)；若選擇使用導電膠，則導電膠容易溢流至該LED元件12之側面，使該LED元件12之正面(P極)與側面(N極)相電性導通，因而造成短路現象。
因此，習知LED封裝件1之導電元件之選擇種類受限，故如何克服習知技術中之導電元件選擇受限之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種封裝結構，係包括：至少一發光元件，係具有相對之非作用側與發光側、及相鄰該非作用側與該發光側之側面；包覆體，係直接覆蓋該發光元件之側面，且該包覆體定義有相對之第一表面與第二表面，使發光元件之發光側係外露於該包覆體之第一表面；複數導電部，係結合至該包覆體上，使該包覆層位於該發光元件之側面與該導電部之間；以及至少一導電元件，係設於該包覆體之第一表面上並連結該發光元件之發光側與該些導電部。
本發明復提供一種封裝結構之製法，係包括：提供複數導電部與至少一發光元件，且該發光元件具有相對之非作用側與發光側、及相鄰該非作用側與該發光側之側面；以包覆體包覆該發光元件與該些導電部，且該包覆體係直接覆蓋該發光元件之側面，使該包覆層位於該發光元件之側面與該導電部之間，又該包覆體定義有相對之第一表面與第二表面，使發光元件之發光側與該些導電部係外露於 該包覆體之第一表面；以及形成至少一導電元件於該包覆體之第一表面上，使該導電元件連結該發光元件之發光側與該些導電部。
本發明亦提供一種承載件，係包括：至少一置放部；以及複數導電部，係與該置放部位於同一平面基準上，且該導電部之高度係大於該置放部之高度。
由上可知，本發明之封裝結構及其製法，係藉由先以包覆體覆蓋該發光元件之側面，使該發光元件之側面隔絕外界，再形成該導電元件，故可選擇多種方式形成該導電元件，以克服習知技術中之導電元件選擇受限之問題。
1‧‧‧LED封裝件
10‧‧‧基板
11‧‧‧反射杯
110‧‧‧開口
12‧‧‧LED元件
120‧‧‧導線
13‧‧‧封裝膠體
2、3、4‧‧‧封裝結構
21‧‧‧發光元件
21a‧‧‧發光側
21b‧‧‧非作用側
210‧‧‧電極墊
22‧‧‧導電部
23‧‧‧包覆體
23a‧‧‧第一表面
23b‧‧‧第二表面
24、24’‧‧‧導電元件
30‧‧‧承載件
300‧‧‧吸孔
301、301’‧‧‧凹槽
31‧‧‧容置件
43‧‧‧包覆層
46‧‧‧透光層
50‧‧‧推頂件
S‧‧‧切割路徑
第1A至1B圖係為習知LED封裝件之製法之剖面示意圖；第2A至2D圖係為本發明之封裝結構之製法之第一實施例之的剖面示意圖；其中，第2D’圖係為第2D圖之另一實施例；第3A至3D圖係為本發明之封裝結構之製法之第二實施例之的剖面示意圖；第4A至4C圖係為本發明之封裝結構之製法之第三實施例之的剖面示意圖；以及第5A至5C圖係為本發明之封裝結構之製法之第四實施例之的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之封裝結構2之製法之第一實施例的剖面示意圖。
如第2A圖所示，利用真空設備吸附複數位於容置件31中之發光元件21於一承載件30上。
於本實施例中，該承載件30具有複數吸孔300，以將該發光元件21吸附至該吸孔300上。
再者，該發光元件21係為發光二極體，其具有一結合至該承載件30之非作用側21b、及相對該非作用側21b之一發光側21a，且該發光側21a上具有複數電極墊210。
又，該發光元件21之非作用側21b係可作為該發光元件21之散熱側。
如第2B圖所示，將該承載件30翻轉後，形成複數導電部22於該承載件30上，使該些導電部22與該些發光元件21位於該承載件30之同一側。
如第2C圖所示，形成包覆體23於該承載件30上以包覆該些發光元件21與該些導電部22，且該包覆體23定義有相對之第一表面23a與第二表面23b，使該些發光元件21之發光側21a與該些導電部22係外露於該包覆體23之第一表面23a。
於本實施例中，該包覆體23係為矽膠，如白膠。
如第2D圖所示，利用解除真空狀態以移除該承載件30，之後再形成複數導電元件24於該包覆體23之第一表面23a上，使該導電元件24連結該發光元件21之電極墊210與該些導電部22。
於本實施例中，該導電元件24係為利用塗佈方式形成如銀膠或銅膏之導電膠、或利用鍍覆方式形成之圖案化金屬線路。於其它實施例中，亦可選擇打線作業，如第2D’圖所示，該導電元件24’係為導線。
於後續製程中，可沿切割路徑S進行切割作業。
第3A至3D圖係為本發明之封裝結構3之製法之第二實施例的剖面示意圖。本實施例與第一實施例之差異在於發光元件之佈設。
如第3A圖所示，利用真空設備吸附複數位於容置件31中之發光元件21於一承載件30上。
於本實施例中，該承載件30之吸孔300係吸附該發光 元件21之發光側21a，使該發光元件21之發光側21a結合至該承載件30上，即該發光元件21之發光側21a朝向該承載件30。
如第3B圖所示，將該承載件30翻轉後，形成複數導電部22於該承載件30上，使該些導電部22與該些發光元件21位於該承載件30之同一側。
如第3C圖所示，形成包覆體23於該承載件30上以包覆該些發光元件21與該些導電部22，且該包覆體23定義有相對之第一表面23a與第二表面23b，使該些發光元件21之非作用側21b與該些導電部22係外露於該包覆體23之第一表面23a。
如第3D圖所示，利用解除真空狀態以移除該承載件30，之後再形成複數導電元件24於該包覆體23之第二表面23b上，使該導電元件24連結該發光元件21之電極墊210與該些導電部22，供該發光元件21散熱。
於後續製程中，可沿切割路徑S進行切割作業。
第4A至4C圖係為本發明之封裝結構之製法之第三實施例的剖面示意圖。本實施例與第一實施例之差異在於形成包覆體之方式。
如第4A圖所示，該承載件30具有一凹槽301，以令該些發光元件21吸附於該凹槽301中。
如第4B圖所示，形成一具有複數螢光顆粒之包覆層43於該凹槽301中，以覆蓋該些發光元件21。
於本實施例中，形成該包覆層43之方式繁多，如下：
第一種方式係先將複數螢光顆粒填入該凹槽301中並覆蓋該些發光元件21，再將液態矽膠填入該凹槽301中，使該液態矽膠密封該些螢光顆粒間之縫隙。
第二種方式係先將複數螢光顆粒與液態矽膠混合，再將該混合材料(含螢光顆粒與矽膠)填入該凹槽301中。
第三種方式係先將複數螢光顆粒填入該凹槽301中並覆蓋該些發光元件21，再形成黏著材於該些螢光顆粒上，以固定該些螢光顆粒，再將液態矽膠填入該凹槽301中。
第四種方式係先提供複數螢光顆粒，且各該螢光顆粒外覆黏著材，再將該些具有黏著材之螢光顆粒填入該凹槽301中並覆蓋該些發光元件21，之後將液態矽膠填入該凹槽301中。
如第4C圖所示，形成一用以保護該包覆層43之保護層(圖略)或一如透鏡之透光層46於該包覆層43上，再沿切割路徑S(如第4B圖所示)進行切割作業，以製得複數個發光式封裝結構4。
於本實施例中，切割作業結束後，利用解除真空狀態以移除該承載件30。
第5A至5C圖係為本發明之封裝結構之製法之第四實施例的剖面示意圖。本實施例與第三實施例之差異在於獲取封裝結構之方式。
如第5A圖所示，該承載件30具有複數凹槽301’，以令該些發光元件21對應吸附於各該凹槽301’中。
如第5B圖所示，形成一包覆層43於各該凹槽301’中， 以覆蓋該些發光元件21。接著，形成一用以保護該包覆層43之保護層(圖略)或一如透鏡之透光層46於該包覆層43上，以製得複數封裝結構4。
如第5C圖所示，利用一推頂件50伸入該承載件30之吸孔300中，以將各該封裝結構4推移(向上移動)且離開各該凹槽301’，而獲取各該封裝結構4。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
21‧‧‧發光元件
21a‧‧‧發光側
21b‧‧‧非作用側
210‧‧‧電極墊
30‧‧‧承載件
300‧‧‧吸孔
31‧‧‧容置件

Claims (10)

  1. 一種封裝結構之製法，係包括：吸附至少一發光元件於一承載件上；形成導電部於該承載件上；形成包覆體於該承載件上以包覆該發光元件與該導電部，且該包覆體定義有相對之第一表面與第二表面，使發光元件與該些導電部係外露於該包覆體之第一表面；以及移除該承載件。
  2. 如申請專利範圍第1項所述之封裝結構之製法，其中，該發光元件係為發光二極體。
  3. 如申請專利範圍第1項所述之封裝結構之製法，其中，該承載件上具有複數個該發光元件時，於移除該承載件之後，進行切單製程。
  4. 如申請專利範圍第1項所述之封裝結構之製法，復包括於移除該承載件之後，形成至少一導電元件於該包覆體之第一表面上，使該導電元件連結該發光元件與該些導電部。
  5. 如申請專利範圍第1項所述之封裝結構之製法，復包括於移除該承載件之後，形成至少一導電元件於該包覆體之第二表面上，使該導電元件連結該發光元件與該些導電部。
  6. 如申請專利範圍第4或5項所述之封裝結構之製法，其中，該導電元件係為導電膠、導線或金屬線路。
  7. 如申請專利範圍第1項所述之封裝結構之製法，其中，該承載件具有一凹槽，以令該發光元件吸附於該凹槽中。
  8. 如申請專利範圍第1項所述之封裝結構之製法，其中，該承載件具有複數凹槽，以令各該凹槽中分別容置該發光元件。
  9. 如申請專利範圍第1項所述之封裝結構之製法，復包括形成螢光層於該包覆體之第一表面上，以覆蓋該發光元件之發光側與該導電元件。
  10. 如申請專利範圍第9項所述之封裝結構之製法，復包括形成保護層或透光層於該螢光層上。
TW103124227A 2014-07-15 2014-07-15 封裝結構之製法 TWI593141B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103124227A TWI593141B (zh) 2014-07-15 2014-07-15 封裝結構之製法
US14/798,720 US20160020367A1 (en) 2014-07-15 2015-07-14 Method for fabricating package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124227A TWI593141B (zh) 2014-07-15 2014-07-15 封裝結構之製法

Publications (2)

Publication Number Publication Date
TW201603325A true TW201603325A (zh) 2016-01-16
TWI593141B TWI593141B (zh) 2017-07-21

Family

ID=55075292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124227A TWI593141B (zh) 2014-07-15 2014-07-15 封裝結構之製法

Country Status (2)

Country Link
US (1) US20160020367A1 (zh)
TW (1) TWI593141B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2551770B (en) * 2016-06-30 2018-09-26 Shu Hung Lin Chip scale LED packaging method
DE102016215576A1 (de) * 2016-08-19 2018-02-22 Bayerische Motoren Werke Aktiengesellschaft Herstellen einer Halbleiterleuchtvorrichtung mit einer LED
US10985335B2 (en) * 2019-04-24 2021-04-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477457A (zh) * 2011-04-28 2013-12-25 株式会社朝日橡胶 带透镜的光半导体装置及其制造方法

Also Published As

Publication number Publication date
US20160020367A1 (en) 2016-01-21
TWI593141B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
US20130248889A1 (en) Light emitting device
US20160155915A1 (en) Method of manufacturing light emitting diode package structure
TWI495171B (zh) 發光二極體封裝結構及其製造方法
TW201511347A (zh) 發光二極體封裝結構及其製造方法
JP2015015404A (ja) Ｌｅｄモジュール及びそれを備える照明装置
US9537019B2 (en) Semiconductor device
TWI593141B (zh) 封裝結構之製法
TWI464929B (zh) 提昇散熱效率之光源模組及其嵌入式封裝結構
JP2015015405A (ja) Ｌｅｄモジュール及びそれを備える照明装置
US20160218263A1 (en) Package structure and method for manufacturing the same
JP2015015406A (ja) Ｌｅｄモジュール及びそれを備える照明装置
TWI514051B (zh) 背光結構及其製造方法
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
US9559273B2 (en) Light-emitting package structure and method of fabricating the same
JP2015018847A (ja) Ｌｅｄモジュール及びそれを備える照明装置
TWI544664B (zh) 發光式封裝結構及其製法
TWI569473B (zh) 封裝結構及其製法
TW201545378A (zh) 封裝結構及其製法
TWI590496B (zh) 封裝結構及其製法
US20160141476A1 (en) Package structure and method of manufacture thereof, and carrier
TW201533930A (zh) 發光二極體之載具結構及封裝結構
KR101437930B1 (ko) 발광장치 및 그 제조방법
TWI590497B (zh) 發光結構及其製法
TW201603327A (zh) 封裝結構及其製法與承載件
TWI607586B (zh) 發光二極體之封裝方法與結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees