TW201546620A - 感測器全域匯流排 - Google Patents

感測器全域匯流排 Download PDF

Info

Publication number
TW201546620A
TW201546620A TW104113582A TW104113582A TW201546620A TW 201546620 A TW201546620 A TW 201546620A TW 104113582 A TW104113582 A TW 104113582A TW 104113582 A TW104113582 A TW 104113582A TW 201546620 A TW201546620 A TW 201546620A
Authority
TW
Taiwan
Prior art keywords
symbols
mode
serial bus
bus
symbol
Prior art date
Application number
TW104113582A
Other languages
English (en)
Other versions
TWI651619B (zh
Inventor
Radu Pitigoi-Aron
Richard Dominic Wietfeldt
Douglas Wayne Hoffman
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201546620A publication Critical patent/TW201546620A/zh
Application granted granted Critical
Publication of TWI651619B publication Critical patent/TWI651619B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本發明描述提供一感測器匯流排之改良效能的系統、方法和設備。一第一命令係根據一第一協定傳輸至耦接至一以一第一模式操作之串列匯流排的裝置以引起該串列匯流排以一第二模式操作。在該串列匯流排以該第二模式操作的同時根據一第二協定通信之後，一第二命令係根據該第一協定傳輸至複數個裝置以終止該第二模式。在該第二模式中，插入至在該串列匯流排上傳輸之一符號序列中的額外符號防止在該串列匯流排上出現一不意欲發信狀態。在該第二模式中之該串列匯流排之一導線上傳輸的脈衝之持續時間可受到限制以使得一第二裝置之一濾波器抑制該等有限持續時間脈衝。

Description

感測器全域匯流排 [交叉參考]
本申請案主張2014年4月28日向美國專利局申請的臨時專利申請案第61/985,276號及2015年4月23日向美國專利局申請的非臨時專利申請案第14/694,618號之優先權及權益，該等案之全部內容以引用的方式併入本文中。
本發明大體上係關於在主機處理器與周邊裝置之間的介面，且更明確而言係關於一種介面連接感測器。
行動裝置(諸如蜂巢式電話)之製造商可自各種來源(包括不同製造商)獲得行動裝置之組件。舉例而言，在行動計算裝置中之應用程式處理器可自第一製造商獲得，而由行動計算裝置使用之感測器可自一或多個其他製造商獲得。已經定義了各種基於標準的或專屬的介面以用於互連行動裝置及其他設備中之積體電路(IC)裝置，且此等介面通常針對特定應用或特定類型的應用。舉例而言，蜂巢式電話可使用與由行動工業處理器介面聯盟(Mobile Industry Processor Interface Alliance；MIPI)指定的攝影機串列介面(Camera Serial Interface)標準相容或符合的通信介面。
經最佳化用於特定應用之習知介面可不適合用於其他應用。舉例而言，MIPI標準定義一攝影機控制介面(CCI)，其使用經組態為一 連接主控裝置與一或多個從屬裝置之匯流排的兩導線、雙向、半雙工、串列介面。CCI經最佳化以處置與顯示器相關聯的資料通信要求，該等要求通常超出普遍用於多種不同類型之裝置的積體電路間(I2C)匯流排之能力。CCI發信及協定可與使用I2C匯流排用CCI協定進行通信之裝置相容。亦即，CCI協定使用I2C串列時脈(SCL)及串列資料(SDA)線，且CCI裝置及I2C裝置可部署在相同匯流排上以使得兩個或兩個以上CCI裝置可使用CCI協定通信，同時涉及I2C匯流排之任何通信使用I2C協定。
CCI之較新版本可使用修改之協定支援較快發信速率來提供較高輸貫量。在一個實例中，CCI擴展(CCIe)匯流排可用於為與CCIe匯流排操作相容的裝置提供較高資料速率。此等裝置可被稱作CCIe裝置，且CCIe裝置在彼此通信時可藉由將資料編碼為在習知CCI匯流排之SCL線及SDA線兩者上傳輸的符號而獲得較高資料速率。CCIe裝置及I2C裝置可在相同CCIe匯流排上共存，使得複數個裝置可使用CCIe編碼交換資料，而涉及舊式I2C裝置之資料交換可根據I2C發信規約而傳輸。
一直以來都需要在經組態為將不同類型之周邊裝置或協作裝置連接至處理器的匯流排之串列介面上提供最佳化的通信。
本文所揭示之實施例提供可改良串列匯流排之效能的系統、方法和設備，該串列匯流排耦接經組態以使用不同協定及/或發信方案經由該串列匯流排通信之裝置。在本發明之一態樣中，提供方法、電腦可讀儲存裝置及設備。
在本發明之一態樣中，資料通信之方法包括：在一串列匯流排以第一操作模式操作時傳輸第一命令至耦接至該串列匯流排之複數個裝置，其中第一命令係根據第一協定傳輸以引起串列匯流排以第二操 作模式操作；在串列匯流排以第二操作模式操作時根據第二協定與複數個裝置中之第一裝置通信；及根據第一協定傳輸一第二命令至複數個裝置以終止第二操作模式。與第一裝置通信可包括：將資料編碼於一符號序列中，其中在該符號序列中的連續對符號之間的轉變中編碼時脈資訊；當在沒有額外符號的情況下該符號序列中之兩個符號之傳輸將引起串列匯流排上之非所要發信條件，且在有額外符號的情況下兩個符號之傳輸將防止串列匯流排上之非所要發信條件時在兩個符號之間插入額外符號；及在串列匯流排上傳輸符號序列。
在本發明之一態樣中，用於資料通信之設備包括一將設備耦接至串列匯流排之收發器，及一處理電路。處理電路可經組態以在串列匯流排以第一操作模式操作時傳輸一第一命令至耦接至串列匯流排的複數個裝置。第一命令可根據第一協定而傳輸以引起串列匯流排以第二操作模式操作。處理電路可經組態以根據第二協定將資料編碼於一符號序列中，其中時脈資訊係在該符號序列中的連續對符號之間的轉變中編碼。處理電路可經組態以當在沒有額外符號的情況下該符號序列中之兩個符號之傳輸將引起串列匯流排上之非所要發信條件，且在有額外符號的情況下兩個符號之傳輸將防止串列匯流排上之非所要發信條件時，在兩個符號之間插入額外符號。處理電路可經組態以根據第二協定在串列匯流排上傳輸符號序列，並根據第一協定傳輸第二命令至複數個裝置以終止第二操作模式。
在本發明之一態樣中，在資料通信介面中執行之方法包括：在串列匯流排以第一操作模式操作時傳輸第一命令至耦接至串列匯流排之複數個裝置，其中第一命令係根據第一協定傳輸以引起串列匯流排以第二操作模式操作；在串列匯流排以第二操作模式操作時根據第二協定與複數個裝置中之第一裝置通信；及根據第一協定傳輸一第二命令至複數個裝置以終止第二操作模式。在第二操作模式中的串列匯流 排之第一導線上傳輸的有限持續時間脈衝可具有一引起複數個裝置中之第二裝置的濾波器抑制該等有限持續時間脈衝的持續時間。
在本發明之一態樣中，設備包括：用於在串列匯流排以第一操作模式操作時傳輸第一命令至耦接至串列匯流排之複數個裝置的構件，其中第一命令係根據第一協定傳輸以引起串列匯流排以第二操作模式操作；用於在串列匯流排以第二操作模式操作時根據第二協定與複數個裝置中之第一裝置通信的構件；及用於根據第一協定傳輸一第二命令至複數個裝置以終止第二操作模式的構件。在第二操作模式中的串列匯流排之第一導線上傳輸的有限持續時間脈衝可具有一引起複數個裝置中之第二裝置的濾波器抑制該等有限持續時間脈衝的持續時間。
100‧‧‧設備
102‧‧‧處理電路
106‧‧‧通信收發器
108‧‧‧特殊應用IC(ASIC)
110‧‧‧應用程式設計介面(API)
112‧‧‧記憶體裝置
114‧‧‧本端資料庫
122‧‧‧天線
124‧‧‧顯示器
126‧‧‧小鍵盤
128‧‧‧按鈕
200‧‧‧設備
202‧‧‧裝置
204‧‧‧感測器功能
206‧‧‧其他儲存器
208‧‧‧時脈產生電路
210‧‧‧收發器
210a‧‧‧接收器
210b‧‧‧共同電路
210c‧‧‧傳輸器
212‧‧‧控制邏輯
214a‧‧‧線驅動器/接收器
214b‧‧‧線驅動器/接收器
216‧‧‧串列時脈(SCL)導線
218‧‧‧串列資料(SDA)導線
220‧‧‧裝置
222a‧‧‧裝置
222n‧‧‧裝置
230‧‧‧串列匯流排
300‧‧‧傳輸器
302‧‧‧轉碼器
304‧‧‧三進位至符號轉換器
306‧‧‧線驅動器
308‧‧‧開路汲極輸出電晶體
310‧‧‧輸入資料
312‧‧‧單數位三進位數
314‧‧‧2位元符號
320‧‧‧接收器
322‧‧‧電路/轉碼器
324‧‧‧電路/符號至三進位轉換器
326‧‧‧線介面電路
328‧‧‧時脈及資料回收(CDR)電路
330‧‧‧位元輸出資料元素
332‧‧‧三進位數
334‧‧‧2位元符號
336‧‧‧原始2位元符號
338‧‧‧接收時脈
400‧‧‧編碼方案
402‧‧‧符號定序圓
404a‧‧‧位置
404b‧‧‧位置
404c‧‧‧位置
404d‧‧‧位置
406‧‧‧旋轉方向
420‧‧‧表
422‧‧‧前一符號Ps
424‧‧‧當前符號Cs
426‧‧‧轉變數(T)
500‧‧‧時序圖
502‧‧‧從屬ID
504‧‧‧寫入資料位元組
506‧‧‧開始條件
512‧‧‧讀取/寫入位元
514‧‧‧時脈信號脈衝
516‧‧‧停止條件
602‧‧‧共用匯流排
6041‧‧‧I2C裝置
6042‧‧‧I2C裝置
604k‧‧‧I2C裝置
606‧‧‧I2C裝置/舊式I2C主控裝置
612‧‧‧CCIe裝置/SGbus裝置
6141‧‧‧CCIe裝置/SGbus裝置/SGbus從屬裝置
6142‧‧‧CCIe裝置/SGbus裝置/SGbus從屬裝置
614n‧‧‧CCIe裝置/SGbus裝置/SGbus從屬裝置
6161‧‧‧CCIe裝置/SGbus裝置/次SGbus主控裝置
6162‧‧‧CCIe裝置/SGbus裝置/次SGbus主控裝置
616m‧‧‧CCIe裝置/SGbus裝置/次SGbus主控裝置
700‧‧‧流程圖
702‧‧‧操作狀態/啟動狀態
704‧‧‧操作狀態/共同協定狀態
706‧‧‧操作狀態/仲裁協定狀態
708‧‧‧操作狀態/仲裁協定狀態
710‧‧‧操作狀態/閒置狀態
800‧‧‧異動
802‧‧‧位元及符號
804‧‧‧感測器全域匯流排(SGbus)
806‧‧‧控制發信
808‧‧‧感測器全域匯流排資料交換
810‧‧‧資料有效負載
812‧‧‧退出序列
814‧‧‧I2C開始條件
816‧‧‧位址
818‧‧‧命令程式碼
820‧‧‧停止條件
822‧‧‧匯流排空閒狀態
824‧‧‧應答
826‧‧‧應答
900‧‧‧時序圖
906‧‧‧第一開始條件
908‧‧‧停止條件
910‧‧‧連續開始條件
912‧‧‧忙碌時間段
914‧‧‧閒置時間段
920‧‧‧時序圖
922‧‧‧串列時脈信號導線
924‧‧‧串列時脈信號導線
926‧‧‧開始條件
928‧‧‧重複開始條件(Sr)
930‧‧‧閒置時間段
932‧‧‧第一忙碌時間段
934‧‧‧第二忙碌時間段
1008‧‧‧不意欲的開始條件
1012‧‧‧不意欲的停止條件
1200‧‧‧時序圖
1202‧‧‧三進位傳輸器(Tx)轉變數
1204‧‧‧符號
1206‧‧‧三進位接收器(Rx)轉變數
1220‧‧‧時序圖
1222‧‧‧傳輸器(Tx)三進位數
1224‧‧‧符號
1226‧‧‧三進位接收器(Rx)轉變數
1230‧‧‧插入之額外符號
1232‧‧‧額外數
1300‧‧‧時序圖
1310‧‧‧插入額外符號
1312‧‧‧額外三進位數
1320‧‧‧時序圖
1330‧‧‧插入額外符號
1332‧‧‧額外三進位數
1400‧‧‧概念圖
1402‧‧‧處理電路
1404‧‧‧處理器
1406‧‧‧儲存器
1408‧‧‧匯流排介面
1410‧‧‧匯流排
1412‧‧‧收發器
1414‧‧‧執行階段映像
1416‧‧‧軟體模組
1418‧‧‧使用者介面
1420‧‧‧時間共用程式
1422‧‧‧邏輯電路
1500‧‧‧流程圖
1520‧‧‧流程圖
1600‧‧‧設備
1602‧‧‧處理電路
1604‧‧‧模組或電路
1606‧‧‧模組或電路
1608‧‧‧模組或電路
1610‧‧‧模組或電路
1612‧‧‧線介面電路
1614‧‧‧連接器或導線
1616‧‧‧處理器
1618‧‧‧電腦可讀儲存媒體
1620‧‧‧匯流排
1700‧‧‧流程圖
1800‧‧‧設備
1802‧‧‧處理電路
1804‧‧‧模組或電路
1806‧‧‧模組或電路
1808‧‧‧模組或電路
1810‧‧‧模組或電路
1812‧‧‧線介面電路
1814‧‧‧連接器或導線
1816‧‧‧處理器
1818‧‧‧電腦可讀儲存媒體
1820‧‧‧匯流排
圖1描繪選擇性地根據複數個可用標準中之一者操作的使用在IC裝置之間的資料鏈路之設備。
圖2說明一使用一在IC裝置之間的資料鏈路之設備的系統架構。
圖3說明根據本文所揭示之某些態樣的一傳輸器及一接收器。
圖4說明根據本文所揭示之某些態樣的編碼方案之第一實例。
圖5說明I2C一位元組寫入資料操作之時序圖。
圖6說明連接至共同串列匯流排的I2C裝置及感測器全域匯流排(SGbus)裝置之組態。
圖7說明根據本文所揭示之某些態樣的用於在串列匯流排之操作模式之間及/或可在串列匯流排上使用的多個協定之間轉變的一般化方案。
圖8說明在SGbus串列介面上的異動之起始及終止。
圖9為說明與根據I2C協定傳輸之多個訊框相關聯的時序之圖。
圖10說明非意欲的開始及停止條件之出現。
圖11說明根據本文所揭示之某些態樣的用於在共用匯流排上傳輸資料的編碼方案之第二實例。
圖12說明根據本文所揭示之某些態樣的SGbus編碼之實例。
圖13說明根據本文所揭示之某些態樣的SGbus編碼之另外實例。
圖14為說明一使用可根據本文所揭示之某些態樣調適的處理電路之設備之實例的方塊圖。
圖15為根據本文所揭示之一或多個態樣的用於使用SGbus通信的方法之第一實例之流程圖。
圖16為說明一使用根據本文所揭示之某些態樣調適的處理電路之設備的硬體實施之第一實例的圖。
圖17為根據本文所揭示之一或多個態樣的用於使用SGbus通信的方法之第二實例之流程圖。
圖18為說明一使用根據本文所揭示之某些態樣調適的處理電路之設備的硬體實施之第二實例的圖。
下文結合附圖闡述之實施方式意欲作為對各種組態之描述，且並不意欲表示可實踐本文中所描述之概念的僅有組態。實施方式包括特定細節以用於提供對各種概念之透徹理解之目的。然而，對於熟習此項技術者而言將為顯而易見的，可在無此等特定細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示以便避免混淆此等概念。
現將參考各種設備及方法來呈現通信系統的若干態樣。將藉由各種區塊、模組、組件、電路、步驟、處理程序、演算法等(統稱為「元件」)在以下實施方式中描述及在附圖中說明此等設備及方法。此等元件可使用電子硬體、電腦軟體或其任何組合來實施。將此等元件實施為硬體抑或軟體取決於特定應用及強加於整個系統上之設計約 束。
如在本申請案中所使用，術語「組件」、「模組」、「系統」及類似者意欲包括電腦相關實體，諸如(但不限於)硬體、韌體、硬體與軟體之組合、軟體或執行中的軟體。舉例而言，組件可為(但不限於)在處理器上執行之處理程序、處理器、物件、可執行碼、執行線緒、程式及/或電腦。借助於說明，在計算裝置上執行之應用程式及計算裝置兩者可為組件。一或多個組件可駐留於處理程序及/或執行線緒內，且一組件可位於一台電腦上及/或分佈於兩台或兩台以上電腦之間。另外，此等組件可自上面儲存有各種資料結構的各種電腦可讀媒體執行。該等組件可諸如根據具有一或多個資料封包的信號(諸如，來自借助於該信號與本端系統中之另一組件、分佈式系統及/或跨越諸如網際網路之網路而與其他系統互動的一個組件的資料)借助於本端及/或遠端處理程序而通信。
此外，術語「或」欲意謂包括性「或」而非排他性「或」。亦即，除非另外規定或自上下文清楚可見，否則片語「X使用A或B」欲意謂自然包括性排列中的任一者。亦即，片語「X使用A或B」由以下個例中的任一者滿足：X使用A；X使用B；或X使用A與B兩者。另外，如本申請案及所附申請專利範圍中所使用，冠詞「一」一般應理解為意謂「一或多個」，除非另外規定或自上下文清楚可見是針對單數形式。
感測器全域匯流排之概述
適用於廣泛範圍之通信介面的某些態樣係在本文揭示並在感測器全域匯流排(SGbus)之內容脈絡中描述。SGbus可經部署為一用於耦接感測器及處理裝置的兩導線匯流排介面。就某些舊式I2C裝置可經由由SGbus使用的相同導線對通信而言，SGbus之某些實例提供與熟知I2C匯流排之回溯相容性。與使用其他介面(包括I2C介面)可提供的 相比，使用SGbus規範及協定通信的裝置可利用更高效能、輸貫量、可靠性及穩固性。
SGbus可經由實施低功率介面減少系統功率要求，且可增加位元傳送效率。SGbus使用與低額外負荷及有效匯流排利用相關聯的一或多個協定，且SGbus可允許實現高速異動及對應的低介面作用時間百分比。在不在作用中時，SGbus通常消耗相對低功率，其可能部分可歸因於較小矽佔據面積。經由SGbus連接的一組感測器可根據需要或所要而經局部地組態及管理以(例如)最小化在系統層級處的複雜性。
使用串列匯流排的裝置之實例
本文所揭示之某些態樣可適用於部署在電子裝置之間的通信鏈路，電子裝置可包括設備之子組件，設備諸如電話、行動計算裝置、可穿戴計算裝置、電氣設備、汽車電子元件、航空電子系統等。圖1描繪一可使用在IC裝置之間的通信鏈路的設備。在一個實例中，設備100可包括一經由射頻(RF)收發器與無線電存取網路(RAN)、核心存取網路、網際網路及/或另一網路通信的無線通信裝置。設備100可包括一可操作地耦接至處理電路102之通信收發器106。處理電路102可包括一或多個IC裝置，諸如特殊應用IC(ASIC)108。ASIC 108可包括一或多個處理裝置、邏輯電路等等。處理電路102可包括及/或耦接至處理器可讀儲存器，諸如可維持可由處理電路102執行的指令及資料的記憶體裝置112。處理電路102可由作業系統控制及/或經由一支援並允許實現駐存在儲存媒體(諸如無線裝置之記憶體裝置112)中的軟體模組之執行的應用程式設計介面(API)110層而控制。記憶體裝置112可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可擦除可程式化ROM(EEPROM)、快閃卡，或可用於處理系統及計算平台之任何記憶體裝置。處理電路102可包括或存取一可維持用以組態並操作設備100之操作參數及其他資訊的本端資料庫114。可使用資料庫模 組、快閃記憶體、磁性媒體、EEPROM、光學媒體、磁帶、軟碟或硬碟或其類似者中之一或多者實施本端資料庫114。處理電路亦可可操作地耦接至外部裝置，諸如天線122、顯示器124、操作者控制件(諸如按鈕128及小鍵盤126)以及其他組件。
圖2為一說明連接至通信匯流排之設備200的某些態樣的方塊示意圖，其中設備可體現於無線行動裝置、行動電話、行動計算系統、無線電話、筆記型電腦、平板計算裝置、媒體播放器、遊戲裝置、個人數位助理(PDA)或其他手持式裝置、迷你筆記型電腦、筆記型電腦、電視、娛樂裝置、可穿戴裝置或其類似者中之一或多者中。設備200可包括多個裝置202、220及222a至222n，該等裝置使用串列匯流排230通信。對於針對由串列匯流排230支援的增強特徵進行了組態之裝置，串列匯流排230可擴展習知I2C匯流排之能力。舉例而言，串列匯流排230可支援比I2C匯流排高的位元速率。
在圖2中所說明之實例中，裝置202可經組態以在串列匯流排230上作為一從屬裝置操作。裝置202可經調適以提供一包括及/或管理一或多個泛用感測器、高速感測器、指紋感測器、影像感測器(例如攝影機)、觸控式螢幕感測器等等的感測器功能204。另外，裝置202可包括組態暫存器或其他儲存器206、控制邏輯212、收發器210以及線驅動器/接收器214a及214b。控制邏輯212可包括一諸如狀態機、定序器、信號處理器或通用處理器之處理電路。收發器210可包括接收器210a、傳輸器210c及共同電路210b，包括時序、邏輯及儲存電路及/或裝置。在一個實例中，傳輸器210c基於由時脈產生電路208提供的時序編碼並傳輸資料。
圖3為說明根據本文所揭示之某些態樣而組態的傳輸器300及接收器320之實例的方塊圖。對於SGbus操作，傳輸器300可將輸入資料310轉碼成三進位(基數3)數，該等數被編碼於待在SCL 216及SDA 218 信號導線上傳輸的符號中。在所描繪實例中，輸入資料310之每一資料元素(亦稱作資料字)可具有預定義數目個位元，諸如8、12、16、19或20個位元。轉碼器302可接收輸入資料310並針對每一資料元素產生單數位三進位數312之序列。在一些情況下，單數位三進位數312之序列可表示為多數位三進位數。單數位三進位數可以兩個位元編碼，且在單數位三進位數312之每一序列中可存在12個數位。諸如三進位至符號轉換器304之編碼器產生提供給一對線驅動器306的2位元符號314之串流。在所描繪實例中，線驅動器306包括驅動SCL 216及SDA 218信號導線的開路汲極輸出電晶體308。在某些實例中，線驅動器306可包括或耦接至驅動SCL 216及SDA 218信號導線之推拉驅動器。 由三進位至符號轉換器304產生的2位元符號314之輸出串流引起在每一對連續符號314之間SCL 216及SDA 218信號導線中之至少一者的發信狀態的轉變。此等轉變係藉由確保沒有連續符號對包括兩個相同符號而提供。至少一個導線216及/或218中之發信狀態的轉變之可用性允許接收器320自資料符號314之串流提取接收時脈338。
在SGbus介面中，接收器320可包括時脈及資料回收(CDR)電路328或與其合作。接收器320可包括提供原始2位元符號336之串流至CDR電路328的線介面電路326。CDR電路328自原始符號336提取接收時脈338，並提供2位元符號334之串流及接收時脈338至接收器320之其他電路324及322。在一些實例中，CDR電路328可產生多個時脈。解碼器(諸如符號至三進位轉換器324)可使用接收時脈338以將符號334之串流解碼成12個三進位數332之序列。可使用兩個位元編碼三進位數332。轉碼器322可接著將12個三進位數332之每一序列轉換成8、12、16、19或20位元輸出資料元素330。
利用嵌入式時脈之轉變編碼方案的實例
圖4為說明一可由三進位至符號轉換器304使用以產生用於在串 列匯流排230上傳輸的具有嵌入式時脈之符號314之序列的編碼方案400的圖式。編碼方案400亦可由接收器320之符號至三進位轉換器324使用以從自串列匯流排230接收的符號提取三進位轉變數。在SGbus編碼方案400中，串列匯流排230之兩個導線允許定義4個基本符號S：{0,1,2,3}。在符號314、334之序列中的任何兩個連續符號產生串列匯流排230上之不同發信狀態，且符號序列0,0；1,1；2,2；及3,3係連續符號之無效組合。因此，在每一符號邊界處僅有3個有效符號轉變可用，其中符號邊界係由傳輸時脈判定，並表示第一符號(前一符號Ps)422終止且第二符號(當前符號Cs)424開始的點。
根據本文所揭示之某些態樣，針對每一Ps符號422，三個可用轉變被指派轉變數(T)426。T 426之值可表示為三進位數。在一個實例中，轉變數426之值係藉由指派一用於編碼方案之符號定序圓402而判定。符號定序圓402針對四個可能符號分配圓402上的位置404a至404d，及分配在位置404a至404d之間的旋轉方向406。在所描繪之實例中，旋轉方向406為順時針。轉變數426可表示有效當前符號424與直接在前符號422之間的分隔。分隔可經定義為在符號定序圓402上沿旋轉方向406自前一符號422到達當前符號Cs 424所需要的步驟的數目。步驟之數目可表示為單數位基數3數。應瞭解在符號之間的三步驟差可表示為0base-3。圖4中之表420概述一使用此方法之編碼方案。
在傳輸器300處，假定瞭解先前產生符號422及一用作轉變數426之輸入三進位數，表420可用於查找一待傳輸之當前符號424。在接收器320處，表420可用作一查找以判定一表示先前接收符號422與當前接收符號424之間的轉變的轉變數426。轉變數426可作為三進位數輸出。
在串列匯流排上共存
複數個SGbus裝置可在相同匯流排230上與一或多個舊式I2C裝置 共存。因此，SGbus介面定義可由舊式I2C裝置忽略、未被偵測或以其他方式忽視的發信方案。舉例而言，SGbus裝置可在與I2C模式發信一致之發信中傳輸控制資訊，且可傳輸根據CCIe協定編碼的資料有效負載以獲得較快傳輸速度。SGbus裝置可使用其他編碼模式以用於傳輸資料有效負載，包括舊式I2C模式。替代編碼模式可使用轉變編碼以將資料編碼於一符號序列中，同時將時脈資訊嵌入於符號序列中之連續符號之間的轉變中。亦即，資料可經轉碼成三進位數，其中三進位數之每一數位基於匯流排之先前發信狀態(亦即前一符號)選擇下一符號。
本文所揭示之某些態樣係關於使用不同通信協定及/或發信進行通信的裝置在串列匯流排上的共存。在一些實例中，當第二協定使用產生由第一協定認識之事件的發信時，經組態以使用第一協定經由串列匯流排通信的裝置可忽略使用第二協定之其他裝置之間的通信。現將使用其中第一協定為I2C順應性或相容協定且第二協定為CCIe、SGbus或其他協定的實例描述某些態樣。
圖5為說明I2C一位元組寫入資料操作的時序圖500。當主控節點藉由將SDA 218驅動為低同時SCL 216保持高而提供開始條件506時，起始傳輸。I2C主控節點在SDA 218上發送7位元從屬ID 502以指示主控節點希望存取I2C匯流排上之哪一從屬節點，繼之以一指示操作是讀取還是寫入操作的讀取/寫入位元512，藉此讀取/寫入位元512係在邏輯0處以指示寫入操作及在邏輯1處以指示讀取操作。僅ID與7位元從屬ID 502匹配的從屬節點可對寫入(或其他)操作作出回應。為了使I2C從屬節點偵測其自身從屬ID 502，主控節點傳輸SDA 218上的至少8位元連同SCL 216上之8個時脈脈衝。主控節點藉由將SDA 218驅動為高同時SCL 216保持高而提供一停止條件516以終止異動。在開始條件506之後I2C介面被認為在「匯流排忙碌」狀態中，且在停止條件 516之後I2C介面被認為在「匯流排空閒」狀態中。可利用此特性以防止舊式I2C從屬節點對根據某些協定(包括CCIe協定)之傳輸作出反應。
CCIe通信可使用I2C匯流排的SCL 216與SDA 218之組合以進行資料傳輸。可在對應於針對I2C傳輸的在SCL 216上傳輸的時脈信號脈衝514之每一雙態觸發的時間傳輸CCIe符號。在每一訊框傳輸週期中傳輸的時脈雙態觸發之數目因此可定義可經傳輸用於每一CCIe傳輸的符號之數目。因此，在6-SCL脈衝序列期間可用的12個發信狀態中，可提供12符號傳輸。
當時脈信號已嵌入符號轉變內時，I2C匯流排之SCL 216及/或SDA 218可用於CCIe模式中之資料傳輸。因此，SDA 218及SCL 216可用以在不影響舊式I2C從屬節點功能性的情況下及在不使用橋接器裝置以自有CCIe能力的節點隔離舊式I2C從屬節點的情況下傳輸任何任意12個符號。在I2C模式中，僅可由I2C主控裝置提供開始條件506。在CCIe模式中，由將要傳輸12符號字的無論哪個節點提供開始條件506。
根據本文所揭示之某些態樣，當利用SCL 216之某些發信特性時，I2C裝置可在串列匯流排上與使用不同通信協定之裝置共存。舉例而言，產生具有50奈秒或更少之持續時間的尖峰及/或脈衝的I2C規範由與I2C快速模式(Fm)或Fm+裝置相容或順應之裝置濾波。因此，在與I2C裝置共用的串列匯流排上使用之協定可包括一其中SCL 216上之脈衝限於小於50奈秒之持續時間的操作模式。對脈衝持續時間的限制可藉由以下操作而強制執行：控制SCL 216上的高狀態之時脈脈衝產生，實施SCL 216之歸零發信方案，及/或藉由插入一防止SCL 216保持高狀態歷時50奈秒之額外符號。額外符號可在本文中稱為虛設符號。在一個實例中，若干符號可在50奈秒週期內傳輸，且當編碼器偵 測到符號序列可能使SCL 216維持在高狀態中歷時50奈秒時，編碼器可在50奈秒高週期完成之前插入一將SCL 216強迫為低的虛設符號。
虛設符號之插入可引起在串列匯流排之一或多個信號導線上傳輸額外脈衝(虛設脈衝)。在上文所描述的I2C實例中，當兩個連續符號原本會將SCL 216維持在邏輯高狀態中時可插入虛設符號以迫使SCL 216為邏輯低狀態。在傳輸虛設符號之後，SCL 216返回至對應於兩個連續符號中之第二符號的邏輯高狀態。在一些情況下，可在SCL 216上使用歸零(RZ)發信以防止SCL 216上之長持續時間正脈衝。在一些情況下，硬體邏輯可經組態以當SCL 216保持在高狀態中歷時預定義時間段時藉由插入一短持續時間邏輯低脈衝而監管SCL 216。
當使用轉變符號編碼時，為了除限制表觀時脈脈衝持續時間以外之目的，可在串列匯流排之一或多個信號導線上插入虛設脈衝。虛設脈衝可經提供以避免可指示同步事件或條件之不當狀態的發生。舉例而言，當SCL 216變低同時SDA 218保持不變時可指示I2C開始及停止條件，且當串列匯流排用於根據除I2C以外的協定之通信時可在SDA 218上插入虛設脈衝以防止此指示。
通信協定之間的轉變
圖6說明其中共用匯流排602耦接I2C裝置6041至604k、606及CCIe裝置612、6141至614n及6161至616m的組態。SGbus裝置612、6141至614n及6161至616m可與經習知組態之I2C裝置6041至604k、606共存，且SGbus裝置612、6141至614n及6161至616m中之某些可按所要或需要使用習知I2C協定通信。
可使用第一協定(諸如I2C協定之修改版本或I2C協定之變體)起始並執行在共用匯流排602上之資料傳送(包括組態及其他匯流排控制訊息)。在一個實例中，可使用習知I2C協定開始異動而起始所有異動。
根據本文所揭示之某些態樣，在共用匯流排602上之通信可實際 上容器化，以使得在耦接至共用匯流排602之裝置之間的資料傳送被囊封在發生於匯流排管理及/或控制命令之間的異動(容器)中。通常，經組態以使用由參與當前異動之裝置使用的協定進行通信的裝置可忽略或不在意該異動。
圖7為說明在共用匯流排602之容器或操作模式之間的轉變的一般化方案之流程圖700。每一容器、操作模式及/或協定可與共用匯流排602之對應操作狀態702、704、706、708、710相關聯。匯流排之操作模式可區分發信方案、資料輸貫量、傳輸格式及其類似者。可為協定定義不同操作模式。舉例而言，可為CCIe協定定義12符號模式及20符號模式。
在操作中，共同協定狀態704用以使用由所有匯流排主控裝置及/或由匯流排上之所有裝置理解的共同協定交換匯流排管理命令。在一個實例中，單協定從屬裝置可不能使用共同協定通信且因此可忽略匯流排管理命令。在此後一實例中，匯流排主控裝置可控制共用匯流排602並使用由單協定從屬裝置理解的協定與單協定從屬裝置通信。
在一些實例中，I2C協定用於共同協定狀態704中。在其他實例中，不同協定可用於共同協定狀態704中。共用匯流排602可經初始化為啟動狀態702，藉此耦接至共用匯流排602之裝置經組態用於共同協定。在共同協定之單匯流排主控實施中，指定之匯流排主控裝置可根據由共同協定定義的程序發現及/或組態耦接至共用匯流排602之其他裝置。在多主控實施中，一或多個主控裝置可參與發現、組態及/或仲裁程序以判定在進入共同協定狀態704後哪一匯流排主控裝置控制共用匯流排602。可採用匯流排階層概念，其中在任何時間一個匯流排主控裝置具有對共用匯流排602之主動控制，且其他匯流排主控器裝置請求並等待對共用匯流排602之授權控制。
在共同協定狀態704中，一或多個裝置可爭奪對共用匯流排602 之控制。共用匯流排602可以所要或經仲裁的協定狀態706、708操作以允許實現在耦接至共用匯流排602之裝置之間的通信異動。在異動完成後，共用匯流排602返回至共同協定狀態704。當無裝置正在請求存取共用匯流排602時，共用匯流排602可進入閒置狀態710。在閒置狀態中，一或多個裝置可進入電源關閉操作模式。匯流排主控裝置可引起共用匯流排602週期性地進入共同協定狀態704以判定是否有任何裝置請求存取共用匯流排602。在一些情況下，共用匯流排602可回應於中斷或其他事件而返回至共同協定狀態704。
進入協定狀態704、706、708及自協定狀態704、706、708退出可使用匯流排管理命令實現。此等命令可使用基於共用匯流排602之架構及設計選擇的發信、傳訊或發信與傳訊之某一組合而實施。
資料傳送可發生在共同協定狀態704或由耦接至共用匯流排602的裝置之子集使用的協定狀態706、708中的一者中。由裝置之子集使用的協定狀態706、708可為與共用匯流排602相容的任何協定。可以字、訊框及/或封包為單位傳送資料，且設想了靈活的資料傳送模式。
在一些情況下，位址可被動態地分配至耦接至共用匯流排602之裝置。在一個實例中，動態位址分配係在共同協定狀態704中執行以提供對使用共同協定通信的裝置之唯一識別且為此等裝置指派優先權等級。在一些情況下，動態位址分配係執行於其他協定狀態706、708中之一或多者中，以提供對使用除共同協定以外之協定通信的裝置之唯一識別，並為此等裝置指派優先權等級。
在一些情況下，對於共同協定狀態704定義了異常處置方案。舉例而言，當共同協定為I2C或I2C之衍生物時，可提供I2C相容帶內中斷程序。
在一些情況下，可實施「熱插拔」程序，其中熱插拔程序包括 及/或使用帶內中斷及動態位址分配程序。
圖8說明根據本文中所描述的某些態樣的在共用匯流排602上針對其中共用匯流排602支援涉及分別使用I2C及SGbus協定傳輸之位元及符號802的通信異動之實例執行的異動800。初始地，共用匯流排602可在匯流排空閒狀態822中，且根據共同理解的I2C協定處置控制發信806。在控制發信806被應答824、826之後，SGbus資料交換808可發生，在此期間資料有效負載810被傳輸至SGbus主控裝置612。退出序列812提供自SGbus資料交換808(亦即，根據SGbus協定之發信)至經識別為與I2C協定一致的停止條件820、516的發信的轉變。可接著產生匯流排空閒狀態822(亦參見圖7之閒置狀態710)。
在所描繪實例中，在共用匯流排602上之異動800可由I2C開始條件814(又，參見圖5之開始條件506)起始，該I2C開始條件814在繼之以一連串命令程式碼818的位址816(例如，參見I2C從屬ID 502)之前。命令程式碼818可具有一可變長度，其可包括由用於共用匯流排602之SGbus通信協定預定義之若干位元組。
在一個實例中，命令程式碼818可被傳輸以定義一所選擇資料傳送協定及/或資料傳送協定之某些特性。此後一命令程式碼可識別複數個可用資料傳送協定中的待用於後續資料傳送之一者。所識別資料傳送協定可控制異動，直至在匯流排上插入不同資料傳送協定命令為止。
在開始條件814之後，共用匯流排602被認為忙碌直至下一停止條件820(又，參見圖5之停止條件516)為止。匯流排空閒狀態822可經定義為在SCL 216及SDA 218處在邏輯高狀態中歷時預定時間段時發生。可基於開始條件814、506及停止條件820、516之發生而定義或識別共用匯流排602之忙碌/空閒狀態。匯流排空閒狀態822具有一包括在停止條件820、516之後的時間段的持續時間，在該時間段期間SCL 216及SDA 218係在邏輯高狀態中，而無關於資料是使用SGbus協定還是I2C相容協定傳送。在一個實例中，SCL 216及SDA 218處在邏輯高狀態中的時間段可經設定成在共用匯流排602上使用的最慢時脈之週期的雙倍。舉例而言，在I2C快速模式中，在SCL 216上傳輸之時脈信號具有至少400kHz之頻率，其中2.5μs之時脈週期及5μs週期可足以指示匯流排空閒狀態822。
如圖6中所示，共用匯流排602可支援舊式I2C主控裝置606、舊式I2C從屬裝置6041至604k、主SGbus主控裝置612、SGbus從屬裝置6141至614n及SGbus次主控裝置6161至616m。主SGbus主控裝置612通常被預先組態有與駐留在共用匯流排602上之舊式I2C裝置606、6041至604k相關的某些操作資訊。主SGbus主控裝置612可包括非揮發性記憶體，在其中可預先組態及/或回應於自應用程式主機裝置接收的通信更新操作資訊及其他資訊。
次SGbus主控裝置6161至616m及SGbus從屬裝置6141至614n中的每一者可經組態以在內部產生任何所要、經組態或預定義長度之隨機位址。在一個實例中，隨機位址可具有48個位元。此等裝置6141至614n、6161至616m可能能夠使用一可用於識別不具有經指派本端位址的裝置之存在的保留位址引起一中斷。
在操作中，主SGbus主控裝置612可傳輸通用呼叫繼之以動態位址分配命令程式碼。主SGbus主控裝置612可接著在共用匯流排602之SCL 216上驅動一時脈信號同時釋放SDA 218，其可經拉至邏輯高位準。仲裁程序接著發生，藉此SGbus裝置6141至614n、6161至616m根據其對應隨機選擇的48位元位址驅動SDA 218。具有最低位址之SGbus裝置6141至614n、6161至616m以類似於由I2C協定指定之方式贏得仲裁。
主SGbus主控裝置612繼續在SDA 218被釋放的情況下驅動SCL 216上之時脈信號。SGbus裝置6141至614n、6161至616m當中的獲勝裝置可接著傳送一或多個特性位元組。特性位元組包括識別獲勝裝置之某些特性的資訊，包括裝置是否僅充當從屬裝置、裝置之類型(例如加速度計)、資料寬度(例如16或12位元寬)及其他特性。
主SGbus主控裝置612可傳送獲勝裝置之7位元寬本端位址。此位址併入有主SGbus主控裝置612指派給所識別裝置的優先權層級。主SGbus主控裝置612可重複此程序直至其不再接收到來自尋求位址仲裁之裝置的回應。主SGbus主控裝置612可藉由發送一特定命令程式碼來終止仲裁程序，該命令程式碼終止使得能夠進入程序之動態位址分配命令程式碼。
連接至共用匯流排602之次SGbus主控裝置6161至616m可監視仲裁處理程序並擷取該處理程序期間的資訊交換，以使得次SGbus主控裝置6161至616m具有共用匯流排602的定址、優先權及組態資訊之複本。然而，主SGbus主控裝置612可傳送自SGbus從屬裝置6141至614n接收之資訊至次SGbus主控裝置6161至616m。
SGbus裝置6141至614n、6161至616m中的每一者可具有可用於儲存動態位址之一或多個保持暫存器，以使得SGbus組態可經保留以用於在冷開機之後使用。若兩個SGbus裝置6141至614n及/或6161至616m選擇相同隨機48位元位址並具有相同特性位元組，則兩個裝置可儲存相同本端位址。雙重指派可保持有效直至SGbus主控裝置612需要資料傳送且由兩個不同SGbus從屬裝置6141至614n同時傳輸的資料係不同的為止。兩個SGbus從屬裝置6141至614n中之至少一者可認識到其具有與連接至共用匯流排602之另一SGbus從屬裝置6141至614n相同的位址且可自共用匯流排602脫離。在下一匯流排空閒狀態822處，脫離的SGbus從屬裝置6141至614n可請求新的本端位址(使用用於此要求的專用控制程式碼)。用於識別相同本端位址之雙重指派之其他程序可 為可用的，包括可根據本文所揭示之某些態樣調適的現有程序。舉例而言，可將需要本端位址之裝置之數目通知主或主要主控裝置，且若分配或指派較少本端位址，則主要主控裝置可起始及/或執行回收程序。在回收程序之一個實例中，動態位址指派程序可從頭重新開始。可靠後援程序之其他實例可用於在自兩個或兩個以上裝置具有重複位址之情況中進行回收的過程中使用。
SGbus裝置6141至614n及/或6161至616m中的每一者由主SGbus主控裝置612指派一優先權等級。優先權等級可由SGbus主控裝置612使用動態分配的本端位址之層級加以定義，藉此較低位址值具有較高優先權等級。
SGbus裝置6141至614n、6161至616m中的每一者可在匯流排空閒狀態期間之任何時間確證帶內中斷請求(IRQ)。IRQ確證程序對應於用於I2C及其他I2C相關介面中之匯流排仲裁的類似程序。然而，根據本文所揭示之某些態樣，某些改進及增強可用於IRQ程序。
在一個實例中，SGbus從屬裝置6141至614n可藉由將SDA 218拉至邏輯低發信狀態而確證帶內IRQ。主SGbus主控裝置612可開始驅動SCL 216上之時脈信號，同時使SDA 218未被驅動。SDA 218可被拉向邏輯高發信狀態。SGbus從屬裝置6141至614n可驅動SDA 218以便傳輸其自身位址。主SGbus主控裝置612應答IRQ，且接著使用自SGbus從屬裝置6141至614n接收的位址執行重複的開始(START)。在匯流排忙碌狀態期間且當預期停止條件908時，藉由將SDA信號導線922驅動為低同時SCL信號導線924為高而提供重複的開始條件928(參見圖9)。裝置6141至614n、6161至616m及/或6041至604k可在偵測到重複的開始條件928之後針對其各別位址監視匯流排。
若先前定義模式不同於當前所要或需要模式，則主SGbus主控裝置612可視情況使用資料傳送協定位元組組態資料傳送模式。主 SGbus主控裝置612及中斷SGbus從屬裝置6141至614n可接著開始通信。匯流排爭用發生在位址評估期間，且嘗試在同時贏得匯流排的任何額外SGbus裝置6141至614n、6161至616m及/或任何舊式I2C裝置6041至604k將輸掉仲裁且可在下一匯流排空閒狀態822時再試。
在另一實例中，次SGbus主控裝置6161至616m可使用一類似於用於SGbus從屬裝置6141至614n之程序的程序確證帶內IRQ。當主SGbus主控裝置612認識到IRQ由次SGbus主控裝置6161至616m確證時，主SGbus主控裝置612釋放SCL 216且次SGbus主控裝置6161至616m執行立即的重複開始條件928以便定址通信之目標裝置。
在另一實例中，舊式I2C主控裝置606可在一類似於針對次SGbus主控裝置6161至616m所述之程序的程序中確證IRQ。舊式I2C主控裝置606通常未察覺到其正與SGbus主控裝置612競爭，因為SGbus主控裝置612具有一等效較高位址(例如，111 1111)且將輸掉仲裁。應瞭解在某些應用中，可能需要自SGbus排除較慢舊式裝置，諸如I2C裝置。舉例而言，舊式裝置可歸因於匯流排速度(輸貫量要求)或由於實現共存所需要的程序之複雜性而被排除。
開始一通信異動之主SGbus主控裝置612在位址呼叫期間評估位址仲裁程序。嘗試中斷主SGbus主控裝置612的任何SGbus從屬裝置6141至614n、次SGbus主控裝置6161至616m或舊式I2C主控裝置606通常可成功。然而，具有較低優先權等級之任何裝置可必須等待下一匯流排空閒狀態822。
在一些情況下，在舊式I2C主控裝置606與SGbus從屬裝置6141至614n之間可存在競爭。主SGbus主控裝置612在其遇到開始條件時(亦即，在SDA 218變低時)開始SCL 216上之時脈信號。因此，可以推測，具有較高優先權等級之SGbus從屬裝置6141至614n贏得仲裁程序。主SGbus主控裝置612知悉仲裁處理程序之結果，包括獲勝位 址。
根據本文所揭示之某些態樣，SGbus可為其中一或多個SGbus主控裝置612、6161至616m及舊式I2C主控裝置606為對應從屬裝置提供匯流排控制及管理功能的多主控匯流排。用於SGbus的某些多主控裝置仲裁及匯流排控制程序可遵循諸如針對IRQ程序所述之規則的全域規則。因此，I2C規則可在舊式I2C主控裝置606與一或多個SGbus次主控裝置6161至616m競爭時應用。
當SGbus次主控裝置6161至616m獲取對共用匯流排602之控制以執行異動時，SGbus次主控裝置6161至616m僅在執行異動所需之時間長度內維持對共用匯流排602之控制。在各別異動之後，停止條件820引起匯流排控制以還原至主SGbus主控裝置612。
舊式I2C主控裝置606一般傳送資料至舊式I2C從屬裝置6041至604k，並使用I2C順應性協定，即使當諸如CCIe資料傳送協定之其他資料傳送協定可用時亦然。可在系統層級管理舊式I2C主控裝置606與SGbus裝置6141至614n、6161至616m之間的通信。在一個實例中，主SGbus主控裝置612可將SGbus從屬裝置6141至614n之存在通知舊式I2C主控裝置606。主SGbus主控裝置612可提供關於SGbus從屬裝置6141至614n之本端位址及特性的資訊。舊式I2C主控裝置606與SGbus從屬裝置6141至614n之間的任何所得通信可與I2C協定一致。
根據本文所揭示之某些態樣，SGbus可支援熱插拔能力，其中SGbus裝置612、6141至614n或6161至616m可插入至一已被動態組態並可操作的匯流排602中。熱插拔的SGbus裝置612、6141至614n或6161至616m在匯流排上開機，並採取一類似於冷開機的條件，且熱插拔的SGbus裝置612、6141至614n或6161至616m最初不具有經指派本端位址。不具有經指派本端位址之裝置612、6141至614n或6161至616m可使用預定義位元組而執行IRQ，該預定義位元組作為其需要本端位址之 指示符。在偵測到IRQ及熱插拔的SGbus裝置612、6141至614n或6161至616m在共用匯流排602上之存在後，主SGbus主控裝置612可執行一動態位址分配程序，諸如本文中所描述。
根據本文所揭示之某些態樣，SGbus可支援複數個資料傳送協定，包括I2C協定、CCI協定及其變體以及其他協定。在一個實例中，CCI擴展(CCIe)匯流排可用於在SGbus上提供資料輸送。CCIe通信及I2C通信可在共用匯流排602上執行，以使得在第一時間間隔中，可使用CCIe編碼傳輸資料，且可根據I2C發信規約在不同時間間隔中傳輸其他資料。SGbus使用確保CCIe傳輸不違反I2C協定的實體層協定。
圖9包括說明與在I2C匯流排上之多個資料傳輸相關聯的時序的時序圖900及920。在第一基本實例中，在停止條件908與連續開始條件910之間逝去的時間段(閒置時間段914)可延長，從而引起習知I2C匯流排在此閒置時間段914期間閒置。在操作中，忙碌時間段912在I2C匯流排主控裝置傳輸第一開始條件906繼之以資料時開始。忙碌時間段912在I2C匯流排主控器傳輸停止條件908時結束且閒置時間段914隨之發生。閒置時間段914係以第二開始條件910之傳輸結束。
亦參看時序圖920，在一些情況下，可藉由傳輸重複開始條件(Sr)928而非停止條件908而減少在I2C匯流排上之連續資料傳輸之間的閒置時間段914的數目或將之消除。重複開始條件928終止前一資料傳輸且同時指示下一資料傳輸之開始。SDA信號導線922上之狀態轉變對於在閒置時間段930之後發生的開始條件926及重複開始條件928係相同的。特定地，SDA信號導線922自高轉變至低同時SCL信號導線924為高。當在資料傳輸之間使用重複開始條件928時，第一忙碌時間段932後緊跟著第二忙碌時間段934。
在SGbus中，資料傳送區段可使用任何I2C、CCIe或另一轉變編 碼協定或其變體。在與SGbus從屬裝置6141至614n之通信開始時，待使用的資料傳送協定之類型可由SGbus主控裝置612、或6161至616m指示。用於每一SGbus從屬裝置6141至614n的資料傳送協定之選擇保持有效直至由SGbus主控裝置612、或6161至616m改變為止。在一些情況下，主SGbus主控裝置612可組態可以I2C及CCIe模式兩者通信的任何裝置以使用I2C模式作為預設模式。
自資料傳送退出可藉由在共用匯流排602上插入停止條件820、908來實現，在此情況下共用匯流排602可進入匯流排空閒狀態822。在共用匯流排602上之異動中傳輸的某些符號序列可產生可由並非異動的參與方的一或多個裝置6041至604n、6141至614n、6161至616m之偵測邏輯識別為停止條件820、908或重複開始條件928之發信狀態。
圖10說明不意欲的開始條件1008及不意欲的停止條件1012之發生，其可在正常資料交換期間及/或由於同步邏輯中之所說明亞穩性問題而出現。可藉由組態編碼器以識別可引起不意欲的停止條件1012及不意欲的開始條件1008的符號序列而避免不意欲的停止條件1012及不意欲的開始條件1008。編碼器可修改所傳輸符號之串流以避免產生不意欲及不當的停止條件1012及/或不意欲的開始條件1008。在一個實例中，寫碼協定可在任何二進位「01」符號之後提供二進位「00」虛設符號插入，以便當在資料傳送模式中時避免不意欲的停止條件1012。在另一實例中，寫碼協定可在二進位「11」符號之任何出現之後提供二進位「10」虛設符號插入以避免不意欲的開始條件1008，不意欲的開始條件1008可引起舊式I2C裝置在錯誤或不意欲的開始條件1008之後檢查其位址。應瞭解，若舊式I2C裝置發現位址匹配，則舊式I2C裝置可對錯誤或不意欲的開始條件1008作出回應，且從而不利地影響CCIe作用中驅動器。
在CCIe模式資料傳送中，可基於對在共用匯流排602上傳輸的符 號之計數執行訊框同步，從在進入資料傳送模式的入口點之後發送的第一個符號開始。對於SGbus操作，不需要在訊框中的每一12個符號之序列或20個符號之序列之前發送重複開始條件928。重複開始條件928之不存在可增加資料輸貫量。
在一些情況下，可另外藉由檢查用於錯誤偵測之最後三個最低有效位元(LSB)「000」而驗證訊框同步。可藉由檢查二進位經解碼數目之最後三個LSB而偵測出單個錯誤。單個錯誤可係關於任何12符號字(其中沒有兩個連續符號係相同的)上之符號錯誤。符號可經編碼為二進位數[SDA：SCL]，其中對應於SDA 218之發信狀態的位元係在最高有效位元(MSB)位置中。一個符號錯誤可為SDA 218或SCL 216中之一者或兩者的經取樣發信狀態的錯誤之結果。
參看圖11，及如關於圖3及圖4所論述，由傳輸器300之轉碼器302產生的三進位數可表示為在圓402上及跨越圓402的移位值。在一個實例中，順時針移位可表示為三進位值T=1，逆時針移位可表示為三進位值T=0，且在跨越圓402的移位(亦即，2步驟順時針或逆時針)可表示為三進位值T=2。
作為直接結果，產生一等同於圓402上的相鄰符號中之任一者之符號的線錯誤(line error)不被當作新的符號，且錯誤可在字層級加以識別。然而，單個符號錯誤導致修改兩個相鄰三進位數。
根據本文所揭示之某些態樣，可為SGbus通信提供錯誤校正。為了傳送資料，資訊之二進位串可變換成經寫碼為基數3(三進位)數之相等數值。因此，對於相同資訊，需要在節點之間傳輸較少字元。經變換三進位數為多頂式總和，其中因子為3之冪且係數為[0,1,2]。
其中：T k =三進位係數，[0,1,2]。
一個符號錯誤可產生對兩個相鄰Tk值之更改，且最終總和可藉由下式更改：±a×3n±b×3(n-1) (1)
其中：「n」=不正確符號之秩，且「a」及「b」為差之係數。
「a」及「b」係數遵守下式：a[0,±1,±2]
b[0,±1,±2]
式(1)可寫成：(±3a±b)×3(n-1) (2)
為了使LSB之最後位元不被錯誤改變，式(2)必須為2之冪的倍數。並非整數倍數的2之冪的第一秩表示必須預先知曉多少LSB末端位元以便識別一個符號錯誤。因子3(n-1)為3之倍數，且若未更改則其將改變LSB位元。
相關因子(±3a±b)之分析可基於對符號至三進位寫碼圖具有圓對稱性之觀測。因此，對一點之論述涵蓋所有四個點。舉例而言，若「2」為正確符號，則對於任何其他正確符號的情況，用其旋轉值替換各別位置即可。以下表1展示可能的所得「a」係數，且表2展示可能的所得「b」係數。
以下表3展示「a」與「b」係數之可能所得組合。
可能的(a；b)對被展示於相同背景列上，因為與相同的可能「錯誤符號」相關。直接檢驗顯示存在將分別使以下條件成立的組合：(±3a±b)=2，例如(1；-1)及(-1；1)，(±3a±b)=4，例如(-2；2)及(2；-2)。
不存在將產生(±3a±b)=8(此僅針對(2；2)或(-2；-2)係可能的)之對。
因此，在LSB末端處之任何已知三個位元可偵測任一單個符號錯誤。舉例而言，可使用「000」，但任何其他三個已知位元可起相同作用。可藉由該最後三個位元偵測SDA 218或SCL 216中之任何錯誤。
根據本文所揭示之某些態樣，補充錯誤檢查可按需要基於自符號二進位「01」至二進位「00」之強制轉譯，或自符號二進位「11」至二進位「10」之強制轉譯，以避免在資料傳送在進行中的同時對停止條件908或重複開始條件928之錯誤識別。在複數個12符號或20符號訊框之整個資料傳送的完成時，可插入4個符號，其中之最後兩者可為二進位「01」繼之以二進位「11」，以便產生停止條件820、908。
參看圖12及圖13，可突顯顯示CCIe之先前實施與當前描述之SGbus之間的某些差異。舉例而言，兩個寫碼樣式可產生不同符號， 但經解碼之三進位係數在兩種情況下係相同的。在另一實例中，SGbus避免在共用匯流排602上之不意欲(及不當)停止條件908及重複開始條件928(亦即，二進位「01」至二進位「11」轉變，或二進位「11」至二進位「10」轉譯)。接著，對於一些資料串流，SGbus添加符號至傳輸，藉此減少資料輸貫量。CCIe介面具有針對每個12符號訊框傳輸的邊界序列，而SGbus僅在整個資料傳送結束時具有一個退出序列(而非逐個訊框的退出序列)。
在第一實例中，圖12之時序圖1200說明由傳輸器300之轉碼器302提供至三進位至符號轉換器304(參見圖3)的三進位傳輸器(Tx)轉變數1202之序列。轉換器產生符號1204之串流以用於在串列匯流排230上傳輸至接收器320。接收器320之符號至三進位轉換器324產生三進位接收器(Rx)轉變數1206。在Tx轉變數1202、符號1204及Rx轉變數1206之數目之間存在直接關係。
在第二實例中，圖12之時序圖1220說明第一SGbus資料訊框之傳輸，藉此傳輸器(Tx)三進位數1222之序列由轉碼器302提供至三進位至符號轉換器304(參見圖3)。此處，三進位至符號轉換器304產生一包括經插入之額外符號1230的符號1224之串流。接收器320之符號至三進位轉換器324產生三進位接收器(Rx)轉變數1226。符號至三進位轉換器324產生包括由轉碼器322提取的額外數1232之Rx轉變數1226。
圖13包括時序圖1300及1320中之第三及第四實例，藉此第三時序圖1300係關於中間及/或最差狀況SGbus訊框，且第四時序圖1320係關於最後SGbus資料訊框。在此等時序圖1300、1320中，三進位至符號轉換器304產生包括經插入的額外符號1310及1330之符號1304、1324之串流。接收器320之符號至三進位轉換器324產生三進位Rx轉變數1306、1326。符號至三進位轉換器324產生包括由轉碼器322提取 之額外三進位數1312及1332的Rx轉變數1306、1326。
不同資料傳送模式可用於在共用串列匯流排上使用，其中基於匯流排用戶端之性質而選擇模式以供使用。在一個實例中，當沒有I2C裝置存在或參與在匯流排上時，使用12符號訊框之經修改CCIe資料傳送模式係可用的，且在此模式中不需要虛設轉譯。在另一實例中，I2C裝置存在於共用匯流排602上，且與12符號訊框及虛設轉譯一起使用經修改的CCIe資料傳送模式。此資料傳送模式之特性可取決於I2C用戶端之能力。
在另一實例中，可假定各種類型的I2C裝置耦接至共用匯流排602，且可使用20符號經修改CCIe資料傳送模式，其中在每一20符號訊框之前插入重複開始條件928。在此模式中，不插入虛設轉譯，且無舊式I2C主控裝置可連接至共用匯流排602。在又一實例中，僅舊式I2C裝置在共用匯流排602上，且主主控裝置以I2C模式控制匯流排，其中所有資料傳送按照匯流排之能力使用I2C模式。
如本文所揭示，SGbus可為一可使用兩個導線提供多點及多主控能力之高速串列介面匯流排。不需要習知時脈信號，且使用兩個導線傳輸之符號係以資料編碼。藉由確保在每一對連續符號之間兩個信號導線中之至少一者的發信狀態之轉變而將時脈資訊嵌入於符號串流中。SGbus協定可使用命令程式碼。提供帶內中斷能力，且支援具有低潛時之非同步熱插拔。SGbus裝置可與I2C裝置共存在相同之匯流排上，遵循適用於可能連接至相同實體匯流排之舊式I2C裝置之相同限制。
在一個態樣中，SGbus使用容器架構通信，藉此資料傳送被囊封在匯流排管理元素之間。視需要或按連接至匯流排之用戶端裝置的偏好，可使用複數個協定中之一者傳送資料。在一個實例中，可使用CCIe協定傳送資料，且在另一實例中，可根據I2C順應性協定傳送資 料。通常使用CCIe協定載運資料有效負載，但可按對應I2C模式協定定址舊式I2C從屬裝置並輸送有效負載。
與SGbus協定相關聯的匯流排管理功能包括匯流排仲裁、帶內中斷、熱插拔、多主控、進入及退出資料傳送模式。
SGbus主控裝置可具有動態位址指派能力。SGbus主控裝置可包括用於帶內中斷之時脈產生器、用於保持連接至匯流排的裝置之位址及特性的基於暫存器之記憶體。SGbus主控裝置可使用I2C抑或CCIe資料傳送協定進行通信。
SGbus從屬裝置為可動態定址的，且可能夠請求並接收其用於其所連接的匯流排之位址。SGbus從屬裝置至少支援CCIe協定，且在一些實例中，SGbus從屬裝置可能能夠使用舊式I2C協定進行通信。
SGbus支援快速資料傳送協定，包括採用CCIe樣式寫碼的資料傳送協定，該協定可在傳輸期間提供最佳化(每一位元組最少量的能量)。可支援帶內IRQ程序且可施加最小潛時限制(通常10μs)。因為不需要心跳型信號，所以可獲得增加之效率。可提供非同步熱插拔能力。
在一些情況下，藉由在本端系統設計層級處的組態而達成增加之系統設計靈活性。動態定址減少或消除對全域定址實體的依賴性。動態定址使用隨機位址產生器，藉此減輕製造額外負荷。
SGbus之某些實施可與所有舊式I2C裝置完全共存。然而，某些低速及超低成本舊式I2C裝置之存在可防止對舊式I2C主控裝置之使用。舊式I2C裝置無需針對每個CCIe寫碼訊框評估其在線上之位址匹配。
在一些情況下，可藉由添加一或多個補充線從而使得寫碼基數能夠改變至較高數目來獲得增強的能力及速度增加。舉例而言，單個額外鏈路線，可傳送0至7個符號，其中相對跳躍係自0至6，因此允許 以基數7寫碼。
處理電路及其組態之某些態樣的實例
圖14為說明使用一可經組態以執行本文所揭示之一或多個功能的處理電路1402之設備的硬體實施之簡化實例的概念圖1400。根據本發明之各種態樣，如本文所揭示之元件或元件之任何部分或元件的任何組合可使用處理電路1402來實施。處理電路1402可包括藉由硬體與軟體模組之某一組合控制的一或多個處理器1404。處理器1404之實例包括微處理器、微控制器、數位信號處理器(DSP)、場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)、狀態機、定序器、閘控邏輯、離散硬體電路及經組態以執行貫穿本發明所描述之各種功能性的其他合適之硬體。一或多個處理器1404可包括執行特定功能並可由軟體模組1416中的一者組態、擴充或控制之特殊化處理器。一或多個處理器1404可經由在初始化期間載入的軟體模組1416之組合而組態，並另外藉由在操作期間載入或卸載一或多個軟體模組1416而組態。
在所說明之實例中，可藉由匯流排架構來實施處理電路1402，該匯流排架構大體上由匯流排1410來表示。匯流排1410可取決於處理電路1402之特定應用及總體設計約束而包括任何數目個互連匯流排及橋接器。匯流排1410將包括一或多個處理器1404及儲存器1406之各種電路鏈接在一起。儲存器1406可包括記憶體裝置及大容量儲存裝置，且可在本文中稱為電腦可讀媒體及/或處理器可讀媒體。匯流排1410亦可鏈接各種其他電路，諸如時序源、計時器、周邊裝置、電壓調節器及電力管理電路。匯流排介面1408可提供在匯流排1410與一或多個收發器1412之間的介面。可針對由處理電路支援之每一網路連接技術提供收發器1412。在一些情況下，多個網路連接技術可共用在收發器1412中發現的電路或處理模組之一些或全部。每一收發器1412提供一用於經由傳輸媒體與各種其他設備通信的構件。視設備之性質而定， 亦可提供使用者介面1418(例如，小鍵盤、顯示器、揚聲器、麥克風、操縱桿)，且其可直接地或經由匯流排介面1408以通信方式耦接至匯流排1410。
處理器1404可負責管理匯流排1410，並負責可包括執行儲存在可包括儲存器1406之電腦可讀媒體中的軟體的通用處理。就此而言，包括處理器1404之處理電路1402可用於實施本文所揭示之方法、功能及技術中的任一者。儲存器1406可用於儲存在執行軟體時由處理器1404操縱的資料，且軟體可經組態以實施本文所揭示之方法中的任一者。
處理電路1402中之一或多個處理器1404可執行軟體。軟件應廣泛地解釋為意謂指令、指令集、程式碼、程式碼段、程式代碼、程式、子程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、次常式、物件、可執行碼、執行線緒、程序、函式、演算法等，而無論是被稱作軟體、韌體、中間軟體、微碼、硬體描述語言還是其他者。軟體可以電腦可讀形式駐存在儲存器1406或外部電腦可讀媒體中。外部電腦可讀媒體及/或儲存器1406可包括非暫時性電腦可讀媒體。借助於實例，非暫時性電腦可讀媒體包括磁性儲存裝置(例如，硬碟、軟性磁碟、磁條)、光碟(例如，緊密光碟(CD)或數位多功能光碟(DVD))、智慧卡、快閃記憶體裝置(例如，「隨身碟」、卡、棒或保密磁碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM(PROM)、可擦除PROM(EPROM)、電可擦除PROM(EEPROM)、暫存器、可卸除式磁碟，及用於儲存可由電腦存取及讀取的軟體及/或指令的任何其他合適之媒體。借助於實例，電腦可讀媒體及/或儲存器1406亦可包括載波、傳輸線，及用於傳輸可由電腦存取及讀取的軟體及/或指令的任何其他合適之媒體。電腦可讀媒體及/或儲存器1406可駐留在處理電路1402中、處理器1404中、處理電路1402外部， 或分佈在包括處理電路1402之多個實體上。電腦可讀媒體及/或儲存器1406可體現在電腦程式產品中。借助於實例，電腦程式產品可包括在包裝材料中之電腦可讀媒體。熟習此項技術者將認識到取決於特定應用及強加於整個系統之總體設計約束而最好地實施呈現在整個本發明中之所描述功能性的方式。
儲存器1406可維持以可載入程式碼段、模組、應用程式、程式等(其可在本文中稱為軟體模組1416)形式維持及/或組織的軟體。軟體模組1416中的每一者可包括指令及資料，其當安裝或載入於處理電路1402上並由一或多個處理器1404執行時促成一控制一或多個處理器1404之操作的執行階段映像1414。當經執行時，某些指令可引起處理電路1402根據本文中所描述的某些方法、演算法及處理程序執行功能。
一些軟體模組1416可在處理電路1402之初始化期間載入，且此等軟體模組1416可組態處理電路1402以使得能夠執行本文所揭示之各種功能。舉例而言，一些軟體模組1416可組態內部裝置及/或處理器1404之邏輯電路1422，並可管理對諸如收發器1412、匯流排介面1408、使用者介面1418、計時器、數學共處理器等之外部裝置的存取。軟體模組1416可包括一控制程式及/或一作業系統，其與中斷處理常式及裝置驅動程式互動，並控制對由處理電路1402提供之各種資源的存取。資源可包括記憶體、處理時間、對收發器1412之存取、使用者介面1418等。
處理電路1402之一或多個處理器1404可為多功能的，藉此一些軟體模組1416被載入並組態以執行不同功能或相同功能之不同執行個體。一或多個處理器1404可另外經調適以管理回應於來自(例如)使用者介面1418、收發器1412及裝置驅動程式之輸入而起始的背景任務。為了支援多個功能之執行，一或多個處理器1404可經組態以提供多任 務環境，藉此複數個功能中的每一者根據需要或所要經實施為由一或多個處理器1404伺服的一組任務。在一個實例中，可使用將對處理器1404之控制權在不同任務之間傳遞的時間共用程式1420實施多任務環境，藉此每一任務在完成任何未完成操作後及/或回應於諸如中斷之輸入而將對一或多個處理器1404之控制權傳回至時間共用程式1420。當任務具有對一或多個處理器1404之控制權時，處理電路實際上專門用於由與控制任務相關聯的功能解決的用途。時間共用程式1420可包括作業系統、循環地傳送控制之主要迴圈、根據功能之優先排序分配對一或多個處理器1404之控制權的功能，及/或藉由將對一或多個處理器1404之控制權提供至處置功能而對外部事件作出回應的中斷驅動式主要迴圈。
圖15包括說明用於在SGbus串列介面上之資料通信的方法之某些態樣的流程圖1500、1520。方法之各種步驟可藉由一包括匯流排主控裝置220、圖2中所說明之匯流排從屬裝置202、圖3中所說明之裝置300或320及/或本文中所描述的其他裝置之某一組合的裝置執行。
在區塊1502處，主控裝置可在串列匯流排以第一操作模式操作時傳輸一第一命令至耦接至串列匯流排的複數個裝置。可根據第一協定而傳輸第一命令以引起串列匯流排以第二操作模式操作。
在區塊1504處，主控裝置可在串列匯流排以第二操作模式操作的同時根據第二協定與複數個裝置中之第一裝置通信(參見流程圖1520)。
在區塊1506處，主控裝置可根據第一協定傳輸第二命令至複數個裝置以終止第二操作模式。
在一些情況下，與第一裝置通信包括：判定若在串列匯流排上傳輸兩個符號則傳輸該兩個符號將引起一具有大於50奈秒持續時間的脈衝發生在串列匯流排之第一導線上；及插入額外符號至符號序列 中，額外符號經選擇以終止第一導線上之脈衝。
當額外符號插入在兩個符號之間時，在串列匯流排以第二操作模式操作的同時第二裝置可忽略串列匯流排上之通信。
在一個實例中，符號序列之每一符號具有複數個位元，每一位元定義在一個符號間隔中的串列匯流排之一個導線的一發信狀態。符號序列中之每一對連續符號包括兩個不同符號。當傳輸每一對連續符號中之第二符號時，串列匯流排的至少一個導線之發信狀態可改變。
在另一實例中，在串列匯流排以第一操作模式操作的同時，第三命令可被傳輸至複數個裝置。可根據第一協定傳輸第三命令以引起串列匯流排以第三操作模式操作。在串列匯流排以第三操作模式操作的同時，主控裝置可根據第三協定與複數個裝置中之第三裝置通信。 主控裝置可根據第一協定傳輸第四命令至複數個裝置以終止第二操作模式。
第二流程圖1520係關於與第一裝置通信。在區塊1522處，主控裝置可將資料編碼於符號序列中，其中在符號序列中之連續符號對之間的轉變中編碼時脈資訊。
在區塊1524處，當在沒有額外符號的情況下該符號序列中之兩個符號之傳輸將引起串列匯流排上之非所要發信條件，且在有額外符號的情況下該兩個符號之傳輸將防止串列匯流排上之非所要發信條件時，主控裝置可在該兩個符號之間插入額外符號。
在區塊1526處，主控裝置可在串列匯流排上傳輸符號序列。
在一個實例中，非所要發信條件係關於在串列匯流排之兩個導線上的轉變之相對時序。
在另一實例中，非所要發信條件係關於在串列匯流排之一個導線上傳輸的脈衝之持續時間。
在另一實例中，非所要發信條件係關於由除第二協定以外之協 定定義的同步或開始條件。
第一協定可遵守I2C協定或與I2C協定相容，其中非所要發信條件係關於由I2C協定定義的開始條件。
圖16為說明使用處理電路1602的設備1600的硬件實施之簡化實例的圖。處理電路通常具有可包括微處理器、微控制器、數位信號處理器、定序器及狀態機中之一或多者的處理器1616。處理電路1602可實施有匯流排架構(大體上由匯流排1620表示)。取決於處理電路1602之特定應用及整體設計約束，匯流排1620可包括任何數目個互連匯流排及橋接器。匯流排1620將包括一或多個處理器及/或硬體模組之各種電路鏈接在一起，該等處理器及/或硬體模組由處理器1616、各種模組或電路1604、1606、1608、1610、可組態以經由連接器或導線1614通信的線介面電路1612及電腦可讀儲存媒體1618表示。匯流排1620亦可鏈接各種其他電路，諸如時序源、周邊裝置、電壓調節器及電力管理電路，其為此項技術中已熟知的且因此將並不更進一步描述。
處理器1616負責一般處理，包括執行儲存於電腦可讀儲存媒體1618上之軟體。軟體在由處理器1616執行時使處理電路1602執行上文針對任何特定設備描述的各種功能。電腦可讀儲存媒體1618亦可用於儲存當執行軟體時由處理器1616操縱的資料，包括自經由連接器或導線1614傳輸之符號解碼的資料。處理電路1602進一步包括模組1604、1606、1608、1610中之至少一者。模組1604、1606、1608、1610可為在處理器1616中執行的駐存/儲存在電腦可讀儲存媒體1618中的軟體模組，耦接至處理器1616之一或多個硬體模組，或其某一組合。模組1604、1606、1608及/或1610可包括微控制器指令、狀態機組態參數或其某一組合。
在一個組態中，用於無線通信之設備1600包括經組態以在串列 匯流排以第一操作模式操作的同時傳輸一第一命令至耦接至串列匯流排之複數個裝置(例如，連接器或導線1614)的模組及/或電路1608、1610，其中根據第一協定傳輸第一命令以引起串列匯流排以第二操作模式操作。設備1600亦可包括經組態以根據第二協定將資料編碼於符號序列中的模組及/或電路1604，其中在符號序列中之連續對符號之間的轉變中編碼時脈資訊。設備1600亦可包括經組態以當在沒有額外符號的情況下符號序列中之兩個符號之傳輸將引起串列匯流排上之非所要發信條件，且具有額外符號的情況下兩個符號之傳輸將防止串列匯流排上之非所要發信條件時，在兩個符號之間插入一額外符號的模組及/或電路1606。設備1600亦可包括經組態以根據第二協定在串列匯流排上傳輸符號序列的模組及/或電路1608、1610、1612。設備1600亦可包括經組態用於根據第一協定傳輸第二命令至複數個裝置以終止第二操作模式的模組及/或電路1608、1610。
圖17為一說明用於在SGbus串列介面上之資料通信的方法之流程圖1700。方法之各種步驟可由一包括匯流排主控裝置220、圖2中所說明之匯流排從屬裝置202、圖3中所說明之裝置300或320及/或本文中所描述的其他裝置之某一組合的裝置執行。
在區塊1702處，主控裝置可在串列匯流排以第一操作模式操作的同時傳輸一第一命令至耦接至串列匯流排的複數個裝置。可根據第一協定傳輸第一命令。第一命令可引起串列匯流排以第二操作模式操作。
在區塊1704處，主控裝置可在串列匯流排以第二操作模式操作的同時根據第二協定與複數個裝置中之第一裝置通信。
在區塊1706處，主控裝置可根據第一協定傳輸第二命令至複數個裝置以終止第二操作模式。
在第二操作模式中的串列匯流排之第一導線上傳輸的有限持續 時間脈衝可具有一引起複數個裝置中之第二裝置的濾波器抑制該等有限持續時間脈衝的持續時間。當有限持續時間脈衝被抑制時，在串列匯流排以第二操作模式操作的同時第二裝置可忽略串列匯流排上之通信。
在一個實例中，第一操作模式為I2C通信模式。有限持續時間脈衝可具有一不大於50奈秒之持續時間。有限持續時間脈衝可在串列匯流排之SCL導線上傳輸。
在另一實例中，根據第二協定通信包括將資料編碼於多位元符號之序列中，每一多位元符號之每一位元定義在一符號間隔內的串列匯流排之一個導線之發信狀態。主控裝置可判定若在串列匯流排上傳輸符號序列中之兩個或兩個以上連續符號則傳輸兩個或兩個以上連續符號將引起一具有大於50奈秒之持續時間的脈衝發生在第一導線上。因此，主控裝置可插入一額外符號至符號序列中，該額外符號經選擇以防止具有大於50奈秒之持續時間的脈衝之發生。每一多位元符號之一個位元可定義是否在對應符號間隔中在第一導線上傳輸有限持續時間脈衝。
在另一實例中，第二操作模式為CCIe通信模式。
在另一實例中，第一裝置包括一感測器且第二操作模式支援一經調適用於耦接複數個不同感測器的協定。
在另一實例中，在串列匯流排以第一操作模式操作的同時，主控裝置可傳輸第三命令至複數個裝置。可根據第一協定傳輸第三命令以引起串列匯流排以第三操作模式操作。在串列匯流排以第三操作模式操作的同時，主控裝置可接著根據第三協定與複數個裝置中之第三裝置通信。主控裝置可隨後根據第一協定傳輸第四命令至複數個裝置以終止第二操作模式。在第二操作模式中的第一導線上傳輸之有限持續時間脈衝具有一引起複數個裝置中之第二裝置的濾波器抑制該等有 限持續時間脈衝的持續時間。
在另一實例中，第一主控裝置可藉由以下方式與第一裝置通信：將資料編碼於符號序列中，其中在符號序列中的連續對符號之間的轉變中編碼時脈資訊；當在沒有額外符號的情況下符號序列中之兩個符號之傳輸將引起串列匯流排上之非所要發信條件，且在有額外符號的情況下兩個符號之傳輸將防止串列匯流排上之非所要發信條件時在兩個符號之間插入額外符號；及在串列匯流排上傳輸符號序列。
圖18為說明一使用處理電路1802之設備1800的硬體實施之簡化實例的圖。處理電路通常具有一可包括微處理器、微控制器、數位信號處理器、定序器及狀態機中之一或多者的處理器1816。處理電路1802可實施有匯流排架構(大體上由匯流排1820表示)。匯流排1820可取決於處理電路1802之特定應用及整體設計約束而包括任何數目個互連匯流排及橋接器。匯流排1820將包括一或多個處理器及/或硬體模組之各種電路鏈接在一起，該等處理器及/或硬體模組由處理器1816、各種模組或電路1804、1806、1808、1810、可組態以經由連接器或導線1814通信的線介面電路1812及電腦可讀儲存媒體1818表示。匯流排1820亦可鏈接此項技術中已熟知且因此將不更進一步描述之各種其他電路，諸如時序源、周邊裝置、電壓調節器及電力管理電路。
處理器1816負責一般處理，包括執行儲存於電腦可讀儲存媒體1818上之軟體。軟體在由處理器1816執行時使處理電路1802執行上文針對任何特定設備描述的各種功能。電腦可讀儲存媒體1818亦可用於儲存當執行軟體時由處理器1816操縱的資料，包括自經由連接器1814傳輸的符號解碼的資料。處理電路1802進一步包括模組1804、1806、1808、1810中之至少一者。模組1804、1806、1808、1810可為在處理器1816中執行的駐存/儲存在電腦可讀儲存媒體1818中的軟體模組，耦接至處理器1816之一或多個硬體模組，或其某一組合。模組1804、 1806、1808及/或1810可包括微控制器指令、狀態機組態參數或其某一組合。
在一個組態中，用於無線通信之設備1800包括經組態以在串列匯流排以第一操作模式操作的同時傳輸一第一命令至耦接至串列匯流排之複數個裝置(例如，連接器或導線1814)的模組及/或電路1808、1810，其中根據第一協定傳輸第一命令以引起串列匯流排以第二操作模式操作。設備1800亦可包括經組態用於在串列匯流排以第二操作模式操作的同時根據第二協定與複數個裝置中之第一裝置通信的模組及/或電路1806、1810，及經組態用於根據第一協定傳輸第二命令至複數個裝置以終止第二操作模式的模組及/或電路1808、1810，及經組態以提供用於在第二操作模式中之串列匯流排之第一導線上傳輸的具有一引起複數個裝置中之第二裝置的濾波器抑制有限持續時間脈衝之持續時間的有限持續時間脈衝的模組及/或電路1804、1810。
應理解，所揭示處理程序中之步驟的特定次序或階層為例示性方法之說明。基於設計偏好，應理解可重新配置處理程序中的步驟之特定次序或階層。此外，可組合或省略某些步驟。隨附方法請求項以樣本次序呈現各種步驟中之元件，且並非意謂限於所呈現的特定次序或階層。
提供先前描述以使熟習此項技術者能夠實踐本文所描述之各種態樣。熟習此項技術者將易於瞭解對此等態樣之各種修改，且本文中定義之一般原理可應用於其他態樣。因此，申請專利範圍不意欲限於本文中所展示的態樣，而是將被賦予與語言申請專利範圍一致的完整範圍，其中以單數形式參考一元件不意欲意謂「一個且僅有一個」(除非明確地如此陳述)，而是表示「一或多個」。除非另外特別地陳述，否則術語「一些」指代一或多個。一般熟習此項技術者已知或稍後將知曉的貫穿本發明而描述的各種態樣之元件的所有結構及功能等 效物以引用的方式明確地併入本文中，且意欲由申請專利範圍涵蓋。此外，本文揭示的任何內容均不意欲奉獻給公眾，無論申請專利範圍中是否明確地敍述此揭示內容。不應將申請專利範圍元件解釋為手段加功能，除非元件係使用片語「用於……的構件」明確地敍述。
700‧‧‧流程圖
702‧‧‧操作狀態/啟動狀態
704‧‧‧操作狀態/共同協定狀態
706‧‧‧操作狀態/仲裁協定狀態
708‧‧‧操作狀態/仲裁協定狀態
710‧‧‧操作狀態/閒置狀態

Claims (30)

  1. 一種在一資料通信介面中執行的方法，其包含：在一串列匯流排係以一第一操作模式操作的同時傳輸一第一命令至耦接至該串列匯流排之複數個裝置，其中該第一命令係根據一第一協定傳輸以引起該串列匯流排以一第二操作模式操作；在該串列匯流排以該第二操作模式操作的同時根據一第二協定與該複數個裝置中之一第一裝置通信；及根據該第一協定傳輸一第二命令至該複數個裝置以終止該第二操作模式，其中與該第一裝置通信包括：將資料編碼於一符號序列中，其中時脈資訊係在該符號序列中之連續對符號之間的轉變中編碼；當在沒有一額外符號的情況下該符號序列中之兩個符號之傳輸將引起一在該串列匯流排上之非所要發信條件且在具有該額外符號的情況下該兩個符號之傳輸將防止在該串列匯流排上之該非所要發信條件時在該兩個符號之間插入該額外符號；及在該串列匯流排上傳輸該符號序列。
  2. 如請求項1之方法，其中該非所要發信條件係關於在該串列匯流排之兩個導線上的轉變之相對時序。
  3. 如請求項1之方法，其中該非所要發信條件係關於在該串列匯流排之一個導線上傳輸的一脈衝之持續時間。
  4. 如請求項1之方法，其中該非所要發信條件係關於藉由一除該第二協定以外之協定定義的一同步或開始條件。
  5. 如請求項1之方法，其中與該第一裝置通信包含：判定若該兩個符號係在該串列匯流排上傳輸則傳輸該兩個符號將引起一具有一大於50奈秒之持續時間的脈衝發生在該串列匯流排之一第一導線上；及插入該額外符號至該符號序列中，該額外符號經選擇以終止該第一導線上之該脈衝。
  6. 如請求項1之方法，其中當該額外符號插入於該兩個符號之間時，在該串列匯流排係以該第二操作模式操作的同時一第二裝置忽略該串列匯流排上之通信。
  7. 如請求項1之方法，其中該第一協定與積體電路間(I2C)協定相容，且其中該非所要發信條件係關於一藉由該I2C協定定義之開始條件。
  8. 如請求項1之方法，其中該符號序列之每一符號具有複數個位元，每一位元定義在一個符號間隔中的該串列匯流排之一個導線之一發信狀態。
  9. 如請求項8之方法，其中該符號序列中之每一對連續符號包含兩個不同符號，其中該串列匯流排之至少一個導線的該發信狀態在傳輸該每一對連續符號中之一第二符號時改變。
  10. 如請求項1之方法，其進一步包含：在該串列匯流排以該第一操作模式操作的同時傳輸一第三命令至該複數個裝置，其中該第三命令係根據該第一協定傳輸以引起該串列匯流排以一第三操作模式操作；在該串列匯流排以該第三操作模式操作的同時根據一第三協定與該複數個裝置中之一第三裝置通信；及根據該第一協定傳輸一第四命令至該複數個裝置以終止該第二操作模式。
  11. 一種用於資料通信之設備，其包含：一收發器，其將該設備耦接至一串列匯流排；及一處理電路，其經組態以：在該串列匯流排以一第一操作模式操作的同時傳輸一第一命令至耦接至該串列匯流排之複數個裝置，其中該第一命令係根據一第一協定傳輸以引起該串列匯流排以一第二操作模式操作；根據一第二協定將資料編碼於一符號序列中，其中在該符號序列中之連續對符號之間的轉變中編碼時脈資訊；當在沒有一額外符號的情況下該符號序列中之兩個符號之傳輸將引起一在該串列匯流排上之非所要發信條件，且在具有該額外符號的情況下該兩個符號之傳輸將防止在該串列匯流排上之該非所要發信條件時在該兩個符號之間插入該額外符號；及根據該第二協定在該串列匯流排上傳輸該符號序列；及根據該第一協定傳輸一第二命令至該複數個裝置以終止該第二操作模式。
  12. 如請求項11之設備，其中該非所要發信條件係關於在該串列匯流排之兩個導線上的轉變之相對時序。
  13. 如請求項11之設備，其中該非所要發信條件係關於在該串列匯流排之一個導線上傳輸的一脈衝之持續時間。
  14. 如請求項11之設備，其中該非所要發信條件係關於藉由一除該第二協定以外之協定定義的一同步或開始條件。
  15. 如請求項11之設備，其中該符號序列之每一符號具有複數個位元，每一位元定義在一個符號間隔中之該串列匯流排的一個導線之一發信狀態。
  16. 一種在一資料通信介面中執行的方法，其包含：在一串列匯流排係以一第一操作模式操作的同時傳輸一第一命令至耦接至該串列匯流排之複數個裝置，其中該第一命令係根據一第一協定傳輸以引起該串列匯流排以一第二操作模式操作；在該串列匯流排以該第二操作模式操作的同時根據一第二協定與該複數個裝置中之一第一裝置通信；及根據該第一協定傳輸一第二命令至該複數個裝置以終止該第二操作模式，其中在該第二操作模式中的該串列匯流排之一第一導線上傳輸的有限持續時間脈衝具有一引起該複數個裝置中之一第二裝置的一濾波器抑制該等有限持續時間脈衝的持續時間。
  17. 如請求項16之方法，其中當該等有限持續時間脈衝被抑制時，在該串列匯流排係以該第二操作模式操作的同時該第二裝置忽略該串列匯流排上之通信。
  18. 如請求項16之方法，其中該第一操作模式為一積體電路間(I2C)通信模式，且其中該等有限持續時間脈衝具有一不大於50奈秒之持續時間且係在該串列匯流排之一串列時脈(SCL)導線上傳輸。
  19. 如請求項16之方法，其中與該第一裝置通信包含：將資料編碼於一符號序列中，每一符號之每一位元定義在一個符號間隔中之該串列匯流排的一個導線之一發信狀態。
  20. 如請求項19之方法，其進一步包含：判定若在該串列匯流排上傳輸該符號序列中之兩個或兩個以上連續符號則傳輸該兩個或兩個以上連續符號將引起一具有一大於50奈秒之持續時間的脈衝發生在該第一導線上；及 插入一額外符號至該符號序列中，該額外符號經選擇以防止具有該大於50奈秒之持續時間的該脈衝之發生。
  21. 如請求項19之方法，其中每一符號之一個位元判定是否在一對應符號間隔內在該第一導線上傳輸一有限持續時間脈衝。
  22. 如請求項16之方法，其中與該第一裝置通信包含：將資料編碼於一符號序列中，其中時脈資訊係在該符號序列中之連續對符號之間的轉變中編碼；當在沒有一額外符號的情況下該符號序列中之兩個符號之傳輸將引起一在該串列匯流排上之非所要發信條件且在具有該額外符號的情況下該兩個符號之傳輸將防止在該串列匯流排上之該非所要發信條件時在該兩個符號之間插入該額外符號；及在該串列匯流排上傳輸該符號序列。
  23. 如請求項16之方法，其中該第二操作模式為一攝影機控制介面(CCIe)通信模式。
  24. 如請求項16之方法，其中該第一裝置包含一感測器且該第二操作模式支援一經調適用於耦接複數個不同感測器的協定。
  25. 如請求項16之方法，其進一步包含：在該串列匯流排以該第一操作模式操作的同時傳輸一第三命令至該複數個裝置，其中該第三命令係根據該第一協定傳輸以引起該串列匯流排以一第三操作模式操作；在該串列匯流排以該第三操作模式操作的同時根據一第三協定與該複數個裝置中之一第三裝置通信；及根據該第一協定傳輸一第四命令至該複數個裝置以終止該第二操作模式，其中在該第二操作模式中的該第一導線上傳輸的有限持續時間脈衝具有一引起該複數個裝置中之該第二裝置的該濾波器抑 制該等有限持續時間脈衝的持續時間。
  26. 一種設備，其包含：用於在一串列匯流排以一第一操作模式操作的同時傳輸一第一命令至耦接至該串列匯流排之複數個裝置的構件，其中該第一命令係根據一第一協定傳輸以引起該串列匯流排以一第二操作模式操作；用於在該串列匯流排以該第二操作模式操作的同時根據一第二協定與該複數個裝置中之一第一裝置通信的構件；及用於根據該第一協定傳輸一第二命令至該複數個裝置以終止該第二操作模式的構件，其中在該第二操作模式中的該串列匯流排之一第一導線上傳輸的有限持續時間脈衝具有一引起該複數個裝置中之一第二裝置的一濾波器抑制該等有限持續時間脈衝的持續時間。
  27. 如請求項26之設備，其中當該等有限持續時間脈衝被抑制時，在該串列匯流排係以該第二操作模式操作的同時該第二裝置忽略該串列匯流排上之通信。
  28. 如請求項26之設備，其中該第一操作模式為一積體電路間(I2C)通信模式，且其中該等有限持續時間脈衝具有一不大於50奈秒之持續時間且係在該串列匯流排之一串列時脈(SCL)導線上傳輸。
  29. 如請求項26之設備，其中該用於與該第一裝置通信的構件經組態以：將資料編碼於一多位元符號序列中，每一多位元符號之每一位元定義在一個符號間隔中的該串列匯流排之一個導線之一發信狀態。
  30. 如請求項26之設備，其進一步包含： 用於將資料編碼於一符號序列中的構件，其中時脈資訊係在該符號序列中之連續對符號之間的轉變中編碼；用於判定若在該串列匯流排上傳輸該符號序列中之兩個或兩個以上連續符號則傳輸該兩個或兩個以上連續符號將引起一具有一大於50奈秒之持續時間的脈衝發生在該第一導線上的構件；及用於插入一額外符號至該符號序列中的構件，該額外符號經選擇以防止具有該大於50奈秒之持續時間的該脈衝之發生。
TW104113582A 2014-04-28 2015-04-28 在一資料通信介面中執行的方法及用於資料通信之設備 TWI651619B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461985276P 2014-04-28 2014-04-28
US61/985,276 2014-04-28
US14/694,618 2015-04-23
US14/694,618 US9734121B2 (en) 2014-04-28 2015-04-23 Sensors global bus

Publications (2)

Publication Number Publication Date
TW201546620A true TW201546620A (zh) 2015-12-16
TWI651619B TWI651619B (zh) 2019-02-21

Family

ID=54334929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113582A TWI651619B (zh) 2014-04-28 2015-04-28 在一資料通信介面中執行的方法及用於資料通信之設備

Country Status (10)

Country Link
US (4) US9734121B2 (zh)
EP (2) EP3138015B1 (zh)
JP (1) JP6625557B2 (zh)
KR (1) KR20160147842A (zh)
CN (1) CN106255964B (zh)
BR (1) BR112016024951A2 (zh)
ES (1) ES2694554T3 (zh)
HU (1) HUE039802T2 (zh)
TW (1) TWI651619B (zh)
WO (1) WO2015167954A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726487B (zh) * 2018-12-03 2021-05-01 美商惠普發展公司有限責任合夥企業 邏輯電路(二)
TWI742422B (zh) * 2018-08-30 2021-10-11 美商高通公司 聚集帶內中斷
TWI743594B (zh) * 2018-12-03 2021-10-21 美商惠普發展公司有限責任合夥企業 邏輯電路(四)
TWI753907B (zh) * 2016-05-18 2022-02-01 日商新力股份有限公司 通信器件、通信方法、程式及通信系統
US11292261B2 (en) 2018-12-03 2022-04-05 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11298950B2 (en) 2018-12-03 2022-04-12 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11312146B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
US11366913B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11364716B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11479047B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Print liquid supply units

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9519603B2 (en) * 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
WO2015126983A1 (en) * 2014-02-18 2015-08-27 Qualcomm Incorporated Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
US9734121B2 (en) 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10417172B2 (en) 2014-04-28 2019-09-17 Qualcomm Incorporated Sensors global bus
US9727506B2 (en) 2015-10-01 2017-08-08 Sony Corporation Communication system, communication system control method, and program
US10079650B2 (en) 2015-12-04 2018-09-18 Infineon Technologies Ag Robust high speed sensor interface for remote sensors
US10229086B2 (en) * 2015-12-26 2019-03-12 Intel Corporation Technologies for automatic timing calibration in an inter-integrated circuit data bus
US10031882B2 (en) * 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
KR101877332B1 (ko) * 2016-11-25 2018-07-11 (주)로보티즈 다중 프로토콜을 지원하는 통신시스템에서의 패킷 충돌 방지 방법
TWI834603B (zh) * 2017-02-14 2024-03-11 日商索尼半導體解決方案公司 通信裝置、通信方法、通信程式及通信系統
US10592441B2 (en) * 2017-05-10 2020-03-17 Qualcomm Incorporated Bus communication enhancement based on identification capture during bus arbitration
JP6976728B2 (ja) 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
WO2019040360A1 (en) * 2017-08-24 2019-02-28 Qualcomm Incorporated GLOBAL SENSOR BUS
DE102017216096A1 (de) * 2017-09-12 2019-03-14 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Erkennen eines Angriffs auf ein serielles Kommunikationssystem
US20190171609A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Non-destructive outside device alerts for multi-lane i3c
US10348417B1 (en) * 2017-12-21 2019-07-09 Infineon Technologies Ag Short pulse width modulation (PWM) code (SPC) / single edge nibble transmission (SENT) sensors with increased data rates and automatic protocol detection
US20190213165A1 (en) * 2018-01-09 2019-07-11 Qualcomm Incorporated Priority scheme for fast arbitration procedures
US10693674B2 (en) * 2018-01-29 2020-06-23 Qualcomm Incorporated In-datagram critical-signaling using pulse-count-modulation for I3C bus
US10678723B2 (en) * 2018-09-18 2020-06-09 Qualcomm Incorporated Urgent in-band interrupts on an I3C bus
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
CN109739796A (zh) * 2018-12-29 2019-05-10 上海思立微电子科技有限公司 指纹识别部件、终端设备、图像数据传输方法和装置
CN111447127B (zh) * 2020-03-11 2022-05-06 北京金茂绿建科技有限公司 一种总线复用的方法和系统
CN114461550A (zh) * 2021-12-16 2022-05-10 加弘科技咨询(上海)有限公司 基于i2c通信的多主控设备访问仲裁系统及方法
CN114416622B (zh) * 2021-12-30 2024-06-04 深圳华芯集成电路设计有限公司 单总线通讯系统及方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785396A (en) * 1986-01-28 1988-11-15 Intel Corporation Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
TW234228B (zh) 1992-05-28 1994-11-11 Motorola Inc
EP0834135B1 (en) * 1995-06-15 2003-01-02 Intel Corporation Architecture for an i/o processor that integrates a pci to pci bridge
US5931933A (en) * 1997-06-16 1999-08-03 International Business Machines Corporation Apparatus and method for communication and translation for selected one of a variety of data bus formats
BR9911732A (pt) 1998-07-01 2002-01-29 Qualcomm Inc Protocolo aperfeiçoado para barramento serial entre dispositivos
US6629172B1 (en) 1998-12-14 2003-09-30 Micron Technology, Inc. Multi-chip addressing for the I2C bus
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
DE19960785A1 (de) * 1999-12-16 2001-06-21 Thomson Brandt Gmbh Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms
JP2002077306A (ja) * 2000-09-05 2002-03-15 Mitsubishi Electric Corp ビット列検出回路
US7793005B1 (en) 2003-04-11 2010-09-07 Zilker Labs, Inc. Power management system using a multi-master multi-slave bus and multi-function point-of-load regulators
US7653757B1 (en) 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US7418528B2 (en) 2004-07-22 2008-08-26 Texas Instruments Incorporated Multimode, multiline data transfer system and method of operating the same
US7348803B2 (en) * 2005-06-24 2008-03-25 Integrated Electronic Solutions Pty. Ltd. Bi-directional bus buffer
US7882282B2 (en) * 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
US7999596B2 (en) * 2009-03-26 2011-08-16 Texas Instruments Incorporated Digital suppression of spikes on an 12C bus
US20110154023A1 (en) 2009-12-21 2011-06-23 Smith Ned M Protected device management
TWI497307B (zh) * 2010-04-21 2015-08-21 Via Tech Inc 通用串列匯流排事務轉譯器及通用串列匯流排傳輸轉譯方法
EP2391095A1 (en) 2010-05-31 2011-11-30 Fluke Corporation Automatic addressing scheme for 2 wire serial bus interface
US8478917B2 (en) 2010-09-22 2013-07-02 Microsoft Corporation Automatic addressing protocol for a shared bus
US8504672B2 (en) 2010-11-19 2013-08-06 Silicon Image, Inc. Discovery of electronic devices in a combined network
CN103999066B (zh) * 2011-12-16 2018-04-06 英特尔公司 用于通用串行总线物理层中的自动下游到上游模式切换的方法和装置
JP5926583B2 (ja) * 2012-03-09 2016-05-25 キヤノン株式会社 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置
US8898358B2 (en) 2012-07-04 2014-11-25 International Business Machines Corporation Multi-protocol communication on an I2C bus
EP2725499A1 (en) 2012-10-25 2014-04-30 Telefónica, S.A. Method for assigning dynamically an identifier to a slave device in I2C data bus
WO2014070779A1 (en) 2012-10-30 2014-05-08 Anayas360.Com, Llc. Address based serial communication interface for control and monitoring of system-on-chip implementations
US9240837B2 (en) * 2013-03-12 2016-01-19 Google Inc. Systems and methods using optical communication for commissioning of network nodes
US9258244B1 (en) 2013-05-01 2016-02-09 Sandia Corporation Protocol for communications in potentially noisy environments
US9959223B2 (en) 2013-05-08 2018-05-01 Nxp B.V. Method and system for interrupt signaling in an inter-integrated circuit (I2C) bus system
US9582457B2 (en) 2013-06-12 2017-02-28 Qualcomm Incorporated Camera control interface extension bus
US20140368667A1 (en) * 2013-06-14 2014-12-18 Intel Corporation Apparatus, system, and method for n-phase data mapping
US20150100713A1 (en) 2013-10-08 2015-04-09 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
US9836123B2 (en) 2014-02-13 2017-12-05 Mide Technology Corporation Bussed haptic actuator system and method
US9710424B2 (en) 2014-04-22 2017-07-18 Qualcomm Incorporated Synchronization method for multi-symbol words
US10417172B2 (en) 2014-04-28 2019-09-17 Qualcomm Incorporated Sensors global bus
US9734121B2 (en) 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US9904637B2 (en) 2014-11-26 2018-02-27 Qualcomm Incorporated In-band interrupt time stamp
WO2016145401A1 (en) 2015-03-11 2016-09-15 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US20180181531A1 (en) 2016-12-22 2018-06-28 Intel Corporation Serial peripheral mode in mipi improved inter-integrated circuit (i3c)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753907B (zh) * 2016-05-18 2022-02-01 日商新力股份有限公司 通信器件、通信方法、程式及通信系統
US11791934B2 (en) 2016-05-18 2023-10-17 Sony Group Corporation Communication device, communication method, program, and communication system
TWI742422B (zh) * 2018-08-30 2021-10-11 美商高通公司 聚集帶內中斷
US11345158B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11312146B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11351791B2 (en) 2018-12-03 2022-06-07 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11298950B2 (en) 2018-12-03 2022-04-12 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11364724B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11312145B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11318751B2 (en) 2018-12-03 2022-05-03 Hewlett-Packard Development Company, L.P. Sensor circuitry
US11331924B2 (en) 2018-12-03 2022-05-17 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11331925B2 (en) 2018-12-03 2022-05-17 Hewlett-Packard Development Company, L.P. Logic circuitry
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
US11345157B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11366913B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11345159B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Replaceable print apparatus component
TWI726487B (zh) * 2018-12-03 2021-05-01 美商惠普發展公司有限責任合夥企業 邏輯電路(二)
US11292261B2 (en) 2018-12-03 2022-04-05 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11250146B2 (en) 2018-12-03 2022-02-15 Hewlett-Packard Development Company, L.P. Logic circuitry
US11345156B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11364716B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11407228B2 (en) 2018-12-03 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11787194B2 (en) 2018-12-03 2023-10-17 Hewlett-Packard Development Company, L.P. Sealed interconnects
US11427010B2 (en) 2018-12-03 2022-08-30 Hewlett-Packard Development Company, L.P. Logic circuitry
US11429554B2 (en) 2018-12-03 2022-08-30 Hewlett-Packard Development Company, L.P. Logic circuitry package accessible for a time period duration while disregarding inter-integrated circuitry traffic
US11479046B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Logic circuitry for sensor data communications
US11479047B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11511546B2 (en) 2018-12-03 2022-11-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11625493B2 (en) 2018-12-03 2023-04-11 Hewlett-Packard Development Company, L.P. Logic circuitry
US11738562B2 (en) 2018-12-03 2023-08-29 Hewlett-Packard Development Company, L.P. Logic circuitry
TWI743594B (zh) * 2018-12-03 2021-10-21 美商惠普發展公司有限責任合夥企業 邏輯電路(四)
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package

Also Published As

Publication number Publication date
CN106255964B (zh) 2019-04-12
WO2015167954A1 (en) 2015-11-05
EP3138015A1 (en) 2017-03-08
CN106255964A (zh) 2016-12-21
US20170364472A1 (en) 2017-12-21
KR20160147842A (ko) 2016-12-23
JP2017514238A (ja) 2017-06-01
EP3138015B1 (en) 2018-08-22
US20180173672A1 (en) 2018-06-21
US9921998B2 (en) 2018-03-20
BR112016024951A2 (pt) 2017-08-15
US10452603B2 (en) 2019-10-22
HUE039802T2 (hu) 2019-02-28
TWI651619B (zh) 2019-02-21
US20180225253A1 (en) 2018-08-09
US20150309960A1 (en) 2015-10-29
EP3392779A1 (en) 2018-10-24
US9734121B2 (en) 2017-08-15
JP6625557B2 (ja) 2019-12-25
ES2694554T3 (es) 2018-12-21
US10482057B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
TW201546620A (zh) 感測器全域匯流排
US10007628B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
KR101790900B1 (ko) 카메라 제어 인터페이스 확장 버스
US10417172B2 (en) Sensors global bus
JP2017500631A (ja) 複数のスレーブデバイス識別子を有するカメラ制御スレーブデバイス
KR20170110610A (ko) 시리얼 버스를 위한 수신 클록 캘리브레이션
KR20160125411A (ko) 에러 검출 최적화를 용이하게 하는 공유된 버스를 통한 비트 할당
TW201921260A (zh) 在i3c多線匯流排上之奇偶校驗位元位置
WO2019070361A1 (en) MULTI-LINE BUS WITH DYNAMIC ADJUSTMENT SHARED BY MULTIPROTOCOL DEVICES
WO2019040360A1 (en) GLOBAL SENSOR BUS

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees