TW201545613A - 電路板結構 - Google Patents

電路板結構 Download PDF

Info

Publication number
TW201545613A
TW201545613A TW103117591A TW103117591A TW201545613A TW 201545613 A TW201545613 A TW 201545613A TW 103117591 A TW103117591 A TW 103117591A TW 103117591 A TW103117591 A TW 103117591A TW 201545613 A TW201545613 A TW 201545613A
Authority
TW
Taiwan
Prior art keywords
wall
circuit board
wafer
bushing
board structure
Prior art date
Application number
TW103117591A
Other languages
English (en)
Other versions
TWI606759B (zh
Inventor
Chien-Yao Hung
Original Assignee
Hermes Epitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hermes Epitek Corp filed Critical Hermes Epitek Corp
Priority to TW103117591A priority Critical patent/TWI606759B/zh
Priority to US14/717,240 priority patent/US9408293B2/en
Publication of TW201545613A publication Critical patent/TW201545613A/zh
Priority to US15/195,130 priority patent/US10247756B2/en
Application granted granted Critical
Publication of TWI606759B publication Critical patent/TWI606759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本發明是關於一種電路板結構，其包含一第一本體、一第二本體、及一襯套；該襯套連接於該第一本體與該第二本體間；而透過該襯套之作用，使該第一本體與該第二本體產生一段差高度，並藉由該段差高度解決因尺寸縮小化下探針直徑縮減所造成的探針剛性不足以及晶圓測試品質不佳的問題。

Description

電路板結構
本發明係有關一種積體電路測試裝置，特別是一種組合式之探針卡電路板的結構。
於半導體產品製造過程中，晶圓測試是指對晶圓上的半導體積體電路進行電路測試的技術以確保電路正常運作並得知產品的良率。其中，可利用自動測試設備（Automatic Test Equipment，ATE）於晶圓上的積體電路間形成暫時電性連接用來驗證積體電路正常的電性特性；而晶圓測試時，係利用探針卡裝置傳遞訊號至積體電路。
如圖1A所示，習知晶圓測試時，係利用一探針卡1000之探針1100A連接於一電路板2000與待測之一晶圓3000之間，且電路板2000與晶圓3000間大致上維持一預設/固定之探針深度（Probe Depth）HPD ，並為了使探針1100A具有一定的剛性以用於連接電路板2000與晶圓3000，該探針1100A係在其直徑與長度上具有一特定比值。隨著半導體技術不斷的精進，晶片尺寸亦邁向極小化的趨勢，並且隨著晶片之極小化，用於晶圓測試之探針卡之相關尺寸也必須隨之極小化；舉例而言，如圖1B所示，電路板2000之晶圓側（Wafer Side）之一測試區域2100B中的電極尺寸與間距係較圖1A之一測試區域2100A中的電極尺寸與間距小，使得圖1A之探針1100A之直徑必須縮小為圖1B之探針1100B，且基於探針深度HPD 與探針卡1000尺寸維持固定的情況下，將因探針1100B在其直徑與長度的比值變小，而造成探針1100B之剛性減少而無法良好地連接電路板2000與晶圓3000，進而影響晶圓測試的品質與結果。
為了因應晶圓測試之尺度縮小化的趨勢，本發明目的之一係提供一種電路板結構，其具有兩段式電路板與各種尺寸之襯套，藉以調整電路板之特定區域與晶圓間之間距，藉以縮短電路板之特定區域與晶圓間之探針連接間距，使探針之長度與直徑的比值維持在一特定範圍中，解決探針剛性不足之問題，並達成高效率、高適應性、及高精準性的晶圓測試。
依據本發明之一實施例，一種電路板結構，其包含一襯套、一第一本體、及一第二本體。該襯套其包含一壁、一第一凸出部、一第二凸出部；該壁係朝著一軸向方向延伸，並具有一徑向方向之一壁外側與一壁內側，且朝著該壁之該軸向方向，該壁具有一壁第一端與相對該壁第一端之一壁第二端；該第一凸出部係自該壁第一端徑向地向外延伸，並在該軸向方向上定義一第一外側與相對該第一外側之一第一內側；該第二凸出部係自該壁第二端徑向地向內延伸，並在該軸向方向上定義一第二外側與相對該第二外側之一第二內側。該第一本體係可拆卸式地連接該第一內側。該第二本體係可拆卸式地連接該第二內側。其中，該第一內側與該第二內側間定義一襯套內側高度，使該襯套內側高度大於該第一本體之一第一本體厚度。
較佳的，進一步包含一晶圓，該晶圓係與該第一本體間定義一預設探針深度，該晶圓係與該第二本體間定義一調整深度，且該預設探針深度係大於該調整深度。。
依據本發明之另一實施例，一種電路板結構，其設置於一晶圓上方用以測試該晶圓，該電路板結構包含一襯套、一第一本體、及一第二本體。該襯套包含一壁，該壁係朝著一軸向方向延伸，且該壁具有一徑向方向之一壁外側與一壁內側；該第一本體係配置於該襯套之該壁外側； 該第二本體係配置於該襯套之該壁內側；其中，該晶圓係與該第一本體間定義一預設探針深度，該晶圓係與該第二本體間定義一調整深度，且該預設探針深度係大於該調整深度。
以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
請參照圖2，其顯示本發明之電路板結構之一實施例剖視圖。其中，電路板結構1包含一第一本體10、一第二本體12、及一襯套（Sleeve）／轉接器（Adapter）14。其中，本發明所稱襯套14係大致上為具有一貫穿孔所形成之一中空柱體或一中空盤體；襯套14係連接於第一本體10與該第二本體12間，使第一本體10係與第二本體12為彼此分離。更詳細的說明，第一本體10係可拆卸式的連接於襯套14之外側（該貫穿孔外側），第二本體12係可拆卸式的連接於襯套14之內側（該貫穿孔內側）。較佳的，第一本體10具有複數個第一電極20，該第二本體12具有對應該複數個第一電極20的複數個第二電極30；較佳的，每一該複數個第一電極20與其對應之該第二電極30間具有一導線40，使第一電極20與第二電極30係為電性的連接。較佳的，每一複數個第二電極30具有一對應的第三電極32設置於第二本體12；較佳的，每一個第二電極30與其對應之第三電極32間具有一鍍通孔（Plated Trough Hole）34穿設第二本體12，藉以使第二電極30與第三電極32電性的連接；較佳的，參考圖2與圖3，每一複數個第三電極32具有一訊號走線（Signal Trace）36漸縮地延伸至一特定／測試區域38之中，特定區域38係為訊號走線36與一探針卡之探針（未顯示）所接觸之區域；其中，應注意的是，圖3係用以顯示訊號走線36分佈的一實施範例，第三電極32之數量與訊號走線36之分佈方式並不以圖3之配置為限。
於一實施範例中，第二本體12具有至少一電性障壁 （未顯示）；該電性障壁係設置於任二條相鄰近之訊號走線36之間，特別是設置於至少二條訊號走線36的末端之間。其中，該電性障壁係具有較高之絕緣係數，例如空氣之絕緣係數或高於空氣之絕緣係數，藉以減少兩相鄰訊號走線36之間產生漏電之情形。較佳的，該電性障壁係為至少一槽、至少一孔、或至少一絕緣材料之任一者；該槽係為通槽或盲槽；該至少一孔係為一通孔或盲孔；該絕緣材料之絕緣係數係高於空氣之絕緣係數。
請參考圖4，其顯示襯套14之詳細結構；襯套14具有一壁50、一第一凸出部60、及一第二凸出部70。壁50係朝著一軸向方向延伸，並具有一徑向方向之一壁外側50A與一壁內側50B；朝著壁50之該軸向方向，壁50具有一壁第一端52與相對壁第一端52之一壁第二端54。第一凸出部60係自壁第一端52徑向地向外延伸，並在該軸向方向上定義一第一外側62與相對第一外側62之一第一內側64；第二凸出部70係自壁第二端54徑向地向內延伸，並在該軸向方向上定義一第二外側72與相對第二外側72之一第二內側74。其中，第一本體10係配置於襯套14的壁外側50A；較佳地，第一本體10係可拆卸式地連接於襯套14的第一凸出部60；在一實施範例中，第一本體10係可拆卸式地連接於襯套14之第一凸出部60的第一內側64。第二本體12配置於襯套14的壁內側50B；較佳地，第二本體12係可拆卸式地連接於襯套14的第二凸出部70；在一實施範例中，第二本體12係可拆卸式地連接於襯套14之第二凸出部70的第二內側74。透過以上配置，第一內側64與第二內側74間定義一襯套內側高度HAI ，使襯套內側高度HAI 大於第一本體10之一第一本體厚度HB1 ，藉以使第二內側74與第一本體10之鄰近第二內側74之一側產生一段差高度Hdiff ；亦即，第二本體12和第二內側74接觸之一側係與第一本體10鄰近第一內側64之一側之間具有該段差高度Hdiff 。此外，更詳細的說明第二電極30與第三電極32對應第二本體12之配置，複數個第二電極30係位在第二本體12之遠離第二凸出部70之一側12A；第二本體12之靠近第二凸出部70之一另側12B具有對應該複數個第二電極30的複數個第三電極32。
更詳細的說明，請參照圖5，其顯示本發明之電路板結構與待測之一晶圓／半導體裝置80間之配置的一實施範例，電路板結構1係設置於一晶圓80上方用以測試該晶圓80，其中，透過襯套內側高度HAI 與第一本體厚度HB1 之配置所產生的段差高度Hdiff ，使第二本體12與晶圓80間所定義之一調整深度Had 係小於第一本體10與晶圓80間所定義之一預設探針深度HPD 。透過以上配置，使得當探針之直徑因尺度微小化之需求變細時，不需改變電路板1（特別是第一本體10）與晶圓80間之預設夾持間距／預設探針深度HPD ，即能縮短以探針卡及其對應之探針（未顯示）所連接的第二本體12與晶圓80間的距離，特別是縮短探針由探針卡分別連接至第二本體12與晶圓80之距離，使探針裸露於探針卡外之直徑與長度之比值維持在一特定範圍內。
以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
1‧‧‧電路板結構
10‧‧‧第一本體
12‧‧‧第二本體
12A‧‧‧側
12B‧‧‧另側
14‧‧‧襯套
20‧‧‧第一電極
30‧‧‧第二電極
32‧‧‧第三電極
34‧‧‧鍍通孔
36‧‧‧訊號走線
38‧‧‧特定／測試區域
40‧‧‧導線
50‧‧‧壁
50A‧‧‧壁外側
50B‧‧‧壁內側
52‧‧‧壁第一端
54‧‧‧壁第二端
60‧‧‧第一凸出部
62‧‧‧第一外側
64‧‧‧第一內側
70‧‧‧第二凸出部
72‧‧‧第二外側
74‧‧‧第二內側
80‧‧‧晶圓／半導體裝置
1000‧‧‧探針卡
1100A‧‧‧探針
1100B‧‧‧探針
2000‧‧‧電路板
2100A‧‧‧測試區域
2100B‧‧‧測試區域
3000‧‧‧晶圓
HAI‧‧‧襯套內側高度
HB1‧‧‧第一本體厚度
HPD‧‧‧預設／固定探針深度
Had‧‧‧調整深度
Hdiff‧‧‧段差高度
圖1A係為一示意圖，顯示習知晶圓測試中，探針卡之探針連接電路板與晶圓之剖視圖。 圖1B係為一示意圖，其係根據圖1A，顯示探針卡之探針具有較小的直徑。 圖2係為一示意圖，顯示本發明一實施例之電路板結構之剖視圖。 圖3係為一示意圖，顯示本發明一實施例之電路板結構之局部仰視圖。 圖4係為一示意圖，其係根據圖2，進一步標示襯套與定義之高度等特徵。 圖5係為一示意圖，顯示本發明之電路板結構與待測之一晶圓／半導體裝置間之配置的一實施範例。
1‧‧‧電路板
10‧‧‧第一本體
12‧‧‧第二本體
12A‧‧‧側
12B‧‧‧另側
14‧‧‧襯套/轉接器
30‧‧‧第二電極
32‧‧‧第三電極
50‧‧‧壁
52‧‧‧壁第一端
54‧‧‧壁第二端
60‧‧‧第一凸出部
62‧‧‧第一外側
64‧‧‧第一內側
70‧‧‧第二凸出部
72‧‧‧第二外側
74‧‧‧第二內側
HB1‧‧‧第一本體厚度
HAI‧‧‧襯套內側深度
Hdiff‧‧‧段差高度

Claims (10)

  1. 一種電路板結構，包含： 　　一襯套，其包含： 　　　　一壁，該壁係朝著一軸向方向延伸，並具有一徑向方向之一壁外側與一壁內側，且朝著該壁之該軸向方向，該壁具有一壁第一端與相對該壁第一端之一壁第二端； 　　　　一第一凸出部，係自該壁第一端徑向地向外延伸，並在該軸向方向上定義一第一外側與相對該第一外側之一第一內側；及 　　　　一第二凸出部，係自該壁第二端徑向地向內延伸，並在該軸向方向上定義一第二外側與相對該第二外側之一第二內側。 　　一第一本體，係可拆卸式地連接該第一內側；及 　　一第二本體，係可拆卸式地連接該第二內側； 　　其中，該第一內側與該第二內側間定義一襯套內側高度，使該襯套內側高度大於該第一本體之一第一本體厚度。
  2. 如請求項1之電路板結構，其中，該第一本體具有複數個第一電極，該第二本體具有對應該複數個第一電極的複數個第二電極，每一該複數個第一電極與其對應之該第二電極間具有一導線。
  3. 如請求項2之電路板結構，其中，該複數個第二電極係位在該第二本體之遠離該第二凸出部之一側，該第二本體之靠近該第二凸出部之一另側具有對應該複數個第二電極的複數個第三電極，該第二本體具有複數個鍍通孔連接該複數個第二電極與該複數個第三電極之間。
  4. 如請求項3之電路板結構，其中，每一該複數個第三電極具有一訊號走線漸縮地延伸至一特定區域。
  5. 如請求項4之電路板結構，其中，至少一電性障壁係設置於至少二該訊號走線之間。
  6. 如請求項1至請求項5其中一項之電路板結構，進一步包含一晶圓，該晶圓係與該第一本體間定義一預設探針深度，該晶圓係與該第二本體間定義一調整深度，且該預設探針深度係大於該調整深度。
  7. 一種電路板結構，設置於一晶圓上方用以測試該晶圓，該電路板結構包含： 　　襯套，包含一壁，該壁係朝著一軸向方向延伸，且該壁具有一徑向方向之一壁外側與一壁內側； 　　一第一本體係配置於該襯套之該壁外側； 及 　　一第二本體係配置於該襯套之該壁內側； 　　其中，該晶圓係與該第一本體間定義一預設探針深度，該晶圓係與該第二本體間定義一調整深度，且該預設探針深度係大於該調整深度。
  8. 如請求項8之電路板結構，其中，且朝著該壁之該軸向方向，該壁具有一壁第一端與相對該壁第一端之一壁第二端；一第一凸出部，係自該壁第一端徑向地向外延伸；一第二凸出部，係自該壁第二端徑向地向內延伸。
  9. 如請求項9之電路板結構，其中，該襯套之該第一凸出部可拆卸式地靠設於該第一本體上，且該第二本體係可拆卸式地靠設於該襯套之該第二凸出部上。
  10. 如請求項7至請求項9其中一項之電路板結構，其中，該第二本體具有至少一電性障壁。
TW103117591A 2014-05-20 2014-05-20 電路板結構 TWI606759B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103117591A TWI606759B (zh) 2014-05-20 2014-05-20 電路板結構
US14/717,240 US9408293B2 (en) 2014-05-20 2015-05-20 Printed circuit board structure
US15/195,130 US10247756B2 (en) 2014-05-20 2016-06-28 Probe card structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117591A TWI606759B (zh) 2014-05-20 2014-05-20 電路板結構

Publications (2)

Publication Number Publication Date
TW201545613A true TW201545613A (zh) 2015-12-01
TWI606759B TWI606759B (zh) 2017-11-21

Family

ID=54557068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117591A TWI606759B (zh) 2014-05-20 2014-05-20 電路板結構

Country Status (2)

Country Link
US (1) US9408293B2 (zh)
TW (1) TWI606759B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007205960A (ja) * 2006-02-03 2007-08-16 Tokyo Electron Ltd プローブカード及びプローブ装置
KR20100135746A (ko) * 2008-03-14 2010-12-27 후지필름 가부시키가이샤 프로브 카드
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
JP5492230B2 (ja) * 2012-01-20 2014-05-14 株式会社日本マイクロニクス 検査装置

Also Published As

Publication number Publication date
TWI606759B (zh) 2017-11-21
US9408293B2 (en) 2016-08-02
US20150342021A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TW201723488A (zh) 同軸積體電路測試插座
JP2018538693A (ja) ポケット付き回路基板
TWI638414B (zh) 晶圓測試介面組件及其嵌埋被動元件之轉接介面板結構
TWI448707B (zh) 半導體測試裝置
KR20160042189A (ko) 반도체 패키지 검사용 소켓 및 그 제조 방법
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
TWI606759B (zh) 電路板結構
JP2012103028A (ja) テスト用ボード
US10247756B2 (en) Probe card structure
US8466704B1 (en) Probe cards with minimized cross-talk
JP2014038091A (ja) 電気検査用治具の製造方法
US20120187972A1 (en) Wafer level testing structure
TWM553422U (zh) 用於晶圓量測之垂直式探針卡與探針頭
KR101557826B1 (ko) 초 저누설전류 프로브 카드
TWI679424B (zh) 檢測裝置及其製法
KR101479929B1 (ko) 고주파 성능이 향상된 반도체 테스트 장비용 니들블럭
TWI663666B (zh) 嵌埋被動元件之轉接介面板結構的製造方法
JP2016099301A (ja) 中継基板及びその製造方法
US20190204357A1 (en) Contactors with signal pins, ground pins, and short ground pins
TWI516772B (zh) 探針卡之電路板
US20230307856A1 (en) Low profile impedance-tunable and cross-talk controlled high speed hybrid socket interconnect
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
TWI506281B (zh) Low impedance value of the probe module
TWI795097B (zh) 探針卡裝置及其測試設備
KR101467381B1 (ko) 반도체 검사장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees