TW201545487A - 抑制諧波信號的方法及裝置 - Google Patents
抑制諧波信號的方法及裝置 Download PDFInfo
- Publication number
- TW201545487A TW201545487A TW104111774A TW104111774A TW201545487A TW 201545487 A TW201545487 A TW 201545487A TW 104111774 A TW104111774 A TW 104111774A TW 104111774 A TW104111774 A TW 104111774A TW 201545487 A TW201545487 A TW 201545487A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- transistor
- local oscillator
- coupled
- output signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000010355 oscillation Effects 0.000 claims abstract description 26
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
Abstract
抑制諧波信號的方法包括:將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,將第二本振信號與輸入信號進行混頻以獲取第二輸出信號,其中,第一輸出信號包括n次諧波信號;疊加第一輸出信號和第二輸出信號,以抑制第一輸出信號中的n次諧波信號;其中,第一本振信號和第二本振信號具有不同的占空比,相同的本振頻率。
Description
本發明涉及無線通訊領域,特別是涉及一種抑制諧波信號的方法及裝置。
現有技術中,射頻收發機在對信號進行上混頻或下混頻處理時,常常會產生不需要的諧波信號。具體來說,例如,在對信號進行上混頻處理的過程中,也即對基帶信號進行濾波處理和混頻處理的過程中,由於實現濾波處理和混頻處理的器件的非線性特徵,在混頻後得到的射頻信號中通常會疊加不同階次的諧波信號。其中,諧波信號的存在將大大降低射頻收發機的性能,例如,降低相鄰通道洩漏比(adjacent channel leakage ratio),惡化帶內信噪比等等。因此,在射頻收發機工作的過程中,如何抑制諧波信號,從而提高射頻收發機的性能是一個亟待解決的問題。
本發明主要解決的技術問題是提供一種抑制諧波信號的方法及裝置,能夠以相對簡單的方式抑制混頻過程中產生的諧波信號,從而提高射頻收發機的性能。
為解決上述技術問題,本發明提供一種抑制諧波信
號的方法,該方法包括步驟:將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,將第二本振信號與輸入信號進行混頻以獲取第二輸出信號,其中,第一輸出信號包括n次諧波信號,n為大於1的正整數;疊加第一輸出信號和第二輸出信號,以抑制第一輸出信號中的n次諧波信號;其中,第一本振信號和第二本振信號具有不同的占空比,相同的本振頻率。
為解決上述技術問題,本發明另提供一種抑制諧波
信號的裝置,該裝置包括混頻器,該混頻器包括:第一混頻模組,用於將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,其中,第一輸出信號包括n次諧波信號,n為大於1的正整數;第二混頻模組,用於將第二本振信號與輸入信號進行混頻以獲取第二輸出信號;疊加模組,用於疊加第一輸出信號和第二輸出信號,以抑制第一輸出信號中的n次諧波信號;其中,第一本振信號和第二本振信號具有不同的占空比,相同的本振頻率。
為了對本案之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式,作詳細說明如下:
S101~S102、S201~S205、S301‧‧‧步驟
11‧‧‧混頻器
111‧‧‧第一混頻模組
112‧‧‧第二混頻模組
113‧‧‧疊加模組
VT11~VT16、VT21~VT26‧‧‧電晶體
I11、I12‧‧‧定電流源
21‧‧‧基帶濾波器
22‧‧‧混頻器
221‧‧‧第一混頻模組
222‧‧‧第二混頻模組
223‧‧‧放大模組
224‧‧‧疊加模組
31‧‧‧低雜訊放大器
32‧‧‧混頻器
321‧‧‧第一混頻模組
322‧‧‧第二混頻模組
323‧‧‧放大模組
324‧‧‧疊加模組
圖1是本發明第一實施例的抑制諧波信號的方法的流程圖;圖2是本發明第二實施例的抑制諧波信號的方法的流程圖;圖3是本發明第三實施例的抑制諧波信號的方法的流程圖;
圖4是本發明第一實施例的抑制諧波信號的裝置的結構示意圖;圖5是圖4中混頻器的電路原理圖;圖6是本發明第二實施例的抑制諧波信號的裝置的結構示意圖;圖7是本發明第三實施例的抑制諧波信號的裝置的結構示意圖。
在說明書及申請專利範圍當中使用了某些辭彙來指稱特定的元件,所屬領域中的技術人員應可理解,製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的基準。下面結合附圖和實施例對本發明進行詳細說明。
圖1是本發明第一實施例的抑制諧波信號的方法的流程圖。需注意的是,若有實質上相同的結果,本發明的方法並不以圖1所示的流程順序為限。如圖1所示,該方法包括如下步驟。
步驟S101:將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,將第二本振信號與輸入信號進行混頻以獲取第二輸出信號,其中,第一輸出信號包括n次諧波信號;步驟S102:疊加第一輸出信號和第二輸出信號,以
抑制第一輸出信號中的n次諧波信號。
在步驟S101中,輸入信號可以為基帶信號也可以為射頻信號。第一本振信號和第二本振信號(local oscillation)為方波信號,且第一本振信號和第二本振信號具有不同的占空比(Mark-Space Ratio),相同的本振頻率。n次諧波信號包括三次諧波信號、五次諧波信號等等,其中,n為諧波信號的頻率與基波信號也即有用信號的頻率的比值,其為大於1的正整數。
如本領域技術人員所知的,將第一本振信號與輸入信號進行混頻以獲取第一輸出信號的過程中,由於實現混頻功能的器件的非線性特徵,在第一輸出信號中常常疊加頻率為本振頻率的n倍的諧波信號。同理,將第二本振信號與輸入信號進行混頻以獲取第二輸出信號的過程中,在第二輸出信號中也同樣疊加頻率為本振頻率的n倍的諧波信號。
在步驟S102中,由於第一本振信號和第二本振信號具有相同的本振頻率,因此第一輸出信號和第二輸出信號中疊加的相同階次的諧波信號位於相同的頻率點。同時,由於第一本振信號和第二本振信號具有不同的占空比,對於某些階次的諧波信號,第一輸出信號和第二輸出信號中疊加的相同階次的諧波信號具有相反的相位。因此,在疊加第一輸出信號和第二輸出信號時,兩個信號某些相同階次的諧波信號頻率相同相位相反,則第一輸出信號中的這些階次的諧波信號將得到抑制。
區別于現有技術,本發明通過輸入信號與不同占空
比且相同本振頻率的本振信號進行混頻後進行疊加處理,從而抑制混頻過程中產生的諧波信號,進而提高射頻收發機的性能,簡單且易於實現。
圖2是本發明第二實施例的抑制諧波信號的方法的流程圖。需注意的是,若有實質上相同的結果,本發明的方法並不以圖2所示的流程順序為限。如圖2所示,該方法包括如下步驟。
步驟S201:由基帶濾波器對基帶信號進行濾波處理以獲取基帶頻率位於f BB 的輸入信號。在步驟S201中,基帶濾波器應用與射頻收發機的發送電路,後續步驟中所指的混頻為上混頻。由於基帶濾波器的非線性特徵,在輸入信號中除包括基帶頻率位於f BB 的基波信號也即有用信號外,還包括頻率位於n*f BB 的諧波信號,n為大於1的正整數。
步驟S202:將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,其中,第一輸出信號包括n次諧波信號。在步驟S202中,以第一本振信號為100%占空比的方波信號f(x)為例來說,其傅立葉運算式具體如下所示:
其中,w 1=2πf LO1,f LO1為第一本振信號的本振頻率,其值為。
由上述運算式可知,第一本振信號除包括本振頻率
位於f LO1的基波信號也即有用信號外,還包括頻率位於n*f LO1的諧波信號,其中,n為大於1的正整數。具體來說,第一本振信號還包括頻率位於3f LO1的三次諧波信號、頻率位於5f LO1的五次諧波信號等等。
由於第一本振信號除包括本振頻率位於f LO 的有用信號外,還包括頻率位於n*f LO1的諧波信號,同時,由於輸入信號中除包括基帶頻率位於f BB 的有用信號外,還會包括頻率位於n*f BB 的諧波信號,則第一本振信號與輸入信號進行混頻處理後得到的第一輸出信號中除包括頻率位於f LO1±f BB 的有用信號,還包括頻率位於n*f LO1±f BB 和n*f LO1±n*f BB 的諧波信號。具體來說,以三次諧波信號為例,第一輸出信號還包括頻率位於3f LO1±f BB 、頻率位於3f LO1±3f BB 的諧波信號等等。
步驟S203:將第二本振信號與輸入信號進行混頻以獲取第二輸出信號。在步驟S203中,以第二本振信號為50%占空比的方波信號f(y)為例來說,其傅立葉運算式具體如下所示:
其中,w 2=2πf LO2,f LO2為第二本振信號的本振頻率,其值為。
由上述運算式可知,第一本振信號的本振頻率f LO1和
第二本振信號的本振頻率f LO2相同,均為,第二本振信號的相位落後第一本振信號的相位,也即45度。當然,第二本振信號的相位落後第一本振信號的相位45度僅為舉例說明,第二本振信號的相位可以落後於第一本振信號的相位,也可提前於第一本振信號的相位,其相差的度數也可以為不同於45度的其他度數。
另外,第二本振信號除包括本振頻率位於f LO2的基波信號也即有用信號外,還包括頻率位於n*f LO2的諧波信號,其中,n為大於1的正整數。具體來說,第二本振信號還包括頻率位於3f LO2的三次諧波信號、頻率位於5f LO2的五次諧波信號等等。
因此,第二本振信號與輸入信號進行混頻處理後得到的第二輸出信號中除包括頻率位於f LO2±f BB 的有用信號外,還包括頻率位於n*f LO2±f BB 和n*f LO2±n*f BB 的諧波信號。
步驟S204:將第二輸出信號的幅度進行放大處理。
在步驟S204中,將第二輸出信號的幅度放大倍,以使得對應第二本振信號的三次諧波信號的幅度與對應第一本振信號的三次諧波信號的幅度相同。具體來說,未進行放大處理前,對應第二本振信號的三次諧波信號的幅度為;進行放大處理後,對應第二本振信號的三次諧波信號的幅度變化為。當然,幅度放大倍僅為舉例說明,本發明並不限於上述舉例的放大倍數。
步驟S205:疊加第一輸出信號和第二輸出信號,以抑制第一輸出信號中的n次諧波信號。在步驟S205中,以頻率位
於3f LO1±f BB 的諧波信號為例來說,設定輸入信號的幅度為1,相位為00,則第一輸出信號中頻率位於3f LO1±f BB 的諧波信號的幅度為,放大後第二輸出信號中頻率位於3f LO2±f BB 的諧波信號的幅度也為,且第一輸出信號中頻率位於3f LO1±f BB 的諧波信號的相位與第二輸出信號中頻率位於3f LO2±f BB 的相位相反。此時,將第一輸出信號和第二輸出信號進行疊加,由於f LO1和f LO2相同,則第一輸出信號中頻率位於3f LO1±f BB 的諧波信號會因為第二輸出信號中存在幅度相同且相位相反的頻率位於3f LO2±f BB 的諧波信號而被抵消掉。
換個角度來說,疊加第一輸出信號和第二輸出信號,由於輸入信號是相同的,其實質就是疊加第一本振信號和第二本振信號,從第一本振信號f(x)和第二本振信號f(y)的傅立葉展開式來說,第一本振信號f(x)和第二本振信號f(y)的傅立葉展開式具體如下所示:
由於第一本振信號和第二本振信號具有相同本振頻率,也即w1=w2,將第二輸出信號的幅度放大倍後,也可理解為將第二本振信號的幅度放大倍後,將第一本振信號和放大後
的第二本振信號進行疊加就可得到,此時第一
本振信號中對應3w1的三次諧波信號和對應5w1的五次諧波信號被
完全抵消掉。
本領域的技術人員可以理解的是,100%占空比的第一本振信號和50%占空比的第二本振信號僅為舉例說明,本發明並不限於上述兩種占空比的本振信號。同時,本發明並不限於使用兩種不同占空比的本振信號,也可使用三種、四種等不同占空比的本振信號,其分別與輸入信號進行混頻後再進行疊加處理,則其他階次例如七次、九次的諧波信號將會得到抑制。
區別于現有技術,本發明通過基帶濾波器對基帶信號進行濾波處理以獲取輸入信號,將輸入信號與不同占空比且相同本振頻率的本振信號進行混頻後進行疊加處理,從而抑制上混頻過程中產生的諧波信號,進而提高射頻收發機的發送性能,簡單且易於實現。
圖3是本發明第三實施例的抑制諧波信號的方法的流程圖。需注意的是,若有實質上相同的結果,本發明的方法並不以圖3所示的流程順序為限。如圖3所示,圖3與圖2中第二實施例的主要區別在於。
步驟S301:由低雜訊放大器對射頻信號進行放大處理以獲取頻率位於f RF 的輸入信號。在步驟S301中,低雜訊放大器應用與射頻收發機的接收電路,後續步驟中所指的混頻為下混頻。由於低雜訊放大器的非線性特徵,在輸入信號中包括頻率位於f RF 的有用信號外,還會包括頻率位於n*f RF 的諧波信號,n為大於1的正整數。
本領域的技術人員可以理解的,圖3中的輸入信號為經低雜訊放大器處理後的射頻信號,圖2中的輸入信號為經基帶濾波器濾波處理後的基帶信號,圖3與圖2中所揭示的抑制諧波信號的方法,除輸入信號不同外,後續對輸入信號的處理是類似的,所以,為簡潔起見,圖3所示流程圖的其他步驟在此不再贅述。
區別于現有技術,本發明通過低雜訊放大器對射頻信號進行放大處理以獲取輸入信號,將輸入信號與不同占空比相同本振頻率的本振信號進行混頻後進行疊加處理,從而抑制下混頻過程中產生的諧波信號,進而提高射頻收發機的接收性能,簡單且易於實現。
圖4是本發明第一實施例的抑制諧波信號的裝置的結構示意圖。如圖4所示,該裝置包括混頻器11,混頻器11包括第一混頻模組111、第二混頻模組112和疊加模組113。
第一混頻模組111用於將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,其中,第一輸出信號包括n次諧波信號,n為大於1的正整數。具體來說,n次諧波信號包括三次諧波信號、五次諧波信號等等。
第二混頻模組112用於將第二本振信號與輸入信號進行混頻以獲取第二輸出信號。
疊加模組113分別與第一混頻模組111和第二混頻模組112耦接,用於疊加第一輸出信號和第二輸出信號,以抑制
第一輸出信號中的n次諧波信號。其中,第一本振信號和第二本振信號具有不同的占空比,相同的本振頻率。
請一併參考圖5,圖5是圖4中混頻器的電路原理圖。如圖5所示,混頻器11包括第一混頻模組111、第二混頻模組112和疊加模組113。
第一混頻模組111包括電晶體VT11、電晶體VT12、電晶體VT13、電晶體VT14、電晶體VT15、電晶體VT16和定電流源I11,電晶體VT11的閘極與輸入信號的正輸入端In+耦接,電晶體VT12的閘極與輸入信號的負輸入端In-耦接,電晶體VT11和電晶體VT12的源極與定電流源I11的正極耦接,定電流源I11的負極接地,電晶體VT11的汲極與電晶體VT13和電晶體VT14的源極耦接,電晶體VT12的汲極與電晶體VT15和電晶體VT16的源極耦接,電晶體VT13和電晶體VT16的閘極與第一本振信號的負輸入端Lc1-耦接,電晶體VT14和電晶體VT15的閘極與第一本振信號的正輸入端Lc1+耦接,電晶體VT13和電晶體VT15的汲極與第一輸出信號的正輸入端Out1+耦接,電晶體VT14和電晶體VT16的汲極與第一輸出信號的負輸入端Out1-耦接。
第二混頻模組112包括電晶體VT21、電晶體VT22、電晶體VT23、電晶體VT24、電晶體VT25、電晶體VT26和定電流源I12,電晶體VT21的閘極與輸入信號的正輸入端In+耦接,電晶體VT22的閘極與輸入信號的負輸入端In-耦接,電晶體VT21和電晶體VT22的源極與定電流源I12的正極耦接,定電流源I12
的負極接地,電晶體VT21的汲極與電晶體VT23和電晶體VT24的源極耦接,電晶體VT22的汲極與電晶體VT25和電晶體VT26的源極耦接,電晶體VT23和電晶體VT26的閘極與第二本振信號的負輸入端Lc2-耦接,電晶體VT24和電晶體VT25的閘極與第二本振信號的正輸入端Lc2+耦接,電晶體VT23和電晶體VT25的汲極與第二輸出信號的正輸入端Out2+耦接,電晶體VT24和電晶體VT26的汲極與第二輸出信號的負輸入端Out2-耦接。
疊加模組113包括電阻R1、電阻R2和電源VC,電阻R1的一端與第一輸出信號和第二輸出信號的正輸入端耦接,電阻R1的另一端與電源VC耦接,電阻R2的一端與第一輸出信號和第二輸出信號的負輸入端耦接,電阻R2的另一端與電源VC耦接。
在本實施例中,定電流源I11和定電流源I12用於提供恒定的電流,電晶體VT11、電晶體VT12以及電晶體VT21、電晶體VT22用於將輸入信號的差分輸入電壓轉換為差分輸入電流,電阻R1、電阻R2為上拉電阻,用於為第一輸出信號和第二輸出信號疊加後產生的信號提供差分輸出電壓。
圖6是本發明第二實施例的抑制諧波信號的裝置的結構示意圖。如圖6所示,該裝置包括基帶濾波器21和混頻器22。
基帶濾波器21用於對基帶信號進行濾波處理以獲取基帶頻率位於f BB 的輸入信號。
混頻器22與基帶濾波器21耦接,用於對輸入信號進行上混頻處理。具體來說,混頻器22包括第一混頻模組221、第二混頻模組222、放大模組223和疊加模組224。
第一混頻模組221與基帶濾波器21耦接,用於從基帶濾波器21獲取輸入信號,將第一本振信號與輸入信號進行混頻以獲取第一輸出信號,其中,第一輸出信號包括n次諧波信號,n次諧波信號包括頻率位於n*f LO ±f BB 和n*f LO ±n*f BB 的信號,f LO 為本振頻率,n為大於1的正整數。
第二混頻模組222與基帶濾波器21耦接,用於從基帶濾波器21獲取輸入信號,將第二本振信號與輸入信號進行混頻以獲取第二輸出信號。
放大模組223與第二混頻模組222耦接,用於從第二混頻模組222獲取第二輸出信號,對第二輸出信號的幅度進行放大處理。
疊加模組224分別與第一混頻模組221和放大模組223耦接,用於將第一輸出信號和放大後的第二輸出信號進行疊加,以抑制第一輸出信號中的n次諧波信號。
其中,第一本振信號為100%占空比的方波信號,第二本振信號為50%占空比的方波信號,第二本振信號的相位落後第一本振信號的相位45度。
圖7是本發明第三實施例的抑制諧波信號的裝置的結構示意圖。如圖7所示,該裝置包括低雜訊放大器31和混頻
器32,其中,混頻器32包括第一混頻模組321、第二混頻模組322、放大模組323和疊加模組324。
低雜訊放大器31用於對射頻信號進行放大處理以獲取頻率位於f RF 的輸入信號。混頻器32與低雜訊放大器31耦接,用於對輸入信號進行下混頻處理,具體來說,第一混頻模組321和第二混頻模組322分別與低雜訊放大器31耦接。
第一混頻模組321、第二混頻模組322、放大模組323和疊加模組324與圖6中第二實施例中的第一混頻模組221、第二混頻模組222、放大模組223和疊加模組224類似,為簡潔起見,此處不再贅述。
綜上所述,雖然本案已以實施例揭露如上,然其並非用以限定本案。本案所屬技術領域中具有通常知識者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾。因此,本案之保護範圍當視後附之申請專利範圍所界定者為準。
S101~S102‧‧‧步驟
Claims (17)
- 一種抑制諧波信號方法,包括:將一第一本振信號與一輸入信號進行混頻以獲取一第一輸出信號,將一第二本振信號與所述輸入信號進行混頻以獲取一第二輸出信號,其中,所述第一輸出信號包括一n次諧波信號,n為大於1的正整數;以及疊加所述第一輸出信號和所述第二輸出信號,以抑制所述第一輸出信號中的所述n次諧波信號;其中,所述第一本振信號和所述第二本振信號具有不同的占空比但具有相同的本振頻率。
- 如申請專利範圍第1項所述的抑制諧波信號方法,進一步包括步驟:由一基帶濾波器對一基帶信號進行濾波處理以獲取所述輸入信號;其中,所述n次諧波信號包括頻率位於n*f LO ±f BB 和n*f LO ±n*f BB 的一信號,f LO 為所述本振頻率以及f BB 為所述輸入信號的一基带频率。
- 如申請專利範圍第1項所述的抑制諧波信號方法,進一步包括步驟:由一低雜訊放大器對一射頻信號進行放大處理以獲取所述輸入信號;其中,所述n次諧波信號包括頻率位於n*f LO ±f RF 和n*f LO ±n*f RF 的一信號,f LO 為所述本振頻率以及f RF 为所述輸入信号的一频率。
- 如申請專利範圍第1項所述的抑制諧波信號方法,其中,疊加所述第一輸出信號和所述第二輸出信號的步驟之前,所述方法進一步包括步驟:將所述第二輸出信號的幅度進行放大處理。
- 如申請專利範圍第1項所述的抑制諧波信號方法,其中,所述第一本振信號為100%占空比的一方波信號,所述第二本振信號為50%占空比的一方波信號。
- 如申請專利範圍第5項所述的抑制諧波信號方法,其中,所述第二本振信號的一相位落後所述第一本振信號的一相位45度。
- 如申請專利範圍第1項所述的抑制諧波信號方法,其中,所述n次諧波信號包括一三次諧波信號或一五次諧波信號。
- 一種抑制諧波信號裝置,包括:一混頻器,包括:一第一混頻模組,用於將一第一本振信號與一輸入信號進行混頻以獲取一第一輸出信號,其中,所述第一輸出信號包括一n次諧波信號,n為大於1的正整數;一第二混頻模組,用於將一第二本振信號與所述輸入信號進行混頻以獲取一第二輸出信號;以及一疊加模組,用於疊加所述第一輸出信號和所述第二輸出信號,以抑制所述第一輸出信號中的所述n次諧波信號; 其中,所述第一本振信號和所述第二本振信號具有不同的占空比但具有相同的本振頻率。
- 如申請專利範圍第8項所述的抑制諧波信號裝置,其中,所述第一混頻模組包括:一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體和一第一定電流源,所述第一電晶體的一閘極與所述輸入信號的一正輸入端耦接,所述第二電晶體的一閘極與所述輸入信號的一負輸入端耦接,所述第一電晶體和所述第二電晶體的源極與所述第一定電流源的一正極耦接,所述第一定電流源的一負極端接地,所述第一電晶體的一汲極與所述第三電晶體和所述第四電晶體的源極耦接,所述第二電晶體的一汲極與所述第五電晶體和所述第六電晶體的源極耦接,所述第三電晶體和所述第六電晶體的閘極與所述第一本振信號的一負輸入端耦接,所述第四電晶體和所述第五電晶體的閘極與所述第一本振信號的一正輸入端耦接,所述第三電晶體和所述第五電晶體的汲極與所述第一輸出信號的一正輸入端耦接,所述第四電晶體和所述第六電晶體的汲極與所述第一輸出信號的一負輸入端耦接。
- 如申請專利範圍第9項所述的抑制諧波信號裝置,其中,所述第二混頻模組包括一第七電晶體、一第八電晶體、一第九電晶體、一第十電晶體、一第十一電晶體、一第十二電晶體和一第二定電流源,所述第七電晶體的閘極與所述輸入信號的一正輸入端耦接,所述第八電晶體的閘極與所述輸入信號的一負輸入 端耦接,所述第七電晶體和所述第八電晶體的源極與所述第二定電流源的一正極耦接,所述第二定電流源的一負極接地,所述第七電晶體的一汲極與所述第九電晶體和所述第十電晶體的源極耦接,所述第八電晶體的一汲極與所述第十一電晶體和所述第十二電晶體的源極耦接,所述第九電晶體和所述第十二電晶體的閘極與所述第二本振信號的一負輸入端耦接,所述第十電晶體和所述第十一電晶體的閘極與所述第二本振信號的一正輸入端耦接,所述第九電晶體和所述第十一電晶體的汲極與所述第二輸出信號的一正輸入端耦接,所述第十電晶體和所述第十二電晶體的汲極與所述第二輸出信號的一負輸入端耦接。
- 如申請專利範圍第10項所述的抑制諧波信號裝置,其中,所述疊加模組包括一第一電阻、一第二電阻和一電源,所述第一電阻的一端與所述第一輸出信號和所述第二輸出信號的所述正輸入端耦接,所述第一電阻的另一端與所述電源耦接,所述第二電阻的一端與所述第一輸出信號和所述第二輸出信號的所述負輸入端耦接,所述第二電阻的另一端與所述電源耦接。
- 如申請專利範圍第10項所述的抑制諧波信號裝置,其中,所述裝置進一步包括一基帶濾波器,所述基帶濾波器用於對一基帶信號進行濾波處理以獲取所述輸入信號,其中,所述n次諧波信號包括頻率位於n*f LO ±f BB 和n*f LO ±n*f BB 的一信號,f LO 為所述本振頻率以及f BB 為所述輸入信号的一基带频率。
- 如申請專利範圍第8項所述的抑制諧波信號裝置,進一 步包括一低雜訊放大器,所述低雜訊放大器用於對一射頻信號進行放大處理以獲取所述輸入信號,其中,所述n次諧波信號包括頻率位於n*f LO ±f RF 和n*f LO ±n*f RF 的信號,f LO 為所述本振頻率以及f RF 為所述輸入信号的一频率。
- 如申請專利範圍第8項所述的抑制諧波信號裝置,其中,所述混頻器進一步包括一放大模組,所述放大模組用於從所述第二混頻模組獲取所述第二輸出信號,對所述第二輸出信號的幅度進行放大處理。
- 如申請專利範圍第8項所述的抑制諧波信號裝置,其中,所述第一本振信號為100%占空比的一方波信號,所述第二本振信號為50%占空比的一方波信號。
- 如申請專利範圍第15項所述的抑制諧波信號裝置,其中,所述第二本振信號的一相位落後所述第一本振信號的一相位45度。
- 如申請專利範圍第8項所述的抑制諧波信號裝置,其中,所述n次諧波信號包括一三次諧波信號或一五次諧波信號。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410220141.4A CN104052407B (zh) | 2014-05-22 | 2014-05-22 | 一种抑制谐波信号的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201545487A true TW201545487A (zh) | 2015-12-01 |
TWI575894B TWI575894B (zh) | 2017-03-21 |
Family
ID=51504853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104111774A TWI575894B (zh) | 2014-05-22 | 2015-04-13 | 抑制諧波信號的方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9634773B2 (zh) |
CN (1) | CN104052407B (zh) |
TW (1) | TWI575894B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391651B1 (en) * | 2015-04-07 | 2016-07-12 | Qualcomm Incorporated | Amplifier with reduced harmonic distortion |
WO2017011619A1 (en) | 2015-07-15 | 2017-01-19 | Stryker Corporation | System and method for controlling an ultrasonic tool |
US10211789B2 (en) | 2016-04-21 | 2019-02-19 | Skyworks Solutions, Inc. | PHEMT components with enhanced linearity performance |
US10419046B2 (en) * | 2016-05-26 | 2019-09-17 | Mediatek Singapore Pte. Ltd | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US10009050B2 (en) * | 2016-05-26 | 2018-06-26 | Mediatek Singapore Pte. Ltd. | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US9935722B2 (en) * | 2016-06-21 | 2018-04-03 | Intel IP Corporation | Harmonic suppressing local oscillator signal generation |
CN107612508B (zh) * | 2017-10-12 | 2020-12-22 | 机比特电子设备南京有限公司 | 一种基于0.13um SiGeBiCMOS工艺的三次谐波混频器 |
CN109962716B (zh) * | 2017-12-26 | 2021-02-12 | 华为技术有限公司 | 信号接收电路、信号处理芯片、通信设备及信号接收方法 |
CN115441884A (zh) * | 2018-06-12 | 2022-12-06 | 华为技术有限公司 | 一种发射机、本振校准电路及校准方法 |
CN115840215B (zh) * | 2023-02-13 | 2023-05-12 | 宁波飞芯电子科技有限公司 | 探测方法和探测设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8713671D0 (en) * | 1987-06-11 | 1987-07-15 | Bentall R H C | Electrical therapy apparatus |
WO2002051003A2 (en) * | 2000-12-18 | 2002-06-27 | Koninklijke Philips Electronics N.V. | Generating two signals having a mutual phase difference of 90° |
US7130604B1 (en) * | 2002-06-06 | 2006-10-31 | National Semiconductor Corporation | Harmonic rejection mixer and method of operation |
US7904036B2 (en) * | 2005-12-02 | 2011-03-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Modulation method and apparatus |
ES2400785T3 (es) * | 2010-02-19 | 2013-04-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Conversión por reducción de frecuencia usando señales de oscilador local de onda cuadrada |
TWI485995B (zh) * | 2010-06-03 | 2015-05-21 | Broadcom Corp | 可攜式計算裝置 |
US8422975B2 (en) * | 2010-06-09 | 2013-04-16 | Qualcomm, Incorporated | Harmonic suppression and/or rejection |
EP2624462B1 (en) * | 2012-02-03 | 2017-07-12 | Telefonaktiebolaget LM Ericsson (publ) | Down-conversion circuit |
WO2014015277A2 (en) * | 2012-07-19 | 2014-01-23 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for performing harmonic rejection mixing |
CN103516371B (zh) * | 2013-09-18 | 2015-10-21 | 清华大学 | 可配置无线发射机 |
US9071197B2 (en) * | 2013-09-27 | 2015-06-30 | Qualcomm Incorporated | Harmonic rejective passive up converter |
-
2014
- 2014-05-22 CN CN201410220141.4A patent/CN104052407B/zh not_active Expired - Fee Related
-
2015
- 2015-04-13 TW TW104111774A patent/TWI575894B/zh not_active IP Right Cessation
- 2015-05-04 US US14/703,389 patent/US9634773B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150341126A1 (en) | 2015-11-26 |
CN104052407A (zh) | 2014-09-17 |
US9634773B2 (en) | 2017-04-25 |
CN104052407B (zh) | 2018-06-22 |
TWI575894B (zh) | 2017-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI575894B (zh) | 抑制諧波信號的方法及裝置 | |
TW200929853A (en) | Amplifier and the method thereof | |
EP2693633A1 (en) | Calibration for power amplifier predistortion | |
JP2016532383A5 (zh) | ||
US20160190988A1 (en) | Mixer | |
TW201001900A (en) | Quadrature mixer circuit | |
US8829974B2 (en) | Balanced frequency mixer circuit | |
TW201806328A (zh) | 藉由抑制混頻器輸出處諧波以線性化發射器的裝置和方法 | |
WO2018116825A1 (ja) | 単相差動変換回路およびその信号処理方法、並びに、受信装置 | |
US20150280755A1 (en) | Systems and Methods for Reducing Signal Distortion in Wireless Communication | |
JP2009284429A (ja) | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 | |
CN107370467B (zh) | 一种用于dc-dc转换器的限流误差放大器电路 | |
TWI292255B (en) | Mixer for homodyne rf receiver | |
KR101661848B1 (ko) | 컴플리먼터리 cmos 패러럴 푸시 풀을 이용한 저전력 쿼드러처 신호 발생 장치 | |
WO2015001924A1 (ja) | 周波数変換器 | |
CN103117709B (zh) | 一种基于对数放大器的混频器 | |
CN103095235B (zh) | 一种基于指数放大器的混频器 | |
CN110212930B (zh) | 射频电路及终端 | |
CN206041937U (zh) | 一种宽带十次倍频器 | |
JP5001186B2 (ja) | 乗算回路及び通信装置 | |
KR102372372B1 (ko) | 주파수 체배 장치 및 방법 | |
TW201433060A (zh) | 具抑制諧波作用之變流控制模組 | |
US9748900B2 (en) | Low noise amplifier | |
KR101084307B1 (ko) | 고주파에서 정확한 쿼드러처 신호를 발생시키는 장치 | |
Kim et al. | A wideband noise-cancelling receiver front-end using a linearized transconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |