CN104052407B - 一种抑制谐波信号的方法及装置 - Google Patents

一种抑制谐波信号的方法及装置 Download PDF

Info

Publication number
CN104052407B
CN104052407B CN201410220141.4A CN201410220141A CN104052407B CN 104052407 B CN104052407 B CN 104052407B CN 201410220141 A CN201410220141 A CN 201410220141A CN 104052407 B CN104052407 B CN 104052407B
Authority
CN
China
Prior art keywords
signal
transistor
local oscillation
frequency
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410220141.4A
Other languages
English (en)
Other versions
CN104052407A (zh
Inventor
邓俊雄
生力伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Priority to CN201410220141.4A priority Critical patent/CN104052407B/zh
Publication of CN104052407A publication Critical patent/CN104052407A/zh
Priority to TW104111774A priority patent/TWI575894B/zh
Priority to US14/703,389 priority patent/US9634773B2/en
Application granted granted Critical
Publication of CN104052407B publication Critical patent/CN104052407B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明公开了一种抑制谐波信号的方法及装置。该方法包括：将第一本振信号与输入信号进行混频以获取第一输出信号，将第二本振信号与输入信号进行混频以获取第二输出信号，其中，第一输出信号包括n次谐波信号；叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号；其中，第一本振信号和第二本振信号具有不同的占空比，相同的本振频率。通过上述方式，本发明能够以相对简单的方式抑制混频过程中产生的谐波信号，从而提高射频收发机的性能。

Description

一种抑制谐波信号的方法及装置
技术领域
本发明涉及无线通讯领域，特别是涉及一种抑制谐波信号的方法及装置。
背景技术
现有技术中，射频收发机在对信号进行上混频或下混频处理时，常常会产生不需要的谐波信号。具体来说，例如，在对信号进行上混频处理的过程中，也即对基带信号进行滤波处理和混频处理的过程中，由于实现滤波处理和混频处理的器件的非线性特征，在混频后得到的射频信号中通常会叠加不同阶次的谐波信号。其中，谐波信号的存在将大大降低射频收发机的性能，例如，降低相邻信道泄漏比，恶化带内信噪比等等。因此，在射频收发机工作的过程中，如何抑制谐波信号，从而提高射频收发机的性能是一个亟待解决的问题。
发明内容
本发明主要解决的技术问题是提供一种抑制谐波信号的方法及装置，能够以相对简单的方式抑制混频过程中产生的谐波信号，从而提高射频收发机的性能。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种抑制谐波信号的方法，该方法包括步骤：将第一本振信号与输入信号进行混频以获取第一输出信号，将第二本振信号与输入信号进行混频以获取第二输出信号，其中，第一输出信号包括n次谐波信号，n为大于1的正整数；叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号；其中，第一本振信号和第二本振信号具有不同的占空比，相同的本振频率；其中，第一本振信号为100％占空比的方波信号，第二本振信号为50％占空比的方波信号；其中，第二本振信号的相位落后第一本振信号的相位45度。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种抑制谐波信号的装置，该装置包括混频器，该混频器包括：第一混频模块，用于将第一本振信号与输入信号进行混频以获取第一输出信号，其中，第一输出信号包括n次谐波信号，n为大于1的正整数；第二混频模块，用于将第二本振信号与输入信号进行混频以获取第二输出信号；叠加模块，用于叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号；其中，第一本振信号和第二本振信号具有不同的占空比，相同的本振频率；其中，第一本振信号为100％占空比的方波信号，第二本振信号为50％占空比的方波信号；其中，第二本振信号的相位落后第一本振信号的相位45度。
本发明的有益效果是：区别于现有技术的情况，本发明通过输入信号与不同占空比且相同本振频率的本振信号进行混频后进行叠加处理，从而抑制混频过程中产生的谐波信号，进而提高射频收发机的性能，简单且易于实现。
附图说明
图1是本发明第一实施例的抑制谐波信号的方法的流程图；
图2是本发明第二实施例的抑制谐波信号的方法的流程图；
图3是本发明第三实施例的抑制谐波信号的方法的流程图；
图4是本发明第一实施例的抑制谐波信号的装置的结构示意图；
图5是图4中混频器的电路原理图；
图6是本发明第二实施例的抑制谐波信号的装置的结构示意图；
图7是本发明第三实施例的抑制谐波信号的装置的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图1是本发明第一实施例的抑制谐波信号的方法的流程图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
步骤S101：将第一本振信号与输入信号进行混频以获取第一输出信号，将第二本振信号与输入信号进行混频以获取第二输出信号，其中，第一输出信号包括n次谐波信号；
步骤S102：叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号。
在步骤S101中，输入信号可以为基带信号也可以为射频信号。第一本振信号和第二本振信号为方波信号，且第一本振信号和第二本振信号具有不同的占空比，相同的本振频率。n次谐波信号包括三次谐波信号、五次谐波信号等等，其中，n为谐波信号的频率与基波信号也即有用信号的频率的比值，其为大于1的正整数。
如本领域技术人员所知的，将第一本振信号与输入信号进行混频以获取第一输出信号的过程中，由于实现混频功能的器件的非线性特征，在第一输出信号中常常叠加频率为本振频率的n倍的谐波信号。同理，将第二本振信号与输入信号进行混频以获取第二输出信号的过程中，在第二输出信号中也同样叠加频率为本振频率的n倍的谐波信号。
在步骤S102中，由于第一本振信号和第二本振信号具有相同的本振频率，因此第一输出信号和第二输出信号中叠加的相同阶次的谐波信号位于相同的频率点。同时，由于第一本振信号和第二本振信号具有不同的占空比，对于某些阶次的谐波信号，第一输出信号和第二输出信号中叠加的相同阶次的谐波信号具有相反的相位。因此，在叠加第一输出信号和第二输出信号时，两个信号某些相同阶次的谐波信号频率相同相位相反，则第一输出信号中的这些阶次的谐波信号将得到抑制。
区别于现有技术，本发明通过输入信号与不同占空比且相同本振频率的本振信号进行混频后进行叠加处理，从而抑制混频过程中产生的谐波信号，进而提高射频收发机的性能，简单且易于实现。
图2是本发明第二实施例的抑制谐波信号的方法的流程图。需注意的是，若有实质上相同的结果，本发明的方法并不以图2所示的流程顺序为限。如图2所示，该方法包括如下步骤：
步骤S201：由基带滤波器对基带信号进行滤波处理以获取基带频率位于fBB的输入信号。在步骤S201中，基带滤波器应用与射频收发机的发送电路，后续步骤中所指的混频为上混频。由于基带滤波器的非线性特征，在输入信号中除包括基带频率位于fBB的基波信号也即有用信号外，还包括频率位于n*fBB的谐波信号，n为大于1的正整数。
步骤S202：将第一本振信号与输入信号进行混频以获取第一输出信号，其中，第一输出信号包括n次谐波信号。在步骤S202中，以第一本振信号为100％占空比的方波信号f(x)为例来说，其傅立叶表达式具体如下所示：
其中，w1＝2πfLO1，fLO1为第一本振信号的本振频率，其值为1/2π。
由上述表达式可知，第一本振信号除包括本振频率位于fLO1的基波信号也即有用信号外，还包括频率位于n*fLO1的谐波信号，其中，n为大于1的正整数。具体来说，第一本振信号还包括频率位于3fLO1的三次谐波信号、频率位于5fLO1的五次谐波信号等等。
由于第一本振信号除包括本振频率位于fLO的有用信号外，还包括频率位于n*fLO1的谐波信号，同时，由于输入信号中除包括基带频率位于fBB的有用信号外，还会包括频率位于n*fBB的谐波信号，则第一本振信号与输入信号进行混频处理后得到的第一输出信号中除包括频率位于fLO1±fBB的有用信号，还包括频率位于n*fLO1±fBB和n*fLO1±n*fBB的谐波信号。具体来说，以三次谐波信号为例，第一输出信号还包括频率位于3fLO1±fBB、频率位于3fLO1±3fBB的谐波信号等等。
步骤S203：将第二本振信号与输入信号进行混频以获取第二输出信号。在步骤S203中，以第二本振信号为50％占空比的方波信号f(y)为例来说，其傅立叶表达式具体如下所示：
其中，w2＝2πfLO2，fLO2为第二本振信号的本振频率，其值为1/2π。
由上述表达式可知，第一本振信号的本振频率fLO1和第二本振信号的本振频率fLO2相同，均为1/2π，第二本振信号的相位落后第一本振信号的相位π/4，也即45度。当然，第二本振信号的相位落后第一本振信号的相位45度仅为举例说明，第二本振信号的相位可以落后于第一本振信号的相位，也可提前于第一本振信号的相位，其相差的度数也可以为不同于45度的其它度数。
另外，第二本振信号除包括本振频率位于fLO2的基波信号也即有用信号外，还包括频率位于n*fLO2的谐波信号，其中，n为大于1的正整数。具体来说，第二本振信号还包括频率位于3fLO2的三次谐波信号、频率位于5fLO2的五次谐波信号等等。
因此，第二本振信号与输入信号进行混频处理后得到的第二输出信号中除包括频率位于fLO2±fBB的有用信号外，还包括频率位于n*fLO2±fBB和n*fLO2±n*fBB的谐波信号。
步骤S204：将第二输出信号的幅度进行放大处理。在步骤S204中，将第二输出信号的幅度放大倍，以使得对应第二本振信号的三次谐波信号的幅度与对应第一本振信号的三次谐波信号的幅度相同。具体来说，未进行放大处理前，对应第二本振信号的三次谐波信号的幅度为进行放大处理后，对应第二本振信号的三次谐波信号的幅度变化为当然，幅度放大倍仅为举例说明，本发明并不限于上述举例的放大倍数。
步骤S205：叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号。在步骤S205中，以频率位于3fLO1±fBB的谐波信号为例来说，设定输入信号的幅度为1，相位为0°，则第一输出信号中频率位于3fLO1±fBB的谐波信号的幅度为2/3π，放大后第二输出信号中频率位于3fLO2±fBB的谐波信号的幅度也为2/3π，且第一输出信号中频率位于3fLO1±fBB的谐波信号的相位与第二输出信号中频率位于3fLO2±fBB的相位相反。此时，将第一输出信号和第二输出信号进行叠加，由于fLO1和fLO2相同，则第一输出信号中频率位于3fLO1±fBB的谐波信号会因为第二输出信号中存在幅度相同且相位相反的频率位于3fLO2±fBB的谐波信号而被抵消掉。
换个角度来说，叠加第一输出信号和第二输出信号，由于输入信号是相同的，其实质就是叠加第一本振信号和第二本振信号，从第一本振信号f(x)和第二本振信号f(y)的傅立叶展开式来说，第一本振信号f(x)和第二本振信号f(y)的傅立叶展开式具体如下所示：
由于第一本振信号和第二本振信号具有相同本振频率，也即w1＝w2，将第二输出信号的幅度放大倍后，也可理解为将第二本振信号的幅度放大倍后，将第一本振信号和放大后的第二本振信号进行叠加就可得到此时第一本振信号中对应3w1的三次谐波信号和对应5w1的五次谐波信号被完全抵消掉。
本领域的技术人员可以理解的是，100％占空比的第一本振信号和50％占空比的第二本振信号仅为举例说明，本发明并不限于上述两种占空比的本振信号。同时，本发明并不限于使用两种不同占空比的本振信号，也可使用三种、四种等不同占空比的本振信号，其分别与输入信号进行混频后再进行叠加处理，则其它阶次例如七次、九次的谐波信号将会得到抑制。
区别于现有技术，本发明通过基带滤波器对基带信号进行滤波处理以获取输入信号，将输入信号与不同占空比且相同本振频率的本振信号进行混频后进行叠加处理，从而抑制上混频过程中产生的谐波信号，进而提高射频收发机的发送性能，简单且易于实现。
图3是本发明第三实施例的抑制谐波信号的方法的流程图。需注意的是，若有实质上相同的结果，本发明的方法并不以图3所示的流程顺序为限。如图3所示，图3与图2中第二实施例的主要区别在于：
步骤S301：由低噪声放大器对射频信号进行放大处理以获取频率位于fRF的输入信号。在步骤S301中，低噪声放大器应用与射频收发机的接收电路，后续步骤中所指的混频为下混频。由于低噪声放大器的非线性特征，在输入信号中包括频率位于fRF的有用信号外，还会包括频率位于n*fRF的谐波信号，n为大于1的正整数。
本领域的技术人员可以理解的，图3中的输入信号为经低噪声放大器处理后的射频信号，图2中的输入信号为经基带滤波器滤波处理后的基带信号，图3与图2中所揭示的抑制谐波信号的方法，除输入信号不同外，后续对输入信号的处理是类似的，所以，为简洁起见，图3所示流程图的其他步骤在此不再赘述。
区别于现有技术，本发明通过低噪声放大器对射频信号进行放大处理以获取输入信号，将输入信号与不同占空比相同本振频率的本振信号进行混频后进行叠加处理，从而抑制下混频过程中产生的谐波信号，进而提高射频收发机的接收性能，简单且易于实现。
图4是本发明第一实施例的抑制谐波信号的装置的结构示意图。如图4所示，该装置包括混频器11，混频器11包括第一混频模块111、第二混频模块112和叠加模块113。
第一混频模块111用于将第一本振信号与输入信号进行混频以获取第一输出信号，其中，第一输出信号包括n次谐波信号，n为大于1的正整数。具体来说，n次谐波信号包括三次谐波信号、五次谐波信号等等。
第二混频模块112用于将第二本振信号与输入信号进行混频以获取第二输出信号。
叠加模块113分别与第一混频模块111和第二混频模块112连接，用于叠加第一输出信号和第二输出信号，以抑制第一输出信号中的n次谐波信号。其中，第一本振信号和第二本振信号具有不同的占空比，相同的本振频率。
请一并参考图5，图5是图4中混频器的电路原理图。如图5所示，混频器11包括第一混频模块111、第二混频模块112和叠加模块113。
第一混频模块111包括晶体管VT11、晶体管VT12、晶体管VT13、晶体管VT14、晶体管VT15、晶体管VT16和恒流源I11，晶体管VT11的栅极与输入信号的正输入端In+连接，晶体管VT12的栅极与输入信号的负输入端In-连接，晶体管VT11和晶体管VT12的源极与恒流源I11的正极连接，恒流源I11的负极接地，晶体管VT11的漏极与晶体管VT13和晶体管VT14的源极连接，晶体管VT12的漏极与晶体管VT15和晶体管VT16的源极连接，晶体管VT13和晶体管VT16的栅极与第一本振信号的负输入端Lc1-连接，晶体管VT14和晶体管VT15的栅极与第一本振信号的正输入端Lc1+连接，晶体管VT13和晶体管VT15的漏极与第一输出信号的正输入端Out1+连接，晶体管VT14和晶体管VT16的漏极与第一输出信号的负输入端Out1-连接。
第二混频模块112包括晶体管VT21、晶体管VT22、晶体管VT23、晶体管VT24、晶体管VT25、晶体管VT26和恒流源I12，晶体管VT21的栅极与输入信号的正输入端In+连接，晶体管VT22的栅极与输入信号的负输入端In-连接，晶体管VT21和晶体管VT22的源极与恒流源I12的正极连接，恒流源I12的负极接地，晶体管VT21的漏极与晶体管VT23和晶体管VT24的源极连接，晶体管VT22的漏极与晶体管VT25和晶体管VT26的源极连接，晶体管VT23和晶体管VT26的栅极与第二本振信号的负输入端Lc2-连接，晶体管VT24和晶体管VT25的栅极与第二本振信号的正输入端Lc2+连接，晶体管VT23和晶体管VT25的漏极与第二输出信号的正输入端Out2+连接，晶体管VT24和晶体管VT26的漏极与第二输出信号的负输入端Out2-连接。
叠加模块113包括电阻R1、电阻R2和电源VC，电阻R1的一端与第一输出信号和第二输出信号的正输入端连接，电阻R1的另一端与电源VC连接，电阻R2的一端与第一输出信号和第二输出信号的负输入端连接，电阻R2的另一端与电源VC连接。
在本实施例中，恒流源I11和恒流源I12用于提供恒定的电流，晶体管VT11、晶体管VT12以及晶体管VT21、晶体管VT22用于将输入信号的差分输入电压转换为差分输入电流，电阻R1、电阻R2为上拉电阻，用于为第一输出信号和第二输出信号叠加后产生的信号提供差分输出电压。
图6是本发明第二实施例的抑制谐波信号的装置的结构示意图。如图6所示，该装置包括基带滤波器21和混频器22。
基带滤波器21用于对基带信号进行滤波处理以获取基带频率位于fBB的输入信号。
混频器22与基带滤波器21连接，用于对输入信号进行上混频处理。具体来说，混频器22包括第一混频模块221、第二混频模块222、放大模块223和叠加模块224。
第一混频模块221与基带滤波器21连接，用于从基带滤波器21获取输入信号，将第一本振信号与输入信号进行混频以获取第一输出信号，其中，第一输出信号包括n次谐波信号，n次谐波信号包括频率位于n*fLO±fBB和n*fLO±n*fBB的信号，fLO为本振频率，n为大于1的正整数。
第二混频模块222与基带滤波器21连接，用于从基带滤波器21获取输入信号，将第二本振信号与输入信号进行混频以获取第二输出信号。
放大模块223与第二混频模块222连接，用于从第二混频模块222获取第二输出信号，对第二输出信号的幅度进行放大处理。
叠加模块224分别与第一混频模块221和放大模块223连接，用于将第一输出信号和放大后的第二输出信号进行叠加，以抑制第一输出信号中的n次谐波信号。
其中，第一本振信号为100％占空比的方波信号，第二本振信号为50％占空比的方波信号，第二本振信号的相位落后第一本振信号的相位45度。
图7是本发明第三实施例的抑制谐波信号的装置的结构示意图。如图7所示，该装置包括低噪声放大器31和混频器32，其中，混频器32包括第一混频模块321、第二混频模块322、放大模块323和叠加模块324。
低噪声放大器31用于对射频信号进行放大处理以获取频率位于fRF的输入信号。混频器32与低噪声放大器31连接，用于对输入信号进行下混频处理，具体来说，第一混频模块321和第二混频模块322分别与低噪声放大器31连接。
第一混频模块321、第二混频模块322、放大模块323和叠加模块324与图6中第二实施例中的第一混频模块221、第二混频模块222、放大模块223和叠加模块224类似，为简洁起见，此处不再赘述。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种抑制谐波信号的方法，其特征在于，所述方法包括步骤：
由基带滤波器对基带信号进行滤波处理以获取基带频率位于fBB的输入信号；
将第一本振信号与输入信号进行混频以获取第一输出信号，将第二本振信号与所述输入信号进行混频以获取第二输出信号，其中，所述第一输出信号包括n次谐波信号，n为大于1的正整数，所述混频为上混频；
叠加所述第一输出信号和所述第二输出信号，以抑制所述第一输出信号中的所述n次谐波信号，其中，所述n次谐波信号包括频率位于n*fLO±fBB和n*fLO±n*fBB的信号，fLO为本振频率；
其中，所述第一本振信号和所述第二本振信号具有不同的占空比，相同的本振频率；
其中，所述第一本振信号为100％占空比的方波信号，所述第二本振信号为50％占空比的方波信号；
其中，所述第二本振信号的相位落后所述第一本振信号的相位45度；
其中，所述第一本振信号f(x)的傅立叶表达式具体如下所示：
其中，w1＝2πfLO1，fLO1为第一本振信号的本振频率，其值为1/2π；
所述第二本振信号f(y)的傅里叶表达式具体如下所示：
其中，w2＝2πfLO2，fLO2为第二本振信号的本振频率，其值为1/2π；
其中，所述n次谐波信号包括三次谐波信号或五次谐波信号。
2.根据权利要求1所述的方法，其特征在于，所述叠加所述第一输出信号和所述第二输出信号的步骤之前，所述方法进一步包括步骤：
将所述第二输出信号的幅度进行放大处理。
3.一种抑制谐波信号的装置，其特征在于，所述装置包括混频器，所述混频器包括：
第一混频模块，用于将第一本振信号与输入信号进行混频以获取第一输出信号，其中，所述第一输出信号包括n次谐波信号，n为大于1的正整数；
第二混频模块，用于将第二本振信号与所述输入信号进行混频以获取第二输出信号；
叠加模块，用于叠加所述第一输出信号和所述第二输出信号，以抑制所述第一输出信号中的所述n次谐波信号；
其中，所述第一本振信号和所述第二本振信号具有不同的占空比，相同的本振频率；
其中，所述第一本振信号为100％占空比的方波信号，所述第二本振信号为50％占空比的方波信号；
其中，所述第二本振信号的相位落后所述第一本振信号的相位45度；
其中，所述装置进一步包括基带滤波器，所述基带滤波器用于对基带信号进行滤波处理以获取基带频率位于fBB的所述输入信号，其中，所述n次谐波信号包括频率位于n*fLO±fBB和n*fLO±n*fBB的信号，fLO为本振频率；
其中，所述混频为上混频；
其中，所述第一本振信号f(x)的傅立叶表达式具体如下所示：
其中，w1＝2πfLO1，fLO1为第一本振信号的本振频率，其值为1/2π；
所述第二本振信号f(y)的傅里叶表达式具体如下所示：
其中，w2＝2πfLO2，fLO2为第二本振信号的本振频率，其值为1/2π；
其中，所述n次谐波信号包括三次谐波信号或五次谐波信号。
4.根据权利要求3所述的装置，其特征在于，所述第一混频模块包括晶体管VT11、晶体管VT12、晶体管VT13、晶体管VT14、晶体管VT15、晶体管VT16和恒流源I11，所述晶体管VT11的栅极与所述输入信号的正输入端连接，所述晶体管VT12的栅极与所述输入信号的负输入端连接，所述晶体管VT11和所述晶体管VT12的源极与所述恒流源I11的正极连接，所述恒流源I11的负极端接地，所述晶体管VT11的漏极与所述晶体管VT13和所述晶体管VT14的源极连接，所述晶体管VT12的漏极与所述晶体管VT15和所述晶体管VT16的源极连接，所述晶体管VT13和所述晶体管VT16的栅极与所述第一本振信号的负输入端连接，所述晶体管VT14和所述晶体管VT15的栅极与所述第一本振信号的正输入端连接，所述晶体管VT13和所述晶体管VT15的漏极与所述第一输出信号的正输入端连接，所述晶体管VT14和所述晶体管VT16的漏极与所述第一输出信号的负输入端连接。
5.根据权利要求4所述的装置，其特征在于，所述第二混频模块包括晶体管VT21、晶体管VT22、晶体管VT23、晶体管VT24、晶体管VT25、晶体管VT26和恒流源I12，所述晶体管VT21的栅极与所述输入信号的正输入端连接，所述晶体管VT22的栅极与所述输入信号的负输入端连接，所述晶体管VT21和所述晶体管VT22的源极与所述恒流源I12的正极连接，所述恒流源I12的负极接地，所述晶体管VT21的漏极与所述晶体管VT23和所述晶体管VT24的源极连接，所述晶体管VT22的漏极与所述晶体管VT25和所述晶体管VT26的源极连接，所述晶体管VT23和所述晶体管VT26的栅极与所述第二本振信号的负输入端连接，所述晶体管VT24和所述晶体管VT25的栅极与所述第二本振信号的正输入端连接，所述晶体管VT23和所述晶体管VT25的漏极与所述第二输出信号的正输入端连接，所述晶体管VT24和所述晶体管VT26的漏极与所述第二输出信号的负输入端连接。
6.根据权利要求5所述的装置，其特征在于，所述叠加模块包括电阻R1、电阻R2和电源VC，所述电阻R1的一端与所述第一输出信号和所述第二输出信号的正输入端连接，所述电阻R1的另一端与所述电源VC连接，所述电阻R2的一端与所述第一输出信号和所述第二输出信号的负输入端连接，所述电阻R2的另一端与所述电源VC连接。
7.根据权利要求3所述的装置，其特征在于，所述混频器进一步包括放大模块，所述放大模块用于从所述第二混频模块获取所述第二输出信号，对所述第二输出信号的幅度进行放大处理。
CN201410220141.4A 2014-05-22 2014-05-22 一种抑制谐波信号的方法及装置 Expired - Fee Related CN104052407B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410220141.4A CN104052407B (zh) 2014-05-22 2014-05-22 一种抑制谐波信号的方法及装置
TW104111774A TWI575894B (zh) 2014-05-22 2015-04-13 抑制諧波信號的方法及裝置
US14/703,389 US9634773B2 (en) 2014-05-22 2015-05-04 Method and device for suppressing harmonic signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410220141.4A CN104052407B (zh) 2014-05-22 2014-05-22 一种抑制谐波信号的方法及装置

Publications (2)

Publication Number Publication Date
CN104052407A CN104052407A (zh) 2014-09-17
CN104052407B true CN104052407B (zh) 2018-06-22

Family

ID=51504853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410220141.4A Expired - Fee Related CN104052407B (zh) 2014-05-22 2014-05-22 一种抑制谐波信号的方法及装置

Country Status (3)

Country Link
US (1) US9634773B2 (zh)
CN (1) CN104052407B (zh)
TW (1) TWI575894B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391651B1 (en) * 2015-04-07 2016-07-12 Qualcomm Incorporated Amplifier with reduced harmonic distortion
WO2017011619A1 (en) * 2015-07-15 2017-01-19 Stryker Corporation System and method for controlling an ultrasonic tool
US10211789B2 (en) 2016-04-21 2019-02-19 Skyworks Solutions, Inc. PHEMT components with enhanced linearity performance
US10009050B2 (en) * 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression
US10419046B2 (en) * 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US9935722B2 (en) * 2016-06-21 2018-04-03 Intel IP Corporation Harmonic suppressing local oscillator signal generation
CN107612508B (zh) * 2017-10-12 2020-12-22 机比特电子设备南京有限公司 一种基于0.13um SiGeBiCMOS工艺的三次谐波混频器
CN109962716B (zh) * 2017-12-26 2021-02-12 华为技术有限公司 信号接收电路、信号处理芯片、通信设备及信号接收方法
CN115441884A (zh) * 2018-06-12 2022-12-06 华为技术有限公司 一种发射机、本振校准电路及校准方法
CN115840215B (zh) * 2023-02-13 2023-05-12 宁波飞芯电子科技有限公司 探测方法和探测设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130604B1 (en) * 2002-06-06 2006-10-31 National Semiconductor Corporation Harmonic rejection mixer and method of operation
CN102754332A (zh) * 2010-02-19 2012-10-24 瑞典爱立信有限公司 使用方波本地振荡器信号的下变频
EP2624462A1 (en) * 2012-02-03 2013-08-07 Telefonaktiebolaget LM Ericsson (publ) Down-conversion circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8713671D0 (en) * 1987-06-11 1987-07-15 Bentall R H C Electrical therapy apparatus
EP1348253B1 (en) * 2000-12-18 2005-03-23 Koninklijke Philips Electronics N.V. GENERATING TWO SIGNALS HAVING A MUTUAL PHASE DIFFERENCE OF 90o
US7904036B2 (en) * 2005-12-02 2011-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus
TWI485995B (zh) * 2010-06-03 2015-05-21 Broadcom Corp 可攜式計算裝置
US8422975B2 (en) * 2010-06-09 2013-04-16 Qualcomm, Incorporated Harmonic suppression and/or rejection
US9455757B2 (en) * 2012-07-19 2016-09-27 The Trustees Of Columbia University In The City Of New York Circuits and methods for performing harmonic rejection mixing
CN103516371B (zh) * 2013-09-18 2015-10-21 清华大学 可配置无线发射机
US9071197B2 (en) * 2013-09-27 2015-06-30 Qualcomm Incorporated Harmonic rejective passive up converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130604B1 (en) * 2002-06-06 2006-10-31 National Semiconductor Corporation Harmonic rejection mixer and method of operation
CN102754332A (zh) * 2010-02-19 2012-10-24 瑞典爱立信有限公司 使用方波本地振荡器信号的下变频
EP2624462A1 (en) * 2012-02-03 2013-08-07 Telefonaktiebolaget LM Ericsson (publ) Down-conversion circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mixers of Ultra-High Gain from 5.0 to 18.0 GHz;Hsin-Chia Yang 等;《Wireless Engineering and Technology》;20130131;第4卷(第1期);论文第1至2页，图1 *

Also Published As

Publication number Publication date
TWI575894B (zh) 2017-03-21
TW201545487A (zh) 2015-12-01
US9634773B2 (en) 2017-04-25
US20150341126A1 (en) 2015-11-26
CN104052407A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052407B (zh) 一种抑制谐波信号的方法及装置
US9331633B1 (en) System and method for eliminating intermodulation
CN103595426A (zh) 阻断耐受型宽频噪声消除接收器
JP2015080258A (ja) 受信器、受信信号を操作するための方法、およびワイヤレス機器
CN107681981B (zh) 用于通过抑制谐波对发送器线性化的系统和方法
US9281888B1 (en) Quadrature signal generator, beamforming arrangement, communication device and base station
EP2814182A3 (en) Method for reducing second order distortion in harmonic rejection mixer
CN104065611A (zh) 用于在直接转换接收器中进行i/q不匹配缓解的电路架构
EP3200343B1 (en) Power amplifier system and associated bias circuit
TW201001900A (en) Quadrature mixer circuit
EP3787107A1 (en) Amplification circuit and rectifying antenna
CN102522952B (zh) 一种谐波抑制混频器和gsm射频芯片
GB201209981D0 (en) Adaptive antenna impedance matching
US10461698B2 (en) Signal processing apparatus and method
CN105765863B (zh) 一种功率放大器稳定电路及发射机
US8331896B2 (en) Method of operation of a passive high-frequency image reject mixer
US9571035B1 (en) Alternating anti-parallel diode mixer structure
US9172408B2 (en) Transmitter supporting two modes
CN105227145A (zh) 射频非线性失真检测电路
CN110212930B (zh) 射频电路及终端
EP3584944A1 (en) A saw-less single-ended receiver design for low supply voltage and associated signal processing
US10211780B2 (en) Alternating anti-parallel diode mixer structure
US9331634B2 (en) Frequency down-conversion
RU2504073C1 (ru) Избирательный усилитель с парафазным выходом
Hui et al. Simulation of the response of mixer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180622

Termination date: 20190522

CF01 Termination of patent right due to non-payment of annual fee