KR102372372B1 - 주파수 체배 장치 및 방법 - Google Patents

주파수 체배 장치 및 방법 Download PDF

Info

Publication number
KR102372372B1
KR102372372B1 KR1020180104669A KR20180104669A KR102372372B1 KR 102372372 B1 KR102372372 B1 KR 102372372B1 KR 1020180104669 A KR1020180104669 A KR 1020180104669A KR 20180104669 A KR20180104669 A KR 20180104669A KR 102372372 B1 KR102372372 B1 KR 102372372B1
Authority
KR
South Korea
Prior art keywords
signal
unit
differential
differential signal
multiplying
Prior art date
Application number
KR1020180104669A
Other languages
English (en)
Other versions
KR20190059832A (ko
Inventor
강동우
구본태
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US16/199,061 priority Critical patent/US10659023B2/en
Publication of KR20190059832A publication Critical patent/KR20190059832A/ko
Application granted granted Critical
Publication of KR102372372B1 publication Critical patent/KR102372372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/04—Reducing undesired oscillations, e.g. harmonics

Landscapes

  • Amplifiers (AREA)

Abstract

입력 신호의 주파수를 체배하여 출력하는 주파수 체배 장치로서, 입력 신호를 제1 차동 신호 및 제2 차동 신호로 변환하여 출력하는 주차동부, 상기 주차동부로부터 수신된 상기 제1 차동 신호의 주파수를 체배하여 제1 신호를 출력하는 제1 체배부, 상기 주차동부로부터 수신된 상기 제2 차동 신호의 주파수를 체배하여 제2 신호를 출력하는 제2 체배부, 그리고 상기 제1 체배부 및 상기 제2 체배부로부터 수신된 상기 제1 신호 및 상기 제2 신호를 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 결합부를 포함하는 주파수 체배 장치가 제공된다.

Description

주파수 체배 장치 및 방법{APPARATUS AND METHOD FOR MULTIPLYING FREQUENCY}
본 기재는 기본 주파수 성분이 제거된 체배 신호를 출력하는 주파수 체배 장치에 관한 것이다.
주파수 체배기(frequency multiplier)는 낮은 주파수의 신호를 비선형 소자에 인가하여 높은 주파수의 신호를 얻는 장치이다. 주로 10GHz 이상의 밀리미터웨이브(millimeter wave, mmW) 대역 또는 테라헤르츠(THz) 대역의 신호를 구현하기 위해 필요한 장치이다. 능동소자를 이용하여 주파수 체배기를 구현한 구조는 도 1과 같다.
도 1을 참조하면, 입력 신호는 능동 또는 수동 소자에 의해 차동(differential) 신호로 변환된다. 각각의 차동 신호는 트랜지스터(transistor)에 인가된다. 각 트랜지스터의 바이어스(bias)를 핀치 오프(pinch off) 근처에 두면, 트랜지스터의 드레인(drain) 또는 콜렉터(collector) 전류는 반파정류된 형태로 출력된다. 각 트랜지스터를 통해 반파정류된 신호는 서로 위상이 다르므로, 최종 출력값은 반파정류된 두 신호가 결합되어 전파정류된 신호가 된다. 이상적인 최종 출력값은 짝수 하모닉(2fo, 4fo, 6fo, ...) 성분으로 이루어진다.
실제 주파수 체배기 구현시 이상적인 차동 신호를 생성하기 어렵다. 또한, 능동 또는 수동 소자에 의해 두 차동 신호 사이의 진폭 또는 위상 오차가 발생하기 때문에, 홀수 하모닉 성분(fo, 3fo, ...)도 같이 출력된다. 이와 같은 형태로 구현된 주파수 체배기에서는 기본 주파수의 세기가 2fo 대비 -30 ~ -20dB 정도 높게 출력된다. 이를 해결하기 위해, 필터를 추가하게 되면 이차 하모닉 성분의 손실이 발생하는 문제점이 있다.
한 실시예는 기본 주파수 성분이 제거된 체배 신호를 출력하는 주파수 체배 장치를 제공한다.
다른 실시예는 기본 주파수 성분이 제거된 체배 신호를 출력하는 주파수 체배 방법을 제공한다.
한 실시예에 따르면, 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 장치는, 입력 신호를 제1 차동 신호 및 제2 차동 신호로 변환하여 출력하는 주차동부, 상기 주차동부로부터 수신된 상기 제1 차동 신호의 주파수를 체배하여 제1 신호를 출력하는 제1 체배부, 상기 주차동부로부터 수신된 상기 제2 차동 신호의 주파수를 체배하여 제2 신호를 출력하는 제2 체배부, 그리고 상기 제1 체배부 및 상기 제2 체배부로부터 수신된 상기 제1 신호 및 상기 제2 신호를 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 결합부를 포함한다.
상기 제1 체배부 및 상기 제2 체배부는, 상기 주차동부 및 상기 결합부 사이에 병렬 연결될 수 있다.
상기 주차동부는, 밸런(balun) 또는 트랜스포머(transformer)일 수 있다.
상기 제1 체배부는, 상기 주차동부로부터 수신된 상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하는 제1 차동부를 포함할 수 있다.
상기 제2 체배부는, 상기 주차동부로부터 수신된 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 제2 차동부를 포함할 수 있다.
상기 제1 체배부는, 상기 제1 차동부로부터 수신된 상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 제1, 2 반파 정류 신호를 출력하는 제1 트랜지스터부를 포함할 수 있다.
상기 제2 체배부는, 상기 제2 차동부로부터 수신된 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 제3, 4 반파 정류 신호를 출력하는 제2 트랜지스터부를 포함할 수 있다.
상기 제1 신호와 상기 제2 신호는 기본 주파수 성분과 이차 하모닉 성분을 포함할 수 있으며, 상기 제1 신호와 상기 제2 신호의 기본 주파수 성분은 서로 위상이 180도 차이가 나며, 상기 제1 신호와 상기 제2 신호의 이차 하모닉 성분은 서로 위상이 동일할 수 있다.
상기 제1 체배부는, 상기 제1 트랜지스터부로부터 출력된 제1, 2 반파 정류 신호를 결합하여 상기 제1 신호를 출력하는 제1 합산부를 포함할 수 있다.
상기 제2 체배부는, 상기 제2 트랜지스터부로부터 출력된 제3, 4 반파 정류 신호를 결합하여 상기 제2 신호를 출력하는 제2 합산부를 포함할 수 있다.
다른 실시예에 따르면, 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 방법은, 입력 신호를 주차동부를 통해 제1 차동 신호 및 제2 차동 신호로 변환하는 단계, 상기 제1 차동 신호의 주파수를 제1 체배부를 통해 체배하여 제1 신호를 출력하고, 상기 제2 차동 신호의 주파수를 제2 체배부를 통해 체배하여 제2 신호를 출력하는 단계, 그리고 상기 제1 신호 및 상기 제2 신호를 결합부를 통해 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 단계를 포함한다.
상기 제1 체배부 및 상기 제2 체배부는, 상기 주차동부 및 상기 결합부 사이에 병렬 연결될 수 있다.
상기 주차동부는, 밸런(balun) 또는 트랜스포머(transformer)일 수 있다.
상기 제1 신호 및 상기 제2 신호를 출력하는 단계는, 상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하고, 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 단계, 그리고 상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 출력된 제1, 2 반파 정류 신호를 결합하여 제1 신호를 출력하고, 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 출력된 제3, 4 반파 정류 신호를 결합하여 제2 신호를 출력하는 단계를 포함할 수 있다.
다른 실시예에 따르면, 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 장치는, 입력 신호를 제1 차동 신호 및 제2 차동 신호로 변환하여 출력하는 주차동부, 상기 주차동부의 출력단의 상단에 연결되며, 상기 주차동부로부터 출력된 상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하는 제1 차동부, 상기 주차동부의 출력단의 하단에 연결되며, 상기 주차동부로부터 출력된 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 제2 차동부, 상기 제1 차동부의 출력단에 연결되며, 상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 제1, 2 반파 정류 신호를 출력하는 제1 트랜지스터부, 상기 제2 차동부의 출력단에 연결되며, 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 제3, 4 반파 정류 신호를 출력하는 제2 트랜지스터부, 상기 제1 트랜지스터부의 출력단에 연결되며, 상기 제1 트랜지스터부로부터 출력된 제1, 2 반파 정류 신호를 결합하여 제1 신호를 출력하는 제1 합산부, 상기 제2 트랜지스터부의 출력단에 연결되며, 상기 제2 트랜지스터부로부터 출력된 제3, 4 반파 정류 신호를 결합하여 제2 신호를 출력하는 제2 합산부, 그리고 상기 제1 합산부 및 상기 제2 합산부의 출력단에 연결되며, 상기 제1 신호 및 상기 제2 신호를 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 결합부를 포함한다.
상기 주차동부, 제1 차동부, 및 제2 차동부는, 밸런(balun) 또는 트랜스포머(transformer)일 수 있다.
상기 제1 차동부와 상기 제1 트랜지스터부 사이에는 상기 제3 차동 신호 및 상기 제4 차동 신호를 증폭하는 제1 증폭부, 그리고 상기 제2 차동부와 상기 제2 트랜지스터부 사이에는 상기 제5 차동 신호 및 상기 제6 차동 신호를 증폭하는 제2 증폭부를 더 포함할 수 있다.
기본주파수의 누설전력을 줄일 수 있다.
또한, 체배되는 주파수의 출력을 증가시킬 수 있다.
도 1은 주파수 체배기를 나타내는 도면이다.
도 2는 한 실시예에 따른 평형(balanced) 주파수 체배기의 회로도를 나타내는 도면이다.
도 3은 한 실시예에 따른 입력전력에 대한 기본 주파수의 출력 전력을 나타내는 그래프이다.
도 4는 한 실시예에 따른 입력전력에 대한 체배된 주파수의 출력 전력을 나타내는 그래프이다.
도 5는 한 실시예에 따른 주파수 체배 장치의 블록도이다.
도 6은 한 실시예에 따른 주파수 체배 장치의 회로도이다.
도 7은 본 기재를 적용하였을 때의 입력전력에 대한 기본 주파수의 출력 전력을 나타내는 그래프이다.
도 8은 본 기재를 적용하였을 때의 입력전력에 대한 체배된 주파수의 출력 전력을 나타내는 그래프이다.
도 9는 한 실시예에 따른 주파수 체배 방법의 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 2는 한 실시예에 따른 평형(balanced) 주파수 체배기의 회로도를 나타내는 도면이다.
도 2를 참조하면, 입력 신호인 RFIN은 트랜스포머(transformer) 또는 밸런(balun)에 의해 차동 신호로 나뉘게 된다. 차동 신호는 증폭기에 의해 증폭될 수도 있고, 체배기에 바로 인가될 수도 있다.
트랜스포머가 이상적인 상태(1차측과 2차측의 크기가 동일하고 위상이 180도 차이가 나지 않는 상태)가 아닌 이상, 입력 주파수(RFIN) 성분은 완벽히 제거되지 않는다. 따라서, 실제 주파수 체배기 구현시, 트랜스포머 또는 밸런에 의해 상단 출력과 하단 출력 사이에 진폭 오차(ε)와 위상 오차(θ)가 발생한다. 진폭 오차와 위상 오차를 포함하는 상단 출력과 하단 출력은 수학식 1과 같다.
Figure 112018087410676-pat00001
진폭 오차(ε)와 위상 오차(θ)가 모두 0이 되면, 각각의 기본 주파수(ω) 성분은 서로 반대의 위상을 가져 상쇄되고, 짝수배 하모닉 성분은 서로 동일한 위상을 가져 결합될 수 있다. 트랜스포머 또는 밸런에 의한 진폭 및 위상 오차는 각각 약 1dB 이내 및 5도 이내이다. 진폭 및 위상 오차로 인해 기본 주파수의 출력 전력은 이차 하모닉 주파수의 출력 전력보다 약 20~30dB 정도 낮을 수 있다.
도 3은 한 실시예에 따른 입력전력(X축)에 대한 기본 주파수의 출력 전력을 나타내는 그래프이고, 도 4는 한 실시예에 따른 입력전력(X축)에 대한 체배된 주파수의 출력 전력을 나타내는 그래프이다.
도 3에는 주파수 체배기를 설계하였을 때의 입력 전력에 대한 기본 주파수의 출력 전력이 도시되어 있고, 도 4에는 주파수 체배기를 설계하였을 때의 체배된 주파수의 출력 전력이 도시되어 있다. 입력 주파수는 120GHz이고, 출력 주파수는 240GHz이다.
도 3 및 도 4를 참조하면, 주파수 체배기 구현시 트랜스포머에 의한 진폭 및 위상 오차 때문에, 기본 주파수의 출력 전력이 체배된 주파수의 출력 전력보다 약 25dB 낮다. 이때 기본 주파수와 체배된 주파수 사이의 출력 전력 차이를 줄일 수 있도록, 기본 주파수 성분을 감소시키기 위한 필터가 요구된다.
도 5는 한 실시예에 따른 주파수 체배 장치의 블록도이다.
도 5를 참조하면, 한 실시예에 따른 주파수 체배 장치는, 주차동부(10), 제1 체배부(100), 제2 체배부(200), 결합부(300)를 포함한다.
주차동부(10)는 입력 신호를 제1 차동(differential) 신호 및 제2 차동 신호로 변환하여 출력한다. 제1 차동 신호 및 제2 차동 신호의 주파수와 진폭은 같고, 위상은 반대이다. 주차동부(10)는 한 실시예로서 밸런(balun) 또는 트랜스포머(transformer)일 수 있다.
제1 체배부(100)는 주차동부(10)로부터 수신된 제1 차동 신호의 주파수를 체배하여 제1 신호를 출력한다.
제1 체배부(100)는 제1 차동부(110), 제1 증폭부(120), 제1 트랜지스터부(130), 제1 합산부(140)을 포함할 수 있다.
제1 차동부(110)는 주차동부(10)로부터 수신된 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환한다. 제1 차동부(110)는 한 실시예로서 밸런 또는 트랜스포머일 수 있다.
제1 증폭부(120)는 변환된 제3 차동 신호 및 제4 차동 신호를 증폭한다.
제1 트랜지스터부(130)는 제1 증폭부(120)로부터 수신된 제3 차동 신호 및 제4 차동 신호를 각각 반파 정류하여 출력한다. 제1 트랜지스터부(130)는 두 개의 트랜지스터를 포함할 수 있으며, 각각의 트랜지스터를 통해 제3 차동 신호 및 제4 차동 신호를 반파 정류하여 두 개의 신호를 출력한다.
제1 합산부(140)는 제1 트랜지스터부(130)로부터 출력된 두 신호를 결합하여 체배된 신호인 제1 신호를 출력한다. 제1 신호는 기본 주파수 성분과 짝수배 하모닉 성분을 포함한다.
제2 체배부(200)는 주차동부(10)로부터 수신된 제2 차동 신호의 주파수를 체배하여 제2 신호를 출력한다.
제2 체배부(200)는 제2 차동부(210), 제2 증폭부(220), 제2 트랜지스터부(230), 제2 합산부(240)을 포함할 수 있다.
제2 차동부(210)는 주차동부(10)로부터 수신된 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환한다. 제2 차동부(210)는 한 실시예로서 밸런 또는 트랜스포머일 수 있다.
제2 증폭부(220)는 변환된 제5 차동 신호 및 제6 차동 신호를 증폭한다.
제2 트랜지스터부(230)는 제2 증폭부(220)로부터 수신된 제5 차동 신호 및 제6 차동 신호를 각각 반파 정류하여 출력한다. 제2 트랜지스터부(230)는 두 개의 트랜지스터를 포함할 수 있으며, 각각의 트랜지스터를 통해 제5 차동 신호 및 제6 차동 신호를 각각 반파 정류하여 두 개의 신호를 출력한다.
제2 합산부(240)는 제2 트랜지스터부(230)로부터 출력된 두 신호를 결합하여 체배된 신호인 제2 신호를 출력한다. 제2 신호는 기본 주파수 성분과 짝수배 하모닉 성분을 포함한다.
제1 체배부(100)와 제2 체배부(200)는 주차동부(10) 및 결합부(300) 사이에 병렬 연결된다.
제1 체배부(100)와 제2 체배부(200)는 평형(balanced) 구조를 가질 수 있다.
결합부(300)는 제1 체배부(100) 및 제2 체배부(200)로부터 각각 수신된 제1 신호와 제2 신호를 결합하여 기본 주파수 성분이 제거되고 짝수배 하모닉 성분만 존재하는 제3 신호를 출력한다. 제1 신호와 제2 신호의 기본 주파수 성분은 서로 위상이 180도 차이가 나므로, 결합부(300)에서 서로 상쇄된다. 반면, 제1 신호와 제2 신호의 짝수배 주파수 성분은 서로 위상이 동일하므로, 결합부(300)에서 서로 더해진다. 이를 통해, 기본 주파수 성분은 효과적으로 상쇄되는 효과와 짝수배 주파수 성분의 결합으로 출력이 상승하는 효과가 있다.
도 6은 한 실시예에 따른 주파수 체배 장치의 회로도이다.
도 6을 참조하면, 한 실시예에 따른 주파수 체배 장치는, 주차동부(10), 제1 체배부(100), 제2 체배부(200), 결합부(300)를 포함한다.
주차동부(10)는 입력 신호를 제1 차동 신호(1) 및 제2 차동 신호(3)로 변환하여 출력한다.
제1 체배부(100)는 제1 차동부(110), 제1 증폭부(120), 제1 트랜지스터부(130), 제1 합산부(140)을 포함할 수 있다.
제1 차동부(110)는 주차동부(10)의 출력단의 상단에 연결되며, 주차동부(10)로부터 출력된 제1 차동 신호(1)를 제3 차동 신호(6) 및 제4 차동 신호(7)로 변환한다.
제1 트랜지스터부(130)는 제1 차동부(110)의 출력단에 연결되며, 제3 차동 신호(6) 및 제4 차동 신호(7)를 각각 반파 정류하여 제1 반파 정류 신호(I++) 및 제2 반파 정류 신호(I+-)를 출력한다.
제1 합산부(140)는 제1 트랜지스터부(130)의 출력단에 연결되며, 제1 트랜지스터부(130)로부터 수신된 제1 반파 정류 신호(I++) 및 제2 반파 정류 신호(I+-)를 결합하여 체배된 신호인 제1 신호(2)를 출력한다.
제1 반파 정류 신호(I++)는 제1 트랜지스터부(130)의 상단 드레인(drain) 전류 신호이고, 제2 반파 정류 신호(I+-)는 하단 드레인 전류 신호이다. 한 실시예로서, 제1 트랜지스터부(130)는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)를 포함할 수 있으며, 제1 반파 정류 신호(I++)는 제1 트랜지스터부(130)의 상단 콜렉터(collector) 전류 신호이고, 제2 반파 정류 신호(I+-)는 하단 콜렉터 전류 신호일 수 있다. 제1 반파 정류 신호(I++) 및 제2 반파 정류 신호(I+-)는 수학식 2와 같다.
Figure 112018087410676-pat00002
제1 증폭부(120)는 제1 차동부(110)와 제1 트랜지스터부(130) 사이에 연결될 수 있으며, 제3 차동 신호(6) 및 제4 차동 신호(7)를 증폭할 수 있다.
제2 체배부(200)는 제2 차동부(210), 제2 증폭부(220), 제2 트랜지스터부(230), 제2 합산부(240)을 포함할 수 있다.
제2 차동부(210)는 주차동부(10)의 출력단의 하단에 연결되며, 주차동부(10)로부터 출력된 제2 차동 신호(3)를 제5 차동 신호(8) 및 제6 차동 신호(9)로 변환한다.
제2 트랜지스터부(230)는 제2 차동부(210)의 출력단에 연결되며, 제5 차동 신호(8) 및 제6 차동 신호(9)를 각각 반파 정류하여 제3 반파 정류 신호(I-+) 및 제4 반파 정류 신호(I--)를 출력한다.
제2 합산부(240)는 제2 트랜지스터부(230)의 출력단에 연결되며, 제2 트랜지스터부(230)로부터 출력된 제3 반파 정류 신호(I-+) 및 제4 반파 정류 신호(I--)를 결합하여 체배된 신호인 제2 신호(4)를 출력한다.
제3 반파 정류 신호(I-+)는 제2 트랜지스터부(230)의 상단 드레인 전류 신호이고, 제4 반파 정류 신호(I--)는 하단 드레인 전류 신호이다. 한 실시예로서, 제2 트랜지스터부(230)는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)를 포함할 수 있으며, 제3 반파 정류 신호(I-+)는 제2 트랜지스터부(230)의 상단 콜렉터 전류 신호이고, 제4 반파 정류 신호(I--)는 하단 콜렉터 전류 신호일 수 있다. 제3 반파 정류 신호(I-+) 및 제4 반파 정류 신호(I--)는 수학식 3과 같다.
Figure 112018087410676-pat00003
제2 증폭부(220)는 제2 차동부(210)와 제2 트랜지스터부(230) 사이에 연결될 수 있으며, 제5 차동 신호(8) 및 제6 차동 신호(9)를 증폭할 수 있다.
결합부(300)는 제1 합산부(140) 및 제2 합산부(240)의 출력단에 연결되며, 제1 신호(2) 및 제2 신호(4)를 결합하여 기본 주파수 성분이 제거된 제3 신호(5)를 출력한다.
제1 신호(2)와 제2 신호(4)의 기본 주파수 성분은 서로 위상이 180도 차이 가 나고 짝수배 하모닉 성분은 서로 위상이 동일하므로, 기본 주파수 성분은 상쇄되고 짝수배 하모닉 성분은 더해진다. 따라서, 제3 신호(5)에는 짝수배 하모닉 성분만 포함된다.
한 실시예로서, 결합부(300)의 출력단에 연결되며, 제3 신호(5)에서 이차 하모닉 성분을 제외한 나머지 고차 하모닉 성분을 제거하는 필터를 더 포함할 수 있다.
도 7은 CMOS 소자를 적용하여 본 기재의 주파수 체배 장치를 설계하였을 때의 입력전력(X축)에 대한 기본 주파수의 출력 전력을 나타내는 그래프이고, 도 8은 CMOS 소자를 적용하여 본 기재의 주파수 체배 장치를 설계하였을 때의 입력전력(X축)에 대한 체배된 주파수의 출력 전력을 나타내는 그래프이다.
도 7에는 본 기재의 주파수 체배 장치를 설계하였을 때의 입력전력에 대한 기본 주파수의 출력 전력이 도시되어 있고, 도 8에는 본 기재의 주파수 체배 장치를 설계하였을 때의 입력전력에 대한 체배된 주파수의 출력 전력이 도시되어 있다. 입력 주파수는 120GHz이고, 출력 주파수는 240GHz이다.
도 7 및 도 8을 참조하면, 기본 주파수의 출력 전력이 체배된 주파수의 출력 전력보다 약 60dB 낮다. 본 기재에 따르면, 기존의 주파수 체배기에 비해 기본 주파수의 출력 전력이 약 35dB 이상 낮아지는 효과가 있다. 또한, 짝수배 주파수 성분들의 결합을 통해 기존의 주파수 체배기에 비해 출력이 상승하는 효과가 있다.
도 9는 한 실시예에 따른 주파수 체배 방법의 흐름도이다.
도 9를 참조하면, 한 실시예에 따른 주파수 체배 방법은, 입력 신호를 주차동부를 통해 제1 차동 신호 및 제2 차동 신호로 변환하는 단계(S100), 제1 차동 신호의 주파수를 제1 체배부를 통해 체배하여 제1 신호를 출력하고, 제2 차동 신호의 주파수를 제2 체배부를 통해 체배하여 제2 신호를 출력하는 단계(S200), 그리고 제1 신호 및 제2 신호를 결합부를 통해 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 단계(S300)를 포함한다.
제1 신호 및 제2 신호를 출력하는 단계(S200)는 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하고, 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 단계(S210), 그리고 변환된 제3 차동 신호 및 제4 차동 신호를 각각 반파 정류하여 출력된 제1, 2 반파 정류 신호를 결합하여 체배된 제1 신호를 출력하고, 제5 차동 신호 및 제6 차동 신호를 반파 정류하여 출력된 제3, 4 반파 정류 신호를 결합하여 체배된 제2 신호를 출력하는 단계(S220)를 포함할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 장치로서,
    입력 신호를 제1 차동 신호 및 제2 차동 신호로 변환하여 출력하는 주차동부,
    상기 주차동부로부터 수신된 상기 제1 차동 신호의 주파수를 체배하여 제1 신호를 출력하는 제1 체배부,
    상기 주차동부로부터 수신된 상기 제2 차동 신호의 주파수를 체배하여 제2 신호를 출력하는 제2 체배부, 그리고
    상기 제1 체배부 및 상기 제2 체배부로부터 수신된 상기 제1 신호 및 상기 제2 신호를 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 결합부
    를 포함하고,
    상기 제1 신호와 상기 제2 신호는 기본 주파수 성분과 이차 하모닉 성분을 포함하며, 상기 제1 신호와 상기 제2 신호의 기본 주파수 성분은 서로 위상이 180도 차이가 나며, 상기 제1 신호와 상기 제2 신호의 이차 하모닉 성분은 서로 위상이 동일한, 주파수 체배 장치.
  2. 제1항에서,
    상기 제1 체배부 및 상기 제2 체배부는,
    상기 주차동부 및 상기 결합부 사이에 병렬 연결된, 주파수 체배 장치.
  3. 제1항에서,
    상기 주차동부는,
    밸런(balun) 또는 트랜스포머(transformer)인, 주파수 체배 장치.
  4. 제2항에서,
    상기 제1 체배부는,
    상기 주차동부로부터 수신된 상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하는 제1 차동부를 포함하는, 주파수 체배 장치.
  5. 제2항에서,
    상기 제2 체배부는,
    상기 주차동부로부터 수신된 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 제2 차동부를 포함하는, 주파수 체배 장치.
  6. 제4항에서,
    상기 제1 체배부는,
    상기 제1 차동부로부터 수신된 상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 제1, 2 반파 정류 신호를 출력하는 제1 트랜지스터부를 포함하는, 주파수 체배 장치.
  7. 제5항에서,
    상기 제2 체배부는,
    상기 제2 차동부로부터 수신된 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 제3, 4 반파 정류 신호를 출력하는 제2 트랜지스터부를 포함하는, 주파수 체배 장치.
  8. 삭제
  9. 제6항에서,
    상기 제1 체배부는,
    상기 제1 트랜지스터부로부터 출력된 제1, 2 반파 정류 신호를 결합하여 상기 제1 신호를 출력하는 제1 합산부를 포함하는, 주파수 체배 장치.
  10. 제7항에서,
    상기 제2 체배부는,
    상기 제2 트랜지스터부로부터 출력된 제3, 4 반파 정류 신호를 결합하여 상기 제2 신호를 출력하는 제2 합산부를 포함하는, 주파수 체배 장치.
  11. 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 방법으로서,
    입력 신호를 주차동부를 통해 제1 차동 신호 및 제2 차동 신호로 변환하는 단계,
    상기 제1 차동 신호의 주파수를 제1 체배부를 통해 체배하여 제1 신호를 출력하고, 상기 제2 차동 신호의 주파수를 제2 체배부를 통해 체배하여 제2 신호를 출력하는 단계, 그리고
    상기 제1 신호 및 상기 제2 신호를 결합부를 통해 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 단계
    를 포함하고,
    상기 제1 신호와 상기 제2 신호는 기본 주파수 성분과 이차 하모닉 성분을 포함하며, 상기 제1 신호와 상기 제2 신호의 기본 주파수 성분은 서로 위상이 180도 차이가 나며, 상기 제1 신호와 상기 제2 신호의 이차 하모닉 성분은 서로 위상이 동일한, 주파수 체배 방법.
  12. 제11항에서,
    상기 제1 체배부 및 상기 제2 체배부는,
    상기 주차동부 및 상기 결합부 사이에 병렬 연결된, 주파수 체배 방법.
  13. 제11항에서,
    상기 주차동부는,
    밸런(balun) 또는 트랜스포머(transformer)인, 주파수 체배 방법.
  14. 제11항에서,
    상기 제1 신호 및 상기 제2 신호를 출력하는 단계는,
    상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하고, 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 단계, 그리고
    상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 출력된 제1, 2 반파 정류 신호를 결합하여 제1 신호를 출력하고, 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 출력된 제3, 4 반파 정류 신호를 결합하여 제2 신호를 출력하는 단계를 포함하는, 주파수 체배 방법.
  15. 입력 신호의 주파수를 체배하여 출력하는 주파수 체배 장치로서,
    입력 신호를 제1 차동 신호 및 제2 차동 신호로 변환하여 출력하는 주차동부,
    상기 주차동부의 출력단의 상단에 연결되며, 상기 주차동부로부터 출력된 상기 제1 차동 신호를 제3 차동 신호 및 제4 차동 신호로 변환하는 제1 차동부,
    상기 주차동부의 출력단의 하단에 연결되며, 상기 주차동부로부터 출력된 상기 제2 차동 신호를 제5 차동 신호 및 제6 차동 신호로 변환하는 제2 차동부,
    상기 제1 차동부의 출력단에 연결되며, 상기 제3 차동 신호 및 상기 제4 차동 신호를 각각 반파 정류하여 제1, 2 반파 정류 신호를 출력하는 제1 트랜지스터부,
    상기 제2 차동부의 출력단에 연결되며, 상기 제5 차동 신호 및 상기 제6 차동 신호를 각각 반파 정류하여 제3, 4 반파 정류 신호를 출력하는 제2 트랜지스터부,
    상기 제1 트랜지스터부의 출력단에 연결되며, 상기 제1 트랜지스터부로부터 출력된 제1, 2 반파 정류 신호를 결합하여 제1 신호를 출력하는 제1 합산부,
    상기 제2 트랜지스터부의 출력단에 연결되며, 상기 제2 트랜지스터부로부터 출력된 제3, 4 반파 정류 신호를 결합하여 제2 신호를 출력하는 제2 합산부, 그리고
    상기 제1 합산부 및 상기 제2 합산부의 출력단에 연결되며, 상기 제1 신호 및 상기 제2 신호를 결합하여 기본 주파수 성분이 제거된 제3 신호를 출력하는 결합부,
    를 포함하는 주파수 체배 장치.
  16. 제15항에서,
    상기 주차동부, 제1 차동부, 및 제2 차동부는,
    밸런(balun) 또는 트랜스포머(transformer)인, 주파수 체배 장치.
  17. 제15항에서,
    상기 제1 차동부와 상기 제1 트랜지스터부 사이에는 상기 제3 차동 신호 및 상기 제4 차동 신호를 증폭하는 제1 증폭부, 그리고
    상기 제2 차동부와 상기 제2 트랜지스터부 사이에는 상기 제5 차동 신호 및 상기 제6 차동 신호를 증폭하는 제2 증폭부를 더 포함하는, 주파수 체배 장치.
KR1020180104669A 2017-11-23 2018-09-03 주파수 체배 장치 및 방법 KR102372372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/199,061 US10659023B2 (en) 2017-11-23 2018-11-23 Apparatus and method for multiplying frequency

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170157571 2017-11-23
KR1020170157571 2017-11-23

Publications (2)

Publication Number Publication Date
KR20190059832A KR20190059832A (ko) 2019-05-31
KR102372372B1 true KR102372372B1 (ko) 2022-03-08

Family

ID=66657441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180104669A KR102372372B1 (ko) 2017-11-23 2018-09-03 주파수 체배 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102372372B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097237A (ko) * 2005-03-04 2006-09-14 엘지이노텍 주식회사 하모닉 성분이 억압되는 전력증폭모듈
KR101016227B1 (ko) * 2008-06-03 2011-02-25 경희대학교 산학협력단 폴라송신기에 사용되는 스위치모드 전력증폭기
KR102127815B1 (ko) * 2015-03-18 2020-06-29 삼성전기주식회사 전력 증폭기 및 전력 증폭기의 출력 제어 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Chi 외, "A +2.3dBm 124-158GHz Class-C Frequency Quadrupler with Folded-Transformer Based Multi-Phase Driving," 2015 IEEE Radio Frequency Integrated Circuits Symposium, 2015. 05.*

Also Published As

Publication number Publication date
KR20190059832A (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
EP3093987B1 (en) Phase correction in a doherty power amplifier
EP3422567A1 (en) Load modulation amplifier
US6906585B2 (en) Methods and apparatus for substantially reducing third order intermodulation distortion and other nonlinear distortions
US8836432B2 (en) Amplifier
EP2843832B1 (en) A wideband amplifier
CN110460310B (zh) 一种超宽带高谐波抑制太赫兹倍频器
JP2021192476A (ja) 電力増幅回路
JP2002368547A (ja) 歪み改善回路
Rieß et al. Analysis and design of a 60 GHz fully-differential frequency doubler in 130 nm SiGe BiCMOS
KR102372372B1 (ko) 주파수 체배 장치 및 방법
Ledezma Doherty power amplifier with lumped non-foster impedance inverter
US7542735B2 (en) Multi-octave differential upconverter
WO2015186569A1 (ja) 電力増幅装置
US10659023B2 (en) Apparatus and method for multiplying frequency
WO2016041575A1 (en) A power efficient frequency multiplier
WO2015001924A1 (ja) 周波数変換器
US7940126B2 (en) Signal amplification apparatus with advanced linearization
JP6864344B2 (ja) 送信機及び信号生成方法
US5093629A (en) Amplifier circuit having second order signal cancellation
US8975965B2 (en) Differential signal correction circuit
KR20160025230A (ko) 고주파 신호 생성 장치
JP5528626B2 (ja) フィードフォワード増幅器、フィードバック増幅器および広帯域増幅器
KR101447705B1 (ko) 고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-s 증폭기
Bobreshov et al. Reduction of intermodulation distortions in the input radio receiving circuit
RU51807U1 (ru) Многоканальное широкополосное усилительное устройство

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant